KR20090085971A - 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법 - Google Patents

프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법 Download PDF

Info

Publication number
KR20090085971A
KR20090085971A KR1020080011948A KR20080011948A KR20090085971A KR 20090085971 A KR20090085971 A KR 20090085971A KR 1020080011948 A KR1020080011948 A KR 1020080011948A KR 20080011948 A KR20080011948 A KR 20080011948A KR 20090085971 A KR20090085971 A KR 20090085971A
Authority
KR
South Korea
Prior art keywords
input
output
signal
module
microprocessor
Prior art date
Application number
KR1020080011948A
Other languages
English (en)
Other versions
KR100963275B1 (ko
Inventor
최경철
정창화
이명균
이윤상
Original Assignee
주식회사 포스콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스콘 filed Critical 주식회사 포스콘
Priority to KR1020080011948A priority Critical patent/KR100963275B1/ko
Publication of KR20090085971A publication Critical patent/KR20090085971A/ko
Application granted granted Critical
Publication of KR100963275B1 publication Critical patent/KR100963275B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 프로그램가능한 로직 컨트롤러에 관한 것으로서, 특히 시스템 보드에 설치되는 전체 슬롯들 중에서 일부 슬롯들에 입출력 모듈이 삽입되지 않은 상태에서, 마이크로프로세서가 스캔 프로그램 또는 태스크 프로그램을 수행할 경우 발생할 수 있는 데이터 버스 접근 성능 저하를 방지할 수 있는 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스 접근성능 향상방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 프로그램가능한 로직 컨트롤러는, 마이크로프로세서, 각각 입출력 모듈을 장착할 수 있는 복수 개의 슬롯들, 각각 대응하는 슬롯에 입출력 모듈이 장착되었는지 여부에 따른 논리신호를 출력하는 복수 개의 상태감지 모듈들, 및 상기 논리신호에 따라 상기 마이크로프로세서가 실행중인 프로그램을 제어하는 제어신호를 출력하는 로직 컨트롤러를 포함한다.
이로 인해, 본 발명의 일 실시 예에 따른 프로그램가능한 로직 컨트롤러는, 대응하는 입출력 모듈을 구비하지 않은 슬롯에 대한 데이터 판독 동작을 수행하지 않아 마이크로프로세서의 데이터 버스 접근성능을 크게 향상할 수 있는 효과가 있다.
Figure P1020080011948
프로그램가능한 로직 컨트롤러, 슬롯, 입출력 모듈, 상태인식, 데이터 판독

Description

프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스 접근성능 향상 방법{Programmable logic controller and data bus access ability improvement method using the same}
본 발명은 프로그램가능한 로직 컨트롤러에 관한 것으로서, 특히 시스템 보드에 설치되는 전체 슬롯들 중에서 일부 슬롯들에 입출력 모듈이 삽입되지 않은 상태에서, 마이크로프로세서가 스캔 프로그램 또는 태스크 프로그램을 수행할 경우 발생할 수 있는 데이터 버스 접근 성능 저하를 방지할 수 있는 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스 접근성능 향상방법을 제공하는 데 있다.
일반적으로 산업현장에서 공장설비의 자동화에 필수적으로 사용되는 프로그램가능한 로직 컨트롤러(Programmable Logic Controller)는, 종래에 사용되던 제어반 내의 릴레이 타이머, 카운터 등의 릴레이 제어반을 트랜지스터 등의 반도체 소자로 대체시킨 장치로서, 기본적인 시퀀싱 제어 기능에 추가적인 수치 연산 기능을 수행하기 위하여 프로그램가능한 메모리를 사용하고 여러 종류의 입출력 장치를 제어하는 디지털 전자 장치를 의미한다.
설비의 자동화 및 고 능률화의 요구에 따라 프로그램가능한 로직 컨트롤러의 적용범위는 확대되고 있으며, 특히 프로그램가능한 로직 컨트롤러는 과거 중규모 이상의 릴레이 제어반을 대체하는 기능을 수행할 뿐만 아니라 현재 대규모 이상의 시스템 설비를 제어하는 기능을 수행한다. 예를 들면, 자동차 산업에서는 전송 라인 제어 기능 및/또는 자동 조립 라인 제어 기능 등을 수행하고, 물류 산업에서는 자동 창고 제어 기능 및/또는 하역 설비 제어 기능 등을 수행한다.
프로그램가능한 로직 컨트롤러는 인간의 두뇌 역할을 하는 중앙처리장치, 소정의 프로그램이 저장되어 있는 메모리, 각 모듈에 전원을 공급하는 전원공급장치, 센서나 스위치 등으로부터 신호를 입력받아 중앙처리장치에 공급하는 입력모듈, 및 중앙처리장치로부터 공급받은 제어신호를 모터나 밸브 등에 출력하는 출력모듈 등을 포함한다. 또한, 중앙처리장치와 상위 컴퓨터 사이에 통신을 수행하기 위한 무선 랜 장치 등으로 이루어진 통신모듈도 더 포함할 수 있다.
중앙처리장치, 전원공급장치, 입력모듈, 및 출력모듈 등은 시스템 보드에 설치된 슬롯에 장착되며, 각각의 슬롯은 전원, 명령어, 어드레스, 데이터 등을 전달하기 위한 시스템 버스에 직렬로 연결된다. 하나의 시스템 보드에 설치된 슬롯의 수는 시스템 보드의 규격 및 형태에 따라 달라질 수 있으며, 입력모듈 또는 출력모듈과 연결된 주변장치들의 수에 따라 입력모듈 또는 출력모듈의 수는 달라질 수 있다. 따라서, 일부 슬롯에는 입력모듈 또는 출력모듈이 장착되지 않을 수 있다.
그러나, 시스템 보드에 설치된 전체 슬롯들 중 일부 슬롯들에 입출력 모듈이 장착되지 않은 경우 이들 슬롯들에 연결된 입출력 모듈은 정의되지 않은 상태로 존재하게 된다. 따라서, 마이크로프로세서가 전체 슬롯들에 데이터 판독을 위한 명령 어를 순차적으로 인가할 경우, 존재하지 않은 입출력 모듈의 데이터를 판독하기 위한 판독 사이클 동안 데이터 버스는 높은 임피던스 상태가 된다. 이로 인해, 마이크로프로세서는 전체 입출력 모듈의 데이터를 효율적으로 판독할 수 없다.
이를 방지하기 위해, 종래에는 시스템 보드에 존재하는 각각의 슬롯에 연결되는 각각의 데이터 버스에 상태 정의를 위한 풀-업 저항을 설치하여 HIGH 레벨의 데이터 신호가 출력되도록 하였다. 그러나, 풀-업 저항의 설치는 각각의 데이터 버스에 RC 시정수의 변화를 일으키고, 이로 인해 존재하지 않은 모듈로부터 출력되는 데이터 신호가 HIGH 레벨로 천이할 때 시간 지연을 발생시킨다. 이는, 마이크로프로세서가 전체 입출력 모듈들에 대한 고속제어를 수행할 수 없게 만든다.
본 발명이 해결하고자 하는 기술적 과제는, 시스템 보드에 설치된 특정 슬롯에 해당 입출력 모듈이 삽입되지 않은 경우에도 이로부터 출력되는 데이터 신호의 왜곡을 방지하고 전체 입출력 모듈들을 고속으로 제어함으로써 마이크로프로세서의 데이터 버스 접근성능을 향상시킬 수 있는 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스 접근성능 향상 방법을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 프로그램가능한 로직 컨트롤러는, 마이크로프로세서, 각각 입출력 모듈을 장착할 수 있는 복수 개의 슬롯들, 각각 대응하는 슬롯에 입출력 모듈이 장착되었는지 여부에 따른 논리신호를 출력하는 복수 개의 상태감지 모듈들, 및 상기 논리신호에 따라 상기 마이크로프로세서가 실행중인 프로그램을 제어하는 제어신호를 출력하는 로직 컨트롤러를 포함하는 것을 특징으로 한다.
바람직하게는, 각각의 상태감지 모듈은, 상기 마이크로프로세서로부터 출력되는 판독 명령어 신호에 따른 상기 논리신호를 출력한다.
바람직하게는, 상기 로직 컨트롤러는, 상기 마이크로프로세서로부터 출력되는 판독 명령어 신호에 따른 상기 제어신호를 출력한다.
바람직하게는, 각각의 상태감지 모듈은, 대응하는 슬롯에 설치된다.
바람직하게는, 각각의 상태감지 모듈은, 대응하는 입출력 모듈에 설치된다.
바람직하게는, 상기 제어신호는, 상기 마이크로프로세서가 실행중인 해당 입출력 모듈에 대한 데이터 판독 동작을 중단하는 신호이다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 데이터 버스 접근성능 향상 방법은, 프로그램에 따라 각각의 슬롯에 판독 명령어 신호를 출력하는 단계, 각각의 슬롯에 대응하는 입출력 모듈이 장착되었는지를 판단하는 단계, 상기 판단결과를 바탕으로 소정의 논리신호를 생성하여 출력하는 단계, 상기 논리신호를 바탕으로 소정의 제어신호를 생성하여 출력하는 단계, 및 상기 제어신호에 따라 상기 프로그램을 제어하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 논리신호를 생성하여 출력하는 단계는, 상기 판독 명령어 신호를 바탕으로 상기 소정의 논리신호를 생성하여 출력하는 단계이다.
바람직하게는, 상기 제어신호를 생성하여 출력하는 단계는, 상기 판독 명령어 신호를 바탕으로 상기 소정의 논리신호를 생성하여 출력하는 단계이다.
바람직하게는, 상기 프로그램을 제어하는 단계는, 상기 판독 명령어 신호를 비활성화시키는 단계이다.
상기와 같은 구성으로 인해, 본 발명에 따른 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스 접근성능 향상 방법은, 대응하는 입출력 모듈을 구비하지 않은 슬롯에 대한 데이터 판독 동작을 수행하지 않아 마이크로프로세서의 데이터 버스 접근성능을 크게 향상할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는, 본 발명의 바람직한 실시 예를 나타내는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 1은 종래기술에 따른 프로그램가능한 로직 컨트롤러를 나타내는 블록 다이어그램이다.
도 1을 참조하면, 종래기술에 따른 프로그램가능한 로직 컨트롤러는, 시스템 보드(110), 복수 개의 슬롯들(120~120-N), 마이크로프로세서(130), 복수 개의 입출력 모듈들(130-1~130-N), 및 복수 개의 시스템 버스들(141~144)을 포함한다. 이하, 이들 구성요소들에 대해 상세히 설명한다.
시스템 보드(110)는 마이크로프로세서(130)와 복수 개의 입출력 모듈들(130-1~130-N)을 장착하기 위한 복수 개의 슬롯들(120~120-N)을 포함하며, 이들을 시스템 버스들(141~144)로 연결하기 위한 인쇄회로기판으로 구성된다. 복수 개의 슬롯들(120~120-N)은 마이크로프로세서(130), 복수 개의 입출력 모듈들(130-1~130-N), 및 도시하지 않은 전원공급장치가 장착되는 장소로 복수 개의 시스템 버스들(130-1~130-N)에 의해 서로 직렬로 연결된다.
마이크로프로세서(130)는 프로그램 연산 및 시퀀싱 제어를 수행하며, 각각의 슬롯(120-1~120-N)에 삽입된 각각의 입출력 모듈(130-1~130-N)의 어드레스를 선택하여 이들로부터 데이터를 입력받거나 데이터를 출력한다. 또한, 마이크로프로세서(130)는 각각의 슬롯(120-1~120-N)에 삽입된 입출력 모듈(130-1~130-N)의 동작 상태를 확인하기 위한 주기적인 자가 진단 테스트를 수행한다. 즉, 마이크로프로세서(130)는 스캔 프로그램 또는 태스크 프로그램에 따른 동작을 수행한다.
입출력 모듈(130-1~130-N)은 센서/스위치 등과 같은 입력장치로부터 입력데이터를 입력받는 입력모듈 또는 모터/밸브 등과 같은 출력장치로 출력데이터를 출력하는 출력모듈일 수 있다. 또한, 입출력 모듈(130-1~130-N)에는 상위 컴퓨터와 통신하기 위한 통신모듈이 포함된다. 시스템 버스(130-1~130-N)는 전원 버스(141), 명령어 버스(142), 어드레스 버스(143), 및 데이터 버스(144)를 포함하며, 상기 시스템 버스(142~144)는 복수 개의 라인들로 구성된다.
도 2는 본 발명의 일 실시 예에 따른 프로그램가능한 로직 컨트롤러를 나타내는 블록 다이어그램이다.
도 2를 참조하면, 본 발명에 따른 프로그램가능한 로직 컨트롤러는, 시스템 보드(210), 복수 개의 슬롯들(220~220-N), 마이크로프로세서(230), 복수 개의 입출력 모듈들(230-1~230-N), 및 복수 개의 시스템 버스들(241~245), 복수 개의 상태인식 모듈들(250-1~250-N), 및 로직 컨트롤러(260)를 포함한다. 이하, 이들 구성요소들에 대해 상세히 설명한다.
마이크로프로세서(230)는 스캔 프로그램 및 태스크 프로그램에 따라 입출력 모듈(230-1~230-N)에 순차적으로 판독 명령어 신호를 출력하고, 그로부터 입력데이 터를 입력받는다. 판독 명령어 신호는 HIGH 레벨에서 비활성화되고 LOW 레벨에서 활성화되는 신호이다. 판독 명령어 신호가 활성화되면 해당 어드레스를 갖는 입출력 모듈(230-1~230-N)은 내부 메모리에 저장된 입력데이터 또는 스캔데이터를 데이터 버스(244)를 통해 마이크로 프로세서(220)로 출력한다.
상태인식 모듈(250-1~250-N)은 슬롯(220-1~220-N)에 입출력 모듈(230-1~230-N)이 장착되었는지 여부를 인식하고, 판독 명령어 신호가 입력되는 경우 그에 따른 논리신호를 출력하는 모듈이다. 상기 논리신호는 HIGH 레벨신호 또는 LOW 레벨신호일 수 있다. 한편, 상태인식 모듈(230-1~230-N)은 입출력 모듈(220-1~220-N)과 일체로 형성되어 논리신호를 출력하는 모듈일 수도 있고, 입출력 모듈(220-1~220-N)과 별도로 형성되어 논리신호를 출력하는 모듈일 수도 있다.
상태인식 모듈(250-1~250-N)이 입출력모듈(230-1~230-N)에 일체로 형성되는 경우, 마이크로프로세서(230)로부터 입출력 모듈(230-1~230-N)에 판독 명령어 신호가 입력되는 시간 동안, 상태인식 모듈(250-1~250-N)은 입출력 모듈의 존재를 나타내는 논리신호를 피드백 라인(245)을 통해 로직 컨트롤러(260)로 전송한다. 해당 슬롯(220-1~220-N)에 입출력 모듈(230~1~230-N)이 장착되지 않은 경우, 상태인식 모듈(250-1~250-N)이 존재하지 않으므로, 상태인식 신호도 출력되지 않는다.
상태인식 모듈(250-1~250-N)이 입출력모듈(230-1~230-N)과 별도로 형성되는 경우(예를 들어, 상태인식 모듈(250-1~250-N)이 슬롯(220-1~220-N)에 설치되는 경우), 마이크로프로세서(230)로부터 입출력 모듈(230-1~230-N)에 판독 명령어 신호가 입력되는 시간 동안, 상태인식 모듈(250-1~250-N)은 입출력 모듈의 존재 또는 부존재를 나타내는 논리신호를 시스템 보드에 별도로 형성된 피드백 라인(245)을 통해 로직 컨트롤러(260)로 전송한다.
로직 컨트롤러(260)는 피드백 라인(245)을 통해 상태인식 모듈(250~250-N)로부터 입력되는 상태인식 신호와 마이크로프로세서(230)로부터 해당 입출력모듈에 출력중인 판독 명령어 신호를 바탕으로 생성한 논리신호를 마이크로프로세서(230)로 출력한다. 로직 컨트롤러(260)는 마이크로프로세서(230)와 일체로 형성되며, 마이크로프로세서로부터 판독 명령어 신호를 입력받고, 마이크로프로세서(230)에 현재 데이터 판독 동작을 제어하기 위한 제어신호를 출력한다.
마이크로프로세서(230)는 로직 컨트롤러(260)로부터 입력되는 제어신호에 응답하여 현재 특정 모듈에 대해 출력하는 판독 명령어 신호를 비활성화시킨다. 즉, 특정 슬롯에 해당 모듈이 삽입되지 않은 경우, 마이크로프로세서(230)는 해당 모듈에 대한 데이터 판독 동작을 더 이상 수행하지 않는다. 다시 말해, 마이크로프로세서(230)는 입출력 모듈이 장착되지 않은 슬롯에 대해서는 판독 명령어 신호를 출력하는 것을 중단하고, 다른 순위 슬롯에 대해 판독 명령어 신호를 출력한다.
도 3은 본 발명의 일 실시 예에 따른 상태인식 모듈을 나타내는 도면이다.
도 3을 참조하면, 본 발명에 따른 상태인식 모듈(300)은, 판독 명령어 신호(/RD)와 모듈인식 신호(MR)를 입력받고 그에 따른 논리연산을 수행하여 상태인식 신호(SR)를 출력하는 NOR 게이트(310)로 구성된다. 판독 명령어 신호(/RD)는 마이크로프로세서로부터 상태인식 모듈(300)로 입력되는 신호이며, 모듈인식 신호(MR)는 도시하지 않은 모듈 인식장치로부터 상태인식 모듈(300)로 입력되는 신호이다. 모듈 인식장치는 해당 슬롯에 해당 모듈이 장착되는지 여부를 판단하는 장치이다.
판독 명령어 신호(/RD)가 해당 모듈의 판독을 명령하는 LOW 레벨이고, 모듈인식 신호(MR)가 해당 모듈이 존재하지 않음을 나타내는 LOW 레벨인 경우, 상태인식 모듈(300)은 해당 모듈이 존재하지 않음을 나타내는 HIGH 레벨의 상태인식 신호(SR)를 출력한다. 따라서, HIGH 레벨의 판독 명령어 신호(/RD)가 입력되거나 HIGH 레벨의 모듈 인식 신호(MR)가 입력되는 경우, 상태인식 모듈(300)은 LOW 레벨의 상태인식 신호(SR)를 피드백 라인을 통해 로직 컨트롤러로 출력한다.
한편, 도 3은 상태인식 모듈(300)이 각각의 슬롯에 설치되는 경우의 실시 예를 나타낸 것이다. 반면, 상태인식 모듈(300)이 각각의 입출력 모듈에 직접 설치되는 경우, 모듈 인식장치를 이용하여 별도의 모듈인식 신호(SR)를 생성할 필요가 없다. 그 경우, 상태인식 모듈(300)은 마이크로프로세서로부터 LOW 레벨의 판독 명령어 신호(/RD)가 입력되면, 해당 모듈이 존재함을 나타내는 HIGH 또는 LOW 레벨의 상태인식 신호(SR)를 피드백 라인을 통해 로직 컨트롤러로 출력한다.
도 4는 본 발명의 일 실시 예에 따른 로직 컨트롤러를 나타내는 도면이다.
도 4를 참조하면, 본 발명에 따른 로직 컨트롤러(400)는, 상태인식 신호(SR)를 반전하여 반전 상태인식 신호(/SR)를 생성하는 인버터(410) 및 판독 명령어 신호(/RD)와 반전 상태인식 신호(/SR)를 입력받고 그에 따른 논리연산을 수행하여 제어신호(CTR)를 출력하는 NOR 게이트(420)로 구성된다. 판독 명령어 신호(/RD)는 마이크로프로세서로부터 로직 컨트롤러(400)로 입력되는 신호이며, 상태인식 신호(SR)는 각각의 상태인식 모듈로부터 피드백 라인을 통해 입력되는 신호이다.
판독 명령어 신호(/RD)가 해당 모듈의 판독을 명령하는 LOW 레벨이고, 반전 상태인식 신호(SR)가 해당 모듈이 존재하지 않음을 나타내는 LOW 레벨인 경우, 로직 컨트롤러(400)는 해당 모듈에 대한 판독 동작 진행의 중단을 명령하는 HIGH 레벨의 제어신호(CTR)를 마이크로프로세서로 출력한다. 따라서, HIGH 레벨의 판독 명령어 신호(/RD)가 입력되거나 HIGH 레벨의 상태인식 신호(SR)가 입력되는 경우, 로직 컨트롤러(400)는 LOW 레벨의 제어신호(CTR)를 마이크로프로세서로 출력한다.
마이크로프로세서는 로직 컨트롤러(400)로부터 HIGH 레벨의 제어신호(CTR)가 출력되면, 현재 활성화된 LOW 레벨의 판독 명령어 신호를 HIGH 레벨의 판독 명령어 신호로 비활성화시킨다. 즉, 마이크로프로세서는 스캔 프로그램 또는 태스크 프로그램에 따른 현재 입출력 모듈에 대한 데이터 판독 동작을 중단하고, 메모리에 저장된 상기 프로그램에 따라 다음 입출력 모듈에 대한 데이터 판독 동작을 수행한다. 이는 모든 입출력 모듈들에 대해 동일하게 적용된다.
도 5는 본 발명의 일 실시 예에 따른 데이터 버스 접근성능 향상방법을 나타내는 상세 흐름도이다.
마이크로프로세서가 스캔 프로그램 또는 태스크 프로그램에 따라 각각의 입출력 모듈에 판독 명령어 신호를 출력한다(510). 판독 명령어 신호는 입출력 모듈에 대응하는 슬롯을 통해 해당 입출력 모듈로 전달된다. 상태인식 모듈이 데이터 판독 대상이 되는 입출력 모듈이 해당 슬롯에 장착되어 있는지를 판단한다(520). 해당 입출력 모듈이 존재하는 경우, 마이크로프로세서가 해당 입출력 모듈로부터 출력되는 스캔 데이터 또는 입력 데이터를 데이터 버스를 통해 입력받는다.
해당 입출력 모듈이 존재하지 않는 경우, 상태인식 모듈이 판독 명령어 신호를 바탕으로 상태인식 신호를 생성하여 로직 컨트롤러로 출력한다(530). 로직 컨트롤러는 상태인식 신호를 바탕으로 프로그램 제어신호를 생성하여 출력한다(540). 프로그램 제어신호에 따라 현재 실행중인 프로그램을 수정한다. 현재 실행중인 프로그램이 대상이 되는 모든 입출력 모듈에 대해 수행되었는지를 판단한다(550). 수행되지 않은 경우, 다음 순위의 입출력 모듈에 대한 판독 명령어를 출력한다(510).
이상 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적으로 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술 분야에서 통상의 지식을 가지는 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 종래기술에 따른 프로그램가능한 로직 컨트롤러를 나타내는 블록 다이어그램이다.
도 2는 본 발명의 일 실시 예에 따른 프로그램가능한 로직 컨트롤러를 나타내는 블록 다이어그램이다.
도 3은 본 발명의 일 실시 예에 따른 상태인식 모듈을 나타내는 도면이다.
도 4는 본 발명의 일 실시 예에 따른 로직 컨트롤러를 나타내는 도면이다.
도 5는 본 발명의 일 실시 예에 따른 데이터 버스 접근성능 향상방법을 나타내는 상세 흐름도이다.

Claims (10)

  1. 마이크로프로세서;
    각각 입출력 모듈을 장착할 수 있는 복수 개의 슬롯들;
    각각 대응하는 슬롯에 입출력 모듈이 장착되었는지 여부에 따른 논리신호를 출력하는 복수 개의 상태감지 모듈들; 및
    상기 논리신호에 따라 상기 마이크로프로세서가 실행중인 프로그램을 제어하는 제어신호를 출력하는 로직 컨트롤러를 포함하는 것을 특징으로 하는 프로그램가능한 로직 컨트롤러.
  2. 제1항에 있어서, 각각의 상태감지 모듈은,
    상기 마이크로프로세서로부터 출력되는 판독 명령어 신호에 따른 상기 논리신호를 출력하는 것을 특징으로 하는 프로그램가능한 로직 컨트롤러.
  3. 제1항에 있어서, 상기 로직 컨트롤러는,
    상기 마이크로프로세서로부터 출력되는 판독 명령어 신호에 따른 상기 제어신호를 출력하는 것을 특징으로 하는 프로그램가능한 로직 컨트롤러.
  4. 제1항에 있어서, 각각의 상태감지 모듈은,
    대응하는 슬롯에 설치되는 것을 특징으로 하는 프로그램가능한 로직 컨트롤 러.
  5. 제1항에 있어서, 각각의 상태감지 모듈은,
    대응하는 입출력 모듈에 설치되는 것을 특징으로 하는 프로그램가능한 로직 컨트롤러.
  6. 제1항에 있어서, 상기 제어신호는,
    상기 마이크로프로세서가 실행중인 해당 입출력 모듈에 대한 데이터 판독 동작을 중단하는 신호인 것을 특징으로 하는 프로그램가능한 로직 컨트롤러.
  7. 프로그램에 따라 각각의 슬롯에 판독 명령어 신호를 출력하는 단계;
    각각의 슬롯에 대응하는 입출력 모듈이 장착되었는지를 판단하는 단계;
    상기 판단결과를 바탕으로 소정의 논리신호를 생성하여 출력하는 단계;
    상기 논리신호를 바탕으로 소정의 제어신호를 생성하여 출력하는 단계; 및
    상기 제어신호에 따라 상기 프로그램을 제어하는 단계를 포함하는 것을 특징으로 하는 데이터 버스 접근성능 향상 방법.
  8. 제7항에 있어서, 상기 소정의 논리신호를 생성하여 출력하는 단계는,
    상기 판독 명령어 신호를 바탕으로 상기 소정의 논리신호를 생성하여 출력하는 단계인 것을 특징으로 하는 데이터 버스 접근성능 향상 방법.
  9. 제7항에 있어서, 상기 소정의 제어신호를 생성하여 출력하는 단계는,
    상기 판독 명령어 신호를 바탕으로 상기 소정의 논리신호를 생성하여 출력하는 단계인 것을 특징으로 하는 데이터 버스 접근성능 향상 방법.
  10. 제7항에 있어서, 상기 프로그램을 제어하는 단계는,
    상기 판독 명령어 신호를 비활성화시키는 단계인 것을 특징으로 하는 데이터 버스 접근성능 향상 방법.
KR1020080011948A 2008-02-05 2008-02-05 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법 KR100963275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011948A KR100963275B1 (ko) 2008-02-05 2008-02-05 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011948A KR100963275B1 (ko) 2008-02-05 2008-02-05 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법

Publications (2)

Publication Number Publication Date
KR20090085971A true KR20090085971A (ko) 2009-08-10
KR100963275B1 KR100963275B1 (ko) 2010-06-11

Family

ID=41205770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011948A KR100963275B1 (ko) 2008-02-05 2008-02-05 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법

Country Status (1)

Country Link
KR (1) KR100963275B1 (ko)

Also Published As

Publication number Publication date
KR100963275B1 (ko) 2010-06-11

Similar Documents

Publication Publication Date Title
CN1742458B (zh) 在调试过程中用于控制数据处理系统的方法和设备
JP6125111B2 (ja) 車載電子制御装置
US9707908B2 (en) Driving device
US20110119424A1 (en) Server management system
CN100353284C (zh) 控制风扇的方法和装置
KR100963275B1 (ko) 프로그램가능한 로직 컨트롤러 및 이를 이용한 데이터 버스접근성능 향상 방법
CN103403635A (zh) 控制装置
US20090322274A1 (en) Motor control system
US8521309B2 (en) Method for operating a system of field devices
CN108490338B (zh) 测试设备、测试方法、计算机设备和计算机可读存储介质
KR101622521B1 (ko) Plc 통신 장치
US11054853B2 (en) Integrated circuit device
US20100023648A1 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
US5786885A (en) Image processing system
CN102393672A (zh) 可编程逻辑控制器及其扩展模块
Drumea et al. Universal electronic module for industrial control based on system on chip device
JP2017068663A (ja) プログラマブルコントローラ
Asif et al. Design of Mini PLC based on PIC18F452 Microcontroller using Concepts of Graceful Degradation.
CN104375452A (zh) 产品加工防呆系统及方法
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
CN102693197B (zh) 内存控制器读选通使能微调寄存器的最小单元计算方法
KR0181592B1 (ko) 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치
KR940004572B1 (ko) Plc 시스템의 인터페이스장치
CN111095805B (zh) 模拟信号输入输出装置及模拟信号输入输出装置的控制方法
US4969161A (en) Apparatus for inputting and outputting data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140520

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190517

Year of fee payment: 10