KR20090085426A - 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법 - Google Patents

구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법 Download PDF

Info

Publication number
KR20090085426A
KR20090085426A KR1020080011318A KR20080011318A KR20090085426A KR 20090085426 A KR20090085426 A KR 20090085426A KR 1020080011318 A KR1020080011318 A KR 1020080011318A KR 20080011318 A KR20080011318 A KR 20080011318A KR 20090085426 A KR20090085426 A KR 20090085426A
Authority
KR
South Korea
Prior art keywords
copper
doped
nanowires
gallium nitride
substrate
Prior art date
Application number
KR1020080011318A
Other languages
English (en)
Other versions
KR100975126B1 (ko
Inventor
최헌진
성한규
김웅길
박태언
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020080011318A priority Critical patent/KR100975126B1/ko
Publication of KR20090085426A publication Critical patent/KR20090085426A/ko
Application granted granted Critical
Publication of KR100975126B1 publication Critical patent/KR100975126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Hard Magnetic Materials (AREA)

Abstract

본 발명은 비자성 원소인 구리를 질화물 반도체에 도핑하여 자성 특성을 갖는 희박 자성 반도체(diluted magnetic semiconductors, DMS) 및 그 제조방법에 관한 것으로, 보다 상세하게는 (a) 갈륨(Ga), 인듐(In), 알루미늄(Al) 중에서 선택되는 적어도 하나의 금속 소스와, 염화구리(Cucl), 및 기판을 로내에 위치시키는 단계; (b) 상기 물질들을 600 내지 1000℃ 범위의 온도로 가열하는 단계;를 포함하며, 상기 (b) 단계 또는 상기 (a), (b) 단계는 암모니아(NH3) 분위기로 유지되고, 상기 가열하는 단계에서는 상기 금속소스와 구리가 염소와 반응하여 염화금속가스가 생성되며, 상기 염화금속가스가 상기 암모니아(NH3)가스와 반응한 결과, 구리가 도핑된 질화갈륨이 상기 기판에서 성장되도록 하는 구리가 도핑된 희박 자성 반도체의 제조방법 및 그 방법으로 제조되는 구리가 도핑된 희박 자성 반도체를 제공한다.
이로써, 단일 나노선을 이용하여 비자성 금속 접촉시 전압 변화에 따른 이방적 특성인 전압에 따른 스위칭 효과를 관찰함으로써 구리(Cu)가 도핑된 질화갈륨(GaN) 나노선의 외부 전압 변화에 따른 스핀 거동을 제어할 수 있는 효과가 있다. 또한, 이와 같은 전압 변화에 따른 구조적 이방성 스위칭 효과를 보이는 자기저항 (Magnetoresistance, MR) 및 상온 강자성 특성을 비자성 원소인 구리 도핑에 의해 상용 반도체 소자에 구현함으로써, 차세대 전자의 스핀과 전하를 동시에 이용 할 수 있는 고집적 스핀 메모리 소자에 유리하게 이용될 수 있다.
III-V 족 질화물 반도체, 구리, 도핑, 희박 자성 반도체

Description

구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법 {Cu doped nitride diluted magnetic semiconductor and the manufacturing method of the same}
본 발명은 비자성 원소인 구리를 질화물 반도체에 도핑하여 자성 특성을 갖는 희박 자성 반도체(diluted magnetic semiconductors, DMS) 및 그 제조방법에 관한 것으로, 보다 상세하게는 (a) 갈륨(Ga), 인듐(In), 알루미늄(Al) 중에서 선택되는 적어도 하나의 금속 소스와, 염화구리(Cucl), 및 기판을 로내에 위치시키는 단계; (b) 상기 물질들을 600 내지 1000℃ 범위의 온도로 가열하는 단계;를 포함하며, 상기 (b) 단계 또는 상기 (a), (b) 단계는 암모니아(NH3) 분위기로 유지되고, 상기 가열하는 단계에서는 상기 금속소스와 구리가 염소와 반응하여 염화금속가스가 생성되며, 상기 염화금속가스가 상기 암모니아(NH3)가스와 반응한 결과, 구리가 도핑된 질화갈륨이 상기 기판에서 성장되도록 하는 구리가 도핑된 희박 자성 반도체의 제조방법 및 그 방법으로 제조되는 구리가 도핑된 희박 자성 반도체를 제공한다.
지금까지 정보, 전자 기술 산업의 개발방향은 초소형화, 고집적화의 성공적 발전과 더불어 소자 크기가 작아지더라도 소자 작동 원리가 그대로 유지될 수 있다는 것을 기반으로 한다. 이러한 소자의 지속적인 소형화 요구로 인해, 2010년경에는 수 내지 수십 나노미터(nanometer, nm) 크기에서 작동하는 나노 소자에 대한 수요가 증가할 것으로 예상된다. 그러나 나노 크기에서는 기존 전하 제어 기술의 적용에 일정한 한계가 존재할 것이며, 따라서 이를 극복하기 위해선 새로운 기술의 도입이 필요한 실정이다.
이러한 기술적 한계를 극복할 수 있는 몇 가지 제안 중 스핀트로닉스 (spintronics) 분야가 최근 가장 큰 관심을 받고 있다. 스핀트로닉스는 전자가 지닌 스핀의 업/다운을 구분하여 전자의 스핀과 전하 특성을 동시에 제어하면서 스핀상태를 또 하나의 신호체계로 활용하는 기술을 의미한다. 따라서 기존의 전하가 갖는 0/1 상태와 스핀의 업/다운 상태를 정보 기술에 이용할 수 있기 때문에 정보 소자의 고집적화 및 소형화에 있어서 획기적인 향상이 기대되고 있다.
나노스핀트로닉스(nanospintronics) 기술은 단일 반도체 재료에서 전하와 스핀을 동시에 제어함을 전제로 하며, 이를 위해 반도체 특성과 자성 특성 (특히 강자성 특성)을 동시에 갖는 자성 반도체가 요구된다. 특히 반도체에 자성 원소를 도핑한 희박 자성 반도체 (DMS, diluted magnetic semiconductor)가 스핀트로닉스를 구현할 수 있는 가장 유망한 재료로 인식되고 있다. 자성 반도체를 개발할 경우 소자 구성에서 스핀 보존 효율을 극대화할 수 있기 때문에 획기적인 성능의 소자 설계가 가능해 진다. 자성 반도체는 스핀과 캐리어를 동시에 이용하는 것으로서, 기존의 자성금속/반도체 구조의 스핀 주입이 계면에서 스핀 산란 및 전도도 불일치에 의해 스핀주입 효율이 떨어지는 근본적인 문제가 있는 바, 이는 자성 반도체/반도체 구조의 스핀 소자 개발을 통해 해결할 수 있다.
현재, 스핀트로닉스를 위한 자성 반도체 개발에서 최대 현안은 1) 새로운 자성 반도체 개발, 2) 상온에서의 강자성 특성 부여, 3) 스핀을 운반하는 캐리어 농도 제어, 4) 상온 강자성 특성 기원 규명으로 구분될 수 있다.
그러나, 기존에 개발된 자성 반도체는 캐리어에 의해 유도되는 상온 강자성 구현이 불확실하여 게이트 전압에 따른 전자의 전하와 스핀 제어가 어려운 실정이다. 또한, 대부분 저온 비평형 상태에서의 공정으로 인한 구조적 결함의 존재와 도핑원소의 2차상 생성으로 상온 강자성 특성의 기원을 규명하지 못함으로 인해 실질적인 소자 적용이 어렵다는 문제점이 있다.
이에 따른 해결책으로 MBE (molecular beam epitaxy) 방법을 사용하여 희박 자성 반도체를 성장시키는 기술이 개발되었다. 이 기술은 매우 낮은 온도의 열역학적 비평형 상태에서 도핑된 질화물 반도체 막(film)을 제조하는 기술로, 공정온도가 매우 낮기 때문에 도핑된 불순물의 확산 및 재배열이 일어나지 않으며, 따라서 2차상의 생성 없이 불순물의 다량 도핑이 가능하다. 그러나 이 방법은 질화물 반도체 상이 열역학적으로 비평형상태인 매우 낮은 온도에서 형성되기 때문에 상대적으로 많은 결함(defect)을 포함한다. 이 결함들은 반도체 물성을 전반적으로 열화 시키기 때문에 성공적으로 도핑이 이루어진다 하더라도 최종적인 전자와 자기적 특성이 열악하여 희박 자성 반도체로 실용화되기 어려운 문제점이 있다.
또한, 기존에는 전이금속(Mn, Co, Fe, Ni, Cr 등)을 도핑함으로써 상온 강자 성 특성을 부여하였으나, 이는 여전히 2차상의 형성 여부와 이에 따른 강자성 특성의 기원 규명이 불분명하기 때문에 실질적인 스핀트로닉스 소자로서의 응용이 불가능한 문제점이 있다. 또한, 전이금속이 도핑이 되더라도 결함이 없는 깨끗한 단결정이 요구되었으며, 양자효과를 구현할 수 있는 새로운 전이금속이 도핑된 1 차원 나노선의 개발이 필요한 실정이다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 기존의 망간(Mn), 코발트(Co), 니켈(Ni), 철(Fe), 크롬(Cr) 등과 같은 자성 금속을 도핑 하는 것이 아니라, 비자성 금속을 도판트(dopant)로 사용하여 2차상이 생성되지 아니함으로써 상온에서 강자성을 갖는 희박 자성 반도체를 제조하는 것을 목적으로 한다.
또한, 본 발명은 구리의 도핑에 있어서, 암모니아가스와 염화금속가스의 양을 제어함으로써 구리의 도핑농도를 용이하게 제어할 수 있도록 하는 것을 다른 목적으로 한다.
본 발명은 상기와 같은 목적을 달성하기 위하여, (a) 갈륨(Ga), 인듐(In), 알루미늄(Al) 중에서 선택되는 적어도 하나의 금속 소스와, 염화구리(Cucl), 및 기판을 로내에 위치시키는 단계; (b) 상기 물질들을 600 내지 1000℃ 범위의 온도로 가열하는 단계; 를 포함하며, 상기 (b) 단계 또는 상기 (a), (b) 단계는 암모니아(NH3) 분위기로 유지되고, 상기 가열하는 단계에서는 상기 금속소스와 구리가 염소와 반응하여 염화금속가스가 생성되며, 상기 염화금속가스가 상기 암모니아(NH3)가스와 반응한 결과, 구리가 도핑된 질화갈륨이 상기 기판에서 성장되도록 하는 구리가 도핑된 희박 자성 반도체의 제조방법을 제공한다.
여기서, 상기 금속 소스와 염화구리 및 기판은 염화구리-금속소스-기판의 순서대로 위치되는 것이 바람직하다.
또한, 상기 금속소스가 위치한 영역은 600 내지 1000℃의 온도로 가열되며, 상기 기판이 위치한 영역의 온도는 상기 금속소스가 위치한 영역의 온도에 비하여 50 내지 200℃ 낮은 것이 바람직하다.
또한, 상기 암모니아(NH3) 기체는 1 내지 100 sccm(standard cubic centimeter per minute)로 주입되는 것이 바람직하다.
또한, 상기 도핑된 구리는 구리가 도핑된 질화갈륨 전체 중량대비 0.01 내지 5 중량% 인 것이 바람직하다.
또한, 상기 구리가 도핑된 질화갈륨은 나노선의 형태로서, 직경 40 내지 100nm, 길이가 0.5 내지 10㎛으로 제조되며, 상온 강자성을 띄는 것이 바람직하다.
또한, 상기 기판은, 규소(Si), 알루미나(Al2O3), 탄화규소(SiC), 질화갈륨(GaN) 또는 비소화갈륨(GaAs)인 것이 바람직하다.
또한, 본 발명은 전술한 바와 같은 목적을 달성하기 위하여, (a) 갈륨(Ga), 인듐(In), 알루미늄(Al) 중에서 선택되는 적어도 하나의 금속 소스와, 구리(Cu), 및 기판을 로내에 위치시키는 단계; (b) 상기 반응존을 600 내지 1000℃ 범위의 온도로 가열하는 단계; 를 포함하며, 상기 (b) 단계 또는 상기 (a), (b) 단계는 암모니아(NH3) 및 염화수소(HCl)의 분위기로 유지되고, 상기 가열하는 단계에서는 상기 금속소스와 구리가 염소와 반응하여 염화금속가스가 생성되며, 상기 염화금속가스가 상기 암모니아(NH3)가스와 반응한 결과, 구리가 도핑된 질화갈륨이 상기 기판에서 성장되도록 하는 구리가 도핑된 희박 자성 반도체의 제조방법을 제공한다.
또한, 본 발명은 전술한 바와 같은 목적을 달성하기 위하여, 직경 40 내지 100nm, 길이가 0.5 내지 10㎛인 나노선의 형태이며, 상온 강자성을 가지는 구리가 도핑된 희박 자성 반도체를 제공한다.
본 발명은 다음과 같은 효과를 갖는다.
본 발명에서는 비자성 금속을 도판트(dopant)로 사용하여 2차상이 생성되지 아니함으로써 상온에서 강자성을 갖는 희박 자성 반도체를 제조할 수 있도록 하는 작용효과를 갖는다.
또한, 본 발명은 구리의 도핑에 있어서, 암모니아가스와 염화금속가스의 양을 제어함으로써 구리의 도핑농도를 용이하게 제어할 수 있도록 하는 작용효과를 갖는다.
이와 같은 본 발명을 첨부된 도면을 기초로 보다 상세하게 설명하면 다음과 같다.
전술한 바와 같이, 본 발명에 의한 희박 자성 반도체는 반도체 나노선을 이용한 스핀소자의 개발을 염두에 두었다.
일차원 나노구조체인 반도체 나노선(semiconductor nanowire)은 머리카락 모양의 나노 물질로 직경은 수백 nm, 길이는 수 ㎛정도 되어 높은 장경비(aspect ratio)를 갖는 것이 특징이다. 일반적으로 나노선은 양자효과(quantum confinement)에 근거한 새로운 물리적, 화학적 성질 및 우수한 전기적, 광학적, 자기적 특성이 나타나기 때문에 상향식(bottom-up)의 반도체 나노소재/소자 구현에 있어 가장 유망한 기본단위(building blocks)로 널리 인정받고 있다. 이러한 반도체 나노선은 결함이 없는 단결정성, 기판의 영향을 받지 않는 free standing 특성, 용이한 소자 구성으로 인해 재료가 갖고 있는 원천 특성(intrinsic properties)을 이해하는데 가장 이상적인 재료 시스템(materials system)이다.
따라서 반도체 나노선에 자성 원소를 도핑한 희박 자성 반도체 나노선을 개발하고, 그 특성을 연구하게 되면 희박 자성 반도체의 상온 강자성의 기원을 규명할 수 있으며, 아울러 나노선을 이용한 스핀 소자 분야의 원천 기술 확보할 수 있다. 특히, 1차원 나노 소재를 이용한 자성 반도체 나노선은 균일한 전이금속의 도핑, 캐리어 전하의 생성, 및 크기 효과에 따른 양자제한 효과 등으로 인해 기존의 스핀 소자의 문제점을 해결할 수 있는 방법을 제시할 것으로 판단된다. 따라서 자성 반도체 나노선을 통해 스핀트로닉스 소자 개발에서 나타나는 기존의 한계를 극복할 수 있는 원천 기술의 개발이 가능할 것으로 본다.
또한, 본 발명에서는 질화물을 기반으로 하는 희박 자성 반도체를 제조함에 있어서 기존의 대표적인 도핑 원소인 망간(Mn), 철(Fe), 코발트(Co) 등과 같은 자성 원소를 도핑하는 것이 아니라, 비자성 전이 금속인 구리(Cu)를 도핑함으로써 구 리의 스핀전하에 의해 발생되는 자성특성을 부여하고자 한다.
일반적으로 희박 자성 반도체 특성은 평균장 이론(mean field theory)으로 설명할 수 있다. 이 이론에 의하면 자성 원소의 d밴드가 부분적으로 채워져 있을 경우 주변의 캐리어인 홀(hole)과 작용하여 장범위(long range order)에서 스핀이 정렬하여 자성 특성을 띌 수 있게 된다. 이 이론에 의하면 전이 금속 중 d밴드가 완전히 채워져 있는 구리(Cu)는 앞서 기술한 바와 같이 자성 특성을 띌 수 없는 원소이다. 그러나, 본 발명에서 구리를 질화갈륨(GaN) 단결정 나노선에 자성 특성을 부여하기 위한 도핑 원소로 제안하는 이유는 다음과 같다. 일반적으로 구리는 비자성 원소이다. 이는 구리 원소로는 자성을 나타내지 않음을 의미하지만 이러한 구리 원소가 원자가를 띄면서 2가 구리이온(Cu2 +) 상태로 기지상 내에 도핑이 된다면 d궤도에 여분의 스핀이 하나 남게 됨으로써 자성 특성을 가질 수 있다. 특히, 이러한 구리가 기지상 내에 도핑이 되어 자성 특성을 가질 경우, 현재 모든 희박 자성 반도체의 근본적인 문제점으로 대두되고 있는 상온 강자성 특성의 기원이 결함이나 2차상 형성에 기인할 수 있는 문제점을 완전히 배제할 수 있다. 이는 구리가 기지상과 2차상 형성에 기인하더라도 이와 관련된 화합물 내지는 금속 합금이 자성 특성을 가지지 않기 때문이다.
도 1은 구리가 도핑된 GaN 나노와이어 합성 모식도로서, 부호 1은 금속 갈륨(99.99%)을, 부호 2는 염화구리(99.99%) 분말을, 부호 3은 니켈이 증착된 c-면의 사파이어 기판을, 부호 4는 반응 기체인 암모니아 기체를, 부호 5는 튜브관을, 부호 6은 반응로를 각각 나타낸다.
도시된 바와 같이, 금속 소스가 위치한 영역은 온도가 700 ~ 900℃ 이며 기판이 위치한 영역의 온도는 금속 소스가 위치한 영역보다 50 ~ 200℃ 이상 낮은 온도로 유지되는 바, 이는 가열선을 금속 소스가 위치한 영역에 보다 가깝게 위치시킴으로써 이와 같은 온도차이를 유지할 수 있으며, 이 때, 주입되는 기체는 암모니아(NH3) 기체로서 1 ~ 100 sccm로 주입하여 희박 자성 반도체 나노선을 제조한다. 이 때 구리 도핑 농도는 반응시 주입되는 암모니아 기체의 양과 반응시간을 적절하게 조절함으로써 농도를 제어할 수 있으며, 이러한 부분에 기술 구성상의 특징이 있다.
위와 같은 암모니아 기체의 주입은 가열 전 또는 가열 후 어느 공정단계에서도 실행될 수 있다.
상기 암모니아 기체의 양, 초기의 구리 함량 및 반응시간에 따라 기지상 내에 도핑되는 구리의 양이 조절되는 바, 이는 구리가 도핑된 질화갈륨(GaCuN) 단결정 나노선의 캐리어 농도, 자화값, 스핀 거동 제어 현상 등 물성에 중요한 영향을 미치므로 상기 암모니아 기체의 양과 반응시간은 본 발명에서 중요한 변수로 작용한다.
상기와 같이 구리 도핑 농도가 제어된 희박 자성 반도체 나노선을 제조함과 동시에, 제조된 나노선은 직경이 100nm 이하이며, 도핑된 구리기지상 내에 2가구리이온(Cu2 +)으로 존재함을 확인하였고, 상온에서 단위 구리원자당 0.86μB 이상의 강자성을 나타낸다.
이에 따라 본 발명에서는 구리가 도핑된 질화물 반도체를 이하의 실시예와 같은 방법으로 합성하여 강자성 및 전압 변화에 따른 스핀 거동 제어와 같은 자성 저항의 변화 특성을 확인하였다. 이하 본 발명을 실시예에 의거하여 보다 구체적으로 설명하였는바, 본 발명이 다음 실시예에 의하여 한정되는 것은 아니며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능하다.
<실시예 1>
니켈(Ni)이 증착된 c-면의 성장방향을 가지는 사파이어 기판을 반응기 내(로내)에 장착하고, 도 1에서 보는 바와 같은 반응기 내에 갈륨(Ga)소스와 염화구리(CuCl) 분말을 위치시켰다. 여기에 암모니아(NH3) 가스를 흘려주면서 반응기 내의 온도를 600 내지 900℃로 유지하면서 5 분에서 120 분까지 반응시켰다. 이때 구리가 도핑된 삼각 기둥모양의 질화갈륨(GaN) 나노와이어(나노선)를 얻을 수 있었다.
도 2는 (a) 구리가 도핑된 질화갈륨 나노와이어의 배향된 주사현미경 사진, (b) 구리가 도핑된 질화갈륨 나노와이어가 단결정임을 보여주는 고배율 투과전자현미경 사진, (c) 구리가 도핑된 질화갈륨 나노와이어의 회절(SAED) 패턴 사진, (d) 분산된 X선 분광기(EDX)를 이용한 질화갈륨 나노와이어 내에 구리가 도핑된 성분분석 결과를 각각 나타낸다.
도시된 바와 같이, 상기 조건에서 성장한 나노와이어의 조성을 분석한 결과 구리가 약 1 내지 2.4 % 도핑된 것을 알 수 있다. 또한 도 2 에 도시된 바와 같이 상기 방법으로 제조한 질화갈륨(GaN)은 투과전자현미경으로 관찰할 때 결함이 없는 완전한 단결정으로 나타났다.
도 3은 전술한 반응 조건에서 성장된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어와 순수 질화갈륨(GaN) 나노와이어간의 X선 회절 데이터를 비교 분석한 것이다.
또한, 도 4는 (a) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 초전도 양자 간접소자(SQUID) 이용한 상온과 극저온에서의 자성 특성결과, (b) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 초전도 양자 간접소자(SQUID) 이용한 온도에 따른 자성 특성결과를 각각 나타낸 것으로서, 도시된 바와 같이 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 강자성체 특성을 확인할 수 있었다. 이는 도 5와 같이 순수 질화갈륨(GaN) 나노와이어의 비자성체 특성과는 상반되는 결과임을 알 수 있다.
<실시예 2>
실시예 1 의 방법으로 합성된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 화학적 구조 분석을 위해 X선 산란과 XANES을 이용하였고, 강자성체의 근원을 조사하기 위하여 XAS와 XMCD를 이용하여 측정을 하였다. 먼저 구리의 K 가장자리에 에너지 흡수를 통한 X선 에너지를 관찰하였다. 도 6의 (a)는 순수 질화갈륨(GaN) 나노와이어와 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 1%와 2.4% 도핑된 나노와이어의 각 X선 산란 데이터로서 광자 에너지와 산란하는 에너지 크기로 나타낸 데이터이다. 이는 구리가 질화갈륨(GaN) 나노와이어의 갈륨과 치환형으로 도핑되어서 부르짜이트(Wurtzite) 구조를 나타냄을 확인할 수 있었다. 또한 도 6의 (b)는 산화구리(CuO)와 산화제이구리(Cu2O) 그리고 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 1%와 2.4% 도핑된 나노와이어들의 XANES 데이터로서 이를 통하여 구리가 갈륨과 치환하면서 대부분이 Cu2 +(d9)의 상태가 되는 것을 알 수 있었다. 이는 구리가 갈륨과 치환하면서 짝을 이루지 않은(unpaired) 스핀 상태의 전자를 가질 수 있다는 사실을 뒷받침한다. 그리고 도 8의 (a)는 산화구리(CuO) 분말과 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어들의 XAS 측정결과로서 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 갈륨과 치환하면서 그 상태가 대부분 3d9을 유지한다는 것을 또 한 번 확인 할 수 있었다. 도 7과 같은 방법으로 구리가 도핑된 질화갈 륨(Ga1 - xCuxN) 나노와이어의 XMCD 데이터를 포항가속기 2A1-EPU 빔라인에서 측정하였다. 도 8의 (b)는 Ga1 - xCuxN 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어들의 XMCD 데이터를 나타낸 것으로서 상온에서 2색성(dichroism) 신호를 측정하는데 성공하였다. 도 9는 온도에 따른 2색성(dichroism)을 보여주고 있어 구리를 질화갈륨(GaN)에 도핑함으로써 희박자성체를 띄게 하는 요인이 2차상이나 다른 불순물의 영향이 아닌 순수 구리 도핑의 의한 영향임을 확인할 수 있었다.
<실시예 3>
실시예 1의 방법으로 합성된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를 에탄올 용액에 분산시켜 실리콘 기판에 부착시킨 후 통상적인 리소그라피 과정을 거쳐 소자를 제작하고 전기적 특성을 관찰하였다. 자세한 실험내용은 다음과 같다. 우선 사파이어 기판에 성장된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를 에탄올 용액에 분산시켜 미리 좌표계를 정해놓은 규소(Si)/이산화규소(SiO2) 기판에 뿌려 각각의 나노와이어의 위치를 확인하였다. 이후, 위치가 확인된 나노와이어에 E빔 리소그라피를 이용하여 전극 패턴을 형성하였다. 이 때 사용된 레지스트는 copolymer/PMMA 4% 의 이중층을 사용하였으며 MIBK:IPA=1:1 인 현상액에서 현상하였다. 이와 같이 패턴에 형성된 샘플을 고진공 챔버에 넣고 E-빔 증착기를 이용하여 티타늄(Ti) 20~80nm, 다음으로 금(Au) 50~150nm를 연속적으로 증착한 후 아세톤을 이용하여 리프트 오프 공정을 수행하였다. 도 10은 위와 같은 방법으로 제작된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를 이용한 소자의 모식도이다. 여기서, 부호 1은 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를, 부호 2는 기판을, 부호 3은 절연막(SiO2)을, 부호 4는 소스(Source) 전극을, 부호 5는 드레인(Drain) 전극을 각각 나타낸다. 또한, 도 11은 도 10에 의한 소자의 주사현미경 사진이다. 각 전극에 전류를 인가함에 따라서 전압을 측정하여 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 저항을 추정하였다. 도 12는 온도에 따른 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 저항을 나타낸 것이다. 이를 통하여 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어가 반도체 특성을 가지는 것을 확인할 수 있었다.
<실시예 4>
실시예 1 의 방법으로 합성된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를 에탄올 용액에 분산시켜 실리콘 기판에 부착시킨 후 통상적인 리소그라피 과정을 거쳐 소자를 제작하고 자기장에 따라서 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 자기 저항 변화를 관찰하였다. 실험 방법은 실시예 3의 방법과 비슷하다. 우선 사파이어 기판에 성장된 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를 에탄올 용액에 분산시켜 미리 좌표계를 정해놓은 규소(Si)/이산화규소(SiO2) 기판에 뿌려 각각의 나노와이어의 위치를 확인한다. 위치가 확인된 나노와이어에 E빔 리소그라피를 이용하여 2개의 티타늄(Ti)/금(Au) 전극 패턴을 형성한다. 이 때 사용된 레 지스트는 copolymer/PMMA 4%의 이중층을 사용하였으며 MIBK:IPA=1:1 인 현상액에서 현상하였다. 이와 같이 패턴에 형성된 샘플을 고진공 챔버에 넣고 E빔 증착기를 이용하여 도 13에서 도시된 바와 같이 두 개의 전극에 티타늄(Ti)을 20~80nm, 다음으로 금(Au)을 50~150nm의 두께로 연속적으로 증착하고 아세톤을 이용하여 리프트 오프 공정을 수행하였다. 또한 다른 두 개의 전극에 코발트(Co)를 증착하기 위해 상기 방법과 동일한 방법으로 두 개의 전극 패턴을 E빔 리소그라피를 통하여 형성 한 후 코발트(Co)를 50~300nm의 두께로 증착한 후 아세톤을 이용하여 리프트 오프 공정을 수행하였다. 도 13은 위와 같은 방법으로 제작된 소자의 모식도로서, 부호 1은 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를, 부호 2, 부호 3은 각각 Ti/Au 전극을, 부호 4, 부호 5는 각각 Co 전극을, 부호 6은 절연막을, 부호 7은 기판을, 부호 8은 나노와이와 수직한 방향의 자기장을, 부호 9는 나노와이와 수평한 방향의 자기장을 각각 나타낸다. 또한 도 14는 이 소자의 주사현미경 사진 및 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어와 자기장 방향에 따른 각각 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 자기저항이 스위칭함을 보여준다.
이와 같은 실시예들 뿐만 아니라, 그 밖의 다양한 방법을 통해 직경 40 내지 100nm, 길이가 0.5 내지 10㎛인 나노선의 형태이며, 상온 강자성을 가지는 구리가 도핑된 희박 자성 반도체를 제조할 수 있다.
부연하건대, 본 발명은 반도체에 상온 강자성 특성을 부여하기 위한 방편으로서 비자성 금속인 구리를 사용하였다는 사실에 특징이 있으며, 이를 통해 결함없 는 단결정 희박 자성 반도체를 얻을 수 있었고, 이는 자성 금속의 적용에 따른 2차상의 생성 등에서 기인하여 단결정을 구현하기 어렵다는 점과 자성 특성을 제어할 수 없다는 점 등 제반 문제점을 획기적으로 개선하고자 한 것으로서 그 발명으로서의 의의 및 산업상 이용가능성이 매우 크다고 할 것이다.
도 1은 구리가 도핑된 GaN 나노와이어 합성 모식도이다.
도 2는 (a) 구리가 도핑된 질화갈륨 나노와이어의 배향된 주사현미경 사진, (b) 구리가 도핑된 질화갈륨 나노와이어가 단결정임을 보여주는 고배율 투과전자현미경 사진, (c) 구리가 도핑된 질화갈륨 나노와이어의 회절(SAED) 패턴 사진, (d) 분산된 X선 분광기(EDX)를 이용한 질화갈륨 나노와이어 내에 구리가 도핑된 성분분석 결과이다.
도 3은 Ga1 - xCuxN 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 X선 회절 데이터이다.
도 4는 (a) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 초전도 양자 간접소자(SQUID) 이용한 상온과 극저온에서의 강자성체 특성, (b) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 초전도 양자 간접소자(SQUID) 이용한 온도에 따른 자성 특성결과이다.
도 5는 순수 질화갈륨 나노와이어의 초전도 양자 간접소자(SQUID) 이용한 비자성체 특성결과이다.
도 6은 (a) 순수 질화갈륨 나노와이어와 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 각X선 산란(AXS) 그래 프, (b) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어들과 CuO 및 Cu2O 분말들의 XANES spectra이다.
도 7은 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 XMCD 측정 모식도이다.
도 8은 (a) 상온에서의 CuO 파우더와 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 XAS spectra, (b) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어의 XMCD 데이터이다.
도 9는 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 2.4% 도핑된 나노와이어의 온도에 따른 MCD 데이터이다.
도 10은 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어를 이용한 소자의 모식도이다.
도 11은 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어 소자의 주사현미경 사진이다.
도 12는 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 온도에 따른 저항을 나타내는 그래프이다.
도 13은 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 자기장에 의한 자기저항의 스위칭 효과를 측정하기 위한 소자의 모식도이다.
도 14는 (a) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어의 전류인가와 자기장에 따른 스핀의 효과를 측정하기 위한 소자의 전형적인 주사현미경 사진, (b) 구리가 도핑된 질화갈륨(Ga1 - xCuxN) 나노와이어에서 구리가 각각 1%와 2.4% 도핑된 나노와이어와 자기장이 수직인 경우 (c) 수평인 경우 각각의 자기 저항을 나타내는 그래프이다.

Claims (10)

  1. (a) 갈륨(Ga), 인듐(In), 알루미늄(Al) 중에서 선택되는 적어도 하나의 금속 소스와, 염화구리(Cucl), 및 기판을 로내에 위치시키는 단계;
    (b) 상기 물질들을 600 내지 1000℃ 범위의 온도로 가열하는 단계;
    를 포함하며, 상기 (b) 단계 또는 상기 (a), (b) 단계는 암모니아(NH3) 분위기로 유지되고,
    상기 가열하는 단계에서는 상기 금속소스와 구리가 염소와 반응하여 염화금속가스가 생성되며, 상기 염화금속가스가 상기 암모니아(NH3)가스와 반응한 결과, 구리가 도핑된 질화갈륨이 상기 기판에서 성장되도록 하는 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  2. 제 1 항에 있어서,
    상기 금속 소스와 염화구리 및 기판은 염화구리-금속소스-기판의 순서대로 위치되는 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  3. 제 1 항에 있어서,
    상기 금속소스가 위치한 영역은 600 내지 1000℃의 온도로 가열되며, 상기 기판이 위치한 영역의 온도는 상기 금속소스가 위치한 영역의 온도에 비하여 50 내지 200℃ 낮은 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  4. 제 1 항에 있어서,
    상기 암모니아(NH3) 기체는 1 내지 100 sccm으로 주입되는 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 반응기 내의 온도는 5분 내지 120분의 범위내에서 유지되는 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  6. 제 1 항에 있어서,
    상기 도핑된 구리는 구리가 도핑된 질화갈륨 전체 중량대비 0.01 내지 5 중량% 인 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  7. 제 1 항에 있어서,
    상기 구리가 도핑된 질화갈륨은 나노선의 형태로서, 직경 40 내지 100nm, 길이가 0.5 내지 10㎛이며, 상온 강자성인 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  8. 제 1 항에 있어서,
    상기 기판은, 규소(Si), 알루미나(Al2O3), 탄화규소(SiC), 질화갈륨(GaN) 또는 비소화갈륨(GaAs)인 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  9. (a) 갈륨(Ga), 인듐(In), 알루미늄(Al) 중에서 선택되는 적어도 하나의 금속 소스와, 구리(Cu), 및 기판을 로내에 위치시키는 단계;
    (b) 상기 물질들을 600 내지 1000℃ 범위의 온도로 가열하는 단계;
    를 포함하며, 상기 (b) 단계 또는 상기 (a), (b) 단계는 암모니아(NH3) 및 염화수소(HCl)의 분위기로 유지되고,
    상기 가열하는 단계에서는 상기 금속소스와 구리가 염소와 반응하여 염화금속가스가 생성되며, 상기 염화금속가스가 상기 암모니아(NH3)가스와 반응한 결과, 구리가 도핑된 질화갈륨이 상기 기판에서 성장되도록 하는 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체의 제조방법.
  10. 직경 40 내지 100nm, 길이가 0.5 내지 10㎛인 나노선의 형태이며, 상온 강자성을 가지는 것을 특징으로 하는 구리가 도핑된 희박 자성 반도체.
KR1020080011318A 2008-02-04 2008-02-04 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법 KR100975126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011318A KR100975126B1 (ko) 2008-02-04 2008-02-04 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011318A KR100975126B1 (ko) 2008-02-04 2008-02-04 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090085426A true KR20090085426A (ko) 2009-08-07
KR100975126B1 KR100975126B1 (ko) 2010-08-11

Family

ID=41205448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011318A KR100975126B1 (ko) 2008-02-04 2008-02-04 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100975126B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887793A (zh) * 2010-06-29 2010-11-17 华南理工大学 一种掺杂铜的氮化铝基稀磁半导体纳米棒的制备方法
KR101648309B1 (ko) * 2015-06-03 2016-08-12 경희대학교 산학협력단 화학증착 챔버 및 이를 포함하는 화학증착 장치
CN116626137A (zh) * 2023-07-25 2023-08-22 南方电网数字电网研究院有限公司 硫化氢气敏材料及其制备方法、气体传感器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767284B1 (ko) * 2006-03-27 2007-10-17 학교법인 포항공과대학교 산화아연계 미세 구조물 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887793A (zh) * 2010-06-29 2010-11-17 华南理工大学 一种掺杂铜的氮化铝基稀磁半导体纳米棒的制备方法
KR101648309B1 (ko) * 2015-06-03 2016-08-12 경희대학교 산학협력단 화학증착 챔버 및 이를 포함하는 화학증착 장치
CN116626137A (zh) * 2023-07-25 2023-08-22 南方电网数字电网研究院有限公司 硫化氢气敏材料及其制备方法、气体传感器
CN116626137B (zh) * 2023-07-25 2023-10-20 南方电网数字电网研究院有限公司 硫化氢气敏材料及其制备方法、气体传感器

Also Published As

Publication number Publication date
KR100975126B1 (ko) 2010-08-11

Similar Documents

Publication Publication Date Title
Friedl et al. Template-assisted scalable nanowire networks
Kulkarni et al. Dilute magnetic semiconductor nanowires
Lim et al. Synergistic effect of Indium and Gallium co-doping on growth behavior and physical properties of hydrothermally grown ZnO nanorods
Rao et al. Inorganic nanowires
Hegde et al. Tuning manganese dopant spin interactions in single GaN nanowires at room temperature
Zhang et al. Two-dimensional wedge-shaped magnetic EuS: insight into the substrate step-guided epitaxial synthesis on sapphire
Li et al. Enhancing the field emission properties of Se-doped GaN nanowires
Kumar et al. Study of GaN nanowires converted from β-Ga2O3 and photoconduction in a single nanowire
KR100623271B1 (ko) 갈륨망간나이트라이드 단결정 나노선의 제조방법
KR102196693B1 (ko) 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극
KR100975126B1 (ko) 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법
Mokari Synthesis and characterization of hybrid nanostructures
M’hid et al. Ab-initio and Monte Carlo studies of the structural, electronic and magnetic properties of V-doped ZnO compound
Song et al. Role of OH− in the low temperature hydrothermal synthesis of ZnO nanorods
JP2007526200A (ja) 磁気抵抗を示す希釈磁性半導体ナノワイヤ
CN1253924C (zh) 亚纳米复合法制备氧化锌基磁性半导体材料的方法
Yu et al. Magnetic and electric properties of Co doped ZnO films via in-situ growth
Jeganathan et al. Ferromagnetism in undoped one-dimensional GaN nanowires
Yanase et al. Growth Kinetics and Magnetic Property of Single-Crystal Fe Nanowires Grown via Vapor–Solid Mechanism Using Chemically Synthesized FeO Nanoparticle Catalysts
Xu et al. Synthetics of ZnO nanowires on GaN micro-pyramids by gold catalyst
Hwang et al. Selective Growth of Straight and Zigzagged Ga1-x Mn x N (0≤ x≤ 0.05) Nanowires and Dependence of Their Electronic Structure and Magnetization on the Mn Content
Park et al. Magnetic In x Ga 1-x N nanowires at room temperature using Cu dopant and annealing
Wang et al. Electroless plating of nickel nanoparticles on CdS nanowires
Pan et al. Structure and Magnetic Properties of (In, Mn) As Based Core-Shell Nanowires Grown on Si (111) by Molecular-Beam Epitaxy
KR20120097295A (ko) 산 및 염기성 분위기에서 안정한 나노와이어의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee