KR20090082434A - Tester, driver comparator chip, response measuring device, calibration method, and calibration device - Google Patents

Tester, driver comparator chip, response measuring device, calibration method, and calibration device Download PDF

Info

Publication number
KR20090082434A
KR20090082434A KR1020097010698A KR20097010698A KR20090082434A KR 20090082434 A KR20090082434 A KR 20090082434A KR 1020097010698 A KR1020097010698 A KR 1020097010698A KR 20097010698 A KR20097010698 A KR 20097010698A KR 20090082434 A KR20090082434 A KR 20090082434A
Authority
KR
South Korea
Prior art keywords
comparator
waveform
output
driver
time
Prior art date
Application number
KR1020097010698A
Other languages
Korean (ko)
Other versions
KR101138296B1 (en
Inventor
야수오 마츠바라
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090082434A publication Critical patent/KR20090082434A/en
Application granted granted Critical
Publication of KR101138296B1 publication Critical patent/KR101138296B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

A response measuring device (20) in which the output end of a driver (14) and the input end of a comparator (16) are terminated at the earth potential through a transmission path (30). The device (20) comprises a driver control section (32) for outputting a first output waveform having a rising edge and a second output waveform having a falling edge and a difference calculating section (38) for calculating the difference between the response times according to the difference between a first time from when a comparator (16) detects the rising edge of the first output waveform until when the comparator (16) detects the falling edge of a first reflection wave produced when the first output waveform is reflected by the termination and a second time from when the comparator (16) detects the falling edge of the second output waveform until when the comparator (16) detects the rising edge of a second reflection waveform produced when the second output waveform is reflected by the termination.

Description

시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치{TESTER, DRIVER COMPARATOR CHIP, RESPONSE MEASURING DEVICE, CALIBRATION METHOD, AND CALIBRATION DEVICE}Test Device, Driver Comparator Chip, Response Measurement Device, Calibration Method and Calibration Device {TESTER, DRIVER COMPARATOR CHIP, RESPONSE MEASURING DEVICE, CALIBRATION METHOD, AND CALIBRATION DEVICE}

본 발명은 시험 장치, 드라이버 컴퍼레이터 칩(driver comparator chip), 응답 측정 장치, 교정 방법 및 교정 장치에 관한 것이다. 특히, 본 발명은 피시험 디바이스를 시험하는 시험 장치, 당해 시험 장치에 구비된 드라이버 컴퍼레이터 칩 및 응답 측정 장치에 관한 것이다. 본 출원은 하기 일본출원에 관련된 것이다. 문헌 참조에 의한 원용이 인정되는 지정국에 대해서는 하기 출원에 기재된 내용을 참조해서 본 출원에 원용하고 본 출원의 일부로 한다.The present invention relates to a test apparatus, a driver comparator chip, a response measuring apparatus, a calibration method and a calibration apparatus. In particular, the present invention relates to a test apparatus for testing a device under test, a driver comparator chip provided in the test apparatus, and a response measuring apparatus. This application relates to the following Japanese application. Regarding a designated country where reference is made by reference to a document, reference is made to the contents of the following application and incorporated into this application, and is incorporated into this application.

1. 일본특허출원 2006-289780 출원일 2006년 10월 25일1. Japanese Patent Application 2006-289780 Filed October 25, 2006

반도체장치 등을 시험하는 시험 장치는 피시험 디바이스로부터 출력된 출력 신호를 당해 시험 장치 내에 입력하는 컴퍼레이터(comparator)를 구비한다(예를 들면, 특허문헌 1 참조). 컴퍼레이터는, 상승 엣지를 입력했을 때의 응답 시간과 하강 엣지를 입력했을 때의 응답 시간이 상이한 경우가 있다. 상승 엣지 및 하강 엣지의 응답 시간이 상이한 경우, 피시험 디바이스로부터의 출력 신호의 측정 타이밍에 오차가 생기므로, 시험 장치는 피시험 디바이스를 정밀도 좋게 시험할 수 없다.The test apparatus for testing a semiconductor device or the like includes a comparator for inputting an output signal output from the device under test into the test apparatus (see Patent Document 1, for example). The comparator may have a different response time when a rising edge is input and a response time when a falling edge is input. If the response time of the rising edge and the falling edge is different, an error occurs in the measurement timing of the output signal from the device under test, so that the test apparatus cannot accurately test the device under test.

[특허문헌 1] 일본특허공개 2000-9801호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2000-9801

그러나, 시험 장치는 상승 엣지 파형 및 하강 엣지 파형을 외부의 기준 드라이버로부터 출력시켜 컴퍼레이터의 응답 시간을 측정하고, 측정 결과에 기초하여 당해 컴퍼레이터의 응답 시간을 조정하고 있었다. 그러나 이렇게 조정하는 시험 장치는, 외부의 기준 드라이버를 이용하여, 위상의 어긋남이 매우 작은 상승 엣지 파형 및 하강을 발생시켜야만 하므로, 측정이 용이하지 않았다.However, the test apparatus outputs the rising edge waveform and the falling edge waveform from the external reference driver, measured the response time of the comparator, and adjusted the response time of the comparator based on the measurement result. However, the test apparatus thus adjusted had to generate rising edge waveforms and falling edges with a very small phase shift by using an external reference driver, so that the measurement was not easy.

이에 본 발명은, 상기 과제를 해결할 수 있는 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징을 조합함으로써 달성된다. 또한, 종속항은 본 발명의 추가적인 유리한 구체예를 규정한다.Accordingly, an object of the present invention is to provide a test apparatus, a driver comparator chip, a response measuring apparatus, a calibration method, and a calibration apparatus capable of solving the above problems. This object is achieved by combining the features described in the independent claims in the claims. In addition, the dependent claims define further advantageous embodiments of the invention.

상기 과제를 해결하기 위해, 본 명세서에 포함되는 이노베이션에 관련된 제1 측면에 따른 시험 장치의 일례에 의하면, 피시험 디바이스를 시험하는 시험 장치로서, 피시험 디바이스에 입력해야 하는 시험 신호를 생성하는 신호 생성부와, 시험 신호를 피시험 디바이스의 입출력 핀에 대해 출력하는 드라이버와, 드라이버의 출력단 및 피시험 디바이스의 입출력 핀에 접속되어, 주어지는 신호를 검출하는 컴퍼레이터와, 컴퍼레이터가 검출한 피시험 디바이스의 출력 신호에 기초하여 피시험 디바이스의 양부(良否)를 판정하는 판정부와, 컴퍼레이터에 있어서의 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출하는 응답 측정 장치를 구비하고, 응답 측정 장치는, 드라이버의 출력단 및 컴퍼레이터의 입력단이, 소정의 전파 지연을 갖는 전송 경로를 통해 소정 전위에 종단된 상태에서, 드라이버에, 상승 엣지와 하강 엣지를 갖는 출력 파형을 출력시키는 드라이버 제어부와, 출력 파형의 상승 엣지, 출력 파형이 종단에 의해 반사된 반사 파형의 하강 엣지, 출력 파형의 하강 엣지, 및 출력 파형이 종단에 의해 반사된 반사 파형의 상승 엣지 각각을 컴퍼레이터가 검출하는 시각에 기초하여 응답 시간의 차를 산출하는 차분 산출부,를 갖는 시험 장치를 제공한다.In order to solve the said subject, according to an example of the test apparatus which concerns on the innovation concerning this invention, As a test apparatus which tests a device under test, The signal which produces | generates the test signal which should be input to a device under test A generator, a driver for outputting a test signal to the input / output pins of the device under test, a comparator connected to the output terminal of the driver and the input / output pins of the device under test, detecting a given signal, and the test object detected by the comparator A determination unit that determines the quality of the device under test based on the output signal of the device, and a response measuring device that detects a difference between the response time for the rising edge of the signal in the comparator and the response time for the falling edge. In the response measuring device, the output terminal of the driver and the input terminal of the comparator, A driver control section for outputting an output waveform having a rising edge and a falling edge to a driver in a state terminated at a predetermined potential through a transmission path having a connection, and a reflection waveform in which the rising edge and the output waveform of the output waveform are reflected by the termination. A testing device having a difference calculating section for calculating a difference in response time based on the time when the comparator detects each of the falling edge of the falling edge, the falling edge of the output waveform, and the rising edge of the reflected waveform whose output waveform is reflected by the terminal; To provide.

본 명세서에 포함되는 이노베이션에 관련된 제2 측면에 따른 드라이버 컴퍼레이터 칩의 일례에 의하면, 신호를 출력하는 드라이버와, 주어지는 신호를 검출하는 컴퍼레이터와, 컴퍼레이터에 있어서의 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출하는 응답 측정 장치를 구비하고, 응답 측정 장치는, 드라이버의 출력단 및 컴퍼레이터의 입력단이, 소정의 전파 지연을 갖는 전송 경로를 통해 소정 전위에 종단된 상태에서, 드라이버에, 상승 엣지와 하강 엣지를 갖는 출력 파형을 출력시키는 드라이버 제어부와, 출력 파형의 상승 엣지, 출력 파형이 종단에 의해 반사된 반사 파형의 하강 엣지, 출력 파형의 하강 엣지, 및 출력 파형이 종단에 의해 반사된 반사 파형의 상승 엣지 각각을 컴퍼레이터가 검출하는 시각에 기초하여 응답 시간의 차를 산출하는 차분 산출부,를 갖는 드라이버 컴퍼레이터 칩을 제공한다.According to an example of a driver comparator chip according to a second aspect related to innovation included in the present specification, a driver for outputting a signal, a comparator for detecting a given signal, and a response to a rising edge of the signal in the comparator And a response measuring device for detecting a difference between the response time with respect to the falling edge and the falling edge, wherein the response measuring device includes an output terminal of the driver and an input terminal of the comparator terminated at a predetermined potential through a transmission path having a predetermined propagation delay. In the state, the driver control unit outputs an output waveform having a rising edge and a falling edge to the driver, the rising edge of the output waveform, the falling edge of the reflected waveform in which the output waveform is reflected by the terminal, the falling edge of the output waveform, and the output. Based on the time when the comparator detects each of the rising edges of the reflected waveform whose waveform is reflected by the termination It provides a driver chip having a comparator the difference calculating unit, which calculates the difference between the response over time.

본 명세서에 포함되는 이노베이션에 관련된 제3 측면에 따른 응답 측정 장치의 일례에 의하면, 신호를 출력하는 드라이버와, 주어지는 신호를 검출하는 컴퍼레이터를 갖는 드라이버 컴퍼레이터에 있어서의 컴퍼레이터 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출하는 응답 측정 장치로서, 드라이버의 출력단 및 컴퍼레이터의 입력단이, 소정의 전파 지연을 갖는 전송 경로를 통해 소정 전위에 종단된 상태에서, 드라이버에, 상승 엣지와 하강 엣지를 갖는 출력 파형을 출력시키는 드라이버 제어부와, 출력 파형의 상승 엣지, 출력 파형이 종단에 의해 반사된 반사 파형의 하강 엣지, 출력 파형의 하강 엣지, 및 출력 파형이 종단에 의해 반사된 반사 파형의 상승 엣지 각각을 컴퍼레이터가 검출하는 시각에 기초하여 응답 시간의 차를 산출하는 차분 산출부를 구비하는 응답 측정 장치를 제공한다.According to an example of the response measuring device according to the third aspect related to the innovation included in the present specification, a rising edge of the comparator signal in a driver comparator having a driver for outputting a signal and a comparator for detecting a given signal is provided. A response measuring device for detecting a difference between a response time for a response time and a falling edge, wherein the output terminal of the driver and the input terminal of the comparator are terminated at a predetermined potential through a transmission path having a predetermined propagation delay. A driver control section for outputting an output waveform having a rising edge and a falling edge, a rising edge of the output waveform, a falling edge of the reflected waveform in which the output waveform is reflected by the termination, a falling edge of the output waveform, and an output waveform by the termination. Response based on the time the comparator detects each of the rising edges of the reflected reflected waveform Provided is a response measuring device having a difference calculating unit for calculating a difference in time.

본 명세서에 포함되는 이노베이션에 관련된 제4 측면에 따른 교정 방법의 일례에 의하면, 피시험 디바이스를 시험하는 시험 장치에 구비된 피시험 디바이스로부터의 출력 신호를 검출하는 컴퍼레이터의 교정 방법으로서, 피시험 디바이스에 대해 시험 신호를 출력하는 드라이버의 출력단, 컴퍼레이터의 입력단 및 소정의 전파 지연을 갖는 전송 경로를 접속시킴과 함께, 전송 경로에 있어서의 드라이버의 출력단이 접속되어 있지 않은 원단(遠端)을 드라이버로부터 출력되는 신호 전위를 발생하는 전압원에 접속시키고, 드라이버로부터, 상승 엣지를 갖는 제1 출력 파형과 하강 엣지를 갖는 제2 출력 파형을 반복 출력하고, 제1 출력 파형의 상승 엣지를 컴퍼레이터가 검출하고 나서 제1 출력 파형이 원단에 의해 반사된 제1 반사 파형의 하강 엣지를 컴퍼레이터가 검출할 때까지의 제1 시간을 측정하고, 제2 출력 파형의 하강 엣지를 컴퍼레이터가 검출하고 나서 제2 출력 파형이 원단에 의해 반사된 제2 반사 파형의 상승 엣지를 컴퍼레이터가 검출할 때까지의 제2 시간을 측정하고, 제1 시간과 제2 시간의 차분에 기초하여 응답 시간의 차를 산출하는 교정 방법을 제공한다.According to an example of the calibration method concerning the innovation contained in this specification, as a calibration method of a comparator which detects the output signal from the device under test with which the test apparatus for testing a device under test is equipped, The output terminal of the driver that outputs the test signal to the device, the input terminal of the comparator, and the transmission path having a predetermined propagation delay are connected, and the far end where the driver output terminal in the transmission path is not connected is connected. The signal potential output from the driver is connected to a voltage source to generate the first output waveform having the rising edge and the second output waveform having the falling edge from the driver, and the comparator has a rising edge of the first output waveform. Compare the falling edge of the first reflected waveform after the first output waveform has been reflected by the far end after detection. The first time until the data is detected is measured, and the comparator detects the falling edge of the second output waveform, and then the comparator detects the rising edge of the second reflected waveform whose second output waveform is reflected by the far end. It provides a calibration method for measuring the second time until the time, and to calculate the difference of the response time based on the difference between the first time and the second time.

본 명세서에 포함되는 이노베이션에 관련된 제5 측면에 따른 교정 장치의 일례에 의하면, 제4 측면에 관한 방법에 의해 시험 장치에 구비된 컴퍼레이터를 교정하는 것을 목적으로 하여 시험 장치에 접속되는 교정 장치로서, 시험 장치에 구비된, 피시험 디바이스에 대해 시험 신호를 출력하는 드라이버가 출력하는 신호 전위와 대략 동일한 전압을 발생하는 전압원과, 드라이버의 출력단 및 피시험 디바이스로부터의 출력 신호를 검출하는 컴퍼레이터의 입력단이 접속된 전송 경로에 있어서의, 드라이버의 출력단이 되어 있지 않은 원단과, 전압원을 접속하는 쇼트 접속 지그를 구비하는 교정 장치를 제공한다.According to an example of the calibration apparatus according to the fifth aspect related to the innovation included in the present specification, the calibration apparatus is connected to the test apparatus for the purpose of calibrating the comparator included in the test apparatus by the method according to the fourth aspect. A voltage source for generating a voltage approximately equal to a signal potential output by a driver for outputting a test signal to a device under test, and a comparator for detecting an output signal of the driver and an output signal from the device under test; A calibration apparatus comprising a far-end that is not an output end of a driver and a short connection jig for connecting a voltage source in a transmission path to which an input end is connected.

또한, 상기 발명의 개요는, 본 발명에 필요한 특징 전부를 열거한 것이 아니며 이들 특징군의 서브콤비네이션 또한 발명이 될 수 있다.In addition, the summary of the present invention does not enumerate all the features required for the present invention, and the subcombination of these feature groups may also be an invention.

도 1은 본 발명의 실시 형태와 관련된 시험 장치(10)의 구성을 나타낸다.1 shows a configuration of a test apparatus 10 according to an embodiment of the present invention.

도 2는 응답 측정 장치(20)에 의한 컴퍼레이터(16)의 응답 시간의 측정 및 조정 처리 플로를 나타낸다.2 shows a flow of measurement and adjustment processing of the response time of the comparator 16 by the response measuring device 20.

도 3A는 드라이버(14)가 상승 엣지를 출력한 경우의 컴퍼레이터(16)의 입력 신호 파형 및 출력 신호 파형의 일례를 나타낸다.3A shows an example of an input signal waveform and an output signal waveform of the comparator 16 when the driver 14 outputs a rising edge.

도 3B는 드라이버(14)가 하강 엣지 출력한 경우의 컴퍼레이터(16)의 입력 신 호 파형 및 출력 신호 파형의 일례를 나타낸다.3B shows an example of an input signal waveform and an output signal waveform of the comparator 16 when the driver 14 outputs the falling edge.

도 4는 드라이버(14)가 상승 엣지를 출력하고 나서 하강 엣지를 출력할 때까지의 시간 간격이, 전송 경로(30)에 있어서의 전파 지연 시간의 2배보다 큰 경우의 컴퍼레이터(16)의 입력 신호 파형의 일례를 나타낸다.4 shows the comparator 16 when the time interval from the driver 14 outputs the rising edge to the falling edge is greater than twice the propagation delay time in the transmission path 30. An example of an input signal waveform is shown.

도 5는 드라이버(14)가 상승 엣지를 출력하고 나서 하강 엣지를 출력할 때까지의 시간 간격이, 전송 경로(30)에 있어서의 전파 지연 시간의 2배보다 작은 경우의 컴퍼레이터(16)의 입력 신호 파형의 일례를 나타낸다.FIG. 5 shows the comparator 16 when the time interval from the driver 14 outputs the rising edge to the falling edge is less than twice the propagation delay time in the transmission path 30. An example of an input signal waveform is shown.

도 6은 본 발명의 실시 형태의 제1 변형예에 관한 시험 장치(10)의 구성을 나타낸다.6 shows a configuration of a test apparatus 10 according to a first modified example of the embodiment of the present invention.

도 7은 본 발명의 실시 형태의 제2 변형예에 관한 시험 장치(10)의 구성을 나타낸다.7 shows a configuration of a test apparatus 10 according to a second modification of the embodiment of the present invention.

도 8은 본 발명의 실시 형태의 제3 변형예에 관한 시험 장치(10)의 구성을 나타낸다.8 shows a configuration of a test apparatus 10 according to a third modification of the embodiment of the present invention.

도 9는 본 발명의 실시 형태의 제4 변형예에 관한 시험 장치(10)에 있어서의 드라이버(14)의 출력 파형 및 전송 경로(30)에 의한 반사 파형의 일례를 나타낸다.9 shows an example of the output waveform of the driver 14 and the reflection waveform by the transmission path 30 in the test apparatus 10 according to the fourth modification of the embodiment of the present invention.

<부호의 설명><Description of the code>

10 시험 장치 12 신호 생성부10 Test Device 12 Signal Generator

14 드라이버 16 컴퍼레이터14 drivers 16 comparators

18 판정부 20 응답 측정 장치18 judgment unit 20 response measuring device

22 신호 단자 30 전송 경로22 Signal terminal 30 Transmission path

32 드라이버 제어부 34 제1 측정부32 Driver Control Unit 34 First Measuring Unit

36 제2 측정부 38 차분 산출부36 second measurement unit 38 difference calculation unit

40 조정부 50 드라이버 컴퍼레이터 칩40 driver 50 driver comparator chip

56 차분 기억부 62 스위치56 differential memory 62 switch

64 스위치 제어부 66 경로 길이 산출부64 switch controller 66 path length calculator

70 핀간 타이밍 제어부70 pin-to-pin timing control

이하, 발명의 실시 형태를 통해 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위와 관련된 발명에 한정되는 것이 아니며, 또한 실시 형태에 나타난 특징의 조합이 전부 발명의 해결수단에 필수적이라고는 할 수 없다.EMBODIMENT OF THE INVENTION Hereinafter, although one aspect of this invention is described through embodiment of an invention, the following embodiment is not limited to the invention related to a claim, and all the combination of the features shown in embodiment are essential to the solution means of this invention. It cannot be said.

도 1은 본 실시 형태와 관련된 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는 피시험 디바이스를 시험하는 장치로서, 신호 생성부(12)와, 드라이버(14)와, 컴퍼레이터(16)와, 판정부(18)과, 응답 측정 장치(20)를 구비한다.1 shows a configuration of a test apparatus 10 according to the present embodiment. The test apparatus 10 is an apparatus for testing a device under test. The test apparatus 10 includes a signal generator 12, a driver 14, a comparator 16, a determiner 18, and a response measuring device 20. Equipped.

신호 생성부(12)는 피시험 디바이스에 입력해야 하는 시험 신호를 생성한다. 신호 생성부(12)는, 일례로서, 패턴 발생기와, 타이밍 발생기와, 파형 성형기를 갖어도 된다. 패턴 발생기는, 일례로서, 시험 신호의 기반이 되는 시험 패턴과, 파형 모드를 지정하는 파형 모드 신호와, 양부 판정에 사용되는 기대치 패턴, 그 밖의 신호를 발생한다.The signal generator 12 generates a test signal to be input to the device under test. As an example, the signal generator 12 may include a pattern generator, a timing generator, and a waveform shaper. The pattern generator generates, for example, a test pattern on which the test signal is based, a waveform mode signal specifying a waveform mode, an expected value pattern used for good and bad judgment, and other signals.

타이밍 발생기는, 피시험 디바이스에 공급하는 파형의 전연(前緣) 및 후연(後緣)의 타이밍을 규정하는 타이밍 신호를 발생한다. 타이밍 발생기는, 일례로서, 발생하는 시험 신호의 상승 엣지 또는 하강 엣지를 규정하는 타이밍 신호를 발생하고, 또한 컴퍼레이터(16)로 타이밍 판정을 행하는 스트로브 회로를 발생한다. 파형 성형기는, 패턴 발생기로부터 출력된 시험 패턴을 받아, 패턴 발생기로부터의 파형 모드 신호에 기초하여 소정의 파형으로 정형된 시험 신호를 생성한다.The timing generator generates a timing signal that defines the timing of the leading edge and the trailing edge of the waveform supplied to the device under test. The timing generator generates, as an example, a timing signal that defines a rising edge or a falling edge of the test signal to be generated, and generates a strobe circuit that performs timing determination with the comparator 16. The waveform shaper receives the test pattern output from the pattern generator, and generates a test signal shaped into a predetermined waveform based on the waveform mode signal from the pattern generator.

드라이버(14)는, 시험 신호를 피시험 디바이스의 입출력 핀에 대해 출력한다. 드라이버(14)는, 일례로서, 신호 생성부(12)에 의해 생성된 시험 신호를 받아, 소정의 VH레벨, VL레벨의 진폭으로 변환된 드라이버 신호를 신호 단자(22)를 통해 피시험 디바이스에 공급한다.The driver 14 outputs a test signal to the input / output pins of the device under test. As an example, the driver 14 receives a test signal generated by the signal generator 12 and transmits a driver signal converted into a predetermined VH level and an amplitude of a VL level to the device under test through the signal terminal 22. Supply.

컴퍼레이터(16)는, 드라이버(14)의 출력단 및 피시험 디바이스의 입출력 핀에 접속되어, 주어지는 신호를 검출한다. 컴퍼레이터(16)는, 일례로서, 아날로그 컴퍼레이터와 타이밍 컴퍼레이터를 갖는다. 아날로그 컴퍼레이터는, 아날로그 신호를 받아, 소정 레벨의 임계치(VOH, VOL)에 기초하여 하이레벨 및 로우레벨의 두 논리 신호로 변환한다. 타이밍 컴퍼레이터는, 하이레벨 및 로우레벨의 두 논리 신호를 받아 신호 생성부(12)로부터 스트로브 회로에 기초하는 타이밍으로 각각 타이밍 판정을 하여 출력한다.The comparator 16 is connected to the output terminal of the driver 14 and the input / output pin of the device under test, and detects a given signal. The comparator 16 has an analog comparator and a timing comparator as an example. The analog comparator receives an analog signal and converts it into two logic signals, a high level and a low level, based on thresholds VOH and VOL of a predetermined level. The timing comparator receives two logic signals of high level and low level, and performs timing determination from the signal generator 12 at timing based on the strobe circuit, respectively, and outputs them.

판정부(18)는, 컴퍼레이터(16)가 검출한 피시험 디바이스의 출력 신호에 기초하여 피시험 디바이스의 양부를 판정한다. 판정부(18)는, 일례로서, 컴퍼레이터(16)에 의해 타이밍 판정한 데이터와 신호 생성부(12)로부터의 기대치 패턴에 기초하여 피시험 디바이스의 양부를 판정한다.The determination unit 18 determines whether the device under test is successful based on the output signal of the device under test detected by the comparator 16. As an example, the determination unit 18 determines whether or not the device under test is based on the data judged by the comparator 16 and the expected value pattern from the signal generation unit 12.

응답 측정 장치(20)는, 컴퍼레이터(16)에 있어서의 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출한다. 그리고 응답 측정 장치(20)는, 검출한 컴퍼레이터(16)의 응답 시간의 차에 기초하여 컴퍼레이터(16)의 응답 시간을 조정한다. 보다 자세하게는, 응답 측정 장치(20)는, 컴퍼레이터(16)의 입력단에 하강 엣지가 입력된 시각으로부터 컴퍼레이터(16)가 당해 하강 엣지에 따른 신호를 출력하는 시각까지의 기간(하강 응답 시간 TF)과, 컴퍼레이터(16)의 입력단에 상승 엣지가 입력된 시각으로부터 컴퍼레이터(16)가 당해 상승 엣지에 따른 신호를 출력하는 시각까지의 기간(상승 응답 시간 TR의 차(응답 시간 차)를 검출한다. 그리고 응답 측정 장치(20)는, 검출한 응답 시간 차에 기초하여 컴퍼레이터(16)의 상승 응답 시간(TR)과 하강 응답 시간(TF)이 일치하도록, 예를 들면 컴퍼레이터(16)를 조정한다.The response measuring device 20 detects a difference between the response time with respect to the rising edge of the signal in the comparator 16 and the response time with respect to the falling edge. And the response measuring apparatus 20 adjusts the response time of the comparator 16 based on the detected difference of the response time of the comparator 16. FIG. More specifically, the response measuring device 20 has a period (falling response time) from the time when the falling edge is input to the input terminal of the comparator 16 to the time when the comparator 16 outputs a signal corresponding to the falling edge. T F ) and the period from the time when the rising edge is input to the input of the comparator 16 to the time when the comparator 16 outputs a signal corresponding to the rising edge (difference in the rising response time T R (response time And the response measuring device 20 based on the detected response time difference so that the rising response time T R and the falling response time T F of the comparator 16 coincide with each other. The comparator 16 is adjusted.

응답 측정 장치(20)는, 드라이버 제어부(32)와, 제1 측정부(34)와, 제2 측정부(36)와, 차분 산출부(38)와, 조정부(40)를 갖는다. 드라이버 제어부(32)는, 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단이 소정의 전파 지연을 갖는 전송 경로(30)를 통해 접지 전위에 종단(쇼트 접속)된 상태에서, 드라이버(14)에, 상승 엣지를 갖는 제1 출력 파형과 하강 엣지를 갖는 제2 출력 파형을 출력시킨다. 드라이버 제어부(32)는, 일례로서, 신호 생성부(12)에 대해 소정의 시험 패턴을 출력시킴으로써, 드라이버(14)로부터 제1 출력 파형 및 제2 출력 파형을 출력시킨다.The response measuring device 20 includes a driver control unit 32, a first measuring unit 34, a second measuring unit 36, a difference calculating unit 38, and an adjusting unit 40. The driver control part 32 is the driver 14 in the state in which the output terminal of the driver 14 and the input terminal of the comparator 16 were terminated (short-connected) to the ground potential via the transmission path 30 which has a predetermined propagation delay. ), A first output waveform having a rising edge and a second output waveform having a falling edge are output. As an example, the driver control unit 32 outputs a first test waveform and a second output waveform from the driver 14 by outputting a predetermined test pattern to the signal generation unit 12.

드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단은 전송 경로(30)를 통해 접지 전위 이외의 소정 전위에 종단(일례로서, 쇼트 접속)되어도 된다. 또한 전송 경로(30)는, 당해 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단이 접속되어 있지 않은 원단이 쇼트 접속 지그를 통해 접지 전위에 쇼트 접속된다. 또한 전송 경로(30)의 원단은, 드라이버(14)가 출력하는 신호 전위(일례로서, 하이레벨 전위 또는 로우레벨 전위)와 대략 동일한 전압을 발생하는 전압원에 쇼트 접속 지그를 통해 쇼트 접속되어도 된다.The output terminal of the driver 14 and the input terminal of the comparator 16 may be terminated (as an example, a short connection) to a predetermined potential other than the ground potential via the transmission path 30. In addition, in the transmission path 30, the far end of which the output terminal of the driver 14 and the input terminal of the comparator 16 are not connected is short-connected to the ground potential via a short connection jig. In addition, the far end of the transmission path 30 may be short-connected to the voltage source which generate | occur | produces the voltage which is substantially equal to the signal potential (for example, high level potential or low level potential) which the driver 14 outputs via a short connection jig | tool.

여기서, 전송 경로(30)는, 피시험 디바이스와 드라이버(14) 및 컴퍼레이터(16) 사이를 접속하는, 예를 들면 50Ω의 특성 임피던스의 프린트 기판, 동축 케이블, 동축 커넥터 등을 포함하는 전송 경로여도 된다. 또한, 전송 경로(30)는, 디바이스 시험시에는 원단에 피시험 디바이스의 IC단자가 접속되고, 측정시에는 피시험 디바이스 대신, 원단에 쇼트 접속 지그가 접지 전위에 접속될 수 있다. 쇼트 접속 지그는, 일례로서, 퍼포먼스 보드 내에서 전송 경로(30)의 원단과 접지 전위를 쇼트 접속해도 되고, 소켓 보드 내에서 전송 경로(30)의 원단과 접지 전위를 쇼트 접속해도 되며, IC 소켓에 접촉하는 더미 디바이스 내에서 전송 경로(30)의 원단과 접지 전위를 쇼트 접속해도 된다. 또한, 시험 장치(10)는, 일례로서, 드라이버(14)가 출력하는 신호 전위(예를 들면 하이레벨 전위 또는 로우레벨 전위)와 대략 동일한 전압을 발생하는 전압원과, 전송 경로(30)에 있어서의 드라이버(14)의 출력단이 되어 있지 않은 원단과 전압원을 접속하는 쇼트 접속 지그를 구비하는 퍼포먼스 보드 등의 교정 장치가 접속되어도 된다.Here, the transmission path 30 is a transmission path which connects between the device under test, the driver 14, and the comparator 16, for example, a printed circuit board having a characteristic impedance of 50?, A coaxial cable, a coaxial connector, or the like. You may also. In the transmission path 30, the IC terminal of the device under test is connected to the far end when the device is tested, and a short connection jig may be connected to the ground potential at the far end instead of the device under test. As an example, the short connection jig may short-connect the far-end and the ground potential of the transmission path 30 in the performance board, or may short-connect the far-end and the ground potential of the transmission path 30 in the socket board. The far end and the ground potential of the transmission path 30 may be short-connected in the dummy device in contact with. In addition, the test apparatus 10 is, for example, a voltage source that generates a voltage substantially equal to a signal potential (for example, a high level potential or a low level potential) output by the driver 14, and in the transmission path 30. A calibration device such as a performance board having a short connection jig for connecting a far-end and a voltage source that is not an output terminal of the driver 14 may be connected.

제1 측정부(34)는, 제1 출력 파형의 상승 엣지를 컴퍼레이터(16)가 검출하고 나서 당해 제1 출력 파형이 전송 경로(30)의 종단에 의해 반사된 제1 반사 파형의 하강 엣지를 컴퍼레이터(16)가 검출할 때까지의 제1 시간(T1)을 측정한다. 제2 측정부(36)는, 제2 출력 파형의 하강 엣지를 컴퍼레이터(16)가 검출하고 나서 제2 출력 파형이 전송 경로(30)의 종단에 의해 반사된 제2 반사 파형의 상승 엣지를 컴퍼레이터(16)가 검출할 때까지의 제2 시간(T2)을 측정한다.The first measurement unit 34 detects the rising edge of the first output waveform, and then the comparator 16 detects the falling edge of the first reflection waveform in which the first output waveform is reflected by the end of the transmission path 30. The first time T 1 until the comparator 16 detects is measured. The second measuring unit 36 detects the falling edge of the second output waveform and then measures the rising edge of the second reflected waveform whose second output waveform is reflected by the end of the transmission path 30 after the comparator 16 detects the falling edge of the second output waveform. The second time T 2 until the comparator 16 detects it is measured.

차분 산출부(38)는, 제1 시간(T1)과 제2 시간(T2)의 차분에 기초하여 컴퍼레이터(16)의 응답 시간의 차를 산출한다. 차분 산출부(38)는, 일례로서, 제1 시간(T1)과 제2 시간(T2)의 측정시간에 기초하여 컴퍼레이터(16)의 상승 응답 시간(TR)과 하강 응답 시간(TF)의 차를 산출한다.Difference and calculating section 38 calculates the difference between the response times of the comparator 16 and, based on a difference between a first time (T 1) and the second time (T 2). As an example, the difference calculating unit 38 is based on the measurement time of the first time T 1 and the second time T 2 , and the rising response time T R and the falling response time of the comparator 16 ( Calculate the difference of T F ).

조정부(40)는, 차분 산출부(38)가 산출한 응답 시간의 차에 기초하여 컴퍼레이터(16)에 있어서의 상승 엣지에 대한 응답 시간(TR), 또는 컴퍼레이터(16)에 있어서의 하강 엣지에 대한 응답 시간(TF) 중 적어도 일방을 조정한다. 조정부(40)는, 일례로서, 제1 시간(T1) 또는 제2 시간(T2)의 측정을 제어한다. 즉, 조정부(40)는, 상승 엣지 또는 하강 엣지를 검출하는 것을 목적으로 하여, 반사 파형이 소멸될 정도의 긴 주기 동안 시험 신호를 반복 발생시킨다. 그리고 조정부(40)는, 이와 같이 시험 신호를 발생한 상태에서, 신호 생성부(12)로부터 발생하는 스트로브 신호의 타이밍을 순차적으로 변경하면서 엣지점을 검출한다.Adjustment section 40 is obtained by the difference calculation section 38 based on the difference between the response time calculated in the comparator 16, the response time (T R) on the rising edge of the, or the comparator (16) At least one of the response time T F for the falling edge is adjusted. The adjustment unit 40 controls the measurement of the first time T 1 or the second time T 2 as an example. That is, the adjusting unit 40 repeatedly generates the test signal for a long period in which the reflection waveform disappears for the purpose of detecting the rising edge or the falling edge. And in the state which generated the test signal in this way, the adjustment part 40 detects the edge point, changing the timing of the strobe signal generated from the signal generation part 12 sequentially.

이렇게 함으로써 조정부(40)는, 일례로서, 상승 응답 시간(TR)과 하강 응답 시간(TF)이 일치하도록 신호 생성부(12)로부터 발생하는 스트로브 신호의 타이밍을 보정할 수 있다. 따라서, 조정부(40)는, 디바이스 시험시에 있어서의 컴퍼레이터(16)의 상승 엣지와 하강 엣지의 타이밍 오차를 작게 할 수 있다.By doing so, the adjustment unit 40 can correct the timing of the strobe signal generated from the signal generation unit 12 so that the rising response time T R and the falling response time T F coincide as an example. Therefore, the adjustment part 40 can reduce the timing error of the rising edge and falling edge of the comparator 16 at the time of a device test.

도 2는, 응답 측정 장치(20)에 의한 컴퍼레이터(16)의 응답 시간의 측정 및 교정 플로를 나타낸다. 도 3A는, 드라이버(14)가 상승 엣지를 출력한 경우의 컴퍼레이터(16)의 입력 신호 파형 및 출력 신호 파형의 일례를 나타내고, 도 3B는, 드라이버(14)가 하강 엣지 출력한 경우의 컴퍼레이터(16)의 입력 신호 파형 및 출력 신호 파형의 일례를 나타낸다.2 shows the measurement and calibration flow of the response time of the comparator 16 by the response measuring device 20. 3A shows an example of an input signal waveform and an output signal waveform of the comparator 16 when the driver 14 outputs a rising edge, and FIG. 3B shows a compass when the driver 14 outputs a falling edge. An example of the input signal waveform and the output signal waveform of the radar 16 is shown.

응답 측정 장치(20)는, 예를 들면 피시험 디바이스의 시험에 앞서, 스텝 S210에서부터 스텝 S214까지의 교정 처리를 실행한다. 우선, 응답 측정 장치(20)는, 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단을, 소정의 전파 지연을 갖는 전송 경로(30)의 원단에 예를 들면 쇼트 접속 지그를 접속시킴으로써, 접지 전위에 종단한다(스텝 S210). 응답 측정 장치(20)는, 일례로서, 피시험 디바이스가 재치되는 퍼포먼스 보드를, 전송 경로(30)의 원단과 접지 전위를 접속하는 쇼트 접속 지그가 설치된 퍼포먼스 보드로 교환함으로써, 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단을 전송 경로(30)를 통해 접지 전위에 종단한다.The response measuring apparatus 20 performs the calibration process from step S210 to step S214, for example, before the test of the device under test. First, the response measuring device 20 connects, for example, a short connection jig to the far end of the transmission path 30 having a predetermined propagation delay by connecting the output terminal of the driver 14 and the input terminal of the comparator 16 with each other. It terminates at ground potential (step S210). As an example, the response measuring device 20 replaces the performance board on which the device under test is placed with a performance board provided with a short connection jig for connecting the far end of the transmission path 30 and the ground potential. The output terminal and the input terminal of the comparator 16 are terminated to the ground potential via the transmission path 30.

다음에, 응답 측정 장치(20)는, 예를 들면 도 3A에 나타내는 바와 같은 제1 시간(T1)을 측정한다(스텝 S211). 스텝 S211에 있어서, 우선, 드라이버 제어부(32)는, 지정된 시각(t311)에 상승 엣지를 갖는 제1 출력 파형을 드라이버(14)로부터 출력시킨다. 즉, 드라이버(14)의 출력 레벨은 VL에서 VH로 천이한다. 드라이버(14)로부터 출력된 제1 출력 파형은, 컴퍼레이터(16)에 입력된다. 여기에서는, 드라이버(14)로부터 출력 파형이 출력되고 나서 컴퍼레이터(16)에 입력할 때까지의 시간에 대해, 설명의 편의상 0인 경우를 나타내지만, 시간차가 있어도 지장은 없다. 컴퍼레이터(16)는, 드라이버(14)로부터 출력된 제1 출력 파형의 상승 엣지를 입력한 시각(t311)으로부터 상승 응답 시간(TR)분 지연된 시각(t312)에 있어서 당해 제1 출력 파형의 상승 엣지점을 찾아 검출한다. 여기서, 응답 측정 장치(20)는 엣지점을 찾기 위해 충분한 기간, 도 3A의 파형을 드라이버(14)로부터 반복 발생시킨다.Next, the response measuring device 20 measures the first time T 1 as shown in FIG. 3A, for example (step S211). In step S211, first, the driver control part 32 outputs from the driver 14 the 1st output waveform which has a rising edge at the specified time t311. In other words, the output level of the driver 14 transitions from VL to VH. The first output waveform output from the driver 14 is input to the comparator 16. Here, although the time from the output of the output waveform from the driver 14 to the input to the comparator 16 is shown as 0 for convenience of explanation, there is no problem even if there is a time difference. The comparator 16 receives the first output waveform at the time t312 delayed by the rise response time T R from the time t311 at which the rising edge of the first output waveform output from the driver 14 is input. Find and detect rising edge point. Here, the response measuring device 20 repeatedly generates the waveform of the driver 14 from the driver 14 for a period sufficient to find the edge point.

또한, 드라이버(14)로부터 출력된 상승 엣지를 갖는 제1 출력 파형은 전송 경로(30)에도 입력된다. 여기서, 전송 경로(30)는, 입력된 출력 파형을 종단측에 전송시키고, 대략 0Ω의 접속선에 의해 접지된 종단에 의해 반사 파형을 반사한다.In addition, the first output waveform having the rising edge output from the driver 14 is also input to the transmission path 30. Here, the transmission path 30 transmits the input output waveform to the termination side, and reflects the reflection waveform by the termination grounded by a connection line of approximately 0?.

여기서, 로우레벨 전위 VL가 0볼트(접지 전위) 이외인 경우, 시험 장치(10)는, VL전압을 발생하는 전압원을 구비하여 전송 경로(30)를 VL전압에 접속시켜 종단한다. 종단에 있어서 반사된 반사 파형은, 전송 경로(30)의 종단이 접지 전위에 접속되어 있는 점으로부터, 드라이버(14)로부터 출력된 출력 파형과 정부(正負)가 반전된 파형이 된다. 즉, 상승 엣지는 접지된 종단에서 반사됨으로써 하강 엣지가 되고, 하강 엣지는 접지된 종단에서 반사됨으로써 상승 엣지가 된다. 따라서, 컴퍼레이터(16)에서는 전송 경로(30)를 왕복하는 시간이 경과된 후에, 하강 엣지를 갖는 제1 반사 파형을 전송 경로(30)로부터 입력한다. 또한, 반사 파형이 소멸된 후 에는, 드라이버(14)는 예를 들면 50Ω의 내부 저항을 갖는다. 전송 경로(30)의 원단은 전위 VL전압에 쇼트 접속되어 있다. 그 결과, 드라이버(14)의 출력단은, 전위 VH레벨을 출력하고 있음에도 불구하고, 강제적으로 직류적인 전위 VL레벨이 된다.Here, when the low level potential VL is other than 0 volts (ground potential), the test apparatus 10 includes a voltage source for generating the VL voltage, and connects the transmission path 30 to the VL voltage to terminate it. The reflected waveform reflected at the terminal becomes a waveform in which the output waveform output from the driver 14 is inverted from the output waveform output from the driver 14 from the point where the terminal of the transmission path 30 is connected to the ground potential. That is, the rising edge is a falling edge by reflecting at the grounded end, and the falling edge is a rising edge by reflecting at the grounded end. Therefore, the comparator 16 inputs the 1st reflection waveform which has a falling edge from the transmission path 30 after the time to pass the transfer path 30 rounds. In addition, after the reflection waveform disappears, the driver 14 has an internal resistance of 50?, For example. The far end of the transmission path 30 is short-connected to the potential VL voltage. As a result, the output terminal of the driver 14 is forced to a direct current potential VL level despite outputting the potential VH level.

컴퍼레이터(16)는, 드라이버(14)가 제1 출력 파형의 상승 엣지를 출력한 시각(t311)으로부터 전송 경로(30)에서의 전파 지연 시간(TA)의 2배의 시간(TB)분 지연된 시각(t313)에 제1 반사 파형의 하강 엣지를 입력한다. 이어서, 컴퍼레이터(16)는 제1 반사 파형의 하강을 입력한 시각(t313)으로부터 하강 응답 시간(TF)분 지연된 시각(t314)에 있어서, 당해 제1 반사 파형의 하강 엣지를 검출한다. 여기에서는, 드라이버(14)로부터 출력 파형이 출력되고 나서 전송 경로(30)에 입력할 때까지의 시간, 및 반사 파형이 전송 경로(30)로부터 출력되고 나서 컴퍼레이터(16)에 입력할 때까지의 시간이 0인 경우를 나타내고 있지만, 시간차가 있어도 결과는 마찬가지이다. 그리고 제1 측정부(34)는, 드라이버(14)로부터 출력된 제1 출력 파형의 상승 엣지를 검출한 시각(t312)으로부터 전송 경로(30)에 의해 반사된 제1 반사 파형의 하강 엣지를 검출한 시각(t314)까지의 제1 시간(T1)을 측정한다.The comparator 16 has a time T B that is twice the propagation delay time T A in the transmission path 30 from the time t311 when the driver 14 outputs the rising edge of the first output waveform. The falling edge of the first reflection waveform is input at the time delayed by time t313. Next, the comparator 16 detects the falling edge of the first reflection waveform at a time t314 delayed by the falling response time T F from the time t313 at which the falling of the first reflection waveform is input. Here, the time from the output of the output waveform to the transmission path 30 after the output waveform is output from the driver 14 and the reflection waveform from the transmission path 30 until the input to the comparator 16 are input. Although the case where time is 0 is shown, even if there is time difference, the result is the same. The first measurement unit 34 detects the falling edge of the first reflected waveform reflected by the transmission path 30 from the time t312 at which the rising edge of the first output waveform output from the driver 14 is detected. The first time T 1 up to a time t314 is measured.

다음에, 응답 측정 장치(20)는, 예를 들면 도 3B에 나타내는 바와 같은 제2 시간(T2)을 측정한다(스텝 S212). 여기서, 전송 경로(30)의 원단은, 대략 0Ω의 접속선에 의해 접지된 종단에 의해 반사 파형을 반사한다. 시험 장치(10)는 전위 VH전압을 발생하는 전압원을 구비하고, 전송 경로(30)를 전위 VH전압에 접속시켜 종단한다. 스텝 S212에 있어서, 우선, 드라이버 제어부(32)는, 제1 출력 파형의 상승 엣지를 출력시킨 시각(t311)과는 상이한 시각(t321)에 있어서, 하강 엣지를 갖는 제2 출력 파형을 드라이버(14)로부터 출력시킨다. 즉, 드라이버(14)의 출력 레벨은 전위 VH에서 전위 VL로 천이한다. 드라이버(14)로부터 출력된 제2 출력 파형은 컴퍼레이터(16)에 입력된다. 컴퍼레이터(16)는, 드라이버(14)로부터 출력된 제2 출력 파형의 하강 엣지를 입력한 시각(t321)으로부터 하강 응답 시간(TF)분 지연된 시각(t322)에 있어서, 당해 제2 출력 파형의 하강 엣지점을 찾아 검출한다. 여기서, 응답 측정 장치(20)는, 엣지점을 찾기 위해 충분한 기간, 도 3B의 파형을 드라이버(14)로부터 반복 발생시킨다.Next, the response measuring device 20 measures the second time T 2 as shown in FIG. 3B, for example (step S212). Here, the far end of the transmission path 30 reflects the reflected waveform by the terminal grounded by a connection line of approximately 0?. The test apparatus 10 includes a voltage source for generating the potential VH voltage, and terminates by connecting the transmission path 30 to the potential VH voltage. In step S212, first, the driver control part 32 supplies the 2nd output waveform which has a falling edge at the time t321 different from the time t311 which outputs the rising edge of a 1st output waveform. Output from In other words, the output level of the driver 14 transitions from the potential VH to the potential VL. The second output waveform output from the driver 14 is input to the comparator 16. The comparator 16 receives the second output waveform at a time t322 delayed by the falling response time T F from the time t321 at which the falling edge of the second output waveform output from the driver 14 is input. Find and detect the falling edge of. Here, the response measuring device 20 repeatedly generates the waveform of FIG. 3B from the driver 14 for a sufficient period to find the edge point.

또한, 드라이버(14)로부터 출력된 하강 엣지를 갖는 제2 출력 파형은 전송 경로(30)에도 입력된다. 드라이버(14)로부터 출력된 하강 엣지를 갖는 제2 출력 파형이 전송 경로(30)에 입력된 경우, 컴퍼레이터(16)는 상승 엣지를 갖는 제2 반사 파형을 전송 경로(30)로부터 입력한다. 컴퍼레이터(16)는, 드라이버(14)가 제2 출력 파형의 하강 엣지를 출력한 시각(t321)으로부터 전송 경로(30)에서의 전파 지연 시간(TA)의 2배의 시간(TB)분 지연된 시각(t323)에 있어서, 제2 반사 파형의 상승 엣지를 입력한다. 또한, 반사 파형이 소멸된 후에 드라이버(14)는 예를 들면 50Ω의 내부 저항을 갖는다. 전송 경로(30)의 원단은 전위 VH전압에 쇼트 접속되어 있다. 그 결과, 드라이버(14)의 출력단은 전위 VL레벨을 출력하고 있음에도 불구하고, 강제적으로 직류적인 전위 VH레벨이 된다.The second output waveform having the falling edge output from the driver 14 is also input to the transmission path 30. When the second output waveform having the falling edge output from the driver 14 is input to the transmission path 30, the comparator 16 inputs the second reflection waveform having the rising edge from the transmission path 30. The comparator 16 has a time T B that is twice the propagation delay time T A in the transmission path 30 from the time t321 at which the driver 14 outputs the falling edge of the second output waveform. At the time delayed t323, the rising edge of the 2nd reflection waveform is input. In addition, after the reflection waveform is extinguished, the driver 14 has an internal resistance of 50 Ω, for example. The far end of the transmission path 30 is short-connected to the potential VH voltage. As a result, despite the output terminal of the driver 14 outputting the potential VL level, the output terminal of the driver 14 is forced to the direct current potential VH level.

이어서, 컴퍼레이터(16)는, 제2 반사 파형의 상승 엣지를 입력한 시각(t323) 으로부터 상승 응답 시간(TR)분 지연된 시각(t324)에 있어서, 당해 제2 반사 파형의 상승 엣지를 검출한다. 그리고, 제2 측정부(36)는, 드라이버(14)로부터 출력된 제2 출력 파형의 하강 엣지를 검출한 시각(t322)으로부터 전송 경로(30)에 의해 반사된 제2 반사 파형의 상승 엣지를 검출한 시각(t324)까지의 제2 시간(T2)을 측정한다.Next, the comparator 16 detects the rising edge of the second reflection waveform at a time t324 delayed by the rising response time T R from the time t323 of inputting the rising edge of the second reflection waveform. do. And the 2nd measuring part 36 is a rising edge of the 2nd reflected waveform reflected by the transmission path 30 from the time t322 which detected the falling edge of the 2nd output waveform output from the driver 14. FIG. The second time T 2 until the detected time t324 is measured.

스텝 S211 및 스텝 S212의 처리가 끝나면, 차분 산출부(38)는, 제1 시간(T1)과 제2 시간(T2)의 차분에 기초하여 컴퍼레이터(16)에 있어서의 응답 시간의 차를 산출한다(스텝 S213). 여기서, 제1 시간(T1)은, 제1 출력 파형의 상승 엣지를 컴퍼레이터(16)가 입력한 시각(t311)으로부터 제1 반사 파형의 하강 엣지를 컴퍼레이터(16)가 입력한 시각(t313)까지의 기간(즉, 전송 경로(30)에 있어서의 전파 지연 시간의 2배의 시간(TB))에 대해서 상승 응답 시간(TR)분 짧고, 하강 응답 시간(TF)분 긴 시간이 된다. 즉, 제1 시간(T1)은, (TB-TR+TF)로 나타낼 수 있다.After the processing of step S211 and step S212, the difference calculating unit 38, a first time (T 1) and the difference between the response times of the comparator 16 on the basis of the difference between the second time (T 2) Is calculated (step S213). Here, the first time T 1 is the time at which the comparator 16 inputs the falling edge of the first reflected waveform from the time t311 at which the comparator 16 inputs the rising edge of the first output waveform. The rise response time T R is short for the period up to t313 (that is, the time T B twice the propagation delay time in the transmission path 30) and the fall response time T F is long. It's time. That is, the first time T 1 can be represented by (T B -T R + T F ).

한편, 제2 시간(T2)은, 제2 출력 파형의 하강 엣지를 컴퍼레이터(16)가 입력한 시각(t321)으로부터 제2 반사 파형의 상승 엣지를 컴퍼레이터(16)가 입력한 시각(t323)까지의 기간(즉, 전송 경로(30)에 있어서의 전파 지연 시간의 2배의 시간(TB))에 대해서 하강 응답 시간(TF)분 짧고, 상승 응답 시간(TR)분 긴 시간이 된다. 즉, 제2 시간(T2)은, (TB-TF+TR)로 나타낼 수 있다.On the other hand, the second time T 2 is the time at which the comparator 16 inputs the rising edge of the second reflected waveform from the time t321 at which the comparator 16 inputs the falling edge of the second output waveform ( For the period up to t323 (i.e., the time T B twice the propagation delay time in the transmission path 30), the fall response time T F is short and the rise response time T R is long. It's time. That is, the second time T 2 can be represented by (T B -T F + T R ).

이러한 제1 시간(T1) 및 제2 시간(T2)의 차를 산출하면 하기 식(1)과 같이 나타낼 수 있다.When the difference between the first time T 1 and the second time T 2 is calculated, it can be expressed as in the following equation (1).

(T1-T2)=｛(TB-TR+TF)-(TB-TF+TR)｝=2×(TF-TR) …(1)(T 1 -T 2 ) = ｛(T B -T R + T F )-(T B -T F + T R )｝ = 2 × (T F -T R ). (One)

따라서, 차분 산출부(38)는, 응답 시간의 차(TF-TR)를 하기 식(2)와 같이 제1 시간(T1)과 제2 시간(T2)의 차의 1/2로 산출할 수 있다.Thus, the difference calculation unit 38, difference between the response time (T F -T R), the following equation (2) the first time, such as (T 1) and of the difference between the second time (T 2) 1/2 It can be calculated as

(TF-TR)=(T1-T2)/2 …(2)(T F -T R ) = (T 1 -T 2 ) / 2. (2)

다음에, 조정부(40)는 스텝 S213에 의해 산출된 응답 시간의 차에 기초하여 응답 시간의 차가 대략 0이 되도록 컴퍼레이터(16)를 조정한다(스텝 S214). 조정부(40)는 일례로서, 신호 생성부(12)로부터 컴퍼레이터(16)에 공급하는 스트로브 신호의 지연량을 조정 부여함으로써 보정할 수 있다.Next, the adjustment part 40 adjusts the comparator 16 so that the difference of response time may become substantially 0 based on the difference of the response time computed by step S213 (step S214). The adjustment unit 40 can correct the delay amount of the strobe signal supplied from the signal generation unit 12 to the comparator 16 as an example.

이상과 같은 시험 장치(10)에 의하면, 외부의 기준 드라이버로부터 상승 엣지 및 하강 엣지를 컴퍼레이터(16)에 공급시켜 시험하지 않고도, 이미 구비되어 있는 드라이버(14)를 이용해 컴퍼레이터(16)의 응답 시간을 조정할 수 있다. 따라서, 시험 장치(10)에 의하면, 수시 컴퍼레이터(16)의 특성을 보정할 수 있으며, 정밀도 좋게 피시험 디바이스를 시험할 수 있다.According to the test apparatus 10 described above, the comparator 16 can be used by using the driver 14 already provided without supplying the rising and falling edges to the comparator 16 from an external reference driver. You can adjust the response time. Therefore, according to the test apparatus 10, the characteristic of the comparator 16 can be corrected at any time, and a device under test can be tested with high precision.

도 4는, 드라이버(14)가 상승 엣지를 출력하고 나서 하강 엣지를 출력할 때까지의 시간 간격이 전송 경로(30)에 있어서의 전파 지연 시간의 2배보다 큰 경우의 컴퍼레이터(16)의 입력 신호 파형의 일례를 나타낸다. 도 5는, 드라이버(14)가 상승 엣지를 출력하고 나서 하강 엣지를 출력할 때까지의 시간 간격이, 전송 경로(30)에 있어서의 전파 지연 시간의 2배보다 작은 경우의 컴퍼레이터(16)의 입력 신호 파형의 일례를 나타낸다.4 shows the comparator 16 when the time interval from the driver 14 outputs the rising edge to the falling edge is greater than twice the propagation delay time in the transmission path 30. An example of an input signal waveform is shown. FIG. 5 shows the comparator 16 when the time interval from the driver 14 outputs the rising edge to the falling edge is less than twice the propagation delay time in the transmission path 30. An example of the input signal waveform is shown.

드라이버 제어부(32)는, 제1 출력 파형과 제2 출력 파형을 소정의 시간 간격으로 연속해서 드라이버(14)로부터 출력시킨다. 일례로서, 드라이버 제어부(32)는, 도 4에 나타내는 바와 같이, 드라이버(14)가 제1 출력 파형의 상승 엣지 및 제2 출력 파형의 하강 엣지를 출력하는 시간 간격(TX)이 전송 경로(30)에 있어서의 전파 지연 시간(TA)의 2배의 시간(TB)보다 커지도록 드라이버(14)를 제어한다.The driver control unit 32 outputs the first output waveform and the second output waveform from the driver 14 continuously at predetermined time intervals. As an example, as shown in FIG. 4, the driver controller 32 outputs a transmission path (T X ) at which the driver 14 outputs the rising edge of the first output waveform and the falling edge of the second output waveform. The driver 14 is controlled to be larger than twice the time T B of the propagation delay time T A in 30).

이 경우에 있어서, 제1 측정부(34)는 제1 출력 파형의 상승 엣지와 제1 반사 파형의 하강 엣지를 갖는 펄스의 펄스폭을 제1 시간(T1)으로서 측정한다. 즉, 제1 측정부(34)는, 측정을 개시하고 나서 컴퍼레이터(16)가 1번째로 검출한 제1 엣지와 2번째로 검출한 제2 엣지 사이의 시간을 제1 시간(T1)으로서 측정한다. 그리고, 제2 측정부(36)는, 제2 출력 파형의 하강 엣지와 제2 반사 파형의 상승 엣지를 갖는 펄스의 펄스폭을 제2 시간(T2)으로서 측정한다. 즉, 제2 측정부(36)는, 측정을 개시하고 나서 컴퍼레이터(16)가 3번째로 검출한 제3 엣지와, 4번째로 검출한 제4 엣지 사이의 시간을 제2 시간(T2)으로서 측정한다.In this case, the first measuring unit 34 measures the pulse width of the pulse having the rising edge of the first output waveform and the falling edge of the first reflection waveform as the first time T 1 . That is, the first measurement unit 34 measures the time between the first edge detected by the comparator 16 firstly and the second edge detected second by the first time T 1 after starting the measurement. Measured as Then, the second measurement unit 36, the second output pulse width of a pulse having a rising edge and a falling edge of the second reflected wave measured as a second time (T 2) of the waveform. In other words, the second measuring unit 36, after the start of the measurement the comparator 16 is the third a third edge and a fourth one fourth the second time, the time between the edge detection by detecting a (T 2 It is measured as).

또한, 일례로서, 드라이버 제어부(32)는, 도 5에 나타내는 바와 같이 제1 출력 파형의 상승 엣지 및 제2 출력 파형의 하강 엣지를 출력하는 시간 간격(TX)이 전 송 경로(30)에 있어서의 전파 지연 시간(TA)의 2배의 시간(TB)보다 작아지도록 드라이버(14)를 제어한다. 이 경우에 있어서, 제1 측정부(34)는, 제1 출력 파형의 상승 엣지와 제1 반사 파형의 하강 엣지를 갖는 펄스의 펄스폭을 제1 시간(T1)으로서 측정한다. 즉, 제1 측정부(34)는, 측정을 개시하고 나서 컴퍼레이터(16)가 1번째로 검출한 제1 엣지와 3번째로 검출한 제3 엣지 사이의 시간을 제1 시간(T1)으로서 측정한다. 그리고 제2 측정부(36)는, 제2 출력 파형의 하강 엣지와 제2 반사 파형의 상승 엣지를 갖는 펄스의 펄스폭을 제2 시간(T2)으로서 측정한다. 즉, 제2 측정부(36)는, 측정을 개시하고 나서 컴퍼레이터(16)가 2번째로 검출한 제2 엣지와 4번째로 검출한 제4 엣지 사이의 시간을 제2 시간(T2)으로서 측정한다.In addition, as an example, the time interval (T X), the transmission path 30 which outputs a falling edge of the rising edge and the second output waveform of the first output waveform, as the driver controller 32, shown in Fig. 5 The driver 14 is controlled to be smaller than twice the time T B of the propagation delay time T A. In this case, the first measurement unit 34 measures the pulse width of the pulse having the rising edge of the first output waveform and the falling edge of the first reflection waveform as the first time T 1 . That is, the first measurement unit 34 measures the time between the first edge detected by the comparator 16 firstly and the third edge detected third by the first time T 1 after starting the measurement. Measured as And the second measurement unit 36, the second output pulse width of a pulse having a rising edge and a falling edge of the second reflected wave measured as a second time (T 2) of the waveform. That is, the second measurement unit 36 measures the time between the second edge detected by the comparator 16 secondly and the fourth detected fourth edge by the second time T 2 after the measurement starts. Measured as

도 6은 본 실시 형태 제1 변형예에 관한 시험 장치(10)의 구성을 나타낸다. 본 변형예에 관한 시험 장치(10)는 도 1에 나타낸 동일 부호의 부재와 대략 동일한 구성 및 기능을 채용하므로, 이하의 상이점을 제외한 설명은 생략한다.6 shows a configuration of a test apparatus 10 according to the first modification. Since the test apparatus 10 which concerns on this modification adopts the structure and function substantially the same as the member of the same code | symbol shown in FIG. 1, description except the following difference is abbreviate | omitted.

시험 장치(10)는, 드라이버(14)와, 컴퍼레이터(16)와, 응답 측정 장치(20)를 갖는 드라이버 컴퍼레이터 칩(50)을 구비하는 구성예이다. 드라이버 컴퍼레이터 칩(50)은, 일례로서, 반도체 칩, 모듈 또는 기판상에 드라이버(14), 컴퍼레이터(16) 및 응답 측정 장치(20)를 집적한 것이다. 이러한 본 변형예에 관한 시험 장치(10)에 의하면, 드라이버(14) 및 컴퍼레이터(16)가 설치되는 핀 리소스마다 응답 측정 장치(20)를 구비할 수 있다. 또한 본 변형예에 관한 시험 장치(10)에 의하면, 드라이버(14), 컴퍼레이터(16) 및 응답 측정 장치(20)의 세트를 당해 시험 장치(10) 내에 간편하게 실장할 수 있다.The test apparatus 10 is a structural example provided with the driver comparator chip 50 which has the driver 14, the comparator 16, and the response measuring apparatus 20. As shown in FIG. The driver comparator chip 50 is an example in which the driver 14, the comparator 16, and the response measuring device 20 are integrated on a semiconductor chip, a module, or a substrate. According to the test apparatus 10 according to the present modification, the response measuring apparatus 20 can be provided for each pin resource on which the driver 14 and the comparator 16 are installed. Moreover, according to the test apparatus 10 which concerns on this modification, the set of the driver 14, the comparator 16, and the response measuring apparatus 20 can be mounted in the said test apparatus 10 simply.

응답 측정 장치(20)는 차분 기억부(56)를 추가로 갖는다. 차분 기억부(56)는 조정시에 있어서 산출된 응답 시간의 차에 따른 값을 유지한다. 조정부(40)는, 차분 기억부(56)에 유지된 값을 참조하여 컴퍼레이터(16)의 상승 응답 시간(TR) 및 하강 응답 시간(TF)을 조정한다. 이에 따라, 본 변형예에 관한 시험 장치(10)에 의하면, 예를 들면 정기적으로 조정해서 얻은 최신 측정 결과를 유지할 수 있으므로, 컴퍼레이터(16)의 응답 시간이 일시적으로 변화하는 경우에도 상승 엣지와 하강 엣지의 응답 시간에 어긋남이 없도록 조정할 수 있다.The response measuring device 20 further has a difference storage unit 56. The difference storage unit 56 holds a value corresponding to the difference in the response time calculated at the time of adjustment. The adjustment unit 40 adjusts the rise response time T R and the fall response time T F of the comparator 16 with reference to the value held in the difference storage unit 56. As a result, according to the test apparatus 10 according to the present modification, the latest measurement result obtained by, for example, regular adjustment can be maintained, so that even if the response time of the comparator 16 changes temporarily, the rising edge and The response time of the falling edge can be adjusted so that there is no deviation.

도 7은, 본 실시 형태의 제2 변형예에 관한 시험 장치(10)의 구성을 나타낸다. 본 변형예에 관한 시험 장치(10)는, 도 1에 나타낸 동일 부호의 부재와 대략 동일한 구성 및 기능을 채용하므로, 이하의 상이점을 제외한 설명은 생략한다.7 shows a configuration of a test apparatus 10 according to a second modification of the present embodiment. Since the test apparatus 10 which concerns on this modification adopts the structure and function substantially the same as the member of the same code | symbol shown in FIG. 1, description except the following difference is abbreviate | omitted.

본 변형예에 있어서, 응답 측정 장치(20)는, 스위치(62)와 스위치 제어부(64)를 추가로 갖는다. 스위치(62)는, 드라이버(14) 및 컴퍼레이터(16)와 피시험 디바이스를 접속하는 전송 경로(30)를 피시험 디바이스 또는 접지 전위 중 어디에 접속할지를 전환한다. 즉, 스위치(62)는, 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단을 전송 경로(30)를 통해 피시험 디바이스에 접속할지, 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단을 전송 경로(30)를 통해 접지할지를 전환한다. 또한 스위치(62)는, 하이픽스, 퍼포먼스 보드에 실장될 수 있다. 드라이 버(14)를 실장하는 기판(핀 일렉트로닉스 기판)이 반사 파형의 엣지를 측정할 수 있을 정도의 전송선로 길이를 포함하는 경우, 스위치(62)는 당해 핀 일렉트로닉스 기판에 실장될 수 있다. 또한 스위치(62)는 반도체 스위치를 적용할 수 있는 경우, 반도체 스위치여도 된다.In the present modification, the response measuring device 20 further includes a switch 62 and a switch control unit 64. The switch 62 switches which of the device under test or the ground potential is connected to the transmission path 30 connecting the driver 14 and the comparator 16 with the device under test. That is, the switch 62 connects the output terminal of the driver 14 and the input terminal of the comparator 16 to the device under test via the transmission path 30, or the output terminal of the driver 14 and the comparator 16. Switch whether the input is grounded via the transmission path 30. In addition, the switch 62 may be mounted on a high-fix, performance board. When the substrate (pin electronics substrate) on which the driver 14 is mounted includes a transmission line length sufficient to measure the edge of the reflected waveform, the switch 62 may be mounted on the pin electronics substrate. In addition, the switch 62 may be a semiconductor switch when the semiconductor switch can be applied.

스위치 제어부(64)는, 스위치(62)를 전환하여 제어한다. 스위치 제어부(64)는, 시험시에 전송 경로(30)를 피시험 디바이스의 입출력 핀에 접속시켜, 조정시에 전송 경로(30)를 접지 전위에 접속되도록 제어한다. 이러한 변형예에 관한 시험 장치(10)에 의하면, 시험에 사용되는 전송 경로(30)를 이용하여 컴퍼레이터(16)의 응답 시간을 조정할 수 있다.The switch control unit 64 switches the switch 62 to control it. The switch control unit 64 connects the transmission path 30 to the input / output pins of the device under test at the time of the test, and controls the transmission path 30 to be connected to the ground potential at the time of adjustment. According to the test apparatus 10 which concerns on such a modification, the response time of the comparator 16 can be adjusted using the transmission path 30 used for a test.

응답 측정 장치(20)는, 경로 길이 산출부(66)를 추가로 갖을 수 있다. 경로 길이 산출부(66)는, 제1 시간(T1) 및 제2 시간(T2)에 기초하여 전송 경로(30)에서의 전파 지연 시간(TA)을 산출한다. 여기서, 제1 시간(T1) 및 제2 시간(T2)의 합은, 하기 식(3)과 같이 나타낼 수 있다.The response measuring device 20 may further include a path length calculator 66. The path length calculator 66 calculates a propagation delay time T A in the transmission path 30 based on the first time T 1 and the second time T 2 . Here, the sum of the first time (T 1) and second time (T 2) can be expressed as the following formula (3).

(T1+T2)=｛(TB-TR+TF)+(TB-TF+TR)｝=2×TB …(3)(TOne+ T2) = ｛(TB-TR+ TF) + (TB-TF+ TR) = 2 x TB … (3)

또, 전파 지연 시간(TA)은 (TB/2)가 된다. 그러므로 전파 지연 시간(TA)은 하기 식(4)와 같이 나타낼 수 있다.In addition, the propagation delay time T A becomes (T B / 2). Therefore, the propagation delay time T A can be expressed as in Equation 4 below.

TA=(T1+T2)/4 …(4)T A = (T 1 + T 2 ) / 4. (4)

따라서, 경로 길이 산출부(66)는, 전파 지연 시간(TA)을 제1 시간(T1)과 제2 시간(T2)의 합의 4분 1로 산출할 수 있다. 이처럼 본 변형예에 관한 시험 장치(10)에 의하면, 시험에 이용되는 전송 경로(30)의 전파 지연 시간(TA)을 산출할 수 있다. 또한 시험 장치(10)는 핀 리소스마다 응답 측정 장치(20)를 구비하고 있는 경우, 전송 경로(30)의 전파 지연 시간(TA)을 예를 들면 핀마다 산출할 수 있다.Therefore, the path length calculator 66 can calculate the propagation delay time T A as 4 minutes 1 of the sum of the first time T 1 and the second time T 2 . Thus, according to the test apparatus 10 which concerns on this modification, the propagation delay time T A of the transmission path 30 used for a test can be calculated. In addition, when the test apparatus 10 is equipped with the response measuring apparatus 20 for every pin resource, it can calculate the propagation delay time T A of the transmission path 30 for every pin, for example.

도 8은, 본 실시 형태의 제3 변형예에 관한 시험 장치(10)의 구성을 나타낸다. 본 변형예에 관한 시험 장치(10)는, 도 1에 나타낸 동일 부호의 부재와 대략 동일한 구성 및 기능을 채용하므로, 이하의 상이점을 제외한 설명은 생략한다.8 shows a configuration of a test apparatus 10 according to a third modification of the present embodiment. Since the test apparatus 10 which concerns on this modification adopts the structure and function substantially the same as the member of the same code | symbol shown in FIG. 1, description except the following difference is abbreviate | omitted.

본 변형예에 있어서, 당해 시험 장치(10)는, 수천 채널에 달하는 복수 세트의 드라이버(14) 및 컴퍼레이터(16)와, 각각의 드라이버(14) 및 컴퍼레이터(16)에 일대일 대응하는 복수의 응답 측정 장치(20)를 구비한다. 이 경우, 복수의 응답 측정 장치(20)는 공통의 드라이버 제어부(32)를 구비해도 된다. 즉, 시험 장치(10)는, 복수 세트의 드라이버(14) 및 컴퍼레이터(16)에 일대일 대응하는 복수의 제1 측정부(34), 복수의 제2 측정부(36), 복수의 제2 측정부(36) 및 조정부(40)를 구비해도 된다.In the present modification, the test apparatus 10 includes a plurality of sets of drivers 14 and comparators 16 reaching thousands of channels, and a plurality of one-to-one correspondences to the drivers 14 and comparators 16. Response measuring device 20 is provided. In this case, the some response measuring apparatus 20 may be equipped with the common driver control part 32. FIG. That is, the test apparatus 10 includes a plurality of first measuring units 34, a plurality of second measuring units 36, and a plurality of second units corresponding one-to-one to a plurality of sets of drivers 14 and comparators 16. The measuring unit 36 and the adjusting unit 40 may be provided.

드라이버 제어부(32)는, 복수의 드라이버(14)에 대해 대략 동시에 신호를 출력시킨다. 그리고, 복수의 응답 측정 장치(20)는, 복수의 컴퍼레이터(16) 각각의 응답 시간의 차를 병행하여 산출하여, 복수의 컴퍼레이터(16)의 응답 시간을 병행하여 조정한다. 이렇게 함으로써, 시험 장치(10)에 의하면, 단시간에 복수의 컴퍼레이터(16)의 응답 시간을 조정할 수 있다.The driver control unit 32 outputs signals to the plurality of drivers 14 at substantially the same time. And the some response measuring apparatus 20 calculates the difference of the response time of each of the some comparators 16 in parallel, and adjusts the response time of the some comparators 16 in parallel. By doing so, according to the test apparatus 10, the response times of the plurality of comparators 16 can be adjusted in a short time.

시험 장치(10)는, 일례로서, 복수 세트의 드라이버(14) 및 컴퍼레이터(16) 사이에 있어서의 컴퍼레이터간 스큐를 조정하는 핀간 타이밍 제어부(70)를 추가로 구비해도 된다. 핀간 타이밍 제어부(70)는, 복수의 응답 측정 장치(20) 각각이 개별로 컴퍼레이터(16)의 응답 시간을 조정한 후에, 컴퍼레이터간 스큐를 조정해도 된다. 이것에 의하면, 복수의 컴퍼레이터(16)간에 상승 엣지 및 하강 엣지의 두 엣지에 대한 컴퍼레이터간 스큐가 조정되고, 그 결과, 높은 정밀도 타이밍으로 디바이스 시험을 실현할 수 있다.As an example, the test device 10 may further include an inter-pin timing control unit 70 that adjusts inter-comparator skew between the plurality of sets of drivers 14 and the comparator 16. The inter-pin timing control part 70 may adjust skew between comparators, after each response measuring apparatus 20 adjusts the response time of the comparator 16 individually. According to this, the comparator skew with respect to two edges of a rising edge and a falling edge is adjusted between some comparator 16, As a result, a device test can be implement | achieved with high precision timing.

도 9는, 본 실시 형태의 제4 변형예에 관한 시험 장치(10)에서의, 드라이버(14)의 출력 파형 및 전송 경로(30)에 의한 반사 파형의 일례를 나타낸다. 본 변형예에 관한 시험 장치(10)는, 도 1과 대략 동일한 구성 및 기능을 채용하므로, 이하의 상이점을 제외한 설명은 생략한다.9 shows an example of the output waveform of the driver 14 and the reflection waveform by the transmission path 30 in the test apparatus 10 according to the fourth modification of the present embodiment. Since the test apparatus 10 which concerns on this modification is employ | adopted substantially the same structure and function as FIG. 1, description except the following difference is abbreviate | omitted.

본 변형예는, 드라이버(14)가 출력하는 출력 펄스 파형의 펄스폭(T3)의 시간이, 전송 경로(30)에서 반사되어 돌아오는 전파 지연 시간보다 짧은 출력 펄스를 발생한다. 본 변형예에서, 드라이버 제어부(32)는, 드라이버(14)의 출력단 및 컴퍼레이터(16)의 입력단이 소정의 전파 지연을 갖는 전송 경로(30)를 통해 접지 전위에 종단된 상태에서, 드라이버(14)에, 상승 엣지 및 하강 엣지를 갖는 출력 펄스 파형을 출력시킨다. 드라이버(14)로부터 출력된 출력 펄스 파형을 입력한 경우, 전송 경로(30)는, 소정 시간 후에 출력 펄스 파형에 대해서 반전된 파형의 반사 펄스 파형을 출력한다.In this modification, the time of the pulse width T 3 of the output pulse waveform output by the driver 14 generates an output pulse shorter than the propagation delay time reflected by the transmission path 30. In the present modification, the driver control section 32 is configured such that the driver (with the output terminal of the driver 14 and the input terminal of the comparator 16 terminated to the ground potential via the transmission path 30 having a predetermined propagation delay). In 14), an output pulse waveform having a rising edge and a falling edge is output. When the output pulse waveform output from the driver 14 is input, the transmission path 30 outputs the reflected pulse waveform of the waveform inverted with respect to the output pulse waveform after a predetermined time.

제1 측정부(34)는, 컴퍼레이터(16)가 검출한 출력 펄스 파형의 펄스폭(T3)을 측정한다. 제2 측정부(36)는, 출력 펄스 파형이 종단에 의해 반사되어 컴퍼레이터(16)에 입력되고, 당해 컴퍼레이터(16)가 검출한 반사 펄스 파형의 펄스폭(T4)을 측정한다.The first measuring unit 34 measures the pulse width T 3 of the output pulse waveform detected by the comparator 16. The second measuring unit 36 reflects the output pulse waveform by the terminal and inputs it to the comparator 16, and measures the pulse width T 4 of the reflected pulse waveform detected by the comparator 16.

차분 산출부(38)는, 출력 펄스 파형의 펄스폭(T3) 및 반사 펄스 파형의 펄스폭(T4)의 차분에 기초하여 응답 시간의 차를 산출한다. 차분 산출부(38)는, 일례로서, 응답 시간의 차를 제1 시간(T1)과 제2 시간(T2)의 차의 1/2로 산출해도 된다. 이러한 본 변형예에 관한 시험 장치(10)에 의하면, 도 1에 나타낸 시험 장치(10)와 마찬가지로, 이미 구비되어 있는 드라이버(14)를 이용하여 컴퍼레이터(16)의 응답 시간을 조정할 수 있다.The difference calculator 38 calculates a difference in response time based on the difference between the pulse width T 3 of the output pulse waveform and the pulse width T 4 of the reflected pulse waveform. As an example, the difference calculating unit 38 may calculate the difference in response time as 1/2 of the difference between the first time T 1 and the second time T 2 . According to the test apparatus 10 according to the present modification, the response time of the comparator 16 can be adjusted using the driver 14 that is already provided, similarly to the test apparatus 10 shown in FIG. 1.

이상, 본 발명의 일 측면을 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 가할 수 있음이 당업자에게 분명하다. 이와 같은 변형 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있음이 청구의 범위의 기재로부터 분명하다.As mentioned above, although one side of this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It is apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is evident from the description of the claims that such modifications or improvements can be included in the technical scope of the present invention.

Claims (19)

피시험 디바이스를 시험하는 시험 장치로서, A test apparatus for testing a device under test, 상기 피시험 디바이스에 입력해야 하는 시험 신호를 생성하는 신호 생성부와,A signal generator for generating a test signal to be input to the device under test, 상기 시험 신호를 상기 피시험 디바이스의 입출력 핀에 대해 출력하는 드라이버와, A driver for outputting the test signal to an input / output pin of the device under test; 상기 드라이버의 출력단 및 상기 피시험 디바이스의 상기 입출력 핀에 접속되어, 주어지는 신호를 검출하는 컴퍼레이터와, A comparator connected to an output terminal of the driver and the input / output pin of the device under test, for detecting a given signal; 상기 컴퍼레이터가 검출한 상기 피시험 디바이스의 출력 신호에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부와, A determination unit that determines whether the device under test is determined based on an output signal of the device under test detected by the comparator; 상기 컴퍼레이터에 있어서의 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출하는 응답 측정 장치,A response measuring device for detecting a difference between the response time for the rising edge of the signal and the response time for the falling edge in the comparator, 를 구비하고, And 상기 응답 측정 장치는, The response measuring device, 상기 드라이버의 출력단 및 상기 컴퍼레이터의 입력단이, 소정의 전파 지연을 갖는 전송 경로를 통해 소정 전위에 종단된 상태에서, 상기 드라이버에, 상승 엣지와 하강 엣지를 갖는 출력 파형을 출력시키는 드라이버 제어부와, A driver control unit which outputs an output waveform having a rising edge and a falling edge to the driver in a state in which the output terminal of the driver and the input terminal of the comparator are terminated at a predetermined potential through a transmission path having a predetermined propagation delay; 상기 출력 파형의 상승 엣지, 상기 출력 파형이 종단에 의해 반사된 반사 파형의 하강 엣지, 상기 출력 파형의 하강 엣지, 및 상기 출력 파형이 종단에 의해 반사된 반사 파형의 상승 엣지 각각을 상기 컴퍼레이터가 검출하는 시각에 기초하여 상기 응답 시간의 차를 산출하는 차분 산출부,The comparator includes a rising edge of the output waveform, a falling edge of the reflection waveform in which the output waveform is reflected by the termination, a falling edge of the output waveform, and a rising edge of the reflection waveform in which the output waveform is reflected by the termination. A difference calculator for calculating a difference in the response time based on the detected time; 를 갖는 시험 장치.Test apparatus having a. 제1항에 있어서,The method of claim 1, 상기 소정 전위는 접지 전위인 시험 장치.And the predetermined potential is a ground potential. 제1항에 있어서,The method of claim 1, 상기 드라이버 제어부는, 상기 드라이버에, 상승 엣지를 갖는 제1 출력 파형과 하강 엣지를 갖는 제2 출력 파형을 출력시키고, The driver control unit outputs a first output waveform having a rising edge and a second output waveform having a falling edge to the driver, 상기 제1 출력 파형의 상승 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제1 출력 파형이 종단에 의해 반사된 제1 반사 파형의 하강 엣지를 상기 컴퍼레이터가 검출할 때까지의 제1 시간을 측정하는 제1 측정부와, Measuring the first time from the comparator detecting the rising edge of the first output waveform until the comparator detects the falling edge of the first reflected waveform whose first output waveform is reflected by the terminal; A first measuring unit, 상기 제2 출력 파형의 하강 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제2 출력 파형이 종단에 의해 반사된 제2 반사 파형의 상승 엣지를 상기 컴퍼레이터가 검출할 때까지의 제2 시간을 측정하는 제2 측정부를 추가로 가지고, Measuring the second time from the comparator detecting the falling edge of the second output waveform until the comparator detects the rising edge of the second reflected waveform whose second output waveform is reflected by the terminal; Further having a second measuring unit, 상기 차분 산출부는, 상기 제1 시간과 상기 제2 시간의 차분에 기초하여 상기 응답 시간의 차를 산출하는The difference calculating unit calculates a difference between the response time based on the difference between the first time and the second time. 시험 장치.tester. 제3항에 있어서,The method of claim 3, 상기 응답 측정 장치는, 상기 차분 산출부가 산출한 상기 응답 시간의 차에 기초하여 상기 컴퍼레이터에 있어서의 상기 상승 엣지에 대한 응답 시간, 또는 상기 컴퍼레이터에 있어서의 상기 하강 엣지에 대한 응답 시간 중 적어도 일방을 조정하는 조정부를 추가로 갖는 시험 장치.The response measuring device includes at least one of a response time for the rising edge in the comparator or a response time for the falling edge in the comparator based on the difference in the response time calculated by the difference calculating unit. The test apparatus which further has an adjustment part which adjusts one side. 제3항에 있어서,The method of claim 3, 상기 드라이버 제어부는, 상기 드라이버가 제1 출력 파형 및 상기 제2 출력 파형을 출력하는 시간 간격이, 상기 전송 경로의 전파 지연 시간의 2배보다 커지도록 상기 드라이버를 제어하고, The driver control unit controls the driver so that the time interval at which the driver outputs the first output waveform and the second output waveform is greater than twice the propagation delay time of the transmission path, 상기 제1 측정부는, 상기 제1 출력 파형의 상승 엣지와 상기 제1 반사 파형의 하강 엣지를 갖는 펄스의 펄스폭을 상기 제1 시간으로서 측정하고, The first measurement unit measures a pulse width of a pulse having a rising edge of the first output waveform and a falling edge of the first reflection waveform as the first time, 상기 제2 측정부는, 상기 제2 출력 파형의 하강 엣지와 상기 제2 반사 파형의 상승 엣지를 갖는 펄스의 펄스폭을 상기 제2 시간으로서 측정하는The second measurement unit measures a pulse width of a pulse having a falling edge of the second output waveform and a rising edge of the second reflection waveform as the second time. 시험 장치.tester. 제3항에 있어서,The method of claim 3, 당해 시험 장치는, 복수 세트의 상기 드라이버 및 상기 컴퍼레이터를 가지고,The test apparatus has a plurality of sets of the driver and the comparator, 상기 응답 측정 장치는,The response measuring device, 복수 세트의 상기 드라이버 및 상기 컴퍼레이터에 일대일 대응하는, 복수의 상기 제1 측정부, 복수의 상기 제2 측정부, 및 복수의 상기 차분 산출부를 가지고, Has a plurality of first measuring units, a plurality of second measuring units, and a plurality of the difference calculating units, one-to-one corresponding to a plurality of sets of the driver and the comparator, 상기 드라이버 제어부는, 복수의 상기 드라이버에 대해 대략 동시에 신호를 출력시키는The driver control unit outputs signals to the plurality of drivers at substantially the same time. 시험 장치.tester. 제3항에 있어서,The method of claim 3, 상기 응답 측정 장치는, 상기 드라이버 및 상기 컴퍼레이터와 상기 피시험 디바이스를 접속하는 전송 경로를, 상기 피시험 디바이스 또는 상기 접지 전위 중 어디에 접속할지를 전환하는 스위치를 추가로 갖는 시험 장치.The response measuring device further includes a switch for switching between the driver, the comparator, and the transmission path connecting the device under test to either the device under test or the ground potential. 제7항에 있어서,The method of claim 7, wherein 상기 응답 측정 장치는, 상기 제1 시간 및 상기 제2 시간에 기초하여 상기 전송 경로에 있어서의 전파 지연 시간을 산출하는 경로 길이 산출부를 추가로 갖는 시험 장치.The response measuring device further includes a path length calculation unit that calculates a propagation delay time in the transmission path based on the first time and the second time. 신호를 출력하는 드라이버와,A driver that outputs a signal, 주어지는 신호를 검출하는 컴퍼레이터와,A comparator for detecting a given signal, 상기 컴퍼레이터에 있어서의 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출하는 응답 측정 장치와,A response measuring device for detecting a difference between the response time for the rising edge of the signal and the response time for the falling edge of the comparator; 를 구비하고,And 상기 응답 측정 장치는,The response measuring device, 상기 드라이버의 출력단 및 상기 컴퍼레이터의 입력단이, 소정의 전파 지연을 갖는 전송 경로를 통해 소정 전위에 종단된 상태에서, 상기 드라이버에, 상승 엣지와 하강 엣지를 갖는 출력 파형을 출력시키는 드라이버 제어부와,A driver control unit which outputs an output waveform having a rising edge and a falling edge to the driver in a state in which the output terminal of the driver and the input terminal of the comparator are terminated at a predetermined potential through a transmission path having a predetermined propagation delay; 상기 출력 파형의 상승 엣지, 상기 출력 파형이 종단에 의해 반사된 반사 파형의 하강 엣지, 상기 출력 파형의 하강 엣지, 및 상기 출력 파형이 종단에 의해 반사된 반사 파형의 상승 엣지 각각을 상기 컴퍼레이터가 검출하는 시각에 기초하여 상기 응답 시간의 차를 산출하는 차분 산출부,The comparator includes a rising edge of the output waveform, a falling edge of the reflection waveform reflected by the output waveform by the terminal, a falling edge of the output waveform, and a rising edge of the reflection waveform reflected by the output waveform. A difference calculator for calculating a difference in the response time based on the detected time; 를 갖는 드라이버 컴퍼레이터 칩.Driver comparator chip having a. 제9항에 있어서,The method of claim 9, 상기 소정 전위는, 접지 전위인 드라이버 컴퍼레이터 칩.And said predetermined potential is a ground potential. 제9항에 있어서,The method of claim 9, 상기 드라이버 제어부는, 상기 드라이버에, 상승 엣지를 갖는 제1 출력 파형과 하강 엣지를 갖는 제2 출력 파형을 출력시키고, The driver control unit outputs a first output waveform having a rising edge and a second output waveform having a falling edge to the driver, 상기 제1 출력 파형의 상승 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제1 출력 파형이 종단에 의해 반사된 제1 반사 파형의 하강 엣지를 상기 컴퍼레이터가 검출할 때까지의 제1 시간을 측정하는 제1 측정부와, Measuring the first time from the comparator detecting the rising edge of the first output waveform until the comparator detects the falling edge of the first reflected waveform whose first output waveform is reflected by the terminal; A first measuring unit, 상기 제2 출력 파형의 하강 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제2 출력 파형이 종단에 의해 반사된 제2 반사 파형의 상승 엣지를 상기 컴퍼레이터가 검출할 때까지의 제2 시간을 측정하는 제2 측정부,를 추가로 구비하고,Measuring the second time from the comparator detecting the falling edge of the second output waveform until the comparator detects the rising edge of the second reflected waveform whose second output waveform is reflected by the terminal; And a second measuring unit, 상기 차분 산출부는, 상기 제1 시간과 상기 제2 시간의 차분에 기초하여 상기 응답 시간의 차를 산출하는 The difference calculating unit calculates a difference between the response time based on the difference between the first time and the second time. 드라이버 컴퍼레이터 칩.Driver comparator chip. 신호를 출력하는 드라이버와, 주어지는 신호를 검출하는 컴퍼레이터를 갖는 드라이버 컴퍼레이터에 있어서의 상기 컴퍼레이터의 신호의 상승 엣지에 대한 응답 시간과 하강 엣지에 대한 응답 시간의 차를 검출하는 응답 측정 장치로서, A driver comparator having a driver for outputting a signal and a comparator for detecting a given signal, the response measuring device detecting a difference between a response time of a rising edge of a signal of the comparator and a response time of a falling edge. , 상기 드라이버의 출력단 및 상기 컴퍼레이터의 입력단이, 소정의 전파 지연을 갖는 전송 경로를 통해 소정 전위에 종단된 상태에서, 상기 드라이버에, 상승 엣지와 하강 엣지를 갖는 출력 파형을 출력시키는 드라이버 제어부와,A driver control unit which outputs an output waveform having a rising edge and a falling edge to the driver in a state in which the output terminal of the driver and the input terminal of the comparator are terminated at a predetermined potential through a transmission path having a predetermined propagation delay; 상기 출력 파형의 상승 엣지, 상기 출력 파형이 종단에 의해 반사된 반사 파형의 하강 엣지, 상기 출력 파형의 하강 엣지, 및 상기 출력 파형이 종단에 의해 반사된 반사 파형의 상승 엣지 각각을 상기 컴퍼레이터가 검출하는 시각에 기초하여 상기 응답 시간의 차를 산출하는 차분 산출부,The comparator includes a rising edge of the output waveform, a falling edge of the reflection waveform in which the output waveform is reflected by the termination, a falling edge of the output waveform, and a rising edge of the reflection waveform in which the output waveform is reflected by the termination. A difference calculator for calculating a difference in the response time based on the detected time; 를 구비하는 응답 측정 장치.Response measuring apparatus having a. 제12항에 있어서,The method of claim 12, 상기 소정 전위는, 접지 전위인 응답 측정 장치.And the predetermined potential is a ground potential. 제12항에 있어서,The method of claim 12, 상기 드라이버 제어부는, 상기 드라이버에, 상승 엣지를 갖는 제1 출력 파형과 하강 엣지를 갖는 제2 출력 파형을 출력시키고, The driver control unit outputs a first output waveform having a rising edge and a second output waveform having a falling edge to the driver, 상기 제1 출력 파형의 상승 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제1 출력 파형이 종단에 의해 반사된 제1 반사 파형의 하강 엣지를 상기 컴퍼레이터가 검출할 때까지의 제1 시간을 측정하는 제1 측정부와, Measuring the first time from the comparator detecting the rising edge of the first output waveform until the comparator detects the falling edge of the first reflected waveform whose first output waveform is reflected by the terminal; A first measuring unit, 상기 제2 출력 파형의 하강 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제2 출력 파형이 종단에 의해 반사된 제2 반사 파형의 상승 엣지를 상기 컴퍼레이터가 검출할 때까지의 제2 시간을 측정하는 제2 측정부,를 추가로 구비하고,Measuring the second time from the comparator detecting the falling edge of the second output waveform until the comparator detects the rising edge of the second reflected waveform whose second output waveform is reflected by the terminal; And a second measuring unit, 상기 차분 산출부는, 상기 제1 시간과 상기 제2 시간의 차분에 기초하여 상기 응답 시간의 차를 산출하는 The difference calculating unit calculates a difference between the response time based on the difference between the first time and the second time. 응답 측정 장치.Response measuring device. 제1항에 있어서,The method of claim 1, 상기 드라이버 제어부는, 상기 드라이버에, 상승 엣지 및 하강 엣지를 갖는 출력 펄스 파형을 출력시키고, The driver control unit outputs an output pulse waveform having a rising edge and a falling edge to the driver, 상기 컴퍼레이터가 검출한 상기 출력 펄스 파형의 펄스폭을 측정하는 제1 측정부와,A first measuring unit measuring a pulse width of the output pulse waveform detected by the comparator; 상기 출력 펄스 파형이 종단에 의해 반사되어 상기 컴퍼레이터에 입력되고, 상기 컴퍼레이터가 검출한 반사 펄스 파형의 펄스폭을 측정하는 제2 측정부,를 추가로 구비하고,And a second measuring unit for reflecting the output pulse waveform by a terminal and inputting the comparator to measure the pulse width of the reflected pulse waveform detected by the comparator, 상기 차분 산출부는, 상기 출력 펄스 파형 및 상기 반사 펄스 파형의 펄스폭의 차분에 기초하여 상기 응답 시간의 차를 산출하는The difference calculating unit calculates a difference in the response time based on a difference between a pulse width of the output pulse waveform and the reflected pulse waveform. 시험 장치.tester. 제9항에 있어서,The method of claim 9, 상기 드라이버 제어부는, 상기 드라이버에, 상승 엣지 및 하강 엣지를 갖는 출력 펄스 파형을 출력시키고, The driver control unit outputs an output pulse waveform having a rising edge and a falling edge to the driver, 상기 컴퍼레이터가 검출한 상기 출력 펄스 파형의 펄스폭을 측정하는 제1 측정부와,A first measuring unit measuring a pulse width of the output pulse waveform detected by the comparator; 상기 출력 펄스 파형이 종단에 의해 반사되어 상기 컴퍼레이터에 입력되고, 상기 컴퍼레이터가 검출한 반사 펄스 파형의 펄스폭을 측정하는 제2 측정부를 추가로 구비하고, And a second measuring unit for reflecting the output pulse waveform by a terminal and inputting the comparator, and measuring a pulse width of the reflected pulse waveform detected by the comparator, 상기 차분 산출부는, 상기 출력 펄스 파형 및 상기 반사 펄스 파형의 펄스폭의 차분에 기초하여 상기 응답 시간의 차를 산출하는The difference calculating unit calculates a difference in the response time based on a difference between a pulse width of the output pulse waveform and the reflected pulse waveform. 드라이버 컴퍼레이터 칩.Driver comparator chip. 제12항에 있어서,The method of claim 12, 상기 드라이버의 출력단 및 상기 컴퍼레이터의 입력단이, 상기 드라이버에, 상승 엣지 및 하강 엣지를 갖는 출력 펄스 파형을 출력시키는 드라이버 제어부와, A driver control unit configured to output an output pulse waveform having a rising edge and a falling edge to the driver, the output terminal of the driver and the input terminal of the comparator; 상기 컴퍼레이터가 검출한 상기 출력 펄스 파형의 펄스폭을 측정하는 제1 측정부와,A first measuring unit measuring a pulse width of the output pulse waveform detected by the comparator; 상기 출력 펄스 파형이 종단에 의해 반사되어 상기 컴퍼레이터에 입력되고, 상기 컴퍼레이터가 검출한 반사 펄스 파형의 펄스폭을 측정하는 제2 측정부,를 추가로 구비하고, And a second measuring unit for reflecting the output pulse waveform by a terminal and inputting the comparator to measure the pulse width of the reflected pulse waveform detected by the comparator, 상기 차분 산출부는, 상기 출력 펄스 파형 및 상기 반사 펄스 파형의 펄스폭의 차분에 기초하여 상기 응답 시간의 차를 산출하는 The difference calculating unit calculates a difference in the response time based on a difference between a pulse width of the output pulse waveform and the reflected pulse waveform. 응답 측정 장치.Response measuring device. 피시험 디바이스를 시험하는 시험 장치에 구비된, 상기 피시험 디바이스로부터의 출력 신호를 검출하는 컴퍼레이터의 교정 방법으로서, As a calibration method of a comparator for detecting an output signal from the device under test, provided in a test apparatus for testing a device under test, 상기 피시험 디바이스에 대해 시험 신호를 출력하는 드라이버의 출력단, 상기 컴퍼레이터의 입력단 및 소정의 전파 지연을 갖는 전송 경로를 접속함과 함께, 상기 전송 경로에 있어서의 상기 드라이버의 출력단이 접속되어 있지 않은 원단을 상기 드라이버로부터 출력되는 신호 전위를 발생하는 전압원에 접속하고, The output terminal of the driver for outputting the test signal to the device under test, the input terminal of the comparator, and the transmission path having a predetermined propagation delay are connected, and the output terminal of the driver in the transmission path is not connected. The far end is connected to a voltage source for generating a signal potential output from the driver, 상기 드라이버로부터, 상승 엣지를 갖는 제1 출력 파형과 하강 엣지를 갖는 제2 출력 파형을 반복 출력하고, Repeatedly outputting, from the driver, a first output waveform having a rising edge and a second output waveform having a falling edge, 상기 제1 출력 파형의 상승 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제1 출력 파형이 상기 원단에 의해 반사된 제1 반사 파형의 하강 엣지를 상기 컴퍼레이터가 검출할 때까지의 제1 시간을 측정하고,Measure a first time from the comparator detecting a rising edge of the first output waveform until the comparator detects a falling edge of the first reflected waveform whose first output waveform is reflected by the far-end; and, 상기 제2 출력 파형의 하강 엣지를 상기 컴퍼레이터가 검출하고 나서 상기 제2 출력 파형이 상기 원단에 의해 반사된 제2 반사 파형의 상승 엣지를 상기 컴퍼레이터가 검출할 때까지의 제2 시간을 측정하고, Measuring a second time from the comparator detecting a falling edge of the second output waveform until the comparator detects a rising edge of the second reflected waveform whose second output waveform is reflected by the far-end; and, 상기 제1 시간과 상기 제2 시간의 차분에 기초하여 응답 시간의 차를 산출하는Calculating a difference in response time based on the difference between the first time and the second time; 교정 방법.Calibration method. 제18항의 방법에 의해 시험 장치에 구비된 컴퍼레이터를 교정하는 것을 목적으로 하여 상기 시험 장치에 접속되는 교정 장치로서, A calibration apparatus connected to the test apparatus for the purpose of calibrating the comparator included in the test apparatus by the method of claim 18, 상기 시험 장치에 구비된, 피시험 디바이스에 대해 시험 신호를 출력하는 드라이버가 출력하는 신호 전위와 대략 동일한 전압을 발생하는 전압원과,A voltage source provided in the test apparatus for generating a voltage approximately equal to a signal potential output by a driver for outputting a test signal to a device under test; 상기 드라이버의 출력단 및 상기 피시험 디바이스로부터의 출력 신호를 검출하는 상기 컴퍼레이터의 입력단이 접속된 전송 경로에 있어서의, 상기 드라이버의 출력단이 되어 있지 않은 원단과 상기 전압원을 접속하는 쇼트 접속 지그,A short connection jig for connecting a far-end that is not an output terminal of the driver and the voltage source in a transmission path to which an output terminal of the driver and an input terminal of the comparator for detecting an output signal from the device under test are connected; 를 구비하는 교정 장치.Calibration device having a.
KR1020097010698A 2006-10-25 2007-10-09 Tester, driver comparator chip, response measuring device, calibration method, and calibration device KR101138296B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-289780 2006-10-25
JP2006289780A JP5025224B2 (en) 2006-10-25 2006-10-25 Test device, driver comparator chip, response measuring device, and calibration method
PCT/JP2007/069710 WO2008050607A1 (en) 2006-10-25 2007-10-09 Tester, driver comparator chip, response measuring device, calibration method, and calibration device

Publications (2)

Publication Number Publication Date
KR20090082434A true KR20090082434A (en) 2009-07-30
KR101138296B1 KR101138296B1 (en) 2012-04-24

Family

ID=39324412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010698A KR101138296B1 (en) 2006-10-25 2007-10-09 Tester, driver comparator chip, response measuring device, calibration method, and calibration device

Country Status (4)

Country Link
JP (1) JP5025224B2 (en)
KR (1) KR101138296B1 (en)
TW (1) TWI352206B (en)
WO (1) WO2008050607A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007009134D1 (en) * 2007-04-20 2010-10-21 Verigy Pte Ltd Singapore DEVICE, METHOD AND COMPUTER PROGRAM FOR ERIONS
JPWO2010086971A1 (en) * 2009-01-28 2012-07-26 株式会社アドバンテスト Test apparatus and test method
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium
JP2012068091A (en) * 2010-09-22 2012-04-05 Advantest Corp Testing device and method for adjusting the same
CA3097321A1 (en) 2012-02-22 2013-08-29 Edwards Lifesciences Cardiaq Llc Actively controllable stent, stent graft, heart valve and method of controlling same
US9168129B2 (en) 2013-02-12 2015-10-27 Edwards Lifesciences Corporation Artificial heart valve with scalloped frame design
US11026788B2 (en) 2015-08-20 2021-06-08 Edwards Lifesciences Corporation Loader and retriever for transcatheter heart valve, and methods of crimping transcatheter heart valve
CN111143139A (en) * 2019-11-25 2020-05-12 中国航天时代电子有限公司 System for measuring millisecond-level response time of CAN bus product
CN114594817B (en) * 2020-12-07 2023-10-27 中移物联网有限公司 Circuit and method for adjusting driving capability of input/output chip
CN115061295B (en) * 2022-06-29 2024-08-16 苏州奥荣光电有限公司 Calibration light source and calibration system of liquid crystal display response time measuring instrument

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235814A (en) * 1988-07-26 1990-02-06 Nec Corp Comparator circuit
JP2853752B2 (en) * 1991-02-26 1999-02-03 日本電信電話株式会社 Transmission line length measuring device
JP3509943B2 (en) * 1994-07-20 2004-03-22 株式会社アドバンテスト Transmission path propagation delay time measurement circuit
JP2000009801A (en) * 1998-06-19 2000-01-14 Advantest Corp Method for calibrating tdr timing of ic test apparatus
JP4138163B2 (en) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ LSI test apparatus and timing calibration method thereof
JPWO2002068976A1 (en) * 2001-02-27 2004-07-02 株式会社アドバンテスト Propagation delay time measurement method and test equipment
US6919727B2 (en) * 2002-09-26 2005-07-19 Texas Instruments Incorporated Accurate time measurement system circuit and method

Also Published As

Publication number Publication date
JP2008107188A (en) 2008-05-08
KR101138296B1 (en) 2012-04-24
TW200827746A (en) 2008-07-01
TWI352206B (en) 2011-11-11
WO2008050607A1 (en) 2008-05-02
JP5025224B2 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
KR101138296B1 (en) Tester, driver comparator chip, response measuring device, calibration method, and calibration device
KR100402653B1 (en) Timing calibration method for ic tester and ic tester with calibrating function using the calibration method
KR101099858B1 (en) Apparatus, method and computer program for obtaining a time-domain-reflection response-information
JP5279724B2 (en) Test apparatus and calibration method
US8239147B2 (en) Test apparatus and manufacturing method
KR100832172B1 (en) Skew adjusting method, skew adjusting device, and test instrument
KR100383728B1 (en) Semiconductor device testing apparatus and its calibration method
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
KR19990082925A (en) Skew adjusting method in ic testing apparatus and pseudo device for use in the method
US8324947B2 (en) Output apparatus and test apparatus
KR101178069B1 (en) Interconnect circuit board, skew measuring method and testing device
KR20070065211A (en) Test apparatus, regulating apparatus, regulating method, and computer readable medium on which regulating program is recorded
US7847573B2 (en) Test apparatus and performance board
US7755375B2 (en) Test apparatus, probe card, and test method
JP3569154B2 (en) Semiconductor device test apparatus and calibration method thereof
KR101123826B1 (en) Testing apparatus and transmitting apparatus
US6828799B2 (en) Propagation delay time measuring method and testing apparatus
JP2007292471A (en) Semiconductor tester
JP2000304818A (en) Semiconductor test device
US8451030B2 (en) Output device and test apparatus
JP4532669B2 (en) Time measuring equipment, semiconductor device testing equipment
JPH05157812A (en) Ic tester
JP2002122634A (en) Timing confirmation method for semiconductor test device, and correction method and correction device for timing
JP2009171337A (en) Phase-adjusting circuit and testing device
JP2009074897A (en) Semiconductor tester

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee