KR20090081901A - Method and apparatus for manufacturing silicon epitaxial wafer - Google Patents
Method and apparatus for manufacturing silicon epitaxial wafer Download PDFInfo
- Publication number
- KR20090081901A KR20090081901A KR1020080008074A KR20080008074A KR20090081901A KR 20090081901 A KR20090081901 A KR 20090081901A KR 1020080008074 A KR1020080008074 A KR 1020080008074A KR 20080008074 A KR20080008074 A KR 20080008074A KR 20090081901 A KR20090081901 A KR 20090081901A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide film
- silicon
- epitaxial wafer
- chuck
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
Description
본 발명은 실리콘 에피택셜 웨이퍼의 제조 방법과 그 제조 장치에 관한 것으로서, 평탄도가 우수한 실리콘 에피택셜 웨이퍼를 제조하는 방법과 그 제조 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon epitaxial wafer and a manufacturing apparatus thereof, and a method for manufacturing a silicon epitaxial wafer having excellent flatness and a manufacturing apparatus thereof.
오늘날 반도체 소자 제조용 재료로서 광범위하게 사용되고 있는 실리콘 웨이퍼(silicon wafer)는 다결정의 실리콘을 원재료로 하여 만들어진 단결정 실리콘 박판을 말한다.Today, a silicon wafer, which is widely used as a material for manufacturing a semiconductor device, refers to a single crystalline silicon thin film made of polycrystalline silicon as a raw material.
실리콘 웨이퍼는 처리 방법에 따라 폴리시드 웨이퍼(polished wafer), 에피택셜 웨이퍼(epitaxial wafer), SOI 웨이퍼(silicon on insulator wafer), 디퓨즈드 웨이퍼(diffused wafer) 및 수소 어닐 웨이퍼(Hydrogen annealed wafer) 등으로 구분된다.Silicon wafers may be, for example, polished wafers, epitaxial wafers, silicon on insulator wafers, diffused wafers, and hydrogen annealed wafers, depending on the processing method. Are distinguished.
이 중에서 에피택셜 웨이퍼는 기존의 실리콘 웨이퍼 표면에 또 다른 단결정층(에피택셜층)을 성장시킨 웨이퍼를 말하며, 기존의 실리콘 웨이퍼보다 표면 결함이 적고, 불순물의 농도나 종류의 제어가 가능한 특성을 갖는 웨이퍼이다. 상기 에피택셜층은 순도가 높고 결정 특성이 우수하여 고집적화되고 있는 반도체 장치의 수율 및 소자 특성 향상에 유리한 장점을 갖는다.The epitaxial wafer is a wafer in which another single crystal layer (epitaxial layer) is grown on the surface of a conventional silicon wafer. The epitaxial wafer has less surface defects than the conventional silicon wafer, and has characteristics that can control the concentration or type of impurities. Wafer. The epitaxial layer has an advantage of improving the yield and device characteristics of a semiconductor device which is highly integrated due to its high purity and excellent crystal characteristics.
반도체 제조 공정에서 회로선폭(design rule)이 미세화됨에 따라, 기판으로 사용될 고평탄도 웨이퍼의 요구가 높아지고 있다. 일반적으로 에피택셜 웨이퍼의 평탄도는 회로가 설계되는 전면이 큰 영향을 주는데, 최근 회로선폭의 미세화로 인해 회로가 설계되지 않는 배면의 평탄도 역시 큰 영향을 미치게 된다.As the design rule becomes smaller in the semiconductor manufacturing process, the demand for a high flatness wafer to be used as a substrate is increasing. In general, the flatness of the epitaxial wafer has a large influence on the front surface of the circuit, and the flatness of the back surface where the circuit is not designed due to the recent miniaturization of the circuit line also has a large influence.
에피택셜 웨이퍼는 기본적으로 화학 기상 증착 (chemical vapor deposition, CVD)을 이용하는데, 고온에서 실리콘 웨이퍼의 표면으로 실리콘을 포함하는 소스가스를 제공함으로써 실리콘 에피택셜층을 성장시킨다.Epitaxial wafers basically use chemical vapor deposition (CVD) to grow a silicon epitaxial layer by providing a source gas containing silicon to the surface of the silicon wafer at high temperatures.
그런데, 기존의 에피택셜 웨이퍼는 1019 ~1021 원자/㎤ 의 고농도 도편트를 도핑한 저저항률의 실리콘 단결정 기판 상에 1014 ~ 1017 원자/㎤ 의 저농도 도펀트를 도핑한 고저항률의 실리콘 에피택셜층이 성장된다. 이 경우, 상기 실리콘 단결정 기판의 배면으로부터 상기 실리콘 단결정 기판 내에 도핑된 도펀트가 챔버 내로 방출되어 상기 실리콘 에피택셜층에 도핑되는 현상인 오토도핑(auto-doping) 현상이 발생하게 된다. 따라서, CVD성장을 실시하기 전에 실리콘단결정 기판의 배면에 오토도핑 방지용 실리콘 산화막을 형성하는 기술이 널리 이용되고 있다.However, in the conventional epitaxial wafer, a high resistivity silicon epitaxial layer doped with a low concentration dopant of 1014 to 1017 atoms / cm 3 is grown on a low resistivity silicon single crystal substrate doped with a high concentration dopant of 1019 to 1021 atoms / cm 3. do. In this case, an auto-doping phenomenon occurs, in which a dopant doped in the silicon single crystal substrate is released into the chamber from the back surface of the silicon single crystal substrate and is doped into the silicon epitaxial layer. Therefore, the technique of forming the silicon oxide film for autodoping prevention in the back surface of a silicon single crystal substrate before CVD growth is widely used.
최근에 고평탄도 웨이퍼가 요구되면서 실리콘 에피택셜층을 형성시키기 위해 사용되는 실리콘 단결정 기판도 앞서 기술한 기판의 배면에 오토도핑 방지용 실리콘 산화막이 형성되지 않은 앞뒤 양쪽면 또는 한쪽면을 경면으로 연마한 실리콘 단결정 기판 위에 에피택셜 층을 형성시켜 실리콘 에피택셜 웨이퍼를 제작하고 있다. 이와 같이 배면에 실리콘 산화막이 없는 실리콘 단결정 기판을 에피택셜 성장 장치에 로딩할 때, 상기 기판과 서셉터 사이에 접촉으로 인해, 상기 기판의 배면에 스크레치가 발생하게 된다. 또한 실리콘 에피택셜층을 성장시키는 공정 동안 상기 기판의 배면에도 실리콘층이 형성될 수 있다. 이와 같이 상기 기판 배면에 이상 형성된 실리콘층은 에피택셜층 성장 공정이 완료된 후 세정을 수행하더라도 제거되지 않는다. 그리고, 이와 같이 기판 배면의 이상 성장된 실리콘층으로 인해 실리콘 에피택셜 웨이퍼의 평탄도가 저하되는 문제점이 있다.In recent years, as the demand for high flatness wafers, silicon single crystal substrates used to form silicon epitaxial layers are also mirror-polished on both sides or one side of the front and back surfaces where the silicon oxide film for autodoping prevention is not formed on the back surface of the substrate. An epitaxial layer is formed on a silicon single crystal substrate to produce a silicon epitaxial wafer. As such, when a silicon single crystal substrate having no silicon oxide film on the rear surface is loaded into the epitaxial growth apparatus, scratches occur on the rear surface of the substrate due to contact between the substrate and the susceptor. In addition, a silicon layer may be formed on the back surface of the substrate during the process of growing the silicon epitaxial layer. As described above, the silicon layer which is abnormally formed on the back surface of the substrate is not removed even if the cleaning is performed after the epitaxial layer growth process is completed. In addition, the flatness of the silicon epitaxial wafer is lowered due to the abnormally grown silicon layer on the back surface of the substrate.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 실리콘 기판 배면에 실리콘층이 이상 증착되는 것을 방지하여, 실리콘 에피택셜 웨이퍼의 평탄도를 향상시킨 실리콘 에피택셜 웨이퍼 제조 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and to provide a method for manufacturing a silicon epitaxial wafer which prevents abnormal deposition of a silicon layer on a silicon substrate back surface, thereby improving the flatness of the silicon epitaxial wafer.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 실리콘 에피택셜 웨이퍼는 실리콘 단결정 기판을 제공하고, 상기 기판에서 에피택셜층이 형성되지 않을 제1 면에 산화막을 형성한다. 그리고, 상기 기판에서 상기 제1 면의 이면인 제2 면 상에 에피택셜층을 성장시킨 후, 상기 제1 면의 산화막을 제거하여 형성한다.According to embodiments of the present invention for achieving the above object of the present invention, a silicon epitaxial wafer provides a silicon single crystal substrate, and forms an oxide film on the first surface on which the epitaxial layer will not be formed. After the epitaxial layer is grown on the second surface, which is the back surface of the first surface, the oxide film on the first surface is removed.
실시예에서, 상기 산화막은 화학 기상 증착(chemical vapor deposition, CVD) 방법을 이용하여 형성할 수 있으며, 예를 들어, 상압 CVD 또는 플라즈마 CVD 방식을 이용할 수 있다. 또한, 상기 산화막의 두께는 300 내지 3000Å 으로 형성된다.In an embodiment, the oxide film may be formed using a chemical vapor deposition (CVD) method, for example, an atmospheric pressure CVD or plasma CVD method. In addition, the oxide film has a thickness of 300 to 3000 kPa.
실시예에서, 상기 산화막은 에칭 방법으로 제거한다. 예를 들어, 상기 산화막은 불산(HF) 용액에 소정 시간 침지시킴으로써 상기 산화막을 에칭하여 제거한다.In an embodiment, the oxide film is removed by an etching method. For example, the oxide film is etched and removed by immersion in a hydrofluoric acid (HF) solution for a predetermined time.
실시예에서, 상기 산화막을 에칭으로 제거한 후에는 상기 기판에서 에칭용액을 제거하기 위한 세정 단계를 수행한다.In an embodiment, after the oxide film is removed by etching, a cleaning step is performed to remove the etching solution from the substrate.
한편, 상술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 실시예들에 따르면, 실리콘 에피택셜 웨이퍼의 제조 장치는 실리콘 단결정 기판에서 에피택셜층이 형성되지 않을 제1 면에 산화막을 형성하는 화학 기상 증착(chemical vapor deposition, CVD) 유닛과 상기 기판에서 상기 제1 면의 이면인 제2 면에 에피택셜층을 성장시키는 에피택셜 유닛 및 상기 제1 면의 산화막을 제거하는 에칭 유닛을 포함한다.On the other hand, according to other embodiments of the present invention for achieving the above object of the present invention, the apparatus for manufacturing a silicon epitaxial wafer is a chemical for forming an oxide film on the first surface on which the epitaxial layer is not formed in the silicon single crystal substrate A chemical vapor deposition (CVD) unit, an epitaxial unit for growing an epitaxial layer on a second surface, which is a back surface of the first surface, and an etching unit for removing an oxide film on the first surface.
실시예에서, 상기 에칭 유닛은 불산(HF) 용액이 수용된 처리조를 포함하고, 상기 기판을 고정시키되, 상기 제2 면을 고정시키는 척과 상기 척 및 상기 기판의 이동을 위한 로봇암을 포함한다.In an embodiment, the etching unit includes a treatment bath in which a hydrofluoric acid (HF) solution is contained, and includes a chuck to fix the substrate, the chuck to fix the second surface, and a robot arm for movement of the chuck and the substrate.
실시예에서, 상기 척은 상기 제2 면으로 에칭 용액이 침투되는 것을 방지할 수 있도록 상기 제2 면 전체에 고정된다. 예를 들어, 상기 척은 진공척이다. 또한, 상기 척에는 상기 척과 상기 제2 면이 결합된 사이를 밀봉시키는 실링부재가 구비된다.In an embodiment, the chuck is secured to the entire second surface to prevent penetration of an etching solution into the second surface. For example, the chuck is a vacuum chuck. In addition, the chuck is provided with a sealing member for sealing between the chuck and the second surface is coupled.
실시예에서, 상기 에칭이 완료되면, 상기 기판에서 에칭 용액을 제거하기 위한 세정 유닛이 구비된다.In an embodiment, upon completion of the etching, a cleaning unit is provided for removing the etching solution from the substrate.
실시예에서, 상기 CVD 유닛은 상압 CVD 또는 플라즈마 CVD일 수 있다.In an embodiment, the CVD unit can be atmospheric CVD or plasma CVD.
본 발명에 따르면, 첫째, 기판의 배면에 산화막을 형성함으로써 기판과 서셉터의 접촉에 의한 스크레치가 발생하는 것을 방지한다.According to the present invention, first, an oxide film is formed on the back surface of the substrate to prevent the occurrence of scratches caused by the contact between the substrate and the susceptor.
또한, 에피택셜층의 성장 과정에서 상기 기판 배면에 실리콘층이 이상증착되는 것을 방지하여, 에피택셜층의 평탄도를 향상시킨다.In addition, during the growth of the epitaxial layer, an abnormal deposition of the silicon layer on the back surface of the substrate is prevented, thereby improving the flatness of the epitaxial layer.
둘째, 상기 기판의 산화막을 형성함으로써 기판 배면으로부터의 오토도핑을 방지하여, 에피택셜층의 저항값 불균형을 억제한다.Second, by forming the oxide film of the substrate, auto doping from the back surface of the substrate is prevented, thereby suppressing the resistance value imbalance of the epitaxial layer.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Although the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, the present invention is not limited or restricted by the embodiments.
도 1은 본 발명의 일 실시예에 따른 실리콘 에피택셜 웨이퍼의 제조 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 일 실시예에 따른 실리콘 에피택셜 웨이퍼의 제조 장치를 설명하기 위한 블록도이다.1 is a flowchart illustrating a method of manufacturing a silicon epitaxial wafer according to an embodiment of the present invention, Figure 2 is a block diagram for explaining a device for manufacturing a silicon epitaxial wafer according to an embodiment of the present invention. .
도 3 내지 도 6은 도 1의 실리콘 에피택셜 웨이퍼의 각 제조 단계에 따른 웨이퍼의 단면도들이다.3 through 6 are cross-sectional views of the wafer according to each fabrication step of the silicon epitaxial wafer of FIG.
이하에서는, 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 실리콘 에피택셜 웨이퍼의 제조 방법에 대해 상세히 설명한다.Hereinafter, a method of manufacturing a silicon epitaxial wafer according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 6.
먼저, 초크랄스키 방법 등으로 성장한 실리콘 단결정 잉곳을 슬라이스하여 실리콘 단결정 웨이퍼로 만든 다음, 랩핑하고, 표면에 생긴 기계적인 손상을 제거하기 위해서 화학 용액으로 표면을 화학 에칭함으로써 산화막을 형성하기 위한 실리콘 단결정 기판(10)을 준비한다. 통상적으로 산화막을 형성하기 위한 실리콘 단결정 기판으로서 상기와 같이 경면 연마 전의 화학 에칭된 기판을 이용하지만 한쪽 면 또는 양면을 경면으로 연마한 실리콘 단결정 기판을 이용하기도 한다.First, a silicon single crystal ingot grown by the Czochralski method or the like is sliced into a silicon single crystal wafer, then wrapped, and a silicon single crystal for forming an oxide film by chemically etching the surface with a chemical solution to remove mechanical damage on the surface. The
상기 기판(10)에서 에피택셜층이 형성될 면의 배면인 제1 면(11)에 산화막(110)을 형성한다(S12).An
상기 산화막(110)은 화학 기상 증착(chemical vapor deposition, 이하, CVD라 한다) 방식을 이용하여 소정 두께의 실리콘 산화막(SiO2)이 형성된다.The
예를 들어, 상기 산화막(110)은 300 내지 3000Å 두께로 형성된다.For example, the
또한, 상기 산화막(110)은 상압 CVD 또는 플라즈마 CVD 방식으로 형성되고, 비교적 저온에서 형성된다. 여기서, 상기 산화막(110)의 형성을 위한 CVD 유닛(210)은 통상적인 CVD 장치를 사용하며 상세한 설명은 생략한다.In addition, the
본 실시예에 따르면, 상기 산화막(110)이 형성됨으로써 상기 기판(10)과 서셉터가 접촉되면서, 상기 기판(10)의 제1 면(11)에 스크레치가 발생하는 것을 방지하고, 더불어, 에피택셜층 성장 과정에서 상기 제1 면(11)에 실리콘층이 이상 증착되는 것을 효과적으로 방지함으로써, 상기 에피택셜층의 평탄도가 악화되는 것을 방지하는 역할을 한다.According to the present exemplary embodiment, the
또한, 상기 산화막(110)은 에피택셜층 성장 과정에서 상기 기판(10) 배면으로부터 상기 기판(10)에 도핑된 도펀트가 상기 에피택셜층으로 도핑되는 오토도핑 현상을 효과적으로 방지하는 역할을 한다.In addition, the
다음으로, 상기 산화막(110)이 형성된 기판(10)을 에피택셜 유닛(220)에 투입하여, 상기 기판(10)에서 상기 산화막(110)이 형성되지 않은 제2 면(12)에 에피택셜층(120)을 성장시킨다(S13).Next, the
상기 에피택셜층(120)의 성장 과정을 살펴보면, 상기 산화막(110)이 형성된 기판(10)을 로딩한다. 여기서, 상기 기판(10)은 상기 산화막(110)이 서셉터에 접촉되도록 로딩된다.Looking at the growth process of the
다음으로, 상기 기판(10)을 1100 내지 1200 ℃에서 수소를 이용하여 열처리함으로써, 상기 기판(10) 표면에 형성된 자연산화막(native oxide)을 에칭하여 제거한다.Next, the
그리고, 1050내지 1150 ℃로 가열하여 소스가스를 제공함으로써, 상기 기판(10)의 제2 면(12)에 에피택셜층(120)을 소정 두께로 성장시킨다.The
여기서, 상기 에피택셜층(120)은 단결정 실리콘으로 형성되고 상기 소스가스는 실리콘을 포함하는 가스로서, 예를 들어, 상기 소스가스는 사염화규소(SiCl4), 삼염화실란(SiHCl3, Trichlorosilane, TCS) 또는 이염화실란(SiH2Cl2, Dichlorosilane) 등일 수 있다.Here, the
상기 에피택셜층(120)의 성장이 완료되면, 상기 기판(10)을 에칭 유닛(230)에 투입하여 상기 산화막(110)을 제거하여 실리콘 에피택셜 웨이퍼(100)를 형성한다(S14).When the growth of the
여기서, 상기 산화막(110)은 불산(HF)을 이용하여 에칭 방법으로 제거한다.Here, the
예를 들어, 상기 에칭 유닛(230)은 상기 기판(10)을 한 장씩 처리할 수 있는 매엽식 장치이고, 불산(HF)이 수용된 처리조(미도시)에 상기 기판(10)을 소정 시간 침지시킴으로써 상기 산화막(110)만을 제거한다.For example, the
여기서, 상기 산화막 제거 단계(S14)에서 상기 에피택셜층(120)이 손상되는 것을 방지할 수 있도록, 상기 기판(10)은 상기 제2 면(12)이 척에 고정된다. 예를 들어, 상기 척(미도시)은 상기 기판(10) 표면으로 진공을 제공하여 상기 기판(10)을 고정시키는 진공척이다. 특히, 상기 척(미도시)은 상기 에피택셜층(120)이 형성된 제2 면(12)에 고정되고, 상기 기판(10)을 불산(HF) 처리조에 침지시켰을 때 상기 척과 상기 제2 면(12) 사이로 불산이 침투되는 것을 방지할 수 있도록 실링부재(미도시)가 구비된다. 또한, 상기 척은 상기 제2 면(12)을 완전히 덮을 수 있는 형태로 형성된다.Here, the
상기 기판(10)의 제2 면(12)을 척에 고정시킨 상태에서 상기 기판(10)을 불산 용액에 소정 시간 침지시킴으로써, 상기 에피택셜층(120)에 손상없이 상기 산화막(110) 만을 제거할 수 있다.By immersing the
다음으로, 상기 산화막(110) 제거가 완료된 실리콘 에피택셜 웨이퍼(100)를 세정한다(S15).Next, the
여기서, 상기 세정 공정(S14)은 상기 불산 용액에 의해 상기 기판(10)이 손상되는 것을 방지하고 상기 에피택셜층(120)이 오염되는 것을 방지할 수 있도록, 상기 에칭 공정(S14) 직후에 수행되는 것이 바람직하다.Here, the cleaning process S14 is performed immediately after the etching process S14 to prevent the
상기 실리콘 에피택셜 웨이퍼(100)의 세정을 위한 세정 유닛(240)은 상기 실 리콘 에피택셜 웨이퍼(100) 및 척 표면에 잔존하는 불산 용액을 제거한다.The
여기서, 상기 척은 상기 에칭 유닛(230)과 상기 세정 유닛(240) 모두에서 상기 실리콘 에피택셜 웨이퍼(100)를 지지하도록 형성될 수 있다. 예를 들어, 상기 척은 자유롭게 움직일 수 있는 로봇암에 연결되어, 상기 에칭 유닛(230)과 상기 세정 유닛(240)에서 모두 사용 가능하게 형성된다. 즉, 상기 척은 상기 실리콘 에피택셜 웨이퍼(100)를 고정시킨 상태로 상기 에칭 유닛(230)에서 상기 불산 용액에 상기 기판(10)을 침지시키고, 상기 에칭 공정이 완료되면, 상기 실리콘 에피택셜 웨이퍼(100)를 상기 세정 유닛(240)으로 이송하여 세정 공정을 수행한다.Here, the chuck may be formed to support the
또한, 상기 척은 상기 실리콘 에피택셜 웨이퍼(100)를 지지한 상태로 회전시킴으로써 상기 실리콘 에피택셜 웨이퍼(100)를 건조시킬 수 있다.In addition, the chuck may be dried by rotating the
도 1은 본 발명의 일 실시예에 따른 실리콘 에피택셜 웨이퍼의 제조방법을 설명하기 위한 순서도;1 is a flow chart illustrating a method of manufacturing a silicon epitaxial wafer according to an embodiment of the present invention;
도 2는 본 발명의 일 실시예에 따른 실리콘 에피택셜 웨이퍼의 제조장치를 설명하기 위한 블록도;2 is a block diagram illustrating an apparatus for manufacturing a silicon epitaxial wafer according to an embodiment of the present invention;
도 3내지 도6은 도1의 실리콘 에피택셜 웨이퍼의 각 제조 단계에 따른 웨이퍼의 단면도들이다.3 through 6 are cross-sectional views of the wafer according to each fabrication step of the silicon epitaxial wafer of FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 기판 11: 제1면10: substrate 11: first side
12: 제2면 100: 실리콘에피택셜 웨이퍼12: second surface 100: silicon epitaxial wafer
110: 산화막 120: 에피택셜층110: oxide film 120: epitaxial layer
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080008074A KR20090081901A (en) | 2008-01-25 | 2008-01-25 | Method and apparatus for manufacturing silicon epitaxial wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080008074A KR20090081901A (en) | 2008-01-25 | 2008-01-25 | Method and apparatus for manufacturing silicon epitaxial wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090081901A true KR20090081901A (en) | 2009-07-29 |
Family
ID=41293112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080008074A KR20090081901A (en) | 2008-01-25 | 2008-01-25 | Method and apparatus for manufacturing silicon epitaxial wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090081901A (en) |
-
2008
- 2008-01-25 KR KR1020080008074A patent/KR20090081901A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
CN109727884B (en) | Method for predicting oxide layer thickness of silicon wafer | |
JP2008153545A (en) | MANUFACTURING METHOD OF STRAINED Si SUBSTRATE | |
KR20070033937A (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
EP1684335A1 (en) | Process for producing silicon epitaxial wafer | |
US6514886B1 (en) | Method for elimination of contaminants prior to epitaxy | |
JP5499428B2 (en) | Manufacturing method of bonded wafer | |
JP3055471B2 (en) | Method for manufacturing semiconductor substrate and apparatus for manufacturing the same | |
JPH0817163B2 (en) | Epitaxial wafer manufacturing method | |
JP3454033B2 (en) | Silicon wafer and manufacturing method thereof | |
JP2010034330A (en) | Epitaxial wafer and method of manufacturing the same | |
CN109216156B (en) | Method for sealing wafer on back surface | |
JP5045095B2 (en) | Manufacturing method of semiconductor device | |
JP5347791B2 (en) | Manufacturing method of semiconductor epitaxial wafer | |
JP4123861B2 (en) | Manufacturing method of semiconductor substrate | |
JP2012204369A (en) | Manufacturing method for epitaxial wafer | |
CN115020200A (en) | Preparation method of 300mm substrate for improving ultra-thick epitaxial edge defects | |
KR20090081901A (en) | Method and apparatus for manufacturing silicon epitaxial wafer | |
JP2005079134A (en) | Semiconductor substrate and its producing process | |
CN113793802A (en) | Wafer back sealing structure and manufacturing method | |
JPH09266212A (en) | Silicon wafer | |
KR101022567B1 (en) | The method for manufacturing epitaxial wafer | |
JP2012114138A (en) | Epitaxial growth method of silicon wafer | |
KR100827038B1 (en) | Manufacturing method of silicon epitaxial wafer without haze |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |