KR20090079066A - Gan light emitting diode chip scale package with micro cells in tandem - Google Patents

Gan light emitting diode chip scale package with micro cells in tandem Download PDF

Info

Publication number
KR20090079066A
KR20090079066A KR20080005013A KR20080005013A KR20090079066A KR 20090079066 A KR20090079066 A KR 20090079066A KR 20080005013 A KR20080005013 A KR 20080005013A KR 20080005013 A KR20080005013 A KR 20080005013A KR 20090079066 A KR20090079066 A KR 20090079066A
Authority
KR
South Korea
Prior art keywords
metal electrode
type
type metal
light emitting
emitting diode
Prior art date
Application number
KR20080005013A
Other languages
Korean (ko)
Other versions
KR100972648B1 (en
Inventor
송군
정종제
Original Assignee
(주)럭스맥스네트웍스
송군
정종제
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)럭스맥스네트웍스, 송군, 정종제 filed Critical (주)럭스맥스네트웍스
Priority to KR1020080005013A priority Critical patent/KR100972648B1/en
Publication of KR20090079066A publication Critical patent/KR20090079066A/en
Application granted granted Critical
Publication of KR100972648B1 publication Critical patent/KR100972648B1/en

Links

Images

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

A GaN light emitting diode chip scale package having a serial micro cell structure is provided to reduce a manufacturing cost and to enhance productivity and reliability by omitting an additional wire bonding process. A GaN light emitting diode chip scale package having a serial micro cell structure includes a plurality of micro cells, a metal via, an insulating layer, a N-type metal electrode, and a P-type metal electrode. The micro cell includes a sapphire substrate(410). The micro cell is connected in a serial manner. The metal via is formed in upper surfaces of both ends of the micro cell. The insulating layer is formed at the upper surface of the micro cell except for the metal via region. The N-type metal electrode is positioned at a part of an upper surface of the sapphire substrate. The N-type metal electrode is formed at an upper surface of the first region of in the removed region of the insulating layer. The P-type metal electrode is positioned at the other part of the sapphire substrate. The P-type metal is formed at an upper surface of the second region in the removed region of the insulating layer.

Description

직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지{GaN light emitting diode chip scale package with micro cells in tandem}GaN light emitting diode chip scale package with micro cells in tandem}

본 발명은 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지에 관한 것으로, 단위 발광 다이오드(Light emission diode: LED) 마이크로 셀 등이 직렬로 연결되어 있고, PCB 등의 실장용 기판에 직접 솔더 표면실장이 가능하도록 외부전극을 갖춘 칩스케일 발광 다이오드 패키지에 관한 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a GaN light emitting diode chip scale package having a series micro cell structure, in which unit light emitting diode (LED) micro cells are connected in series, and solder surface mounting is directly performed on a mounting substrate such as a PCB. It is a GaN light emitting diode chip scale package having a series micro cell structure for a chip scale light emitting diode package having an external electrode.

발광 다이오드는 반도체의 P-N접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor)재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.A light emitting diode refers to a device that makes a minority carrier (electron or hole) injected using a PN junction structure of a semiconductor and emits a predetermined light by recombination thereof, and compounds such as GaAs, AlGaAs, GaN, InGaN, and AlGaInP Various colors can be realized by constructing a light emitting source by changing a semiconductor material.

이러한 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용하고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명용, 대형 LCD-TV 백라이트, 자동차 헤트라이트, 일반 조명에까지 응용이 확대되고 있다. Such a light emitting diode has a smaller power consumption and a longer life than conventional light bulbs or fluorescent lamps, can be installed in a narrow space, and exhibits strong vibration resistance. These light emitting diodes are used as display elements and backlights, and have excellent characteristics in terms of power consumption reduction and durability. Therefore, applications of the light emitting diodes have recently been extended to general lighting, large LCD-TV backlights, automotive headlights, and general lighting.

발광 다이오드 모듈 제작에 있어서 와이어 본딩(Wire bonding) 등의 특정 제조방법은 반드시 사용된다. 상기 와이어 본딩 등의 특정 방법은 공정을 복잡하게 하는 등의 제품의 신뢰성을 약화시킨다. In manufacturing a light emitting diode module, a specific manufacturing method such as wire bonding is necessarily used. Certain methods, such as wire bonding, reduce the reliability of the product, which complicates the process.

도 1은 종래의 마이크로셀을 갖춘 발광 다이오드 칩의 구조를 나타낸 도면이다. 도시된 바와 같이, 마이크로셀을 갖춘 발광 다이오드칩의 구조는 복수의 마이크로셀(110)이 직렬로 연결되어 있고, 기판의 한 측에는 N 메탈 전극(120)이 다른 한 측에는 P 메탈 전극(130)이 형성된다. 상기 N 메탈 전극(120)과 P 메탈 전극(130)은 직렬로 연결된 복수의 마이크로셀(110)의 단부에 마련되어 마이크로셀(110)과 연결된다. 상기 N 메탈 전극(120)과 P 메탈 전극(130)에는 본딩 와이어(140)가 형성된다. 1 is a view showing the structure of a light emitting diode chip with a conventional microcell. As shown, the structure of a light emitting diode chip having a microcell is a plurality of microcells 110 are connected in series, the N metal electrode 120 on one side of the substrate and the P metal electrode 130 on the other side Is formed. The N metal electrode 120 and the P metal electrode 130 are provided at ends of the plurality of microcells 110 connected in series to be connected to the microcells 110. Bonding wires 140 are formed on the N metal electrode 120 and the P metal electrode 130.

도 2는 도 1의 마이크로셀을 상세하게 나타낸 도면으로, 도시된 바와 같이, 상기 하나의 마이크로셀은 사파이어 기판(200)의 상면에 복수의 리플렉터(210), P형 전극(220) 및 N형 전극(230)이 마련된다. 2 is a view illustrating the microcell of FIG. 1 in detail. As shown in FIG. 1, the one microcell includes a plurality of reflectors 210, a P-type electrode 220, and an N-type on an upper surface of the sapphire substrate 200. The electrode 230 is provided.

종래에는 페이스트(Paste) 기반의 칩 마운팅(Chip mounting) 공정 및 와이어 본딩을 통해 모듈 제작이 이루어져 복잡한 공정으로 인한 수율 및 생산성의 문제가 발생한다. 또한, 열 전도율이 낮은 사파이어 기판(200)을 통해 PCB(Printed circuit board) 등의 실장 기판에 열전도가 이루어지는 방식으로 신뢰성 측면에서 불리하다. Conventionally, module manufacturing is performed through a paste-based chip mounting process and wire bonding, resulting in yield and productivity problems due to a complicated process. In addition, the thermal conductivity of the printed circuit board (PCB), such as a printed circuit board (PCB) through the low thermal conductivity is disadvantageous in terms of reliability.

그러므로 본 발명은 발광 다이오드 칩 제작 레벨에서 바로 기판에 표면 실장이 가능하도록 하는 플립(Flip)구조의 칩레벨 패키지를 제작함으로써 솔더(solder)기반의 안정적인 마운트를 실시하도록 하고, 와이어 본딩을 생략하여 공정을 단순화함으로써 제작 경비를 절감하고, 신뢰성을 향상시키는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지를 제공하는 데 목적이 있다. Therefore, the present invention provides a solder-based stable mount by fabricating a chip-level package of flip structure that enables surface mounting directly on the substrate at the LED chip fabrication level, eliminating wire bonding process The aim of the present invention is to provide a GaN light emitting diode chip scale package having a series micro cell structure which reduces manufacturing cost and improves reliability by simplifying the design.

또한, 본 발명은 열특성이 나쁜 사파이어 기판을 대신할 수 있는 기판을 메탈 비아홀로 연결한 후 사파이어 기판을 제거함으로써 열 특성이 좋은 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지를 제공하는 데 목적이 있다.In addition, an object of the present invention is to provide a GaN light emitting diode chip scale package having a good thermal characteristics by connecting a substrate that can replace a sapphire substrate with poor thermal characteristics with a metal via hole and then removing the sapphire substrate. have.

그리고 본 발명은 두 개의 칩레벨 패키지의 교차 연결을 통해서 AC 전원도 직접 연결하여 동작이 가능하도록 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지를 제공하는 데 목적이 있다.Another object of the present invention is to provide a GaN light emitting diode chip scale package having a series micro cell structure in which AC power can be directly connected to each other through cross connection of two chip level packages.

상기 목적을 이루기 위한 본 발명의 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지는 사파이어 기판을 포함하며, 직렬로 연결된 복수의 마이크 로셀; 상기 마이크로셀의 양 단부의 상면에 형성된 메탈비아; 상기 메탈비아가 형성된 영역을 제외한 상기 마이크로셀의 상면에 형성된 절연막; 상기 사파이어 기판의 상면의 일부분에 위치하며, 상기 절연막이 제거된 영역에서 제 1 영역의 상면에 형성되는 N형 메탈전극; 및 상기 사파이어 기판의 다른 일부분에 위치하며, 상기 절연막이 제거된 영역에서 제 2 영역의 상면에 형성되는 P형 메탈전극을 포함하는 것을 특징으로 한다. GaN light-emitting diode chip scale package of the serial micro-cell structure of the present invention for achieving the above object comprises a sapphire substrate, a plurality of microcells connected in series; Metal vias formed on upper surfaces of both ends of the microcell; An insulating film formed on the upper surface of the microcell except for the region where the metal via is formed; An N-type metal electrode positioned on a portion of an upper surface of the sapphire substrate and formed on an upper surface of the first region in the region where the insulating layer is removed; And a P-type metal electrode positioned on another portion of the sapphire substrate and formed on an upper surface of the second region in the region where the insulating layer is removed.

또한 상기 목적을 이루기 위한 본 발명의 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지는 사파이어 기판을 포함하며 직렬로 연결된 복수의 마이크로셀의 상면에 절연막, N형 메탈전극 및 P형 메탈전극이 형성된 칩레벨 패키지; 및 상기 칩레벨 패키지에 접합되며, 세라믹 기판과 솔더패드를 포함한 솔더패드부를 포함하며, 상기 사파이어 기판이 제거되는 것을 특징으로 한다. In addition, the GaN light emitting diode chip scale package of the series micro-cell structure of the present invention for achieving the above object includes a sapphire substrate and a chip having an insulating film, an N-type metal electrode and a P-type metal electrode on the upper surface of the plurality of microcells connected in series Level package; And a solder pad part bonded to the chip level package and including a ceramic substrate and a solder pad, wherein the sapphire substrate is removed.

상기 마이크로셀은 상기 사파이어 기판의 상면에 복수의 리플렉터, P형 전극 및 N형 전극을 포함하는 것을 특징으로 한다. The microcell may include a plurality of reflectors, a P-type electrode, and an N-type electrode on an upper surface of the sapphire substrate.

상기 절연막은 폴리이미드, 에폭시, SiN 및 SiO2 중에 어느 하나로 된 것을 특징으로 한다. The insulating film is characterized in that any one of polyimide, epoxy, SiN and SiO2.

상기 사파이어 기판은 가로와 세로의 길이 비율이 대략 2:1 정도인 것을 특징으로 한다. The sapphire substrate is characterized in that the length-to-length ratio of about 2: 1.

상기 N형 메탈전극 및 P형 메탈전극은 상기 마이크로셀에서 상기 절연막이 형성되지 않은 부분에 각각 형성되는 것을 특징으로 한다. The N-type metal electrode and the P-type metal electrode may be formed at portions where the insulating film is not formed in the microcell.

상기 N형 메탈전극 및 상기 P형 메탈전극은 메탈비아를 포함하는 것을 특징 으로 한다. The N-type metal electrode and the P-type metal electrode is characterized in that it comprises a metal via.

상기 솔더패드는 세라믹 기판의 상면에서 양 측면 부분에 형성되어, N형 솔더패드와 P형 솔더패드를 포함하며, 상기 N형 메탈전극과 N형 솔더패드를 연결시키며, 상기 P형 메탈전극과 P형 솔더패드를 연결시키는 메탈비아를 포함하는 것을 특징으로 한다. The solder pad is formed on both side portions of the upper surface of the ceramic substrate, and includes an N-type solder pad and a P-type solder pad, and connects the N-type metal electrode and the N-type solder pad, and the P-type metal electrode and P It characterized in that it comprises a metal via for connecting the solder pad.

상기 칩레벨 패키지에 접합되는 솔더패드부의 N형 솔더패드는 이웃하는 칩레벨 패키지에 접합되는 솔더패드부의 P형 솔더패드와 전기적으로 연결되어, AC 전원이 입력되는 것을 특징으로 한다. The N-type solder pad of the solder pad portion bonded to the chip level package is electrically connected to the P-type solder pad of the solder pad portion bonded to the neighboring chip level package, and AC power is input.

본 발명의 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지는 별도의 와이어 본딩 공정을 생략함으로써 공정 단가를 낮추고, 생산성 및 신뢰성을 높일 수 있다. The GaN light emitting diode chip scale package of the series micro cell structure according to the present invention can reduce the process cost and increase productivity and reliability by eliminating a separate wire bonding process.

또한 본 발명의 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지는 열특성이 우수하다. In addition, the GaN light emitting diode chip scale package of the series micro cell structure of the present invention has excellent thermal characteristics.

그리고 본 발명의 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지는 AC 다이렉트 입력 동작이 가능하다. In addition, the GaN LED chip scale package of the series microcell structure of the present invention is capable of AC direct input operation.

이하, 첨부된 도면을 참조하여 본 발명의 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지를 상세히 설명한다.Hereinafter, a GaN light emitting diode chip scale package having a series micro cell structure according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 칩레벨 패키지의 구성을 보인 도면이다. 도시된 바와 같이 칩레벨 패키지는 복수의 마이크로셀(310), 절연막(320), N 메탈전극(330), P 메탈전극(340)을 포함한다. 3 is a diagram illustrating a configuration of a chip level package. As illustrated, the chip level package includes a plurality of microcells 310, an insulating layer 320, an N metal electrode 330, and a P metal electrode 340.

복수의 마이크로셀(310)은 상호간에 직렬로 연결된다. 상기 직렬로 연결되는 복수의 마이크로셀(310)의 양 단부에는 메탈비아(350)가 형성된다. 상기 마이크로셀(310)에 대한 설명은 상기 도 1에서 설명하였으므로 이하에서는 상세한 설명은 생략하기로 한다. The plurality of microcells 310 are connected in series with each other. Metal vias 350 are formed at both ends of the plurality of microcells 310 connected in series. Since the description of the microcell 310 has been described with reference to FIG. 1, a detailed description thereof will be omitted.

절연막(320)은 상기 직렬로 연결되어 있는 복수의 마이크로셀(310)에서 상기 메탈비아가 형성되는 영역을 제외하고 형성된다. 즉, 사파이어 기판(300)의 상면에는 절연막(320)이 형성되고, 두 개의 모서리 측에는 절연막(320)이 형성되지 않는다. The insulating layer 320 is formed in a plurality of microcells 310 connected in series except for a region where the metal via is formed. That is, the insulating film 320 is formed on the upper surface of the sapphire substrate 300, and the insulating film 320 is not formed on the two corners.

이와 같이, 복수의 마이크로셀(310)에 절연막(320)을 형성하는 공정은, 복수의 마이크로셀(310)의 전체에 절연막(320)을 형성한 이후에 사파이어 기판(300)의 일부 영역, 즉 상기 메탈비아가 형성되는 영역에 형성된 절연막(320)을 식각하거나, 절연막(320) 형성시 사파이어 기판(300)에서 상기 메탈비아가 형성되는 영역을 제외하고 절연막(320)을 형성하는 등의 여러 가지 방법이 있다. 그리고 상기 절연막(320)은 폴리이미드(polyimide), 에폭시(epoxy), SiN 및 SiO2 중 어느 하나를 사용한다. As described above, in the process of forming the insulating film 320 in the plurality of microcells 310, after forming the insulating film 320 in the entirety of the plurality of microcells 310, a partial region of the sapphire substrate 300, namely, Etching the insulating film 320 formed in the region where the metal via is formed, or forming the insulating film 320 except for the region where the metal via is formed in the sapphire substrate 300 when the insulating film 320 is formed. There is a way. In addition, the insulating layer 320 may use any one of polyimide, epoxy, SiN, and SiO 2.

상기 N형 메탈전극(330)은 상기 복수의 마이크로셀(310)에서 절연막(320)이 형성되지 않은 영역 중에서 하나의 영역에 형성된다. 즉, 상기 N형 메탈전극(330)은 상기 사파이어 기판(300)의 상면에서 일측면에 형성된다. 그리고, 상기 N형 메탈전극(330)은 상기 마이크로셀(310)의 한쪽 단부인 제 1 영역에 형성된 메탈비아(350)와 전기적으로 연결된다. The N-type metal electrode 330 is formed in one of the regions in which the insulating layer 320 is not formed in the plurality of microcells 310. That is, the N-type metal electrode 330 is formed on one side of the top surface of the sapphire substrate 300. In addition, the N-type metal electrode 330 is electrically connected to the metal via 350 formed in the first region, which is one end of the microcell 310.

상기 P형 메탈전극(340)은 상기 복수의 마이크로셀(310)에서 절연막(320)이 형성되지 않은 영역 중에서 다른 하나의 영역에 형성된다. 즉, 상기 P형 메탈전극(330)은 상기 사파이어 기판(300)의 상면에서 다른 일측면에 형성된다. 그리고, 상기 P형 메탈전극(340)은 상기 마이크로셀(310)의 다른 한쪽 단부인 제 2 영역에 형성된 메탈비아(350)와 전기적으로 연결된다. The P-type metal electrode 340 is formed in one of the regions in which the insulating layer 320 is not formed in the plurality of microcells 310. That is, the P-type metal electrode 330 is formed on the other side of the upper surface of the sapphire substrate 300. The P-type metal electrode 340 is electrically connected to the metal via 350 formed in the second region, which is the other end of the microcell 310.

본 발명의 칩 스케일 패키지는 상기 칩레벨 패키지를 이용하여 형성된다. 도 4는 칩 스케일 패키지의 구성을 보인 도면이다. 도시된 바와 같이 칩 스케일 패키지는 발광층(400), 솔더패드부(430)를 포함한다. The chip scale package of the present invention is formed using the chip level package. 4 is a diagram illustrating a configuration of a chip scale package. As illustrated, the chip scale package includes a light emitting layer 400 and a solder pad part 430.

상기 발광층(400)은 칩레벨 패키지에 형성되어 있는 사파이어 기판이 제거된 복수의 마이크로셀이 직렬로 연결되어 있는 구성이다. The light emitting layer 400 has a configuration in which a plurality of microcells from which a sapphire substrate formed in a chip level package is removed is connected in series.

상기 솔더패드부(430)는 세라믹 기판(410)과 솔더패드(420)를 포함한다. 상기 칩 스케일 패키지는 칩레벨 패키지를 이용하여 형성되는데, 도 5에 도시된 바와 같이 칩레벨 패키지(500)에 솔더패드부(510)를 형성하고 사파이어 기판(520)을 제거시켜서 칩 스케일 패키지를 형성한다. The solder pad part 430 includes a ceramic substrate 410 and a solder pad 420. The chip scale package is formed using a chip level package. As shown in FIG. 5, the solder pad part 510 is formed on the chip level package 500 and the sapphire substrate 520 is removed to form the chip scale package. do.

상기 솔더패드부(510)는 세라믹 기판(550)의 상면에서 양 측면 부분에 P형 솔더패드(solder pad)(530)와 N형 솔더패드(540)가 형성된다. 그리고 각 솔더패드 에(530, 540)는 메탈비아(Metal via)(560)를 통해 상기 칩레벨 패키지에 형성된 N형 메탈전극과 P형 메탈전극과 연결된다. 솔더패드(530, 540)가 메탈비아(560)를 통해 메탈전극과 연결되는 데 있어서, P형 솔더패드(530)는 P형 메탈전극과 연결되고, N형 솔더패드(540)는 N형 메탈전극과 연결된다. The solder pad part 510 is formed with P-type solder pads 530 and N-type solder pads 540 on both side portions of the upper surface of the ceramic substrate 550. Each solder pad 530 and 540 is connected to an N-type metal electrode and a P-type metal electrode formed in the chip level package through metal vias 560. In the case where the solder pads 530 and 540 are connected to the metal electrode through the metal via 560, the P-type solder pad 530 is connected to the P-type metal electrode and the N-type solder pad 540 is the N-type metal. Connected with the electrode.

상기 솔더패드부(510)와 칩레벨 패키지를 겹침으로 인하여 Thin GaN 구조를 형성한다. A thin GaN structure is formed by overlapping the solder pad part 510 and the chip level package.

상기와 같이 열특성이 나쁜 사파이어 기판(520)을 제거하고 세라믹 기판(550)으로 대신하게 되어 보다 향상된 열특성을 얻을 수 있다. As described above, the sapphire substrate 520 having poor thermal characteristics may be removed and replaced with the ceramic substrate 550, thereby obtaining more improved thermal characteristics.

도 6은 칩스케일 패키지로 AC 다이렉트 연결을 나타낸 도면이다. 도시된 바와 같이, P형 외부전극(600)과 N형 외부전극(610)을 교차 연결시켜 직접 AC 입력 전원을 연결하여 동작할 수 있도록 한다. 6 is a diagram illustrating AC direct connection in a chip-scale package. As shown, the P-type external electrode 600 and the N-type external electrode 610 are cross-connected to operate by directly connecting the AC input power.

여기서, 상기 사파이어 기판(300)은 가로와 세로의 길이의 비가 대략 2:1 정도로 할 수 있다. 이 경우 도 6에 도시된 바와 같이 두 개의 칩스케일 패키지를 AC 다이렉트 연결로 하였을 경우 이른바 파워 LED를 구현할 수 있는 이점이 있다.Here, the sapphire substrate 300 may have a ratio of horizontal to vertical lengths of about 2: 1. In this case, as shown in FIG. 6, when two chip scale packages are connected to the AC direct connection, so-called power LEDs may be implemented.

한편, 상기에서는 본 발명의 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있음을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다. On the other hand, while shown and described in connection with a specific preferred embodiment of the present invention, various modifications and changes of the present invention without departing from the spirit or field of the invention provided by the claims below It will be readily apparent to those of ordinary skill in the art.

도 1은 종래의 마이크로셀을 갖춘 발광 다이오드칩의 구조를 나타낸 도면.1 is a view showing the structure of a light emitting diode chip equipped with a conventional microcell.

도 2는 도 1의 마이크로셀을 상세하게 나타낸 도면.FIG. 2 is a detailed view of the microcell of FIG. 1. FIG.

도 3은 칩레벨 패키지의 구성을 보인 도면.3 is a diagram illustrating a configuration of a chip level package.

도 4는 칩스케일 패키지의 구성을 보인 도면.4 is a diagram illustrating a configuration of a chip scale package.

도 5는 칩레벨 패키지와 솔더패드부를 이용하여 칩스케일 패키지를 제조하는 것을 나타낸 도면.5 is a view illustrating manufacturing a chip scale package using a chip level package and a solder pad unit.

도 6은 칩스케일 패키지로 AC 다이렉트 연결을 나타낸 도면.Figure 6 shows an AC direct connection in a chipscale package.

Claims (9)

사파이어 기판을 포함하며, 직렬로 연결된 복수의 마이크로셀;A plurality of microcells comprising a sapphire substrate and connected in series; 상기 마이크로셀의 양 단부의 상면에 형성된 메탈비아;Metal vias formed on upper surfaces of both ends of the microcell; 상기 메탈비아가 형성된 영역을 제외한 상기 마이크로셀의 상면에 형성된 절연막;An insulating film formed on the upper surface of the microcell except for the region where the metal via is formed; 상기 사파이어 기판의 상면의 일부분에 위치하며, 상기 절연막이 제거된 영역에서 제 1 영역의 상면에 형성되는 N형 메탈전극; 및 An N-type metal electrode positioned on a portion of an upper surface of the sapphire substrate and formed on an upper surface of the first region in the region where the insulating layer is removed; And 상기 사파이어 기판의 다른 일부분에 위치하며, 상기 절연막이 제거된 영역에서 제 2 영역의 상면에 형성되는 P형 메탈전극을 포함하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.The GaN light emitting diode chip scale package of claim 1, further comprising a P-type metal electrode disposed on another portion of the sapphire substrate and formed on an upper surface of the second region in the region where the insulating layer is removed. 사파이어 기판을 포함하며 직렬로 연결된 복수의 마이크로셀의 상면에 절연막, N형 메탈전극 및 P형 메탈전극이 형성된 칩레벨 패키지; 및A chip level package including an sapphire substrate and an insulating film, an N-type metal electrode, and a P-type metal electrode formed on an upper surface of the plurality of microcells connected in series; And 상기 칩레벨 패키지에 접합되며, 세라믹 기판과 솔더패드를 포함한 솔더패드부를 포함하며, Bonded to the chip level package, and includes a solder pad portion including a ceramic substrate and a solder pad, 상기 사파이어 기판이 제거되는 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.And the sapphire substrate is removed. 제1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 마이크로셀은 상기 사파이어 기판의 상면에 복수의 리플렉터, P형 전극 및 N형 전극을 포함하는 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.The microcell includes a plurality of reflectors, a P-type electrode, and an N-type electrode on an upper surface of the sapphire substrate. 제 1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 절연막은 폴리이미드, 에폭시, SiN 및 SiO2 중에 어느 하나로 된 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.The insulating film is a polyimide, epoxy, SiN and SiO2 GaN light emitting diode chip scale package of the series micro-cell structure, characterized in that any one. 제 1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 사파이어 기판은 가로와 세로의 길이 비율이 2:1인 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.The sapphire substrate has a length-to-length ratio of 2: 1 in a series micro cell structure GaN light emitting diode chip scale package. 제 2항에 있어서, The method of claim 2, 상기 N형 메탈전극 및 P형 메탈전극은 상기 마이크로셀에서 절연막이 형성되지 않은 부분에 각각 형성되는 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.The N-type metal electrode and the P-type metal electrode is a GaN light emitting diode chip scale package of the series micro-cell structure, characterized in that formed in the portion where the insulating film is not formed in the microcell. 제 2항에 있어서, The method of claim 2, 상기 N형 메탈전극 및 상기 P형 메탈전극은 메탈비아를 포함하는 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.And the N-type metal electrode and the P-type metal electrode comprise metal vias. 제 7항에 있어서, The method of claim 7, wherein 상기 솔더패드는 세라믹 기판의 상면에서 양 측면 부분에 형성되어, N형 솔더패드와 P형 솔더패드를 포함하며,The solder pads are formed on both side portions of the upper surface of the ceramic substrate, and include N-type solder pads and P-type solder pads, 상기 N형 메탈전극과 N형 솔더패드를 연결시키며, 상기 P형 메탈전극과 P형 솔더패드를 연결시키는 메탈비아를 포함하는 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스케일 패키지.And a metal via connecting the N-type metal electrode to the N-type solder pad and connecting the P-type metal electrode to the P-type solder pad. 제 8항에 있어서, The method of claim 8, 상기 칩레벨 패키지에 접합되는 솔더패드부의 N형 솔더패드는 이웃하는 칩레벨 패키지에 접합되는 솔더패드부의 P형 솔더패드와 전기적으로 연결되어, AC 전원이 입력되는 것을 특징으로 하는 직렬 마이크로 셀 구조의 GaN 발광 다이오드 칩스 케일 패키지.The N-type solder pad of the solder pad portion bonded to the chip level package is electrically connected to the P-type solder pad of the solder pad portion bonded to the neighboring chip level package, and AC power is input. GaN light emitting diode chip scale package.
KR1020080005013A 2008-01-16 2008-01-16 GaN light emitting diode chip scale package with micro cells in tandem KR100972648B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080005013A KR100972648B1 (en) 2008-01-16 2008-01-16 GaN light emitting diode chip scale package with micro cells in tandem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005013A KR100972648B1 (en) 2008-01-16 2008-01-16 GaN light emitting diode chip scale package with micro cells in tandem

Publications (2)

Publication Number Publication Date
KR20090079066A true KR20090079066A (en) 2009-07-21
KR100972648B1 KR100972648B1 (en) 2010-08-03

Family

ID=41336988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005013A KR100972648B1 (en) 2008-01-16 2008-01-16 GaN light emitting diode chip scale package with micro cells in tandem

Country Status (1)

Country Link
KR (1) KR100972648B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705041B2 (en) 2013-03-04 2017-07-11 Samsung Electronics Co., Ltd Light emitting device packages and methods of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160881B2 (en) * 2003-08-28 2008-10-08 松下電器産業株式会社 Semiconductor light emitting device, light emitting module, lighting device, and method for manufacturing semiconductor light emitting device
US7378288B2 (en) 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705041B2 (en) 2013-03-04 2017-07-11 Samsung Electronics Co., Ltd Light emitting device packages and methods of forming the same

Also Published As

Publication number Publication date
KR100972648B1 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
US8492777B2 (en) Light emitting diode package, lighting device and light emitting diode package substrate
KR100634307B1 (en) Light-emitting device and method of manufacturing the same
US9882104B2 (en) Light emitting device package having LED disposed in lead frame cavities
AU2006254610B2 (en) Package structure of semiconductor light-emitting device
KR20140132068A (en) Light emitting device package
JP2005209763A (en) Light-emitting device and manufacturing method therefor
WO2008082098A1 (en) Light emitting diode package
US7459783B2 (en) Light emitting chip package and light source module
KR20200042215A (en) Light emitting diode, manufacturing method of light emitting diode
KR101179579B1 (en) LED light module and manufacturing methode of thesame
KR100849828B1 (en) Light emitting diode package
TWI517442B (en) Light emitting diode (led) device and manufacturing method thereof
KR101192816B1 (en) Led package and its manufacturing method
KR100634301B1 (en) Light Emission Diode
JP2013219263A (en) Led module
JP6210720B2 (en) LED package
KR100972648B1 (en) GaN light emitting diode chip scale package with micro cells in tandem
US8076675B2 (en) Light-emitting diode chip and method of manufacturing the same
KR20120069290A (en) Led package
KR20110080548A (en) Light emitting device
KR20050101737A (en) Light emitting diode package
CN220796789U (en) Laminated packaging structure for realizing integration of control chip and LED light-emitting chip
KR101146659B1 (en) Optical package and manufacturing method of the same
KR20080044439A (en) Light emitting element having arrayed cells and method of fabricating the same
KR101080853B1 (en) Light Emitting Diode and its manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 10