JP6210720B2 - LED package - Google Patents
LED package Download PDFInfo
- Publication number
- JP6210720B2 JP6210720B2 JP2013096990A JP2013096990A JP6210720B2 JP 6210720 B2 JP6210720 B2 JP 6210720B2 JP 2013096990 A JP2013096990 A JP 2013096990A JP 2013096990 A JP2013096990 A JP 2013096990A JP 6210720 B2 JP6210720 B2 JP 6210720B2
- Authority
- JP
- Japan
- Prior art keywords
- type electrode
- led chip
- type
- led
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 50
- 230000008707 rearrangement Effects 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical class [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Chemical group 0.000 description 1
- 239000002184 metal Chemical group 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
本発明は、放熱構造を備えたLEDパッケージに関するものである。 The present invention relates to an LED package having a heat dissipation structure.
発光ダイオード(LED)は、小型であると共に長寿命性といった特徴を生かして携帯電話機等の液晶パネルのバックライト光源に採用されている。また、近年においては照明用として使用可能な高輝度且つ高出力型のものも数多く製品化されている。このような高出力タイプのLEDにあっては、消費電力が多くなることから、放熱対策が重要な課題となっている。 Light emitting diodes (LEDs) have been adopted as backlight light sources for liquid crystal panels such as mobile phones, taking advantage of their small size and long life. In recent years, many high brightness and high output types that can be used for illumination have been commercialized. In such a high-output type LED, power consumption increases, and thus heat radiation countermeasures are an important issue.
主に照明用として構成されるLEDチップは、高輝度の発光素子によって構成されており、この発光素子から発せられる熱は、従来、封止樹脂を介して外気中に放熱させる他、素子電極を介することでマザーボード等の回路基板に放熱させるようになっている。そのため、LEDチップの下面には、複数のバンプが設けられ、これらの複数のバンプを接続するための電極パターンが形成されたサブマウント基板を介して、アノード及びカソードからなる一対の電極端子が形成されている回路基板に実装される場合が多い。 An LED chip mainly used for illumination is composed of a high-luminance light-emitting element, and conventionally, heat generated from the light-emitting element is radiated to the outside air through a sealing resin, and element electrodes are The heat is radiated to a circuit board such as a mother board. Therefore, a plurality of bumps are provided on the lower surface of the LED chip, and a pair of electrode terminals composed of an anode and a cathode are formed through a submount substrate on which an electrode pattern for connecting the plurality of bumps is formed. Often mounted on a circuit board.
前記構成によるLEDチップにおける放熱対策としては、従来、素子電極の配置構成を変更(再配置)したり、それぞれの素子電極間を接続する配線パターンを変更(再配線)したりすることによって行われている。 Conventionally, countermeasures for heat dissipation in LED chips having the above-described configuration have been performed by changing (rearranging) the arrangement configuration of element electrodes or changing (rewiring) the wiring pattern connecting the element electrodes. ing.
前記素子電極の再配置配線は、主にサブマウント基板に形成される配線パターンによって行われている。また、前記再配置配線と共に、サブマウント基板のLEDチップを載置している面から回路基板上に実装される裏面側に通じる導電性のビアホールを形成することによって、放熱効果の改善を図っている例もある。 The device electrode rearrangement wiring is performed mainly by a wiring pattern formed on the submount substrate. Further, together with the rearrangement wiring, by forming a conductive via hole that leads from the surface of the submount substrate on which the LED chip is mounted to the back side mounted on the circuit board, the heat dissipation effect is improved. There are also examples.
特許文献1には、複数のバンプが形成された電子素子をシリコン又はメタルコアからなるサブマウント基板に実装してなる半導体装置が開示されている。この半導体装置は、前記複数のバンプに対応するように配線パターンをサブマウント基板上に沿って形成されている。このように、熱伝導率が高いシリコンで形成されたサブマウント基板上に多数のバンプを介して半導体チップが実装されている。 Patent Document 1 discloses a semiconductor device in which an electronic element on which a plurality of bumps are formed is mounted on a submount substrate made of silicon or a metal core. In this semiconductor device, a wiring pattern is formed on the submount substrate so as to correspond to the plurality of bumps. As described above, the semiconductor chip is mounted on the submount substrate made of silicon having high thermal conductivity via a large number of bumps.
また、特許文献2には、フリップチップ接合では困難であったP型半導体層とN型半導体層との接合面の大型化を図ることによって、導電性接着剤による実装を実現した発光装置が開示されている。この発光装置は、接合面の小さいLEDチップ側の素子電極を拡大化するための第2の素子電極を設けた構造となっているため、導電性接着剤を用いて回路基板側との接合を可能としている。 Patent Document 2 discloses a light-emitting device that realizes mounting with a conductive adhesive by increasing the size of the joint surface between the P-type semiconductor layer and the N-type semiconductor layer, which has been difficult with flip-chip joining. Has been. Since this light emitting device has a structure in which a second element electrode for enlarging the element electrode on the LED chip side having a small bonding surface is provided, bonding to the circuit board side using a conductive adhesive is possible. It is possible.
前述したように、LEDチップをフリップチップ実装によってサブマウント基板や回路基板に実装する際は、バンプを介して行う必要がある。このため、LEDチップの下面に多数のバンプを形成しなければならず、配置配線が複雑となる。また、前記バンプによる接合では、広い接合面を確保できないため、放熱効果が十分得られないといった問題があった。 As described above, when the LED chip is mounted on the submount substrate or the circuit board by flip chip mounting, it is necessary to perform the bump through the bumps. For this reason, a large number of bumps must be formed on the lower surface of the LED chip, and the arrangement and wiring becomes complicated. Further, the bonding by the bump has a problem in that a wide bonding surface cannot be secured, so that a sufficient heat dissipation effect cannot be obtained.
特許文献1では、熱伝導率が高いシリコンで形成されたサブマウント基板上に半導体チップをバンプによって実装しているが、サブマウント基板と半導体チップの接触面が点在する複数のバンプ面となるので、平面状の広い接合面が形成できない。このため、放熱効果が十分得られない場合がある。 In Patent Document 1, a semiconductor chip is mounted by bumps on a submount substrate made of silicon having high thermal conductivity. However, a plurality of bump surfaces are dotted with contact surfaces between the submount substrate and the semiconductor chip. Therefore, a wide flat joint surface cannot be formed. For this reason, a sufficient heat dissipation effect may not be obtained.
特許文献2では、LEDチップ側でP型及びN型の電極を平面的に拡大化しているが、この拡大化した電極はLEDチップのサイズによって限定される。このため、より広い電極面を形成するには、LEDチップのサイズを大型化しなければならず実用的でない。 In Patent Document 2, the P-type and N-type electrodes are enlarged in a plane on the LED chip side, but the enlarged electrodes are limited by the size of the LED chip. For this reason, in order to form a wider electrode surface, the size of the LED chip must be increased, which is not practical.
そこで、本発明の目的は、LEDチップに一対のP型電極部及びN型電極部を再配置配線層の下面の略全面に設けると共に、前記一対のP型電極部及びN型電極部に対応する一対のブロック状の導電放熱部をサブマウント基板に形成することによって、高い放熱効果を得ることのできるLEDパッケージを提供することである。 Therefore, an object of the present invention is to provide a pair of P-type electrode portions and N-type electrode portions on the LED chip substantially on the entire lower surface of the rearrangement wiring layer, and to deal with the pair of P-type electrode portions and N-type electrode portions. It is to provide an LED package capable of obtaining a high heat dissipation effect by forming a pair of block-shaped conductive heat dissipation portions on a submount substrate.
上記課題を解決するために、本発明のLED装置は、複数の素子電極を有するLEDチップと、該LEDチップが載置されるサブマウント基板とを備えたLEDパッケージにおいて、前記LEDチップは、発光素子本体と、この発光素子本体の下面に形成され、前記複数の素子電極が再配置配線された再配置配線層と、前記発光素子本体を構成するP型層及びN型層に対応した面積比を有して前記再配置配線層の下面の略全面に露出するP型電極部及びN型電極部とを備え、前記サブマウント基板は、前記P型電極部及びN型電極部に対応し、P型電極部及びN型電極部より広く、且つ、P型電極部及びN型電極部と同じ面積比からなるブロック状の一対の導電放熱部が樹脂基板の上面及び下面の略全面に露出するように貫通して組み込まれ、前記各導電放熱部の上面に、それぞれ対応する前記P型電極部及びN型電極部が電気的に接続されていることを特徴とする。 In order to solve the above problems, LED device of the present invention includes a LED chip having a plurality of element electrodes, in the LED package with a sub-mount substrate in which the LED chip is mounted, the LED chips, light emitting Area ratio corresponding to an element body, a rearrangement wiring layer formed on the lower surface of the light-emitting element body, in which the plurality of element electrodes are rearranged, and a P-type layer and an N-type layer constituting the light-emitting element body and a P-type electrode portion and the N-type electrode portion is exposed to substantially the entire lower surface of the rearrangement wiring layer have, the submount substrate corresponds to the P-type electrode portion and the N-type electrode portion, A pair of block-shaped conductive heat dissipation portions that are wider than the P-type electrode portion and the N-type electrode portion and have the same area ratio as the P-type electrode portion and the N-type electrode portion are exposed on substantially the entire upper and lower surfaces of the resin substrate. So as to incorporate through Wherein the upper surface of each of the conductive heat dissipating unit, the P-type electrode portion and the N-type electrode unit corresponding to characterized in that it is electrically connected.
本発明に係るLEDパッケージによれば、LEDチップの下面の略全面にP型電極部とN型電極部が露出形成されているため、LEDチップで発生した熱を効率よく集約させることができる。また、前記LEDチップを載置するサブマウント基板に前記P型電極部及びN型電極部と接するブロック状の一対の導電放熱部が上面及び下面の略全面に形成されているので、P型電極部及びN型電極部に集まる熱を効率よく外部に放熱させることができる。 According to the LED package of the present invention, since the P-type electrode portion and the N-type electrode portion are exposed and formed on substantially the entire lower surface of the LED chip, heat generated in the LED chip can be efficiently collected. In addition, since a pair of block-shaped conductive heat dissipating portions in contact with the P-type electrode portion and the N-type electrode portion are formed on substantially the entire upper and lower surfaces of the submount substrate on which the LED chip is placed, the P-type electrode The heat collected in the part and the N-type electrode part can be efficiently radiated to the outside.
また、一対の導電放熱部は、それぞれ対応するP型電極部及びN型電極部の面積に比例する表面積を有して形成されるため、LEDチップ側の発熱量に応じてバランスよく放熱させることができる。 In addition, since the pair of conductive heat radiating portions are formed to have a surface area proportional to the areas of the corresponding P-type electrode portion and N-type electrode portion, respectively, heat is radiated in a balanced manner according to the amount of heat generated on the LED chip side. Can do.
以下、添付図面に基づいて本発明に係るLEDパッケージの実施形態を詳細に説明する。図1は本発明の一実施形態に係るLEDパッケージの斜視図、図2は前記LEDパッケージの断面図、図3は前記LEDパッケージの組立断面図である。 Hereinafter, embodiments of an LED package according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view of an LED package according to an embodiment of the present invention, FIG. 2 is a sectional view of the LED package, and FIG. 3 is an assembled sectional view of the LED package.
本発明のLEDパッケージ11は、図1に示すように、下面に再配置配線層17を有するLEDチップ12と、一対の導電放熱部22を有し、前記LEDチップ12が組み付けられるサブマウント基板13とを備える。図2及び図3に示すように、前記LEDチップ12は、再配置配線層17を介して一対のP型電極部18及びN型電極部19が下面に形成された再配置配線構造となっている。また、前記サブマウント基板13は、ビルドアップ構造によるものであり、絶縁性を有する樹脂基板21に前記P型電極部18,N型電極部19と対応する一対の放熱ブロック23からなる一対の導電放熱部22が形成されている。なお、前記サブマウント基板13上には、LEDチップ12を覆うように透明な封止樹脂が形成されるが、この封止樹脂については図示を省略する。
As shown in FIG. 1, the
前記LEDチップ12は、図4(a),(b),(c)に示すように、発光素子本体14と、この発光素子本体14の下面に形成される再配置配線層17と、この再配置配線層17の下面に露出形成される平面状のP型電極部18及びN型電極部19とからなっている。
As shown in FIGS. 4A, 4B, and 4C, the
前記再配置配線層17は、絶縁膜を介して発光素子本体14の一対の素子電極(P型電極,N型電極)15,16を電気的に分離させて延長又は拡長させるための一対の電極パターンが形成されている。この一対の電極パターンの一方がP型電極部18、他方がN型電極部19となっている。
The
前記P型電極部18及びN型電極部19は、図4(c)に示したように、それぞれの周囲に一定の絶縁領域が設けられるが、再配置配線層17の下面の略全面に露出するように形成することが好ましい。このように、P型電極部18及びN型電極部19の露出面を広くするのに比例して導電率及び放熱率を向上させることができる。なお、P型電極部18とN型電極部19との面積比は、発光素子本体14を構成するP型層及びN型層の面積に対応するが、発熱量の大きい方を広くするのが好ましい。本実施形態では、P型層の発熱量がN型層に比べて多いことを想定した面積比となっている。
As shown in FIG. 4C, the P-
前記発光素子本体14は、白色発光の一般照明用であれば、窒化ガリウム系化合物半導体からなる青色発光素子(青色LED)が用いられる。この青色LEDは、サファイアガラスからなるサブストレートと、このサブストレートの下にN型半導体、P型半導体を拡散成長させた拡散層とからなっている。前記N型半導体及びP型半導体は、図4(a)に示したように、N型電極及びP型電極からなる一対の素子電極15,16を備え、一方がアノードで、他方がカソードとなる。また、発光素子本体14は、透光性を有するエポキシまたはシリコン系の樹脂材によって封止されており、この樹脂体に適宜イットリウム・アルミニウム・ガーネット(YAG)蛍光体を含有させることによって、白色発光も可能となる。
If the said light emitting element
前記サブマウント基板13は、図5(a),(b),(c)に示すように、BTレジンやガラスエポキシ樹脂等で形成された樹脂基板21と、この樹脂基板21に形成され、前記LEDチップ12のP型電極部18及びN型電極部19に対応する一対の導電放熱部22とを備えている。
As shown in FIGS. 5A, 5B, and 5C, the
前記一対の導電放熱部22は、樹脂基板21の上面から下面にかけて貫通する放熱ブロック23と、この放熱ブロック23の上面及び下面を覆う電極膜24,25とによって形成されている。前記放熱ブロック23は、LEDチップ12のP型電極部18及びN型電極部19と回路基板側との電気的接続を図るため、導電率及び熱伝導率の高い銅、銅合金、アルミニウム、アルミニウム合金といった金属材料によって形成される。前記電極膜24はLEDチップ12のP型電極部18及びN型電極部19に対応して設けられ、電極膜25は回路基板側の形成されている電極パターンに対応して設けられ、それぞれ導電性接着材等を介して接合される。
The pair of conductive
図5に示したサブマウント基板13は、図4に示したLEDチップ12で発生した熱をバランスよく、且つ、効率的に放熱させることを目的としている。このため、前記一対の導電放熱部22の面積比をP型電極部18及びN型電極部19に対応させることによって、P型電極部18及びN型電極部19から回路基板26側への放熱量を均一化することができる。また、放熱量は、導電放熱部22の表面積と共に厚みにも比例することから、可能な限り、前記放熱ブロック23の表面積を広く、且つ、厚みを持たせて形成するのが好ましい。なお、前記放熱ブロック23の形状については、LEDチップ12側のP型電極部18及びN型電極部19の形状に対応していればよく、直方体形状には限定されない。
The purpose of the
本発明のLEDパッケージ11は、図2に示したように、電極再配置配線構造を備えたLEDチップ12と、ビルドアップ構造であるサブマウント基板13とを組み合わせたことによって、バランスよく配置されたP型電極部18及びN型電極部19からそれぞれの放熱ブロック23介して放熱させることができる。これによって、LEDチップ12の発光時における温度上昇を大幅に低下させ、安定した光学特性を得ることができると共に、消費電力の低減効果も得られる。
As shown in FIG. 2, the
上記構成によるLEDパッケージ11の発光及び放熱作用を図2に基づいて説明する。LEDチップ12が搭載されたサブマウント基板13をマザーボード等の回路基板26の電極パターン上に導電性接着剤又はハンダバンプを介して実装し、回路基板26から所定の駆動電圧を印加すると、LEDチップ12は印加した駆動電圧と駆動電流との積に等しい電力を消費し、そのエネルギーの一部は光となって発光素子本体12から外部に放射される。一方、光に変換されなかったエネルギーは熱となってLEDチップ12全体から放出される。ここで、前記LEDチップ12はその下面に形成されているP型電極部18及びN型電極部19がサブマウント基板13の一対の導電放熱部22に接した状態となっているので、発生した熱はそれぞれの放熱ブロック23を介して回路基板26側に効率よく逃がすことができる。
The light emission and heat dissipation action of the
次に、本発明のLEDパッケージ11と、図6乃至図8に示す従来の3タイプのLEDパッケージA,B,Cとにおける放熱構造及び作用効果を比較する。ここで、図6乃至図8における図(a)はLEDパッケージを構成するLEDチップ及びサブマウント基板の断面図、図(b)はLEDチップの底面図、図(c)はサブマウント基板の上面図である。
Next, the heat dissipation structure and operational effects of the
図6に示したLEDパッケージAは、P型電極及びN型電極からなる素子電極15,16に対応した複数のバンプ33が下面に形成されたLEDチップ31と、ビアホール34が形成されたサブマウント基板32との組み合わせによるものである。前記サブマウント基板32は、上面に前記LEDチップ31の複数のバンプ33をP型電極及びN型電極に分けて接続するための一対の電極パターン35,36が形成されており、この一対の電極パターン35,36と導通するビアホール34が上面から下面にかけて形成されている。なお、前記ビアホール34の径φは0.20とし、四隅に設定した。図7に示したLEDパッケージBは、本発明の電極再配置配線構造を備えたLEDチップ12と、図6に示した従来のサブマウント基板32との組み合わせによるものである。ここで、前記サブマウント基板32に形成される電極パターン35,36は、LEDチップ12に形成されているP型電極部18及びN型電極部19に対応したものとなっている。図8に示したLEDパッケージCは、図6に示した前記従来のLEDチップ31と、本発明の導電放熱部22を組み込んだサブマウント基板37との組み合わせによるものである。ここで、前記サブマウント基板37には、LEDチップ31の複数のバンプ33をP型電極及びN型電極に分けて接続するための電極パターン35,36が形成されており、それぞれの電極パターン35,36に対応して導電放熱部22が設けられている。
The LED package A shown in FIG. 6 includes an
上記従来の3タイプのLEDパッケージA,B,Cと本発明のLEDパッケージ11における放熱効果を比較した結果を以下に示す。ここで、Tjはジャンクション温度、Tcはパッケージの表面温度である。本実験に当たっては、各LEDチップの発光素子構成及び光学特性を共通とし、LEDチップ及びサブマウント基板も同一サイズとした。また、測定環境は、室温25℃で各LEDチップから発せられる発熱量は0.3〔W〕となるように設定した。
The results of comparing the heat dissipation effects of the above-described conventional three types of LED packages A, B, and C and the
上記表1に示したように、本発明のLEDパッケージ11によれば、熱抵抗が19.067〔K/W〕であるのに対し、従来のLEDパッケージAでは61.653〔K/W〕、LEDパッケージBでは35.330〔K/W〕、LEDパッケージCでは52.867〔K/W〕となった。このように、電極再配置配線構造を備えたLEDチップ12又はビルドアップ構造を備えたサブマウント基板13のいずれか一方からなるLEDパッケージB,Cは、放熱構造を備えていないLEDパッケージAに比べて熱抵抗が低くなるが、本発明のような電極再配置配線構造を備えたLEDチップ12とビルドアップ構造を備えたサブマウント基板13との両方の組み合わせにおけるLEDパッケージ11には及ばないことが確認されている。
As shown in Table 1, according to the
以上説明したように、本発明のLEDパッケージ11にあっては、LEDチップ12が2つの大きなP型電極部18とN型電極部19とを有して形成されているので、サブマウント基板13に設けた一対の導電放熱部22にそのまま実装することができる。これによって、LEDチップ12の発光素子本体14から発せられる熱をP型電極側とN型電極側に分離して放熱させることができる。また、サブマウント基板13にあっては、導電性を有する放熱ブロック23からなる一対の導電放熱部22が樹脂基板21の略全面に形成されているので、前記LEDチップ12のP型電極部18及びN型電極部19に発生した熱をストレートに回路基板26側へ放熱させることができ、これによって、より大きな放熱効果を得ることが可能となった。
As described above, in the
11 LEDパッケージ
12 LEDチップ
13 サブマウント基板
14 発光素子本体
15 素子電極(P型電極)
16 素子電極(N型電極)
17 再配置配線層
18 P型電極部
19 N型電極部
21 樹脂基板
22 導電放熱部
23 放熱ブロック
24 電極膜
25 電極膜
26 回路基板
31 LEDチップ
32 サブマウント基板
33 バンプ
34 ビアホール
35 電極パターン
36 電極パターン
37 サブマウント基板
11
16 Element electrode (N-type electrode)
17 Relocation wiring layer 18 P-type electrode part 19 N-
Claims (2)
前記LEDチップは、発光素子本体と、この発光素子本体の下面に形成され、前記複数の素子電極が再配置配線された再配置配線層と、前記発光素子本体を構成するP型層及びN型層に対応した面積比を有して前記再配置配線層の下面の略全面に露出するP型電極部及びN型電極部とを備え、
前記サブマウント基板は、前記P型電極部及びN型電極部に対応し、P型電極部及びN型電極部より広く、且つ、P型電極部及びN型電極部と同じ面積比からなるブロック状の一対の導電放熱部が樹脂基板の上面及び下面の略全面に露出するように貫通して組み込まれ、
前記各導電放熱部の上面に、それぞれ対応する前記P型電極部及びN型電極部が電気的に接続されていることを特徴とするLEDパッケージ。 In an LED package comprising an LED chip having a plurality of element electrodes and a submount substrate on which the LED chip is placed,
The LED chip includes a light emitting element main body, a rearrangement wiring layer formed on a lower surface of the light emitting element main body, the plurality of element electrodes being rearranged and wired, a P-type layer and an N type constituting the light emitting element main body. A P-type electrode portion and an N-type electrode portion that have an area ratio corresponding to the layer and are exposed on substantially the entire bottom surface of the rearrangement wiring layer;
The submount substrate is a block corresponding to the P-type electrode part and the N-type electrode part, wider than the P-type electrode part and the N-type electrode part, and having the same area ratio as the P-type electrode part and the N-type electrode part A pair of conductive heat-radiating portions are incorporated so as to be exposed on substantially the entire upper and lower surfaces of the resin substrate ,
The LED package, wherein the corresponding P-type electrode part and N-type electrode part are electrically connected to the upper surface of each conductive heat radiation part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013096990A JP6210720B2 (en) | 2013-05-02 | 2013-05-02 | LED package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013096990A JP6210720B2 (en) | 2013-05-02 | 2013-05-02 | LED package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014220294A JP2014220294A (en) | 2014-11-20 |
JP6210720B2 true JP6210720B2 (en) | 2017-10-11 |
Family
ID=51938509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013096990A Active JP6210720B2 (en) | 2013-05-02 | 2013-05-02 | LED package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6210720B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016171199A (en) * | 2015-03-12 | 2016-09-23 | イビデン株式会社 | Light emission element mount board |
JP6327232B2 (en) * | 2015-10-30 | 2018-05-23 | 日亜化学工業株式会社 | LIGHT EMITTING DEVICE AND LIGHT EMITTING MODULE MANUFACTURING METHOD |
WO2019060402A1 (en) * | 2017-09-21 | 2019-03-28 | Avx Corporation | Electrically insulating thermal connector having a low thermal resistivity |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4121536B2 (en) * | 2004-09-27 | 2008-07-23 | 松下電器産業株式会社 | Semiconductor light emitting element, method for manufacturing the same, method for mounting the same, and light emitting device |
KR100867515B1 (en) * | 2004-12-06 | 2008-11-07 | 삼성전기주식회사 | Light emitting device package |
KR20110008550A (en) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | Light emitting element and fabricating method thereof |
JP5515685B2 (en) * | 2009-11-26 | 2014-06-11 | 日亜化学工業株式会社 | LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE USING THE SAME |
JP5346272B2 (en) * | 2009-12-01 | 2013-11-20 | 三ツ星ベルト株式会社 | Device mounting substrate and light emitting device |
US9159892B2 (en) * | 2010-07-01 | 2015-10-13 | Citizen Holdings Co., Ltd. | LED light source device and manufacturing method for the same |
JP5661552B2 (en) * | 2010-12-24 | 2015-01-28 | シチズンホールディングス株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP2012227294A (en) * | 2011-04-18 | 2012-11-15 | Ibiden Co Ltd | Led substrate, light emitting module, manufacturing method of the led substrate, and manufacturing method of the light emitting module |
-
2013
- 2013-05-02 JP JP2013096990A patent/JP6210720B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014220294A (en) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9472743B2 (en) | Light emitting diode package | |
JP5687200B2 (en) | Multi-chip light emitting diode module | |
KR101360732B1 (en) | Led package | |
US9293663B1 (en) | Light-emitting unit and semiconductor light-emitting device | |
TWI645580B (en) | Light emitting diode crystal grain and display using the same | |
JP2005158957A (en) | Light emitting device | |
JP2009177187A (en) | Light-emitting diode package | |
JP2004207367A (en) | Light emitting diode and light emitting diode arrangement plate | |
KR101055074B1 (en) | Light emitting device | |
JP2004152808A (en) | Semiconductor light emitting device | |
TWI646706B (en) | Led chip package | |
JP2012009633A (en) | Light-emitting device | |
KR102208504B1 (en) | Light-emitting device package with reflective side coating | |
JP6210720B2 (en) | LED package | |
KR20120080306A (en) | Led package and its manufacturing method | |
JP2007141961A (en) | Light-emitting device | |
JP2013145829A (en) | Light emitting device | |
JP5835799B2 (en) | Light emitting module | |
TWI411145B (en) | High heat dissipation stacking / cladding type light emitting diodes | |
TW201336114A (en) | Semiconductor package and method of forming same | |
KR101259876B1 (en) | Led package having a thermoelectric element and method for manufacturin thereof | |
JP2012238633A (en) | Led module | |
KR20120019697A (en) | Light emitting device package and multi-chip illumination module employing the same | |
KR101125456B1 (en) | Light emitting device and light unit using the same | |
US10825974B2 (en) | Light-emitting diode package and method of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6210720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |