KR20090076129A - The method for manufacturing semiconductor device - Google Patents

The method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20090076129A
KR20090076129A KR1020080001889A KR20080001889A KR20090076129A KR 20090076129 A KR20090076129 A KR 20090076129A KR 1020080001889 A KR1020080001889 A KR 1020080001889A KR 20080001889 A KR20080001889 A KR 20080001889A KR 20090076129 A KR20090076129 A KR 20090076129A
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
pattern
forming
photoresist pattern
Prior art date
Application number
KR1020080001889A
Other languages
Korean (ko)
Inventor
박사로한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080001889A priority Critical patent/KR20090076129A/en
Publication of KR20090076129A publication Critical patent/KR20090076129A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70341Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply

Abstract

A formation method of the semiconductor device is provided, which improve the treatment quantity of the scanner equipment by forming the cylinder capacitor. The insulating layer(310), the first hard mask layer(320), and the second hard mask layer(330) and the third hard mask layer are formed on the semiconductor substrate(300). The first photoresist pattern is formed on the whole surface by exposing and developing the full die of the wafer. The third hard mask layer pattern(370) is formed by etching the third hard mask layer. The first photoresist pattern is removed after the third hard mask layer pattern formation. The second photosensitive pattern exposing the second hard mask layer is formed by exposing and developing the inner die domain on the semiconductor board. The bottom electrode area is opened by etching the second hard mask layer, the first hard mask layer, and insulating layer.

Description

반도체 소자의 형성 방법{The Method for Manufacturing Semiconductor Device}The method for manufacturing a semiconductor device

도 1은 종래 기술에 따른 반도체 소자의 형성 방법의 문제점을 도시한 사진도.1 is a photograph showing a problem of a method of forming a semiconductor device according to the prior art.

도 2는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 평면도.2 is a plan view showing a method of forming a semiconductor device according to the prior art.

도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도.3A to 3E are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 4는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 평면도.4 is a plan view showing a method of forming a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

300: 반도체 기판 310: 절연막300: semiconductor substrate 310: insulating film

320: 제 1 하드마스크층 330: 제 2 하드마스크층320: first hard mask layer 330: second hard mask layer

340: 제 3 하드마스크층 350: 반사 방지막(BARC)340: third hard mask layer 350: antireflection film BARC

360: 감광막 패턴 370: 제3 하드마스크층 패턴360: photoresist pattern 370: third hard mask layer pattern

380: 감광막 패턴 390: 하부 전극 영역380: photoresist pattern 390: lower electrode region

1000a, 2000a, 3000a: 에지 다이(Edge Die) 영역1000a, 2000a, 3000a: Edge Die Area

2000b, 3000b: 이너 다이(Inner Die) 영역2000b, 3000b: Inner Die Area

1000b, 2000c, 4000c: 웨이퍼1000b, 2000c, 4000c: wafer

4000d: 전체 다이(Full Die) 영역4000d: Full Die Area

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 하부 전극 마스크 공정 시 하부 전극 마스크를 이용한 웨이퍼 전체 다이(Full Die) 영역을 노광한 후, I-라인 스캐너를 이용한 이너 다이(Inner Die) 영역을 노광하여 오픈(Open)시켜 실린더 캐패시터를 형성함으로써, 고가의 스캐너 장비를 쓰지 않고, 스캐너 장비의 처리량(Throughput)을 개선할 수 있으며, 하부 전극 마스크 공정에 이멀젼(Immersion) 스캐너 적용 시 노광 시간 증가에 따른 오버레이(Overlay) 불량 문제를 해결할 수 있는 발명에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and exposes an entire die region using a lower electrode mask during a lower electrode mask process, and then exposes an inner die region using an I-line scanner. It is possible to improve the throughput of scanner equipment without using expensive scanner equipment by forming cylinder capacitors by opening them, and to increase the exposure time when an emulsion scanner is applied to the lower electrode mask process. The present invention relates to an invention that can solve the problem of overlay failure.

기존의 실린더 캐패시터는 습식 화학물(Wet Chemical)을 이용한 딥 아웃 공정을 통해 형성한다. Conventional cylinder capacitors are formed through a dip out process using wet chemicals.

이러한 실린더 캐패시터의 딥 아웃 공정 시, 캐패시터의 쓰러짐 및 뽑힘 현상이 발행한다.In the dip-out process of such a cylinder capacitor, the capacitor falls and pulls out.

반도체 기판상에 에지 다이(Edge Die) 영역의 패턴은 습식 딥 아웃 공정 시 쓰러짐 및 뽑힘 현상이 중점적으로 발생하여 웨이퍼 장비를 오염시키는 디팩트(Defect)가 발생하는 문제가 있다.The pattern of the edge die region on the semiconductor substrate has a problem in that a collapse and pulling phenomenon occurs mainly during the wet dip out process, resulting in a defect that contaminates the wafer equipment.

특히, 이멀젼(Immersion) 스캐너의 경우 웨이퍼와 렌즈 사이에 물을 사용하기 때문에 노광 시간이 길어지면 웨이퍼에 의한 쿨링 이팩트(Cooling Effect)가 발생하여 오버레이(Overlay)가 불량하게 된다.In particular, since an emulsion scanner uses water between the wafer and the lens, when the exposure time is long, a cooling effect caused by the wafer is generated, resulting in poor overlay.

여기서, 이멀젼(Immersion) 노광 방법은 투영 렌즈 부의 최종 렌즈와 웨이퍼 스테이지 사이에 임의의 액체를 채움으로써, 그 액체의 굴절률만큼 광학계의 개구수(Numerical Aperture; NA)를 증가시켜 분해능 굴절률로 나눈 값에 해당한다. Here, the Immersion exposure method fills an arbitrary liquid between the final lens of the projection lens unit and the wafer stage, thereby increasing the numerical aperture (NA) of the optical system by the refractive index of the liquid divided by the resolution refractive index. Corresponds to

193nm의 광원(ArF 레이저빔)을 사용할 때, 물을 매질로 선택할 경우 물의 굴절률이 1.44이므로 실제 물을 거쳐간 ArF 레이저빔의 파장은 193nm에서 134nm로 감소한다.When using a 193nm light source (ArF laser beam), when the water is selected as the medium, the refractive index of the water is 1.44, so the wavelength of the ArF laser beam passing through the water decreases from 193nm to 134nm.

이는 분해능을 증가시키기 위하여 F2 레이저(157nm)와 같은 파장이 짧은 광원을 사용하는 것과 동일한 효과를 기대할 수 있다.This can be expected to have the same effect as using a short wavelength light source such as an F2 laser (157 nm) to increase the resolution.

이멀젼(Immersion) 노광 장치는 상부에서부터 빚이 조사되는 방향을 따라 다음과 같은 주요 장치들을 포함하고 있다. Immersion exposure apparatus includes the following main apparatuses along the direction in which debt is irradiated from the top.

먼저, 조명 시스템(Illumination System)에서 만들어진 노광원을 조사하는 소스부와, 마스크 패턴이 구비된 레티클(Reticle)을 고정시킬 수 있는 레티클 스테이지와, 조사된 광원을 접속하고, 배율을 조절하여 다시 웨이퍼에 조사하는 투영 렌즈부 및 웨이퍼를 고정하는 웨이퍼 스테이지가 구비되어 있다.First, the source unit for irradiating an exposure source made in an illumination system, a reticle stage for fixing a reticle provided with a mask pattern, and the irradiated light source are connected, and the wafer is adjusted again to adjust the magnification. The projection lens part irradiated to and the wafer stage which fixes a wafer are provided.

이때, 상기 투영 렌즈부 및 웨이퍼 스테이지 사이에 액체를 포함하는 이멀젼부를 포함한다. In this case, an emulsion part including a liquid is included between the projection lens part and the wafer stage.

도 1은 종래 기술에 따른 반도체 소자의 형성 방법의 문제점을 도시한 사진 도로서,1 is a photograph showing a problem of a method of forming a semiconductor device according to the prior art,

도 1을 참조하면, 웨이퍼(1000b) 상에 에지 다이(Edge Die) 영역(1000a) 중 패턴이 불명하게 형성된 'A' 영역은 캐패시터 형성을 위한 습식 딥 아웃(Wet Dip Out) 공정 시 캐패시터의 쓰러짐 및 뽑힘 현상이 발생할 수 있는 영역을 도시한 것이다. Referring to FIG. 1, the 'A' region in which an unknown pattern is formed in the edge die region 1000a on the wafer 1000b may collapse the capacitor during the wet dip out process for forming the capacitor. And an area where a pulling phenomenon may occur.

도 2는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 평면도로서,2 is a plan view illustrating a method of forming a semiconductor device according to the prior art;

웨이퍼(2000c) 상에 이너 다이(Inner Die) 영역(2000b) 마스크와 에지 다이(Edge Die) 영역(2000a) 마스크를 이용하여 2 번의 노광 공정을 실시하게 됨으로써, 스캐너 장비의 처리량(Throughput)을 저해하는 현상이 발생한다.Two exposure processes are performed on the wafer 2000c using an inner die region 2000b mask and an edge die region 2000a mask, thereby inhibiting throughput of scanner equipment. Phenomenon occurs.

상기한 바와 같이 종래 기술에 따른 반도체 소자의 형성 방법은, 이멀젼(Immersion) 스캐너를 적용한 하부 전극 마스크 공정 시 2개의 마스크를 사용하여 노광을 함으로써, 스캐너 장비의 처리량(Throughput)을 저해하는 문제가 발생하고, 노광 시간이 길어짐에 따라 웨이퍼 상에 쿨링 이팩트(Cooling Effect)에 의한 웨이퍼 오버레이(Overlay) 불량이 발생하고 있다.As described above, the method of forming a semiconductor device according to the related art has a problem of inhibiting throughput of scanner equipment by exposing using two masks during a lower electrode mask process using an emulsion scanner. As the exposure time increases, a wafer overlay failure due to a cooling effect occurs on the wafer.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 하부 전극 마스크 공정 시 하부 전극 마스크를 이용한 웨이퍼 전체 다이(Full Die) 영역을 노광을 한 후, I-라인 스캐너를 이용한 이너 다이(Inner Die) 영역을 노광하여 오픈(Open)시키켜 실린더 캐패시터를 형성함으로써, 고가의 스캐너 장비를 쓰지 않고, 스캐너 장비의 처리량(Throughput)을 개선할 수 있으며, 하부 전극 마스크 공정에 이멀 젼(Immersion) 스캐너 적용 시 노광 시간 증가에 따른 오버레이(Overlay) 불량 문제를 해결할 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device. In the lower electrode mask process, an entire die region is exposed using a lower electrode mask, and an inner die region is then formed using an I-line scanner. By exposing and opening to form a cylinder capacitor, the throughput of the scanner equipment can be improved without using expensive scanner equipment, and the exposure time when the emulsion scanner is applied to the lower electrode mask process. An object of the present invention is to provide a method of forming a semiconductor device that can solve the problem of the overlay failure due to the increase.

본 발명에 따른 반도체 소자의 형성 방법은,The method for forming a semiconductor device according to the present invention,

반도체 기판상에 절연막, 제 1 하드마스크층, 제 2 하드마스크층 및 제 3 하드마스크층을 형성하는 단계와,Forming an insulating film, a first hard mask layer, a second hard mask layer, and a third hard mask layer on the semiconductor substrate;

전체 표면상에 웨이퍼 전체 다이(Full Die) 영역을 노광 및 현상하여 하부 전극을 정의하기 위한 제 1 감광막 패턴을 형성하는 단계와,Exposing and developing the entire wafer die region on the entire surface to form a first photoresist pattern for defining a lower electrode;

상기 제 1 감광막 패턴을 마스크로 상기 제 3 하드마스크층을 식각하여 제 3 하드마스크층 패턴을 형성하는 단계와,Etching the third hard mask layer using the first photoresist pattern as a mask to form a third hard mask layer pattern;

상기 제 3 하드마스크층 패턴 형성 후, 제 1 감광막 패턴을 제거하는 단계와,Removing the first photoresist pattern after forming the third hard mask layer pattern;

상기 반도체 기판상에 이너 다이(Inner Die) 영역을 노광 및 현상하여 상기 제 2 하드마스크층을 노출시키는 제 2 감광막 패턴을 형성하는 단계 및Exposing and developing an inner die region on the semiconductor substrate to form a second photoresist pattern exposing the second hard mask layer;

상기 제 2 감광막 패턴을 마스크로 상기 제 2 하드마스크층, 상기 제 1 하드마스크층 및 상기 절연막을 식각하여 하부 전극 영역을 오픈(Open) 하는 단계를 포함하는 것을 특징으로 한다.And etching the second hard mask layer, the first hard mask layer, and the insulating layer using the second photoresist pattern as a mask to open the lower electrode region.

여기서, 상기 제 1, 제 2 및 제 3 하드마스크층은 각각 비정질 탄소층, 실리콘 질화막, 폴리실리콘 및 PE-TEOS막 및 이들의 일군으로부터 선택된 어느 세 가지의 서로 다른 물질로 형성하는 것과,The first, second and third hard mask layers may be formed of any one of three different materials selected from an amorphous carbon layer, a silicon nitride film, a polysilicon and a PE-TEOS film, and a group thereof, respectively.

상기 노광 공정은 Arf 이멀젼(Immersion) 및 Arf 공정을 이용하여 형성하는 것과,The exposure process is formed by using an Arf emulsion (Immersion) and Arf process,

상기 이너 다이(Inner Die) 영역은 I-라인 공정을 이용한 노광 공정으로 형성하는 것과,The inner die region is formed by an exposure process using an I-line process,

상기 감광막 패턴은 1000 ~ 10000Å 두께로 형성하는 것과,The photoresist pattern is formed to a thickness of 1000 ~ 10000Å,

상기 이너 다이(Inner Die) 외측의 에지 다이(Edge Die) 영역을 평탄화 식각하는 공정을 더 포함하는 것을 특징으로 한다.The method may further include planarizing etching of an edge die region outside the inner die.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and if it is mentioned that the layer is on another layer or substrate it may be formed directly on another layer or substrate, Alternatively, a third layer may be interposed therebetween.

또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.Also, the same reference numerals throughout the specification represent the same components.

도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 3a 및 도 3b를 참조하면, 에지 다이(Edge Die; 3000a) 영역과 이너 다이(Inner Die; 3000b) 영역으로 구비된 반도체 기판(300) 상에 절연막(310)을 형성 한다.Referring to FIGS. 3A and 3B, an insulating layer 310 is formed on a semiconductor substrate 300 including an edge die 3000a and an inner die 3000b.

다음으로, 절연막(310) 상에 제 1 하드마스크층(320)을 형성한다. Next, the first hard mask layer 320 is formed on the insulating film 310.

제 1 하드마스크층(320) 상에 제 2 하드마스크층(330), 제 3 하드마스크층(340) 및 반사 방지막(350)을 형성한다.A second hard mask layer 330, a third hard mask layer 340, and an anti-reflection film 350 are formed on the first hard mask layer 320.

이때, 제 1, 제 2 및 제 3 하드마스크층(320, 330, 340)은 각각 비정질 탄소층, 실리콘 질화막, 폴리실리콘 및 PE-TEOS막 및 이들의 일군으로부터 선택된 어느 세 가지의 서로 다른 물질로 형성하는 것이 바람직하다.In this case, the first, second and third hard mask layers 320, 330, and 340 are each made of any one of three different materials selected from an amorphous carbon layer, a silicon nitride film, a polysilicon and PE-TEOS film, and a group thereof. It is preferable to form.

그 다음으로, 반사 방지막(350) 상에 감광막을 형성한다.Next, a photosensitive film is formed on the antireflection film 350.

감광막을 하부 전극 마스크를 이용한 웨이퍼 전체 다이(Full Die) 영역을 노광 및 현상하여 감광막 패턴(360)을 형성한다.The photosensitive film is exposed and developed to the entire die area of the wafer using the lower electrode mask to form the photosensitive film pattern 360.

이때, 하부 전극 마스크를 이용한 노광 공정은 Arf 이멀젼(Immersion) 및 Arf 공정을 이용하여 형성하는 것이 바람직하다.In this case, the exposure process using the lower electrode mask is preferably formed using an Arf emulsion and an Arf process.

도 3c를 참조하면, 감광막 패턴(360)을 마스크로 반사 방지막(350) 및 제 3 하드마스크층(340)을 식각하여 하부 전극 영역의 형성을 위한 제 3 하드마스크층 패턴(370)을 형성한다.Referring to FIG. 3C, the anti-reflection film 350 and the third hard mask layer 340 are etched using the photoresist pattern 360 as a mask to form a third hard mask layer pattern 370 for forming the lower electrode region. .

도 3d를 참조하면, 제 3 하드마스크층 패턴(370)에 감광막을 형성한다.Referring to FIG. 3D, a photosensitive film is formed on the third hard mask layer pattern 370.

감광막을 마스크로 이용한 이너 다이 영역(3000b)을 노광 및 현상하여 제 2 하드마스크층(330)을 노출시키며, 에지 다이 영역(3000a)에 감광막 패턴(380)을 형성한다.The inner die region 3000b using the photoresist film as a mask is exposed and developed to expose the second hard mask layer 330, and the photoresist pattern 380 is formed in the edge die region 3000a.

이때, 이너 다이 영역(3000b)의 노광 시 I-라인 공정을 이용하여 감광막 패 턴(380)을 형성하는 것이 바람직하다.In this case, it is preferable to form the photoresist pattern 380 using an I-line process during exposure of the inner die region 3000b.

또한, 감광막 패턴(380)은 1000 ~ 10000Å 두께로 형성하는 것이 바람직하다.In addition, the photosensitive film pattern 380 is preferably formed to a thickness of 1000 ~ 10000Å.

도 3e를 참조하면, 감광막 패턴(380)을 마스크로 이너 다이 영역(3000b)의 제 2 하드마스크층(330), 제 1 하드마스크층(320) 및 절연막(310)을 식각하여 하부 전극 영역(390)을 오픈(Open)시킨다.Referring to FIG. 3E, the second hard mask layer 330, the first hard mask layer 320, and the insulating layer 310 of the inner die region 3000b are etched using the photoresist pattern 380 as a mask to form the lower electrode region ( 390) Open.

이후, 감광막 패턴(380) 및 하드마스크층 패턴(370)을 제거하고, 평탄화 식각 공정으로 절연막(310)을 노출할 때까지 남은 제 2 하드마스크층(330) 및 제 1 하드마스크층(320)을 제거한다.Thereafter, the photoresist pattern 380 and the hard mask layer pattern 370 are removed, and the second hard mask layer 330 and the first hard mask layer 320 remaining until the insulating layer 310 is exposed by the planarization etching process are removed. Remove it.

도 4는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 평면도로서,4 is a plan view showing a method of forming a semiconductor device according to the present invention;

하부 전극 마스크 공정 시 웨이퍼(4000c) 상에 전체 다이(Full Die) 영역(4000d)에 마스크를 적용하여 전체 다이(Full Die) 영역을 노광한 모습을 도시한 것이다.The entire die area is exposed by applying a mask to the full die area 4000d on the wafer 4000c during the lower electrode mask process.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 하부 전극 마스크 공정 시 하부 전극 마스크를 이용한 웨이퍼 전체 다이(Full Die) 영역을 노광을 한 후, I-라인 스캐너를 이용한 이너 다이(Inner Die) 영역을 노광하여 오픈(Open)시키고, 실린더 캐패시터를 형성함으로써, 고가의 스캐너 장비를 쓰지 않고, 스캐너 장비의 처리량(Throughput)을 개선할 수 있으며, 하부 전극 마스크 공정에 이멀젼(Immersion) 스캐너 적용 시 노광 시간 증가에 따른 오버레이(Overlay) 불량 문 제를 해결할 수 있는 발명에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device. In the lower electrode mask process, an entire die region is exposed using a lower electrode mask, and an inner die region is then formed using an I-line scanner. By exposing and opening and forming cylinder capacitors, the throughput of scanner equipment can be improved without using expensive scanner equipment, and the exposure time when an emulsion scanner is applied to the lower electrode mask process. It relates to an invention that can solve the problem of the overlay (overlay) due to the increase.

아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (6)

반도체 기판상에 절연막, 제 1 하드마스크층, 제 2 하드마스크층 및 제 3 하드마스크층을 형성하는 단계;Forming an insulating film, a first hard mask layer, a second hard mask layer, and a third hard mask layer on the semiconductor substrate; 전체 표면상에 웨이퍼 전체 다이(Full Die) 영역을 노광 및 현상하여 하부 전극을 정의하기 위한 제 1 감광막 패턴을 형성하는 단계;Exposing and developing the entire wafer die region on the entire surface to form a first photoresist pattern for defining a lower electrode; 상기 제 1 감광막 패턴을 마스크로 상기 제 3 하드마스크층을 식각하여 제 3 하드 마스크층 패턴을 형성하는 단계;Etching the third hard mask layer using the first photoresist pattern as a mask to form a third hard mask layer pattern; 상기 제 3 하드마스크층 패턴 형성 후, 제 1 감광막 패턴을 제거하는 단계;Removing the first photoresist pattern after forming the third hard mask layer pattern; 상기 반도체 기판상에 이너 다이(Inner Die) 영역을 노광 및 현상하여 상기 제 2 하드마스크층을 노출시키는 제 2 감광막 패턴을 형성하는 단계; 및Exposing and developing an inner die region on the semiconductor substrate to form a second photoresist pattern exposing the second hard mask layer; And 상기 제 2 감광막 패턴을 마스크로 상기 제 2 하드마스크층, 상기 제 1 하드마스크층 및 상기 절연막을 식각하여 하부 전극 영역을 오픈(Open) 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching the second hard mask layer, the first hard mask layer, and the insulating layer by using the second photoresist pattern as a mask to open a lower electrode region. 제 1 항에 있어서,The method of claim 1, 상기 제 1, 제 2 및 제 3 하드마스크층은 각각 비정질 탄소층, 실리콘 질화막, 폴리실리콘 및 PE-TEOS막 및 이들의 일군으로부터 선택된 어느 세 가지의 서로 다른 물질로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The first, second and third hard mask layers are each formed of any one of three different materials selected from an amorphous carbon layer, a silicon nitride film, a polysilicon and PE-TEOS film, and a group thereof. Method of formation. 제 1 항에 있어서,The method of claim 1, 상기 노광 공정은 Arf 이멀젼(Immersion) 및 Arf 공정을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The exposure process is a method of forming a semiconductor device, characterized in that formed using the Arf emulsion (Immersion) and Arf process. 제 1 항에 있어서,The method of claim 1, 상기 이너 다이(Inner Die) 영역은 I-라인 공정을 이용한 노광 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The inner die region is formed by an exposure process using an I-line process. 제 1 항에 있어서,The method of claim 1, 상기 감광막 패턴은 1000 ~ 10000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The photosensitive film pattern is a method of forming a semiconductor device, characterized in that formed to a thickness of 1000 ~ 10000Å. 제 1 항에 있어서,The method of claim 1, 상기 이너 다이(Inner Die) 외측의 에지 다이(Edge Die) 영역을 평탄화 식각하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And flattening etching an edge die region outside the inner die.
KR1020080001889A 2008-01-07 2008-01-07 The method for manufacturing semiconductor device KR20090076129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001889A KR20090076129A (en) 2008-01-07 2008-01-07 The method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001889A KR20090076129A (en) 2008-01-07 2008-01-07 The method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20090076129A true KR20090076129A (en) 2009-07-13

Family

ID=41333276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001889A KR20090076129A (en) 2008-01-07 2008-01-07 The method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20090076129A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112947619A (en) * 2020-12-31 2021-06-11 山东皓隆环境科技有限公司 Safe and simple all-in-one heating control system convenient to control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112947619A (en) * 2020-12-31 2021-06-11 山东皓隆环境科技有限公司 Safe and simple all-in-one heating control system convenient to control
CN112947619B (en) * 2020-12-31 2022-04-01 山东皓隆环境科技有限公司 Safe and simple all-in-one heating control system convenient to control

Similar Documents

Publication Publication Date Title
KR100843870B1 (en) Method for manufacturing fine pattern of a semiconductor device
KR101764945B1 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US8268535B2 (en) Pattern formation method
KR20070025954A (en) A system and method for photolithography in semiconductor manufacturing
US20060257749A1 (en) Method for reducing critical dimension
JP2005150494A (en) Method of manufacturing semiconductor device
KR20080012055A (en) Method for forming mask pattern
US9280046B2 (en) Method of fabricating mask
KR20090076129A (en) The method for manufacturing semiconductor device
US20100167213A1 (en) Semiconductor device manufacturing method
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR101788377B1 (en) Lithography method and structure for resolution enhancement with a two-state mask
KR20090076137A (en) The method for manufacturing semiconductor device
US20140285789A1 (en) Lithography Method and Structure for Resolution Enhancement with a Two-State Mask
US6548384B2 (en) Method for performing lithographic process to a multi-layered photoresist layer
US20090092930A1 (en) Pattern formation method
KR20100042468A (en) Method for forming semiconductor device
KR100919344B1 (en) Method of forming a micro pattern in a semiconductor device
KR100597765B1 (en) Method for fabricating semiconductor device
KR100866725B1 (en) Method for manufacturing fine pattern of a semiconductor device
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
KR100914296B1 (en) Method for fabricating photomask having assist pattern
KR20020091990A (en) Method for removing Proximity Effect in Lithography
JP2014063901A (en) Semiconductor device manufacturing method
US20080241710A1 (en) Photomask including contrast enhancement layer and method of making same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid