KR20090074498A - 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택패키지의 제조 방법 - Google Patents
반도체 칩의 재배선 형성 방법 및 이를 이용한 스택패키지의 제조 방법 Download PDFInfo
- Publication number
- KR20090074498A KR20090074498A KR1020080000307A KR20080000307A KR20090074498A KR 20090074498 A KR20090074498 A KR 20090074498A KR 1020080000307 A KR1020080000307 A KR 1020080000307A KR 20080000307 A KR20080000307 A KR 20080000307A KR 20090074498 A KR20090074498 A KR 20090074498A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chips
- forming
- metal
- sawing
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005520 cutting process Methods 0.000 claims abstract description 10
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000002390 adhesive tape Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 스택 패키지의 제조 방법은, 쏘잉 테이프가 부착된 웨이퍼를 칩 레벨로 쏘잉하는 단계; 상기 쏘잉 테이프에 인장응력을 가하여 상기 쏘잉된 반도체 칩들 사이의 간격을 확장시키는 단계; 상기 확장된 반도체 칩들 사이 영역에 상기 쏘잉된 반도체 칩들과 전기적으로 상호 연결되는 금속 패턴을 형성하는 단계; 상기 금속 배선을 갖는 반도체 칩들로 분리되도록 상기 금속 패턴을 절단하는 단계; 상기 금속 패턴을 갖는 반도체 칩들을 상기 쏘잉 테이프로부터 분리시키는 단계; 및 상기 금속 패턴을 갖는 적어도 둘 이상의 반도체 칩들을 상기 각 반도체 칩의 금속 패턴이 전기적으로 연결되도록 스택하는 단계를 포함한다.
Description
본 발명은 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는, 공정 수, 시간 및 비용을 감소시킬 수 있는 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택 패키지의 제조 방법에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 반도체 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
상기 스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 분류할 수 있다. 상기 스택 패키지는 스택된 다수의 반도체 칩들 또는 패키지들 간에 금속와이어, 범프, 금속 패턴 또는 관통 실리콘 비아 등으로 이루어진 전기적 연결 매체를 통하여 전기적으로 연결된다.
한편, 상기 스택 패키지 중 측면으로 금속 패턴이 형성된 반도체 칩들을 스택한 후, 상기 각 금속 패턴 간을 전기적으로 연결하여 형성하는 스택 패키지는 스택된 반도체 칩들 간의 전기적 연결을 위한 금속 패턴을 자유롭고 다양한 형태로 구현할 수 있어 스택 패키지를 형성하기에 유리한 방법이다.
또한, 스택된 반도체 칩의 측면에 금속 패턴을 구현함으로써 금속와이어, 범프 또는 관통 실리콘 비아를 이용하여 스택된 반도체 칩들 간을 전기적으로 연결하는 스택 패키지보다 패키지 구현에 필요한 공간이 작아져 작고 얇은 두께의 스택 패키지를 구현할 수 있다.
그러나, 종래 스택된 반도체 칩의 측면에 금속 패턴을 구현하는 스택 패키지는 웨이퍼를 칩 레벨로 디싱(Dising)한 후, 상기 분리된 반도체 칩 단위로 측면 금속 패턴 형성 공정을 진행함으로써 공정이 복잡하고, 제조 비용 및 제작 시간이 많이 필요하다.
본 발명은 공정 수, 시간 및 비용을 감소시킬 수 있는 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택 패키지의 제조 방법을 제공한다.
본 발명에 따른 반도체 칩의 재배선 형성 방법은, 쏘잉 테이프가 부착된 웨이퍼를 칩 레벨로 쏘잉하는 단계; 상기 쏘잉 테이프에 인장응력을 가하여 상기 쏘잉된 반도체 칩들 사이의 간격을 확장시키는 단계; 상기 확장된 반도체 칩들 사이 영역에 상기 쏘잉된 반도체 칩들과 전기적으로 상호 연결되는 금속 패턴을 형성하는 단계; 및 상기 금속 배선을 갖는 반도체 칩들로 분리되도록 상기 금속 패턴을 절단하는 단계;를 포함한다.
금속 패턴을 절단하는 단계 후, 상기 금속 패턴을 갖는 반도체 칩들을 상기 쏘잉 테이프로부터 분리시키는 단계를 더 포함한다.
상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는, 상기 쏘잉된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 노출시키는 마스크패턴을 형성하는 단계; 상기 노출된 부분에 금속막을 형성하는 단계; 및 상기 마스크패턴을 제거하는 단계를 포함한다.
상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는, 상기 절단된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 금속막을 형성하는 단계; 상기 금속막 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 가리는 마스크패턴을 형성하는 단계; 상기 노출된 부분의 상기 금속막을 제거하는 단계; 및 상기 마스크패턴을 제거하는 단계를 포함한다.
상기 금속막은 도금 공정, 화학적 기상증착(Chemical vapor deposition), 물 리적 기상증착(Physical vapor deposition) 및 스퍼터링(Sputtering) 방법 중 어느 하나의 방법으로 형성한다.
또한, 본 발명에 따른 스택 패키지의 제조 방법은, 쏘잉 테이프가 부착된 웨이퍼를 칩 레벨로 쏘잉하는 단계; 상기 쏘잉 테이프에 인장응력을 가하여 상기 쏘잉된 반도체 칩들 사이의 간격을 확장시키는 단계; 상기 확장된 반도체 칩들 사이 영역에 상기 쏘잉된 반도체 칩들과 전기적으로 상호 연결되는 금속 패턴을 형성하는 단계; 상기 금속 배선을 갖는 반도체 칩들로 분리되도록 상기 금속 패턴을 절단하는 단계; 상기 금속 패턴을 갖는 반도체 칩들을 상기 쏘잉 테이프로부터 분리시키는 단계; 및 상기 금속 패턴을 갖는 적어도 둘 이상의 반도체 칩들을 상기 각 반도체 칩의 금속 패턴이 전기적으로 연결되도록 스택하는 단계를 포함한다.
상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는, 상기 쏘잉된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 노출시키는 마스크패턴을 형성하는 단계; 상기 노출된 부분에 금속막을 형성하는 단계; 및 상기 마스크패턴을 제거하는 단계를 포함한다.
상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는, 상기 절단된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 금속막을 형성하는 단계; 상기 금속막 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 가리는 마스크패턴을 형성하는 단계; 상기 노출된 부분의 상기 금속막을 제거하는 단계; 및 상기 마스크패턴을 제거하는 단계를 포함한다.
상기 금속막은 도금 공정, 화학적 기상증착(Chemical vapor deposition), 물 리적 기상증착(Physical vapor deposition) 및 스퍼터링(Sputtering) 방법 중 어느 하나의 방법으로 형성한다.
상기 각 반도체 칩들은 접착제 또는 접착테이프를 매개로 스택한다.
상기 각 반도체 칩들의 금속 패턴은 전도성 접착제를 매개로 연결한다.
상기 각 반도체 칩들은 접착제 또는 접착테이프와 전도성 접착제를 함께 사용하여 스택한다.
본 발명은 웨이퍼 레벨에서 칩 레벨로 쏘잉된 각 반도체 칩의 측면으로 웨이퍼 레벨에서 한번의 공정으로 상기 각 반도체 칩들에 금속 패턴을 형성한 후, 상기 측면에 금속 패턴이 형성된 반도체 칩들을 상호 스택하여 스택 패키지를 형성함으로써 스택 패키지를 형성하기 위한 공정 시간 및 비용을 줄일 수 있고, 공정을 단순화할 수 있다.
본 발명은 웨이퍼 레벨에서 칩 레벨로 절단된 각 반도체 칩의 측면으로 웨이퍼 레벨에서 한 번의 공정으로 각 반도체 칩의 측면으로 재배선을 형성하고 상기 재배선을 절단하여 금속 패턴을 형성한 후, 상기 측면에 금속 패턴이 형성된 반도체 칩들을 상호 스택하여 스택 패키지를 형성한다.
자세하게, 본 발명은 쏘잉 공정을 수행하여 웨이퍼를 칩 레벨로 절단한 후, 쏘잉 테이프가 제거되지 않은 상태로 상기 쏘잉 테이프에 인장 응력을 가하여 상기 절단된 반도체 칩들의 사이 부분을 확장시킨다.
그런 다음, 상기 넓어진 부분에 상기 각 반도체 칩들과 전기적으로 연결되는 재배선을 형성한 후, 상기 재배선들을 쏘잉하여 각 반도체 칩의 측면으로 금속 패턴을 형성한다.
이어서, 상기 금속 패턴이 형성된 반도체 칩들을 상기 쏘잉 테이프로부터 분리한 후, 상기 분리된 반도체 칩들을 상호 스택하여 스택 패키지를 형성한다.
따라서, 반도체 칩의 측면에 전기적 연결을 위한 금속 패턴의 형성시, 웨이퍼 레벨에서 다수의 반도체 칩에 대하여 한번의 공정으로 상기 금속 패턴을 형성함으로써 종래 각 반도체 칩 별로 수행된 금속 패턴의 형성 공정에 비하여 공정 시간 및 비용을 줄일 수 있고, 공정을 단순화할 수 있다.
이하에서는 본 발명의 실시예에 따른 스택 패키지의 제조 방법을 상세히 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 칩의 재배선 형성 방법을 도시한 공정별 도면이고, 도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 반도체 칩의 재배선 형성 방법을 이용한 스택 패키지의 제조 방법을 설명하기 위한 공정별 도면이며, 도 3a 내지 도 3b는 본 발명의 다른 실시예에 따른 반도체 칩의 재배선 형성 방법을 도시한 공정별 도면이다.
도 1a를 참조하면, 반도체 소자의 제조 공정이 완료된 웨이퍼(100)를 쏘잉 테이프(110)에 부착시킨 후, 상기 웨이퍼(100)에 구비된 쏘잉 라인(미도시)을 따라 상기 웨이퍼(100)에 쏘잉 공정을 수행하여 상기 웨이퍼(100)를 다수의 반도체 칩(120)으로 쏘잉한다.
도 1b를 참조하면, 상기 절단된 반도체 칩(120)들이 상기 쏘잉 테이프(110)에 부착된 상태에서 상기 쏘잉 테이프(110)에 외부 방향으로 인장 응력을 가해 상기 쏘잉 테이프(110)의 크기를 크게 하여 상기 절단된 반도체 칩(120)들 사이의 간격을 확장시킨다. 상기 인장 응력은 상기 쏘잉 테이프(120)의 가장자리 전 부분으로 골고루 가해지며, 상기 쏘잉 테이프(120)는 인장 응력이 큰 물성을 갖는 테이프를 적용한다.
도 1c를 참조하면, 상기 크기가 커진 쏘잉 테이프(120)에 부착되어 상호 간의 간격이 확장된 반도체 칩(120)들을 포함한 상기 쏘잉 테이프(120) 상에 상기 각 반도체 칩(120)들의 측면, 즉, 후속 공정에서 상기 각 반도체 칩(120)들과 전기적으로 연결되도록 형성될 금속 패턴의 형성 영역이 노출되도록 솔더 레지스트로(Solder resist)와 같은 비전도성 물질로 마스크패턴(130)을 형성한다.
도 1d를 참조하면, 상기 노출된 부분, 즉, 상기 반도체 칩(120)과 전기적으로 연결되도록 상기 반도체 칩(120)들의 측면을 포함한 상기 쏘잉 테이프(110)의 노출된 부분에 금속 패턴(140)을 형성한다.
상기 금속막은 도금 공정, 화학적 기상증착(Chemical vapor deposition), 물리적 기상증착(Physical vapor deposition) 및 스퍼터링(Sputtering) 방법 중 어느 하나의 방법으로 형성한다.
그런 다음, 상기 반도체 칩(120)들을 포함한 상기 쏘잉 테이프(110) 상의 상기 마스크패턴을 제거한다.
도 1e를 참조하면, 상기 금속 패턴(140)이 형성된 반도체 칩(120)들 간에 절 단 공정을 수행하여 상기 반도체 칩(120)들 간의 상기 금속 패턴(140)을 분리시켜 반도체 칩의 재배선 형성 공정을 완료한다.
한편, 상술한 도 1a 내지 도 1e에 도시된 방법에 의해 측면에 금속 패턴이 형성된 각 반도체 칩을 이용한 스택 패키지는 도 2a 내지 도 2b에 도시된 바와 같이 형성된다.
도 2a를 참조하면, 도 1a 내지 도 1e에 도시된 방법으로 각각 측면에 금속 패턴(140)이 형성된 반도체 칩(120)들을 상기 쏘잉 테이프로부터 분리시킨다.
상기 쏘잉 테이프의 분리는, 예를 들어, 상기 쏘잉 테이프를 자외선(Ultra violet) 테이프를 매개로 상기 웨이퍼의 후면에 부착시키고, 제1 및 제2쏘잉 공정을 수행한 후, 상기 자외선 테이프에 자외선을 조사함으로써 자외선 테이프의 접착력을 약하게 하여 용이하게 분리하는 방법으로 수행할 수 있다.
도 2b를 참조하면, 상기 쏘잉 테이프로부터 분리된 다수의 반도체 칩(120)들을 상기 각 반도체 칩(120)의 측면에 형성된 상호 대응하는 금속 패턴(140)들이 전기적으로 연결되도록 스택하여 스택 패키지의 제조를 완료한다.
상기 스택된 각 반도체 칩(120)들은 상기 금속 패턴(140)들은 솔더와 같은 전도성 접착제(160)를 매개로 상호 전기적 및 물리적으로 연결되며, 상기 스택된 각 반도체 칩(120)들은 접착제 또는 접착테이프를 함께 사용하여 물리적인 접합을 강화할 수 있다.
아울러, 본 발명에 따른 반도체 칩의 재배선 형성 방법은 상기 도 1c 내지 도 1d의 방법을 대신하여 도 3a 내지 도 3b에 도시된 방법으로 형성할 수 있다.
도 3a를 참조하면, 크기가 커진 쏘잉 테이프(110)에 부착되어 상호 간의 간격이 확장된 반도체 칩(120)들을 포함한 상기 쏘잉 테이프(110) 상에 도금 공정, 화학적 기상증착(Chemical vapor deposition), 물리적 기상증착(Physical vapor deposition) 및 스퍼터링(Sputtering) 방법 중 어느 하나의 방법을 이용하여 금속막(170)을 형성한다.
그런 다음, 상기 금속막(170) 상에 각 반도체 칩(120)들과 전기적으로 연결되도록 형성될 금속 패턴의 형성 영역을 가리는 마스크패턴(180)을 형성한다.
도 3b를 참조하면, 상기 노출된 부분에 식각 공정을 수행한 후, 상기 마스크패턴을 제거하여 상기 반도체 칩(120)들과 전기적으로 연결되어 있는 금속 패턴(140)과 같은 재배선을 형성한다.
한편, 본 발명은 스택 패키지를 형성하기 위한 금속 패턴의 형성시, 각 반도체 칩에 구비된 전기적 연결을 위한 부분이 반도체 칩의 상면에 형성되거나 측면에 형성되더라도 재배선이 필요한 경우 재배선 공정을 함께 진행할 수 있다.
즉, 도 4를 참조하면, 웨이퍼로부터 분리된 각 반도체 칩(220)의 패드(222)가 상기 반도체 칩(220)의 상면 중앙부에 형성되어 재배선된 배선이 필요한 경우, 상술한 도 1c 내지 도 1d에 도시된 방법 또는 도 3a 내지 도 3b에 도시된 방법을 이용하여 재배선된 배선(224)을 포함하는 금속 패턴(240)을 형성할 수 있다.
이상에서와 같이, 본 발명은 쏘잉 공정을 수행하여 웨이퍼를 칩 레벨로 절단한 후, 쏘잉 테이프에 인장 응력을 가하여 상기 절단된 반도체 칩들의 사이 부분으로 금속 패턴을 형성한 후, 상기 측면에 금속 패턴이 형성된 반도체 칩들을 상호 스택하여 스택 패키지를 형성한다.
따라서, 반도체 칩의 측면에 전기적 연결을 위한 금속 패턴의 형성시 웨이퍼 레벨에서 다수의 반도체 칩에 대하여 한번의 공정으로 상기 금속 패턴을 형성함으로써 종래 각 반도체 칩 별로 수행된 금속 패턴의 형성 공정에 비하여 공정 시간 및 비용을 줄일 수 있고, 공정을 단순화할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 칩의 재배선 형성 방법을 도시한 공정별 도면.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 반도체 칩의 재배선 형성 방법을 이용한 스택 패키지의 제조 방법을 설명하기 위한 공정별 도면.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체 칩의 재배선 형성 방법을 도시한 공정별 도면.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 칩의 재배선 형성 방법을 설명하기 위해 도시한 도면.
Claims (12)
- 쏘잉 테이프가 부착된 웨이퍼를 칩 레벨로 쏘잉하는 단계;상기 쏘잉 테이프에 인장응력을 가하여 상기 쏘잉된 반도체 칩들 사이의 간격을 확장시키는 단계;상기 확장된 반도체 칩들 사이 영역에 상기 쏘잉된 반도체 칩들과 전기적으로 상호 연결되는 금속 패턴을 형성하는 단계; 및상기 금속 배선을 갖는 반도체 칩들로 분리되도록 상기 금속 패턴을 절단하는 단계;를포함하는 것을 특징으로 하는 반도체 칩의 재배선 형성 방법.
- 제 1 항에 있어서,금속 패턴을 절단하는 단계 후, 상기 금속 패턴을 갖는 반도체 칩들을 상기 쏘잉 테이프로부터 분리시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩의 재배선 형성 방법.
- 제 1 항에 있어서,상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는,상기 쏘잉된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 노출시키는 마스크패턴을 형성하는 단계;상기 노출된 부분에 금속막을 형성하는 단계; 및상기 마스크패턴을 제거하는 단계;를포함하는 것을 특징으로 하는 반도체 칩의 재배선 형성 방법.
- 제 1 항에 있어서,상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는,상기 절단된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 금속막을 형성하는 단계;상기 금속막 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 가리는 마스크패턴을 형성하는 단계;상기 노출된 부분의 상기 금속막을 제거하는 단계; 및상기 마스크패턴을 제거하는 단계;를포함하는 것을 특징으로 하는 반도체 칩의 재배선 형성 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 금속막은 도금 공정, 화학적 기상증착(Chemical vapor deposition), 물리적 기상증착(Physical vapor deposition) 및 스퍼터링(Sputtering) 방법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 쏘잉 테이프가 부착된 웨이퍼를 칩 레벨로 쏘잉하는 단계;상기 쏘잉 테이프에 인장응력을 가하여 상기 쏘잉된 반도체 칩들 사이의 간격을 확장시키는 단계;상기 확장된 반도체 칩들 사이 영역에 상기 쏘잉된 반도체 칩들과 전기적으로 상호 연결되는 금속 패턴을 형성하는 단계;상기 금속 배선을 갖는 반도체 칩들로 분리되도록 상기 금속 패턴을 절단하는 단계;상기 금속 패턴을 갖는 반도체 칩들을 상기 쏘잉 테이프로부터 분리시키는 단계; 및상기 금속 패턴을 갖는 적어도 둘 이상의 반도체 칩들을 상기 각 반도체 칩의 금속 패턴이 전기적으로 연결되도록 스택하는 단계;를포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 제 6 항에 있어서,상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는,상기 쏘잉된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 노출시키는 마스크패턴을 형성하는 단계;상기 노출된 부분에 금속막을 형성하는 단계; 및상기 마스크패턴을 제거하는 단계;를포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 제 6 항에 있어서,상기 반도체 칩 사이 부분에 금속 패턴을 형성하는 단계는,상기 절단된 반도체 칩들을 포함한 상기 쏘잉 테이프 상에 금속막을 형성하는 단계;상기 금속막 상에 상기 반도체 칩들과 전기적으로 연결되는 부분을 가리는 마스크패턴을 형성하는 단계;상기 노출된 부분의 상기 금속막을 제거하는 단계; 및상기 마스크패턴을 제거하는 단계;를포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 제 7 항 또는 제 8 항에 있어서,상기 금속막은 도금 공정, 화학적 기상증착(Chemical vapor deposition), 물리적 기상증착(Physical vapor deposition) 및 스퍼터링(Sputtering) 방법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 제 6 항에 있어서,상기 각 반도체 칩들은 접착제 또는 접착테이프를 매개로 스택하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 제 6 항에 있어서,상기 각 반도체 칩들의 금속 패턴은 전도성 접착제를 매개로 연결하는 것을 특징으로 하는 스택 패키지의 제조 방법.
- 제 6 항에 있어서,상기 각 반도체 칩들은 접착제 또는 접착테이프와 전도성 접착제를 함께 사용하여 스택하는 것을 특징으로 하는 스택 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080000307A KR20090074498A (ko) | 2008-01-02 | 2008-01-02 | 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택패키지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080000307A KR20090074498A (ko) | 2008-01-02 | 2008-01-02 | 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택패키지의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090074498A true KR20090074498A (ko) | 2009-07-07 |
Family
ID=41331775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080000307A KR20090074498A (ko) | 2008-01-02 | 2008-01-02 | 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090074498A (ko) |
-
2008
- 2008-01-02 KR KR1020080000307A patent/KR20090074498A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
| JP2012253392A (ja) | モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法 | |
| CN101765911B (zh) | 具有重新分布层的半导体芯片 | |
| US20120168935A1 (en) | Integrated circuit device and method for preparing the same | |
| US20090134527A1 (en) | Structure of three-dimensional stacked dice with vertical electrical self-interconnections and method for manufacturing the same | |
| US20080251939A1 (en) | Chip stack package and method of fabricating the same | |
| JP2009010312A (ja) | スタックパッケージ及びその製造方法 | |
| KR100886706B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| US9196601B2 (en) | Semiconductor device | |
| US20070267738A1 (en) | Stack-type semiconductor device having cooling path on its bottom surface | |
| TWI567894B (zh) | 晶片封裝 | |
| US8361838B2 (en) | Semiconductor package and method for manufacturing the same via holes in semiconductor chip for plurality stack chips | |
| KR20140081544A (ko) | 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법 | |
| TW201405678A (zh) | 具有基板之積體電路封裝系統及其製造方法 | |
| US20120193809A1 (en) | Integrated circuit device and method for preparing the same | |
| US20050258536A1 (en) | Chip heat sink device and method | |
| EP2672511B1 (en) | 3d stacked multichip module and method of fabrication | |
| US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
| CN114203690A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN114171401A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN114171406A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN114171402A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| KR20090074498A (ko) | 반도체 칩의 재배선 형성 방법 및 이를 이용한 스택패키지의 제조 방법 | |
| KR100900240B1 (ko) | 스택 패키지 및 그의 제조 방법 | |
| JP4062722B2 (ja) | 積層型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |