KR20090072781A - 유기전계발광표시장치 및 이의 제조방법 - Google Patents

유기전계발광표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20090072781A
KR20090072781A KR1020070140999A KR20070140999A KR20090072781A KR 20090072781 A KR20090072781 A KR 20090072781A KR 1020070140999 A KR1020070140999 A KR 1020070140999A KR 20070140999 A KR20070140999 A KR 20070140999A KR 20090072781 A KR20090072781 A KR 20090072781A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
organic light
electrode
coating film
Prior art date
Application number
KR1020070140999A
Other languages
English (en)
Other versions
KR101378864B1 (ko
Inventor
방희석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070140999A priority Critical patent/KR101378864B1/ko
Publication of KR20090072781A publication Critical patent/KR20090072781A/ko
Application granted granted Critical
Publication of KR101378864B1 publication Critical patent/KR101378864B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 기판 상에 위치하는 복수의 게이트, 소오스 및 드레인을 덮는 제1보호막을 포함하는 트랜지스터 어레이를 형성하는 단계; 트랜지스터 어레이 상에 색변환부를 형성하는 단계; 트랜지스터 어레이 및 색변환부 상에 코팅막을 형성하고 게이트 및 소오스 또는 드레인이 위치하는 영역과 대응하는 영역에서 코팅막의 여분이 남도록 코팅막을 패턴하는 단계; 코팅막 상에 제2보호막을 형성하고 게이트 및 소오스 또는 드레인이 노출되도록 코팅막과 제2보호막을 일괄 패턴하는 단계; 제2보호막 상에 제1전극을 형성하고 게이트 및 소오스 또는 드레인에 구분되어 연결되도록 제1전극을 패턴하는 단계; 제2보호막 및 제1전극 상에 뱅크층을 형성하고 색변환부가 위치하는 영역과 대응하는 영역에서 제1전극이 노출되도록 뱅크층을 패턴하는 단계; 및 제1전극 상에 유기 발광층을 형성하고 유기 발광층 상에 제2전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법를 제공한다.
유기전계발광표시장치, 코팅막, 색변환

Description

유기전계발광표시장치 및 이의 제조방법{Organic Light Emitting Display and Method for Manufacturing the same}
본 발명은 유기전계발광표시장치 및 이의 제조방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
한편, 유기전계발광표시장치는 서로 다른 색을 발광하는 서브 픽셀의 조합으로 영상을 표현할 수 있는 표시장치 외에 백색을 발광하는 서브 픽셀에 색변환부를 적용하여 색 변환을 하고 변환된 색을 조합하여 영상을 표현할 수 있는 백색 유기 전계발광표시장치에 대한 연구도 계속되고 있다.
종래, 색변환부가 적용된 백색 유기전계발광표시장치의 경우, 색변환부 상에 형성되는 코팅막의 공정 단차에 의해 전극이 단락되는 현상이 발생하여 특정 서브 픽셀이 영상을 표현할 수 없는 문제가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 목적은, 색변환부와 코팅막 간의 공정 단차에 의해 전극이 단락되는 문제와 단차가 형성된 영역에서 색변환부의 아웃게싱에 의한 유기물 열화 문제를 해결할 수 있음은 물론 개구율을 확보할 수 있는 유기전계발광표시장치 및 이의 제조방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 기판 상에 위치하는 복수의 게이트, 소오스 및 드레인을 덮는 제1보호막을 포함하는 트랜지스터 어레이를 형성하는 단계; 트랜지스터 어레이 상에 색변환부를 형성하는 단계; 트랜지스터 어레이 및 색변환부 상에 코팅막을 형성하고 게이트 및 소오스 또는 드레인이 위치하는 영역과 대응하는 영역에서 코팅막의 여분이 남도록 코팅막을 패턴하는 단계; 코팅막 상에 제2보호막을 형성하고 게이트 및 소오스 또는 드레인이 노출되도록 코팅막과 제2보호막을 일괄 패턴하는 단계; 제2보호막 상에 제1전극을 형성하고 게이트 및 소오스 또는 드레인에 구분되어 연결되도록 제1전극을 패턴하는 단계; 제2보호막 및 제1전극 상에 뱅크층을 형성하고 색변환부가 위치하는 영역과 대응하는 영역에서 제1전극이 노출되도록 뱅크층을 패턴하는 단계; 및 제1전극 상에 유기 발광층을 형성하고 유기 발광층 상에 제2전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법를 제공한다.
코팅막 형성단계에서, 코팅막은 색변환부의 상부와 적어도 하나 이상의 측벽 에지를 덮도록 형성할 수 있다.
코팅막 형성단계에서, 코팅막의 두께는 1㎛ ~ 4㎛ 범위를 갖도록 형성할 수 있다.
트랜지스터 어레이는, 기판 상에 위치하는 게이트와, 게이트 상에 위치하는 절연막과, 절연막 상에 위치하는 반도체층과, 반도체층에 접촉하는 소오스 및 드레인을 포함할 수 있다.
유기 발광층은, 백색을 발광할 수 있다.
유기 발광층은, 적색, 녹색 및 청색을 포함하는 발광층이 스택구조로 적층될 수 있다.
한편, 다른 측면에서 본 발명은, 기판 상에 위치하는 게이트, 소오스 및 드레인을 덮는 제1보호막을 포함하는 트랜지스터 어레이; 트랜지스터 어레이 상에 위치하는 색변환부; 트랜지스터 어레이 및 색변환부 상에 위치하는 코팅막; 코팅막 상에 위치하며 게이트 및 소오스 또는 드레인이 노출되도록 위치하는 제2보호막; 제2보호막 상에 위치하며 제2보호막 상에 노출된 게이트 및 상기 소오스 또는 드레인에 구분되어 연결된 제1전극; 제2보호막 및 제1전극 상에 위치하며 색변환부가 위치하는 영역과 대응하는 영역에 제1전극이 노출되도록 위치하는 뱅크층; 제1전극 상에 위치하는 유기 발광층; 및 유기 발광층 상에 위치하는 제2전극을 포함하는 유기전계발광표시장치를 제공한다.
코팅막은, 색변환부의 상부와 적어도 하나 이상의 측벽 에지를 덮도록 형성 될 수 있다.
코팅막의 두께는 1㎛ ~ 4㎛ 범위를 가질 수 있다.
트랜지스터 어레이는, 기판 상에 위치하는 게이트와, 게이트 상에 위치하는 절연막과, 절연막 상에 위치하는 반도체층과, 반도체층에 접촉하는 소오스 및 드레인을 포함할 수 있다.
본 발명은, 색변환부와 코팅막 간의 공정 단차에 의해 전극이 단락되는 문제와 단차가 형성된 영역에서 색변환부의 아웃게싱에 의한 유기물 열화 문제를 해결할 수 있음은 물론 개구율을 확보할 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 공정별 단면도이다.
본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법은 다음과 같은 공정에 의해 형성될 수 있다.
먼저, 도 1a에 도시된 바와 같이, 기판(110) 상에 위치하는 복수의 게이트(111a, 111b), 소오스 및 드레인(114a, 114b)을 덮는 제1보호막(115)을 포함하는 트랜지스터 어레이를 형성하는 단계를 실시한다.
기판(110)은 소자를 형성하기 위한 부재로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있다.
기판(110)의 재료로는, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있으나 이에 한정되지 않는다.
기판(110) 상에 위치하는 트랜지스터 어레이는 다음과 같이 형성할 수 있다.
기판(110) 상에 게이트(111a, 111b)를 형성할 수 있다. 또한, 게이트(111a, 111b)를 포함하는 기판(110) 상에 절연막(112)을 형성할 수 있다. 또한, 절연막(112) 상에 반도체층(113)을 형성할 수 있다. 또한, 반도체층(113)에 접촉하는 소오스(114a) 및 드레인(114b)을 형성할 수 있다. 또한, 소오스(114a) 및 드레인(114b) 등을 덮도록 제1보호막(115)을 형성할 수 있다.
트랜지스터 어레이를 형성하는 과정에서, 선택된 게이트(111a)는 노출되도록 절연막(112)을 패턴할 수 있으며, 소오스(114a) 및 드레인(114b)을 형성할 때는 전원배선(114c)을 함께 형성할 수 있다.
여기서, 반도체층(113)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 그리고 반도체층(113)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다.
여기서, 절연막(112)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx) 등을 선택적으로 형성할 수 있으나 이에 한정되지 않는다.
여기서, 게이트(111a, 111b)는 알루미늄(Al), 알루미늄 합금(Al alloy), 티타늄(Ti), 은(Ag), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2) 중 어느 하나를 포함할 수 있으나 이에 한정되지 않는다.
여기서, 소오스(114a), 드레인(114b) 및 전원배선(114c)은 배선 저항을 낮추기 위해 저저항 물질을 포함할 수 있다. 소오스(114a), 드레인(114b) 및 전원배선(114c)은, 몰리브덴(Mo), 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다층막일 수 있다. 다층막으로는 티타늄/알루미늄/티타늄(Ti/Al/Ti) 또는 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있으나 이에 한정되지 않는다.
여기서, 제1보호막(115)은 유기막 또는 무기막일 수 있으며, 이들의 복합막일 수도 있다. 제1보호막(115)이 무기막인 경우 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)일 수 있으나 이에 한정되지 않는다. 반면, 유기막인 경우 아크릴계 수지, 폴리이미드계 수지 또는 벤조사이클로부텐(benzocyclobutene,BCB)계 수지일 수 있으나 이에 한정되지 않는다.
다음, 도 1b에 도시된 바와 같이, 트랜지스터 어레이 상에 색변환부(116)를 형성하는 단계를 실시할 수 있다.
색변환부(116) 형성시, 게이트(111b)와 전원배선(114c) 사이에 색변환부(116)이 위치하도록 형성할 수 있다. 색변환부(116)는 입사된 광을 적색, 녹색 또는 청색으로 변환할 수 있다.
다음, 도 1c에 도시된 바와 같이, 트랜지스터 어레이 및 색변환부(116) 상에 코팅막(117a)을 형성하고 게이트(111a, 111b) 및 소오스(114a) 또는 드레인(114b)이 위치하는 영역과 대응하는 영역에서 코팅막(117a)의 여분이 남도록 코팅막(117a)을 패턴하는 단계를 실시할 수 있다.
코팅막(117a)의 재료는 포토아크릴과 같은 수지계를 사용할 수 있으며, 코팅막(117a)은 색변환부(116)보다 두껍게 형성하는 것이 유리하다. 여기서, 코팅막(117a)의 두께는 1㎛ ~ 4㎛ 범위를 갖도록 형성할 수 있다. 코팅막(117a)의 두께를 1㎛ 이상으로 형성하면, 색변환부(116)를 덮을 수 있으며 색변환 특성을 향상시킬 수 있다. 코팅막(117a)의 두께를 4㎛ 이하로 형성하면, 굴절율이 증가하거나 특정 영역의 파장이 길어짐으로 인해 녹색 또는 청색의 색순도가 저하되는 문제를 방지할 수 있다.
또한, 코팅막(117a) 형성시, 색변환부(116)의 상부와 적어도 하나 이상의 측벽 에지를 덮도록 코팅막(117a)을 형성할 수 있다. 이와 같이 코팅막(117a)을 형성하면, 패턴 공정에 의해 색변환부(116)가 역 페이퍼 형태로 패턴되어 색변환부(116)와 코팅막(117a) 간에 단차가 발생하는 문제를 방지할 수 있다.
트랜지스터 어레이 및 색변환부(116) 상에 코팅막(117a)을 형성하고 코팅막(117a)을 패턴할 때는 "G1" 및 "G2" 영역과 같이 코팅막(117a)의 여분이 남도록 패턴할 수 있다. "G1" 및 "G2" 영역과 같이, 코팅막(117a)의 여분이 남도록 패턴하면 이후 제2보호막을 형성하고 패턴할 때보다 좁은 영역을 차지하도록 홀을 형성할 수 있다. 이와 같이 홀을 좁게 형성하면 색변환부(116) 상에 형성되는 뱅크층의 개구율이 좁아지는 문제를 방지할 수 있다.
여기서, 코팅막(117a)은 무기막 또는 유기막을 이용할 수 있다. 코팅막(117a)의 재료가 무기막인 경우 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)일 수 있으나 이에 한정되지 않는다. 반면, 코팅막(117a)의 재료가 유기막인 경우 아크릴계 수지, 폴리이미드계 수지 또는 벤조사이클로부텐(benzocyclobutene,BCB)계 수지일 수 있으나 이에 한정되지 않는다.
다음, 도 1d 및 도 1e에 도시된 바와 같이, 코팅막(117a) 상에 제2보호막(117b)을 형성하고 게이트(111a, 111b) 및 소오스(114a) 또는 드레인(114b)이 노출되도록 코팅막(117a)과 제2보호막(117b)을 일괄 패턴하는 단계를 실시할 수 있다.
코팅막(117a)과 제2보호막(117b)을 일괄 패턴할 때는 에싱(ashing) 시간을 다소 길게 하여, 도 1d에 도시된 "G1" 및 "G2" 영역이 도 1e에 도시된 "H1" 및 "H2" 영역과 같이 게이트(111a, 111b) 및 소오스(114a) 또는 드레인(114b)이 노출 되도록 패턴할 수 있다.
여기서, 제2보호막(117b)은 제1보호막(115)과 같이 유기막 또는 무기막일 수 있으며, 이들의 복합막일 수도 있다. 제2보호막(117b)이 무기막인 경우 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)일 수 있으나 이에 한정되지 않는다. 반면, 유기막인 경우 아크릴계 수지, 폴리이미드계 수지 또는 벤조사이클로부텐(benzocyclobutene,BCB)계 수지일 수 있으나 이에 한정되지 않는다.
다음, 도 1f에 도시된 바와 같이, 제2보호막(117b) 상에 제1전극(118)을 형성하고 게이트(111a, 111b) 및 소오스(114a) 또는 드레인(114b)에 구분되어 연결되도록 제1전극(118)을 패턴하는 단계를 실시할 수 있다.
제2보호막(117b) 상에 형성된 제1전극(118)은 애노드 또는 캐소드 일 수 있다. 여기서, 제1전극(118)이 애노드인 경우, 제1전극(118)의 재료는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전층을 포함하거나 ITO/Ag/ITO와 같은 다층구조로 형성될 수도 있다. 반면, 제1전극(118)이 캐소드인 경우, 제1전극(118)의 재료는 마스네슘(Mg), 은(Ag), 칼슘(Ca), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있으나 이에 한정되지 않는다.
다음, 도 1g에 도시된 바와 같이, 제2보호막(117b) 및 제1전극(118) 상에 뱅크층(119)을 형성하고 색변환부(116)가 위치하는 영역과 대응하는 영역에서 제1전 극(118)이 노출되도록 뱅크층(119)을 패턴하는 단계를 실시할 수 있다.
제2보호막(117b) 및 제1전극(118) 상에 형성된 뱅크층(119)은 서브 픽셀의 개구 영역을 설정할 수 있음은 물론 서브 픽셀과 서브 픽셀 간의 구분을 용이하게 하는 역할 등을 할 수 있다.
여기서, 뱅크층(119)의 재료로는 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.
다음, 도 1h에 도시된 바와 같이, 제1전극(118) 상에 유기 발광층(120)을 형성하고 유기 발광층(120) 상에 제2전극(121)을 형성하는 단계를 실시할 수 있다.
제1전극(118) 상에 형성되는 유기 발광층(120)은 백색을 발광할 수 있다. 이때, 유기 발광층(120)은, 적색, 녹색 및 청색을 포함하는 발광층이 스택구조로 적층될 수 있으나 이에 한정되지 않는다.
여기서, 제2전극(121)은 애노드 또는 캐소드로 선택될 수 있으며, 제1전극(118)이 애노드인 경우, 제2전극(121)은 캐소드로 선택될 수 있다. 그리고 제2전극(121)의 재료는 앞서 설명한 제1전극(118)의 예시를 따를 수 있으나 이에 한정되지 않는다.
이하에서는, 제1전극(118), 유기 발광층(120) 및 제2전극(121)을 포함하는 유기 발광다이오드의 계층별 구조에 대해 더욱 자세히 설명한다.
도 2는 유기 발광다이오드의 계층별 구조도 이다.
도 2에 도시된 바와 같이, 유기 발광다이오드는 제1전극(118), 유기 발광층(120) 및 제2전극(121)을 포함할 수 있다. 여기서, 유기 발광층(120)의 경우 정공주입층(120a) 및 정공수송층(120b)을 포함하는 하부 공통층과, 발광층(120c)과, 전자수송층(120d) 및 전자주입층(120e)을 포함하는 상부 공통층을 포함할 수 있다.
여기서, 발광층(120c)은 적색, 녹색, 청색 및 백색을 발광하는 물질로 이루어질 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.
발광층(120c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(120c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(120c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다.
이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
정공주입층(121a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
앞서 설명한, 정공주입층(121a)은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있으나 이에 한정되지 않는다.
정공수송층(121b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
정공수송층(121b)은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있으나 이에 한정되지 않는다.
전자수송층(121d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
전자수송층(121d)은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있다.
전자주입층(121e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다. 전자주입층(121e)은 전자주입층을 이루는 유기물과 무기물을 진공증착법으로 형성할 수 있으나 이에 한정되지 않는다.
한편, 정공주입층(121a) 또는 전자주입층(121e)은 무기물을 더 포함할 수 있으며, 무기물은 금속화합물을 더 포함할 수 있다. 금속화합물은 알칼리 금속 또는 알칼리 토금속을 포함할 수 있다. 알칼리 금속 또는 알칼리 토금속을 포함하는 금속화합물은 LiQ, LiF, NaF, KF, RbF, CsF, FrF, BeF2, MgF2, CaF2, SrF2, BaF2 및 RaF2로 이루어진 군에서 선택된 어느 하나 이상일 수 있으나 이에 한정되지 않는다.
여기서, 본 발명에 따른 유기 발광다이오드의 계층 구조는 도 2에 한정되는 것은 아니며, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 중 적어도 어느 하나가 생략될 수도 있다.
한편, 앞서 설명한 서브 픽셀이 백색을 발광하기 위해서는 다음과 같은 구조로 형성될 수 있다.
도 3은 서브 픽셀의 적층 구조도 이다.
도 3에 도시된 바와 같이, 서브 픽셀이 백색을 발광하기 위해서는 (a) 또는 (b)의 구조로 발광층이 형성될 수 있다.
(a)의 구조는 유기 발광층이 적색(150)과 녹색(160)을 포함하여 스택 구조로 형성된 것을 일례로 설명한 것이다. 그러나, 유기 발광층은 적색, 녹색, 청색 및 황색 중 두 개를 포함하면 백색을 발광할 수 있다.
(b)의 구조는 유기 발광층이 적색(150), 녹색(160) 및 청색(170)을 포함하여 스택 구조로 형성된 것을 일례로 설명한 것이다. 그러나, 유기 발광층은 적색, 녹색, 청색 및 황색 중 세 개를 포함하면 백색을 발광할 수 있다.
이상 본 발명은 색변환부와 코팅막 간의 공정 단차에 의해 전극이 단락되는 문제를 해결함은 물론 단차가 형성된 영역에서 색변환부의 아웃게싱에 의한 유기물 열화 문제를 해결할 수 있는 유기전계발광표시장치의 제조방법을 제공하는 효과가 있다.
이하에서는, 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법에 의해 개선된 구조 및 효과에 대해 개략적으로 설명한다. 단, 설명의 중복을 피하기 위해 도면에 도시된 부호와 이의 설명은 생략한다.
도 4a 및 도 4b는 공정 개선 효과를 설명하기 위한 비교 도면이다.
먼저, 도 4a의 "A"는 색변환부(116) 상에 형성된 코팅막(117a)의 공정 단차에 의해 제1전극(118)에 단락이 발생하는 영역을 나타낸 것이다. 다음, 도 4b의 "B"는 색변환부(116)의 상부와 적어도 하나 이상의 측벽을 모두 덮도록 코팅막(117a)이 형성된 영역을 나타낸 것이다.
여기서, 코팅막(117a)에 형성된 홀(H2)은 도 1c 내지 도 1e에 설명한 바와 같이 코팅막(117a)의 여분이 남도록 1차 패턴을 실시하고 제2보호막(117b) 패턴시 하부에 위치하는 게이트(미도시) 및 소오스(114a) 또는 드레인(114b)이 노출되도록 일괄적으로 2차 패턴을 실시하여 형성된 것이다.
이와 같이 1차 패턴을 실시하고 2차 패턴을 재차 실시함으로써 콘택 영역인 홀(H2)의 면적을 최소화함으로써 개구율을 확보할 수도 있다.
따라서, 본 발명은 전극이 단락되는 문제와 단차가 형성된 영역에서 색변환부의 아웃게싱에 의한 유기물 열화 문제를 해결할 수 있음은 물론 개구율을 확보할 수 있는 효과가 있다.
이하에서는, 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법에 의해 제조된 유기전계발광표시장치에 대해 설명한다. 단, 설명의 이해를 돕기 위해 앞서 도시한 도 1h를 참조하여 설명한다.
도 1h에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 기판(110) 상에 위치하는 게이트(111a, 111b), 소오스(114a), 드레인(114b), 전원배선(114c)을 덮는 제1보호막(115)을 포함하는 트랜지스터 어레이를 포함할 수 있다. 또한, 트랜지스터 어레이 상에 위치하는 색변환부(116)를 포함할 수 있다. 또한, 트랜지스터 어레이 및 색변환부(116) 상에 위치하는 코팅막(117a)을 포함할 수 있다. 또한, 코팅막(117a) 상에 위치하며 게이트(111a, 111b), 소오스(114a) 및 드레인(114b)이 노출되도록 위치하는 제2보호막(117b)을 포함할 수 있다. 또한, 제2보호막(117b) 상에 위치하며 제2보호막(117b) 상에 노출된 게이트(111a, 111b), 소오스(114a) 및 드레인(114b)에 구분되어 연결된 제1전극(118)을 포함할 수 있다. 또한, 제2보호막(117b) 및 제1전극(118) 상에 위치하며 색변환부(116)가 위치하는 영역과 대응하는 영역에 제1전극(118)이 노출되도록 위치하는 뱅크층(119)을 포함할 수 있다. 또한, 제1전극(118) 상에 위치하는 유기 발광층(120)을 포함할 수 있다. 또한, 유기 발광층(120) 상에 위치하는 제2전극(121)을 포함할 수 있다.
여기서, 트랜지스터 어레이는, 기판(110) 상에 위치하는 게이트(111a, 111b)와, 게이트(111a, 111b) 상에 위치하는 절연막(112)과, 절연막(112) 상에 위치하는 반도체층(113)과, 반도체층(113)에 접촉하는 소오스(114a) 및 드레인(114b)을 포함할 수 있다.
여기서, 코팅막(117a)의 재료는 포토아크릴과 같은 수지계를 사용할 수 있으며, 코팅막(117a)은 색변환부(116)보다 두껍게 형성하는 것이 유리하다. 코팅막(117a)의 두께는 1㎛ ~ 4㎛ 범위를 갖도록 형성할 수 있다. 코팅막(117a)의 두께를 1㎛ 이상으로 형성하면, 색변환부(116)를 덮을 수 있으며 색변환 특성을 향상시킬 수 있다. 코팅막(117a)의 두께를 4㎛ 이하로 형성하면, 굴절율이 증가하거나 특정 영역의 파장이 길어짐으로 인해 녹색 또는 청색의 색순도가 저하되는 문제를 방지할 수 있다. 또한, 코팅막(117a)은 색변환부(116)의 상부와 적어도 하나 이상의 측벽 에지를 덮도록 형성될 수 있다. 이에 따라, 색변환부(116)가 역 테이퍼 형상 으로 패턴되어도 제1전극(118)에 단차가 발생하는 문제를 저지할 수 있다.
여기서, 색변환부(116)는 일측에 위치하는 게이트(111b)와 전원배선(114c) 사이에 위치하여 유기 발광층(120)으로부터 출사된 백색의 빛을 적색, 녹색 또는 청색으로 변환할 수 있다.
이상, 본 발명은 색변환부와 코팅막 간의 공정 단차에 의해 전극이 단락되는 문제와 단차가 형성된 영역에서 색변환부의 아웃게싱에 의한 유기물 열화 문제를 해결할 수 있음은 물론 개구율을 확보할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 공정별 단면도.
도 2는 유기 발광다이오드의 계층별 구조도.
도 3은 서브 픽셀의 적층 구조도.
도 4a 및 도 4b는 공정 개선 효과를 설명하기 위한 비교 도면.
<도면의 주요 부분에 관한 부호의 설명>
110: 기판 111a, 111b: 게이트
113: 반도체층 115: 제1보호막
116: 색변환부 117a: 코팅막
117b: 제2보호막 118: 제1전극
119: 뱅크층 120: 유기 발광층
121: 제2전극

Claims (10)

  1. 기판 상에 위치하는 복수의 게이트, 소오스 및 드레인을 덮는 제1보호막을 포함하는 트랜지스터 어레이를 형성하는 단계;
    상기 트랜지스터 어레이 상에 색변환부를 형성하는 단계;
    상기 트랜지스터 어레이 및 상기 색변환부 상에 코팅막을 형성하고 상기 게이트 및 상기 소오스 또는 드레인이 위치하는 영역과 대응하는 영역에서 상기 코팅막의 여분이 남도록 상기 코팅막을 패턴하는 단계;
    상기 코팅막 상에 제2보호막을 형성하고 상기 게이트 및 상기 소오스 또는 드레인이 노출되도록 상기 코팅막과 상기 제2보호막을 일괄 패턴하는 단계;
    상기 제2보호막 상에 제1전극을 형성하고 상기 게이트 및 상기 소오스 또는 드레인에 구분되어 연결되도록 상기 제1전극을 패턴하는 단계;
    상기 제2보호막 및 상기 제1전극 상에 뱅크층을 형성하고 상기 색변환부가 위치하는 영역과 대응하는 영역에서 상기 제1전극이 노출되도록 상기 뱅크층을 패턴하는 단계; 및
    상기 제1전극 상에 유기 발광층을 형성하고 상기 유기 발광층 상에 제2전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 코팅막 형성단계에서,
    상기 코팅막은 상기 색변환부의 상부와 적어도 하나 이상의 측벽 에지를 덮도록 형성하는 유기전계발광표시장치의 제조방법.
  3. 제1항에 있어서,
    상기 코팅막 형성단계에서,
    상기 코팅막의 두께는 1㎛ ~ 4㎛ 범위를 갖도록 형성하는 유기전계발광표시장치의 제조방법.
  4. 제1항에 있어서,
    상기 트랜지스터 어레이는,
    상기 기판 상에 위치하는 상기 게이트와, 상기 게이트 상에 위치하는 절연막과, 상기 절연막 상에 위치하는 반도체층과, 상기 반도체층에 접촉하는 상기 소오스 및 드레인을 포함하는 유기전계발광표시장치의 제조방법.
  5. 제1항에 있어서,
    상기 유기 발광층은,
    백색을 발광하는 유기전계발광표시장치의 제조방법.
  6. 제1항에 있어서,
    상기 유기 발광층은,
    적색, 녹색 및 청색을 포함하는 발광층이 스택구조로 적층된 유기전계발광표시장치의 제조방법.
  7. 기판 상에 위치하는 게이트, 소오스 및 드레인을 덮는 제1보호막을 포함하는 트랜지스터 어레이;
    상기 트랜지스터 어레이 상에 위치하는 색변환부;
    상기 트랜지스터 어레이 및 상기 색변환부 상에 위치하는 코팅막;
    상기 코팅막 상에 위치하며 상기 게이트 및 상기 소오스 또는 드레인이 노출되도록 위치하는 제2보호막;
    상기 제2보호막 상에 위치하며 상기 제2보호막 상에 노출된 상기 게이트 및 상기 소오스 또는 드레인에 구분되어 연결된 제1전극;
    상기 제2보호막 및 상기 제1전극 상에 위치하며 상기 색변환부가 위치하는 영역과 대응하는 영역에 상기 제1전극이 노출되도록 위치하는 뱅크층;
    상기 제1전극 상에 위치하는 유기 발광층; 및
    상기 유기 발광층 상에 위치하는 제2전극을 포함하는 유기전계발광표시장치.
  8. 제7항에 있어서,
    상기 코팅막은,
    상기 색변환부의 상부와 적어도 하나 이상의 측벽 에지를 덮도록 형성된 유기전계발광표시장치.
  9. 제7항에 있어서,
    상기 코팅막의 두께는,
    1㎛ ~ 4㎛ 범위를 갖는 유기전계발광표시장치.
  10. 제7항에 있어서,
    상기 트랜지스터 어레이는,
    상기 기판 상에 위치하는 상기 게이트와, 상기 게이트 상에 위치하는 절연막과, 상기 절연막 상에 위치하는 반도체층과, 상기 반도체층에 접촉하는 상기 소오스 및 드레인을 포함하는 유기전계발광표시장치.
KR1020070140999A 2007-12-28 2007-12-28 유기전계발광표시장치 및 이의 제조방법 KR101378864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140999A KR101378864B1 (ko) 2007-12-28 2007-12-28 유기전계발광표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140999A KR101378864B1 (ko) 2007-12-28 2007-12-28 유기전계발광표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20090072781A true KR20090072781A (ko) 2009-07-02
KR101378864B1 KR101378864B1 (ko) 2014-03-27

Family

ID=41329967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140999A KR101378864B1 (ko) 2007-12-28 2007-12-28 유기전계발광표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101378864B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120009316A (ko) * 2010-07-23 2012-02-01 엘지디스플레이 주식회사 유기전계발광표시장치
JP2016006802A (ja) * 2010-04-16 2016-01-14 株式会社半導体エネルギー研究所 半導体装置及び表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759719B2 (ja) * 2000-02-01 2011-08-31 モトローラ ソリューションズ インコーポレイテッド 光放出装置および製造方法
JP2004361592A (ja) * 2003-06-04 2004-12-24 Dainippon Printing Co Ltd Ccm基板およびこれを用いたel表示装置
JP2006127910A (ja) * 2004-10-28 2006-05-18 Fuji Electric Holdings Co Ltd 有機elディスプレイ及びその製造方法
KR100759577B1 (ko) * 2006-04-21 2007-09-18 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016006802A (ja) * 2010-04-16 2016-01-14 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR20120009316A (ko) * 2010-07-23 2012-02-01 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
KR101378864B1 (ko) 2014-03-27

Similar Documents

Publication Publication Date Title
US11394015B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US10700149B2 (en) Organic light-emitting diode display having multi-mode cavity structure
KR102080008B1 (ko) 유기발광표시장치 및 그 제조방법
KR102155736B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR20160017388A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20180075958A (ko) 유기 발광 표시 장치
KR101368067B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR20170065069A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
EP3610511B1 (en) Stacked organic light emitting apparatus, organic light emitting diode display apparatus, and method of fabricating a stacked organic light emitting apparatus
KR102376094B1 (ko) 멀티 모드 캐비티 구조를 갖는 유기발광 다이오드 표시장치
KR101476442B1 (ko) 유기전계발광표시장치
KR101318442B1 (ko) 유기전계발광표시장치의 제조방법
KR20150080335A (ko) 유기전계발광표시장치
KR101378864B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101475066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101367000B1 (ko) 유기전계발광표시장치
KR101378862B1 (ko) 유기전계발광표시장치
KR102598743B1 (ko) 유기발광 표시장치 및 그 제조방법
KR101446344B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR102216680B1 (ko) 유기발광표시장치
KR101678206B1 (ko) 유기전계발광표시장치
KR101424272B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR20090054324A (ko) 유기전계발광표시장치의 구동방법
KR101464752B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5