KR20090072208A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20090072208A
KR20090072208A KR1020070140253A KR20070140253A KR20090072208A KR 20090072208 A KR20090072208 A KR 20090072208A KR 1020070140253 A KR1020070140253 A KR 1020070140253A KR 20070140253 A KR20070140253 A KR 20070140253A KR 20090072208 A KR20090072208 A KR 20090072208A
Authority
KR
South Korea
Prior art keywords
subpixel electrode
electrode
liquid crystal
substrate
subpixel
Prior art date
Application number
KR1020070140253A
Other languages
English (en)
Inventor
김광현
허정욱
박경옥
이남석
변호연
홍성환
이정훈
정지윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070140253A priority Critical patent/KR20090072208A/ko
Priority to US12/187,133 priority patent/US20090168005A1/en
Publication of KR20090072208A publication Critical patent/KR20090072208A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 제1기판; 상기 제1기판 상에 형성되고 제1도메인 분할 수단을 가지며 일정간격으로 서로 이격된 제1부화소 전극 및 제2부화소 전극을 포함하는 화소 전극; 상기 제1기판과 대향하여 배치된 제2기판; 상기 제2기판 위에 형성된 제2도메인 분할 수단; 상기 제1기판 및 제2기판 사이에 개재하는 액정층을 포함하고, 상기 제1 및 제2도메인 분할 수단에 의해 정의되는 복수의 부영역 중 제1부화소 전극의 부영역의 너비와 상기 제2부화소 전극의 부영역의 너비가 서로 다른 것을 특징으로 한다. 이에 의해 액정표시장치의 투과율, 응답속도 등의 표시품질이 향상된다.
카이럴 도판트, 동영상 끌림, 전극 간격

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 VA(vertical alignment) 모드 구동 방식을 가지는 액정표시장치에 관한 것이다.
본 발명은 VA(vertical alignment) 모드 구동 방식을 가지는 액정표시장치의 표시 품질 향상을 위한 것으로서, 보다 상세하게는 전극간 간격을 조절하여 투과율과 동영상 재생시의 화면 끌림 현상을 개선하기 위함이다.
VA모드 중 특히 PVA(patterned vertical alignment) 모드 구동 방식은 액정표시장치의 액정패널의 상하판 전극에 절개부를 가지는 패턴을 만들어 프린지 필드(fringed field)를 생성하여 액정 분자 배향을 조절하는 것으로서, 액정 전계가 미인가시에는 액정이 배향막에 수직 배향하고, 전계 인가시에는 음의 유전이방성을 가진 액정의 장축이 전계에 수직하게 형성하여 광투과율을 조절하는 방식의 구동 모드를 말한다.
이러한 PVA 모드에서 전계가 형성되는 도메인의 전극간 간격은 대략 24um로 제한되는 바, 그 이상의 간격에서는 절개부의 감소로 투과율은 증가하지만, 액정의 경사 방향의 불균일로 인해 발생되는 다이나믹 텍스쳐(Dynamic texture)를 제어하 기 힘들고 이에 따른 응답속도도 느려지는 문제점이 발생된다.
이를 해결하기 위해서 프린지 필드를 형성하는 전극에 미세한 빗살 모양을 형성하여 전극간 간격을 증가시키는 방법이 있으나, 미세 전극 패턴 형성이 공정상 용이하지 않고, 수율이 감소하는 단점을 가지고 있다. 본 발명은 상기 종래 기술의 문제점을 극복하기 위해 것으로서 상세한 설명은 다음과 같다.
본 발명은 VA 모드의 액정표시장치에서 카이럴 도판트(chiral dopant)를 첨가하는 동시에 각각의 부화소 전극의 부영역의 너비를 달리하여 투과율 향상 및 동영상 끌림 현상 개선하고자 한다.
상기 본 발명의 목적은 제1기판; 상기 제1기판 상에 형성되고 제1도메인 분할 수단을 가지며 일정 간격으로 서로 이격된 제1부화소 전극 및 제2부화소 전극을 포함하는 화소 전극; 상기 제1기판과 대향하여 배치된 제2기판; 상기 제2기판 위에 형성된 제2도메인 분할 수단; 상기 제1기판 및 제2기판 사이에 개재하는 액정층을 포함하고, 상기 제1 및 제2도메인 분할 수단에 의해 정의되는 복수의 부영역 중 제1부화소 전극의 부영역의 너비와 상기 제2부화소 전극의 부영역의 너비가 서로 다른 액정표시장치에 의하여 달성된다.
상기 액정층은 카이럴 도판트를 함유할 수 있다.
상기 카이럴 도판트를 함유한 액정의 피치가 20um이상일 수 있다.
상기 제1부화소 전극과 상기 제2부화소 전극에 서로 다른 데이터 전압이 인가될 수 있다.
상기 제1부화소 전극에는 상기 제2부화소 전극보다 높은 데이터 전압이 인가될 수 있다.
상기 제1기판상에 형성되고 서로 인접한 제1게이트라인과 제2게이트라인; 상기 게이트라인들과 절연되어 교차하여 형성된 데이터라인; 상기 제1게이트라인 및 데이터라인이 전기적으로 연결된 제1박막트랜지스터와 상기 제2게이트라인과 데이터라인이 전기적으로 연결된 제2박막트랜지스터를 더 포함하고, 제1게이트라인과 제2게이트라인에 시분할된 게이트 온 전압이 인가될 수 있다.
상기 제1기판상에 형성된 게이트라인; 상기 게이트라인과 절연되어 교차하여 형성되고 서로 인접하는 제1데이터라인 및 제2 데이터라인; 상기 게이트라인 및 상기 제1데이터라인이 전기적으로 연결된 제1박막트랜지스터와 상기 게이트라인 및 상기 제2데이터라인이 전기적으로 연결된 제2박막트랜지스터를 더 포함하고, 상기 게이트라인에 게이트 온 전압이 인가될 때, 상기 제1 및 제2데이터라인에 서로 다른 데이터 전압이 인가될 수 있다.
상기 제1부화소 전극과 제2부화소 전극이 용량성 결합을 이룰 수 있다.
상기 제1부화소 전극의 부영역의 너비가 상기 제2부화소 전극의 부영역의 너비보다 작을 수 있다.
상기 제1부화소 전극과 제2부화소 전극의 부영역의 너비의 비가 1 : 1.2 내지 1 : 2.7일 수 있다.
상기 제1부화소 전극 너비가 15 내지 24um일 수 있다.
상기 제2부화소 전극 너비가 28 내지 40um일 수 있다.
상기 제1부화소 전극의 부영역의 너비가 20um이상인 경우 카이럴 도판트를 함유하는 액정의 피치가 20m이상일 수 있다.
상기 제1부화소 전극의 부영역의 너비가 20um미만인 경우 카이럴 도판트를 함유하는 액정의 피치가 40um이상일 수 있다.
상기 제1부화소 전극의 면적보다 상기 제2부화소 전극의 면적이 클 수 있다.
상기 제1부화소 전극의 면적과 상기 제2부화소 전극의 면적의 비
가 1 : 1.5 내지 1 : 2.5 일 수 있다.
본 발명에 따르면 서로 다른 전압이 인가되는 부화소의 도메인 분할 수단의 간격 및 카이럴 도판트 피치를 조절하여, 액정표시장치의 투과율 및 응답속도를 개선할 수 있으며, 특히 동영상 재생 시의 끌림 현상을 저감시킬 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였 다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정표시장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정표시장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정표시장치의 두 부화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정표시장치는 액정 표시판 조립체(liquid crystal panel assembly, 300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G1a-Gnb, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1a-Gnb, D1-Dm)은 게이트신호("주사 신호"라고도 함)를 전달하는 복수의 게이트라인(G1a-Gnb)과 데이터신호를 전달하는 복수의 데이터라인(D1-Dm)을 포함한다. 게이트라인(G1a-Gnb)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터 라인(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX)는 한 쌍의 부화소를 포함하며, 각 부화소는 액정축전기(liquid crystal capacitor)(Clca, Clcb)를 포함한다. 두 부화소 중 적어도 하나는 게이트라인, 데이터라인 및 액정축전기(Clca, Clcb)와 연결된 스위칭 소자(도시하지 않음)를 포함한다.
액정축전기(Clca/Clcb)는 하부 표시판(100)의 부화소 전극(PEa/PEb)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 부화소 전극(PEa/PEb)과 공통 전극(CE) 사이의 액정층(3)은 유전체로서 기능한다. 한 쌍의 부화소 전극(PEa, PEb)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(CF)는 하부 표시판(100)의 부화소 전극(PEa, PEb) 위 또는 아래에 형성할 수도 있다.
표시판(100, 200)의 바깥 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 직교할 수 있다. 반사형 액정표시장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다. 직교 편광자인 경우 전기장이 없는 액정층(3)에 들어온 입사광을 차단한다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 전압(또는 기준 계조 전압)을 생성한다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트라인과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트신호(Vg)를 게이트라인에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터라인과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터신호로서 데이터라인에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터신호를 선택한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩 의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 액정 표시판 조립체 구조의 한 예에 대하여 도 3 내지 도 8c 및 앞에서 설명한 도 1 및 도 2를 참고하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.
도 3을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수 쌍의 게이트라인(GLa, GLb), 복수의 데이터라인(DL) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트라인(GLa/GLb) 및 데이터라인(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정축전기(Clca/Clcb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지축전기(storage capacitor)(Csta/Cstb)를 포함한다.
각 스위칭 소자(Qa/Qb)는 하부 표시판(100)에 구비되어 있는 박막트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트라인(GLa/GLb )과 연결되어 있고, 입력 단자는 데이터라인(DL)과 연결되어 있으며, 출력 단자는 액정축전기(Clca/Clcb) 및 유지축전기(Csta/Cstb)와 연결되어 있다.
액정축전기(Clca/Clcb)의 보조적인 역할을 하는 유지축전기(Csta/Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지축전기(Csta, Cstb)는 부화소 전극(PEa, PEb)이 절연체를 매개로 바로 위의 전단 게이트라인과 중첩되어 이루어질 수 있다.
액정축전기(Clca, Clcb) 등에 대해서는 앞에서 설명하였으므로 상세한 설명은 생략한다.
이와 같은 액정 표시판 조립체를 포함하는 액정표시장치에서는, 신호 제어부(600)가 한 화소(PX)에 대한 입력 영상 신호(R, G, B)를 수신하여 두 부화소(PXa, PXb)에 대한 출력 영상 신호(DAT)로 변환하여 데이터 구동부(500)에 전송할 수 있다. 이와는 달리, 계조 전압 생성부(800)에서 두 부화소(PXa, PXb)에 대한 계조 전압 집합을 따로 만들고 이를 번갈아 데이터 구동부(500)에 제공하거나, 데이터 구동부(500)에서 이를 번갈아 선택함으로써, 두 부화소(PXa, PXb)에 서로 다른 전압을 인가할 수 있다. 단, 이 때 두 부화소(PXa, PXb)의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 영상 신호를 보정하거나 계조 전압 집합 을 만드는 것이 바람직하다. 예를 들면 정면에서의 합성 감마 곡선은 이 액정 표시판 조립체에 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다.
그러면 도 3에 도시한 액정 표시판 조립체의 한 예에 대하여 도 4 내지 도 8c, 그리고 앞에서 설명한 도 1 및 도 2를 참고하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 5 및 도 6은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 6을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2게이트라인(gate line)(121a, 121b) 및 복수의 유지 전극선(storage electrode lines)(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
제1 및 제2게이트라인(121a, 121b)은 게이트신호를 전달하고 주로 가로 방향으로 뻗으며, 각각 위쪽 및 아래쪽에 위치한다.
제1게이트라인(121a)은 위로 돌출한 복수의 제1게이트 전극(gate electrode)(124a)과 다른 층 또는 게이트구동부(400)와의 접속을 위한 넓은 끝 부 분(129a)을 포함한다. 제2게이트라인(121b)은 아래로 돌출한 복수의 제2게이트 전극(124b)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129b)을 포함한다. 게이트 구동부(400)가 기판(110) 위에 집적되어 있는 경우 게이트라인(121a, 121b)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 공통 전압(Vcom) 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 각각 제1게이트라인(121a) 및 제2 게이트라인(121b) 사이에 위치한다. 각 유지 전극선(131)은 아래위로 확장된 복수의 유지전극(storage electrode)(137)을 포함한다. 그러나 유지전극(137)을 비롯한 유지전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 도전체(121a, 121b, 131)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121a, 121b, 131)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121a, 121b, 131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(121a, 121b, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 및 제2섬형반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 섬형반도체(154a, 154b)는 각각 제1 및 제2게이트 전극(124a, 124b) 위에 위치한다.
섬형반도체(154a, 154b) 위에는 섬형저항성접촉부재(ohmic contact)(163a, 165b)가 형성되어 있다. 저항성접촉부재(163a, 165a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 제1 및 제2섬형저항성접촉부재(163a, 165a)는 쌍을 이루어 섬형반도체(154a, 154b) 위에 배치되어 있다.
반도체(154a, 154b)와 저항성 접촉 부재(163a, 165a)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163a, 165a) 및 게이트 절연막(140) 위에는 복수의 데이터라인(data line)(171)과 복수 쌍의 제1 및 제2드레인 전극(drain electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다.
데이터라인(171)은 데이터신호를 전달하며 주로 세로 방향으로 뻗어 게이트라인(121a, 121b) 및 유지 전극선(131)과 교차한다. 각 데이터라인(171)은 전체에 걸쳐 일직선상에 있지 않으며, 적어도 두 번 꺾여 있다.
각 데이터라인(171)은 제1 및 제2게이트전극(124a, 124b)을 향하여 각각 뻗은 복수 쌍의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 데이터 구동부(500)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 구동부(500)가 기판(110) 위에 집적되어 있는 경우, 데이터라인(171)이 연장되어 이와 직접 연결될 수 있다.
제1 및 제2드레인 전극(175a, 175b)은 서로 분리되어 있고 데이터라인(171)과도 분리되어 있다.
제1/제2드레인 전극(175a/175b)은 제1/제2 게이트 전극(124a/124b)을 중심으로 제1/제2 소스 전극(173a/173b)과 마주하며, 막대형 끝 부분은 구부러진 제1 및 제2 소스 전극(173a, 173b)으로 일부 둘러싸여 있다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2드레인 전극(175a/175b)은 제1/제2 반도체(154a, 154b)와 함께 제1/제2박막트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2박막트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2드레인 전 극(175a/175b) 사이의 제1/제2 반도체(154a/154b)에 형성된다.
데이터 도전체(171, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체(171, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163a, 165a)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171, 175a, 175b)로 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터라인(171)의 끝 부분(179)과 제1 및 제2드레인 전극(175a, 175b)의 한 쪽 부분을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트라인(121a, 121b)의 끝 부분(129a, 129b)을 각각 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다. 또한 보호막(180)에는 유지 전극(137)의 일부를 각각 드러내는 제1 및 제2 개구부(186, 187)가 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2부화소 전극(191a, 191b)을 포함한다.
제1부화소 전극(191a)은 각각 접촉 구멍(185a)을 통하여 각각의 제1드레인 전극(175a)과 연결되어 있으며, 제2부화소 전극(191b)은 접촉 구멍(185b)을 통하여 각각의 제2드레인 전극(175b)과 연결되어 있다.
화소 전극(191)은 데이터라인(171)과 보호막(180)을 사이에 두고 중첩한다.
그러면 도 7, 도 8a, 도 8b 및 도 8c를 참고하여 이러한 액정 표시판 조립체 의 화소 전극의 상세 구조에 대하여 설명한다.
도 7은 본 발명의 여러 실시예에 따른 액정 표시판 조립체에서 하나의 화소 전극의 개략적인 배치도이고, 도 8a 내지 도 8c는 도 7에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.
도 7은 본 발명의 여러 실시예에 따른 액정 표시판 조립체에서 하나의 화소 전극의 개략적인 배치도이고, 도 8a 내지 도 8c는 도 7에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.
도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시판 조립체의 각 화소 전극(pixel electrode)(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2부화소 전극(191a, 191b)을 포함한다. 제1부화소 전극(191a)과 제2부화소 전극(191b)은 행 방향으로 인접하며, 절개부(cutout)(91a, 91b)를 가진다. 공통 전극(270)(도 2 참고)은 제1 및 제2부화소 전극(191a, 191b)과 마주하는 절개부(71a, 71b)를 가진다.
제1 및 제2부화소 전극(191a, 191b) 각각은 적어도 도 8a에 도시한 평행사변형의 전극편(196) 하나와 도 8b에 도시한 평행사변형의 전극편(197) 하나를 포함한다. 도 8a 및 도 8b에 도시한 전극편(196, 197)을 상하로 연결하면 도 8c에 도시한 기본 전극(198)이 되는데, 각 부화소 전극(191a, 191b)은 이러한 기본 전극(198)을 근간으로 하는 구조를 가진다.
도 8a 및 도 8b에 도시한 바와 같이, 전극편(196, 197) 각각은 한 쌍의 빗변(oblique edge)(196o, 197o) 및 한 쌍의 가로변(transverse edge)(196t, 197t)을 가지며 대략 평행사변형이다. 각 빗변(196o, 197o)은 가로변(196t, 197t)에 대하여 빗각(oblique angle)을 이루며, 빗각의 크기는 대략 45도 내지 135도인 것이 바람직하다. 또한 각 빗변은 다른 전극 편의 빗변과 결합하여 오목 또는 볼록 형태의 노치를 형성하기 위한 오목 또는 볼록한 형태의 홈을 가질 수 있다. 그리고 편의상 전극편(196,197)은 밑변(196t, 197t)을 중심으로 수직인 상태에서 기울어진 방향("경사 방향")에 따라 구분하며, 도 8a와 같이 오른쪽으로 기울어진 경우를 "우경사"라 하고 도 8b와 같이 왼쪽으로 기울어진 경우를 "좌경사"라 한다.
전극편(196, 197)에서 가로변(196t, 197t)의 길이, 즉 너비(W)와 가로변(196t, 197t) 사이의 거리, 즉 높이(H)는 표시판 조립체(300)의 크기에 따라서 자유롭게 결정할 수 있다. 또한 각 전극편(196, 197)에서 가로변(196t, 197t)은 다른 부분과의 관계를 고려하여 꺾이거나 튀어나오는 등 변형될 수 있으며, 앞으로는 이러한 변형도 모두 포함하여 평행사변형이라 일컫는다.
공통 전극(270)에는 전극편(196, 197)과 마주하는 절개부(61, 62)가 형성되어 있으며 전극편(196, 197)은 절개부(61, 62)를 중심으로 두 개의 부영역(S1, S2)으로 구획된다. 절개부(61, 62)에는 적어도 하나의 노치(notch)가 형성될 수 있다. 절개부(61, 62)는 전극편(196, 197)의 빗변(196o, 197o)과 나란한 사선부(61o, 62o)와 사선부(61o, 62o)와 둔각을 이루면서 전극편(196, 197)의 가로변(196t, 197t)과 중첩하는 가로부(61t, 62t)를 포함한다.
각 부영역(S1, S2)은 절개부(61, 62)의 사선부(61o, 62o) 및 전극편(196, 197)의 빗변(196t, 197t)간의 거리로 정의되는 부영역 너비는 약 15㎛ 내지 40㎛ 정도인 것이 바람직하다.
도 8c에 도시한 기본 전극(198)은 우경사 전극편(196)과 좌경사 전극편(197)이 결합하여 이루어진다. 우경사 전극편(196)과 좌경사 전극편(197)이 이루는 각도는 대략 직각인 것이 바람직하며, 두 전극편(196, 197)의 연결은 일부에서만 이루어진다. 연결되지 않은 부분은 절개부(90)를 이루며 오목하게 들어간 쪽에 위치한다. 그러나 절개부(90)는 생략될 수도 있다.
두 전극편(196, 197)의 서로 대향하는 바깥쪽 가로변(196t, 197t)은 기본 전극(198)의 가로변(198t)을 이루며, 두 전극편(196, 197)의 대응하는 빗변(196o, 197o)는 서로 연결되어 기본 전극(198)의 굴곡변(curved edge)(198o1, 198o2)을 이룬다.
굴곡변(198o1, 198o2)은 가로변(198t)과 둔각, 예를 들면 약 135°를 이루며 만나는 볼록변(convex edge)(198o1) 및 가로변(198t)과 예각, 예를 들면 약 45°를 이루며 만나는 오목변(concave edge)(198o2)을 포함한다. 굴곡변(198o1, 198o2)은 한 쌍의 빗변(196o, 197o)이 대략 직각으로 만나 이루어지므로 그 꺾인 각도는 대략 직각이다.
공통전극의 절개부(60)는 전극편의 오목변(198o2)와 이격되어 오목변의 형태와 유사하게 형성될 수 있다. 공통 전극(270)의 절개부(61, 62)는 서로 연결되어 하나의 절개부(60)를 이룬다. 이때, 절개부(61, 62)에서 중복되는 가로부(61t, 62t)는 합쳐져서 하나의 가로부(60t1)를 이룬다. 이 새로운 형태의 절개부(60)는 다음과 같이 다시 설명할 수 있다.
절개부(60)는 굴곡점(CP)을 가지는 굴곡부(60o), 굴곡부(60o)의 굴곡점(CP)에 연결되어 있는 중앙 가로부(60t1), 그리고 굴곡부(60o)의 양끝에 연결되어 있는 한 쌍의 종단 가로부(60t2)를 포함한다. 절개부(60)의 굴곡부(60o)는 직각으로 만나는 한 쌍의 사선부로 이루어지고, 기본 전극(198)의 굴곡변(198o1, 198o2)과 거의 평행하며, 기본 전극(198)을 좌반부와 우반부로 이등분한다. 절개부(60)의 중앙 가로부(60t1)는 굴곡부(60o)와 둔각, 예를 들면 약 135°를 이루며, 대략 기본 전극(198)의 볼록 꼭지점(VV)을 향하여 뻗어 있다. 종단 가로부(60t2)는 기본 전극(198)의 가로변(198t)과 정렬되어 있으며 굴곡부(60o)와 둔각, 예를 들면 약 135°를 이룬다.
기본 전극(198)과 절개부(60)는 기본 전극(198)의 볼록 꼭지점(VV)과 오목 꼭지점(CV)를 잇는 가상의 직선(이하 "가로 중심선"이라 함)에 대하여 대략 반전 대칭이다.
절개부(60)에는 액정 분자의 무질서한 배향으로 인해 발생하는 텍스처(texuture)의 화소 영역 내로의 전파를 방지하기 위한 노치(notch)를 가질 수 있다. 노치의 경우 오목 또는 볼록한 형태를 가질 수 있으며, 절개부의 사선부(60o)에 형성되는 노치의 수는 두 전극편(197, 198)의 너비와 높이에 따라 변경할 수 있다.
도 7에 도시한 각 화소 전극(191)에서 제1부화소 전극(191a)의 면적은 제2부화소 전극(191b)의 면적보다 작다. 상기 제1부화소 전극(191a)과 제2부화소 전극(191b)의 면적비는 1 : 1.5 내지 1 : 2.5일 수 있고, 바람직하게는 1 : 2에 가까 운 값을 가질 때이다. 또한 제2부화소 전극(191b)의 높이가 제1부화소 전극(191a)의 높이보다 높으며, 두 부화소 전극(191a, 191b)의 너비는 실질적으로 동일할 수 있다. 제2부화소 전극(191b)의 전극편의 수효는 제1부화소 전극(191b)의 전극편 수효보다 많다.
본 발명의 일 실시예를 도 7을 참고하여 더욱 상세하게 설명하면, 제1부화소 전극(191a)은 좌경사 전극편(197)과 우경사 전극편(196)으로 이루어지며, 도 8c에 도시한 기본 전극(198)과 유사한 구조를 가진다. 제1부화소 전극(191a)은 제1빗변(192a1), 제2빗변(192a2)를 포함하며, 각 빗변을 따라 오목 노치가 형성될 수 있다. 제1부화소 전극(191a)는 제1빗변(192a1) 및 제2빗변(192a2)과 각각 연결되어 있는 제1가로변(193a3) 및 제2가로변(192a4)와 제1빗변(192a1) 및 제2빗변(192a2)과 각각 평행한 제3빗변(192a5) 및 제4빗변(192a6)를 포함한다.
제2부화소 전극(191b)은 두 개 이상의 좌경사 전극편(197)과 두 개 이상의 우경사 전극편(196)의 조합으로 이루어지며, 도 8c에 도시한 기본 전극(198)과 이에 결합된 좌경사 및 우경사 전극편(196, 197)을 포함한다.
도 7에 도시한 제2부화소 전극(191b)은 모두 6개의 전극편(191b1-191b6)으로 이루어지며, 이 중 두 개의 전극편(191b5, 191b6)은 제1부화소 전극(191a) 상하에 배치되어 있다. 화소 전극(191b)은 세 번 꺾인 구조를 가지며, 한 번 굴곡된 구조에 비해 세로줄 표현이 우수하다. 또한 제1부화소 전극(191a)의 전극편(191a1, 191a2)과 제2부화소 전극(191b)의 전극편(191b5, 191b6)이 인접하는 곳에서 도 8c에 도시한 공통 전극(270)의 절개부(61, 62)의 가로부(61t, 62t)가 합쳐져서 하나 의 가로부를 이루게 되므로 개구율이 더욱 증가된다.
중간의 전극편(191a1, 191a2, 191b1, 191b2)과 그 상하에 배치된 전극편(191b3-191b6)의 높이가 서로 다르다. 예를 들면, 상하 전극편(191b3-191b6)의 높이가 중간 전극편(191a1, 191a2, 191b1, 191b2)의 약 1/2이고, 이에 따라 제1부화소 전극(191a)과 제2부화소 전극(191b)의 면적비는 대략 1:2가 된다. 이와 같이 상하 전극편(191b3-191b6)의 높이를 조절하면 원하는 면적비를 얻을 수 있다.
도 7에서 제1 및 제2부화소 전극(191a, 191b)의 전극편의 개수, 위치 관계 및 꺾인 방향은 바뀔 수 있으며, 도 7의 화소 전극(191)을 상하 좌우로 반전 대칭 이동하거나 회전 이동함으로써 변형할 수 있다.
도 7에서 공통전극(270)의 절개부(71a, 71b)는 각 부화소 전극의 빗변과 실질적으로 평행한 절개부의 사선부(71ao, 71bo)와 사선부와 연결되어 있고 각 부화소 전극의 가로변과 실질적으로 평행한 가로부(71at, 7bt)를 포함한다. 절개부의 사선부(71o, 72o)에는 볼록 노치가 형성될 수 있다.
도 7에서 제1부화소 전극과 제2부화소 전극은 제2도메인 분할 수단에 의해서 복수개의 부 영역으로 나누어 질 수 있고, 각 부영역 너비는 동일하거나 서로 다를 수 있다. 상기 제2도메인 분할 수단은 상기 상부 표시판(200)에 형성된 공통전극의 절개부이거나 유전체로 이루어진 돌기일 수 잇다. 제1부화소 전극과 제2부화소 전극의 부영역 너비 즉 도메인 분할 수단의 간격(D)는 도 8a 및 8b에서 절개부(61, 62)의 사선부(61o, 62o)와 전극편(196, 197)의 빗변(196t, 197t)간 거리로 정의되며, 약 15-40㎛ 정도인 것이 바람직하다.
종래에는 부영역 너비를 24㎛이내로 제한하여 설계하였는바, 이는 도메인 분할 수단 간의 간격이 증가하면 개구율이 증가하나 부영역 중간위치에서 액정의 응답속도가 현저히 증가하는 문제가 있기 때문이다. 반면, 부영역 너비를 감소시킬 경우 개구율은 감소하나 응답속도의 개선효과를 가진다. 다시 말해서, 부영역 너비의 증감에 따라 개구율과 응답속도는 상관관계(trade off)를 가진다.
본 발명의 일 실시예로 28um이상의 부영역 너비를 가지는 부화소 영역을 설계함에 있어 후술되는 액정 조성물에 카이럴 도판트를 첨가를 전제로 액정 응답속도 및 개구율을 개선시킬 수 있다. 또한 도 7에서 서로 다른 전압이 인가되는 제1부화소 전극과 제2부화소 전극의 각 부영역 간의 너비를 서로 다르게 하여 화소 전극에 저계조 전압이 인가될 때, 동영상 끌림 현상을 개선하여 표시 품질을 향상시킬 수 있다.
도 7에서 제1부화소 전극과 공통전극의 절개부에 의해서 분할되는 부영역의 너비를 D1이라 하고, 제2부화소 전극과 공통전극의 절개부에 의해서 분할되는 부영역 너비를 D2라고 할 때, 상기 제1부화소 전극과 제2부화소 전극의 부영역의 너비의 비가 1 : 1.2 내지 1 : 2.7 일 수 있다. 또한 표시 품질 향상을 위해 D1은 15~24um, D2는 28~40um 정도인 것이 바람직하다.
도 9 및 도 10은 본 발명의 일 실시예로 D1과 D2의 비가 각각 약 1: 2와 1 : 1.5이다. 도 9 및 도 10에서 제1부화소 전극(191a)과 제2부화소 전극(191b)의 면적비는 1 : 2일 수 있다.
먼저 도 9를 보면 제1부화소 전극(191a)에서 도메인 분할 수단간의 간격(D1) 은 제2부화소 전극(191b)에서 도메인 분할 수단간의 간격(D2)의 약 0.5배이다. 도 7과 달리 공통전극의 절개부(60)는 제1부화소 전극(191a) 상에 2개 라인으로 마련되어 있으며, 화소 전극의 절개부(91a)는 제1부화소 전극(191a)의 길이방향으로 따라 길게 연장되어 있다.
도 10을 보면 제1부화소 전극(191a)에서 도메인 분할 수단간의 간격(D1)은 제2부화소 전극(191b)에서 도메인 분할 수단간의 간격(D2)의 약 2/3이다. 도 7과 달리 공통전극의 절개부(60)는 제1부화소 전극(191a) 상에 2개 라인으로 마련되어 있으며 그 중 하나는 제1부화소 전극(191a)의 바깥변을 따라 연장되어 있다. 화소 전극의 절개부(91a)는 제1부화소 전극(191a)의 길이방향으로 따라 길게 연장되어 있다.
도 9 및 도 10에서 제1부화소 전극(191a)을 분할하는 도메인 분할 수단 간의 간격은 일정할 수 있으며, 제2부화소 전극(191b)을 분할하는 도메인 분할 수단 간의 간격 또한 일정할 수 있다.
도 11은 일정한 면적비를 가지면서 서로 다른 전압이 인가되는 제1부화소 전극과 제2부화소 전극의 계조 전압별 감마 특성을 나타낸다. 도 11에서 96G까지는 제2부화소 전극보다 높은 전압이 인가되는 제1부화소 전극에만 전압이 인가되고, 제2부화소 전극은 96G 미만에서는 화소 영역의 휘도에 영향을 미치지 않음을 볼 수 있다. 화상 정보의 빠른 처리를 요하는 동영상 재생 시에, 일반적으로 화소 전극에 저계조 전압이 인가되는 경우 동영상 끌림 현상이 잘 시인되는 바, 저 계조 구간에서는 제2부화소 전극 대비 높은 제1부화소 전극에 높은 전압을 인가하는 설계에 의 해 동영상 끌림 현상을 개선시킬 수 있다.
본 발명의 일 실시예로 상기 언급한 화소 전극과 공통전극의 절개부의 형태는 다양하게 변형될 수 있다. 상기 제1부화소 전극과 제2화소 전극의 부영역 너비에 관한 관계는 상기의 실시예의 화소 구조에만 적용되는 것이 아니라, 제1 및 제2부화소 전극이 서로 이격되어 있고 차등 전압이 인가되는 액정표시장치에 모두 적용할 수 있다. 예를 들어, 데이터라인을 통해 특정 데이터 전압을 인가하였을 때, 제1부화소 전극과 제2부화소 전극이 서로 용량성 결합을 이루어 차등 전압을 형성하는 구조에도 적용할 수 있다.
다시 도 4 내지 도 7을 참고하면, 제1/제2부화소 전극(191a, 191b)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 각각 제1/제2액정축전기(Clca/Clcb)를 이루어 박막트랜지스터(Qa/Qb)가 턴 오프된 후에도 인가된 전압을 유지한다.
제1/제2부화소 전극(191a/191b)은 게이트 절연막(140)을 사이에 두고 유지 전극(137)과 중첩하여 각각 제1/제2유지축전기(Csta/Cstb)를 이루며, 제1/제2유지축전기(Csta/Cstb)는 제1/제2액정축전기(Clca/Clcb)의 전압 유지 능력을 강화한다. 이때 보호막(180)에는 제1 및 제2개구부(186, 187)이 형성되어 있으므로 화소 전극(191)과 유지 전극(137) 사이에는 게이트 절연막(140) 만이 존재하고, 화소 전극(191)과 유지 전극선(131) 사이의 거리가 짧아지므로 전압 유지 능력이 향상된다.
접촉 보조 부재(81a, 81b, 82)는 각각 접촉 구멍(181a, 181b, 182)을 통하여 게이트라인(121a, 121b)의 끝 부분(129a, 129b) 및 데이터라인(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트라인(121a, 121b)의 끝 부분(129a, 129b) 및 데이터라인(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)의 굴곡변에 대응하는 굴곡부와 박막트랜지스터에 대응하는 사각형 부분을 포함하며, 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.
기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
공통 전극(270)에는 복수의 절개부(71a, 71b)가 형성되어 있다. 절개부(71a, 71b)에 대하여는 앞에서 설명하였으므로 생략한다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교하며 이중 한 편광축은 게이트라인(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정표시장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
액정표시장치는 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
본 발명의 실시예에 따른 상기 액정층은 카이럴 도판트(chiral dopant)를 포함한다. 카이럴 도판트의 카이럴리티(chriality)에 액정의 경사 방향이 결정되고, 카리럴 도판트의 양이 증가하면 액정 분자의 피치(pitch)가 작아서 탄성계수가 커지고 복원력이 증가한다. 복원력이 증가하면 응답속도가 짧아져서 액정표시장치의 표시 품질을 향상시킨다.
본 발명의 일 실시예로서 상기 부영역 너비가 20um이상인 경우 카이럴 도판트를 포함하는 액정의 피치가 20um이상인 것을 사용하고, 상기 부영역 너비가 20um미만인 경우 카이럴 도판트를 함유하는 액정의 피치가 40um이상인 것을 적용하는 것이 바람직하다.
이하 이러한 액정표시장치의 동작에 대하여 상세하게 설명한다.
도 1에서 신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신하여 액정 표시판 조립체(300)의 동작 조건에 맞게 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후 각각 게이트 구동부(400) 및 데이터 구동부(500)로 내보낸다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트라인(G1-Gn)에 인가하여 이 게이트라인(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터라인(D1-Dm)에 인가된 데이터신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
이때, 도 4에서 한 화소 전극(191)을 이루는 제1부화소 전극(191a)과 제2부화소 전극(191b)은 별개의 스위칭 소자와 연결되어 있어, 두 부화소가 서로 다른 시간에 동일한 데이터라인을 통해서 별개의 데이터 전압을 인가받는다. 이와는 달리 제1부화소 전극(191a)과 제2부화소 전극(191b)은 별개의 스위칭 소자와 연결되어 있으며, 동일한 시간에 서로 다른 데이터라인을 통해서 별개의 데이터 전압을 인가받을 수 있다. 또한, 제1부화소 전극(191a)은 스위칭 소자(도시하지 않음)와 연결되어 있고 제2부화소 전극(191b)은 제1부화소 전극(191a)과 용량성 결합되어 있는 경우에는, 제1부화소 전극(191a)을 포함하는 부화소만 스위칭 소자를 통하여 데이터 전압을 인가받고, 제2부화소 전극(191b)을 포함하는 부화소는 제1부화소 전 극(191a)의 전압 변화에 따라 변화하는 전압을 가질 수 있다. 이때, 면적이 상대적으로 작은 제1부화소 전극(191a)의 전압이 면적이 상대적으로 큰 제2부화소 전극(191b)의 전압보다 높다.
화소(PX)에 인가된 데이터신호의 전압과 공통 전압(Vcom)의 차이는 액정축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.
액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 두 액정축전기(Clca, Clcb)의 전압이 서로 다르므로 액정 분자들이 기울어진 각도가 다르고 이에 따라 두 부화소의 휘도가 다르다. 따라서 제1액정축전기(Clca)의 전압과 제2액정축전기(Clcb)의 전압을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으며, 즉 측면 감마 곡선을 정면 감마 곡선에 최대한 가깝게 할 수 있으며, 이렇게 함으로써 측면 시인성을 향상할 수 있다.
또한 높은 전압을 인가받는 제1부화소 전극(191a)의 면적을 제2부화소 전극(191b)의 면적보다 작게 하면 측면 감마 곡선을 정면 감마 곡선에 더욱 가깝게 할 수 있다. 특히 제1 및 제2부화소 전극(191a, 191b)의 면적비가 대략 1:2 내지 1:3인 경우 측면 감마 곡선이 정면 감마 곡선에 더욱더 가깝게 되어 측면 시인성이 더욱 좋아진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정표시장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정표시장치의 두 부화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이다.
도 5 및 도 6은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 한 실시예에 따른 액정 표시판 조립체에서 하나의 화소 전극과 공통 전극의 배치도이다.
도 8a 내지 도 8c는 도 7에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.
도 9 내지 도 10은 본 발명의 실시예에 따른 액정 표시판 조립체에서의 화소 전극과 공통 전극의 배치도이다
도 11은 본 발명의 다른 실시예에 따른 계조 전압별 감마 곡선이다.

Claims (16)

  1. 제1기판;
    상기 제1기판 상에 형성되고 제1도메인 분할 수단을 가지며 일정 간격으로 서로 이격된 제1부화소 전극 및 제2부화소 전극을 포함하는 화소 전극;
    상기 제1기판과 대향하여 배치된 제2기판;
    상기 제2기판 위에 형성된 제2도메인 분할 수단;
    상기 제1기판 및 제2기판 사이에 개재하는 액정층을 포함하고,
    상기 제1 및 제2도메인 분할 수단에 의해 정의되는 복수의 부영역 중 제1부화소 전극의 부영역의 너비와 상기 제2부화소 전극의 부영역의 너비가 서로 다른 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 액정층은 카이럴 도판트를 함유하는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 카이럴 도판트를 함유한 액정의 피치가 20um이상인 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서,
    상기 제1부화소 전극과 상기 제2부화소 전극에 서로 다른 데이터 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서,
    상기 제1부화소 전극에는 상기 제2부화소 전극보다 높은 데이터 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서,
    상기 제1기판상에 형성되고 서로 인접한 제1게이트라인과 제2게이트라인;
    상기 게이트라인들과 절연되어 교차하여 형성된 데이터라인;
    상기 제1게이트라인 및 데이터라인이 전기적으로 연결된 제1박막트랜지스터와 상기 제2게이트라인과 데이터라인이 전기적으로 연결된 제2박막트랜지스터를 더 포함하고, 제1게이트라인과 제2게이트라인에 시분할된 게이트 온 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  7. 제5항에 있어서,
    상기 제1기판상에 형성된 게이트라인;
    상기 게이트라인과 절연되어 교차하여 형성되고 서로 인접하는 제1데이터라인 및 제2데이터라인;
    상기 게이트라인 및 상기 제1데이터라인이 전기적으로 연결된 제1박막트랜지 스터와 상기 게이트라인 및 상기 제2 데이터라인이 전기적으로 연결된 제2박막트랜지스터를 더 포함하고,
    상기 게이트라인에 게이트 온 전압이 인가될 때, 상기 제1 및 제2데이터라인에 서로 다른 데이터 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  8. 제5항에 있어서,
    상기 제1부화소 전극과 제2부화소 전극이 용량성 결합을 이루는 것을 특징으로 하는 액정표시장치.
  9. 제1항에 있어서,
    상기 제1부화소 전극의 부영역의 너비가 상기 제2부화소 전극의 부영역의 너비보다 작은 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서,
    상기 제1부화소 전극과 제2부화소 전극의 부영역의 너비의 비가 1 : 1.2 내지 1 : 2.7인 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서,
    상기 제1부화소 전극 너비가 15 내지 24um인 것을 특징으로 하는 액정표시장치.
  12. 제10항에 있어서,
    상기 제2부화소 전극 너비가 28 내지 40um인 것을 특징으로 하는 액정표시 장치.
  13. 제11항에 있어서,
    상기 제1부화소 전극의 부영역의 너비가 20um이상인 경우 카이럴 도판트를 함유하는 액정의 피치가 20m이상인 것을 특징으로 하는 액정표시장치.
  14. 제11항에 있어서,
    상기 제1부화소 전극의 부영역의 너비가 20um미만인 경우 카이럴 도판트를 함유하는 액정의 피치가 40um이상인 것을 특징으로 하는 액정표시장치.
  15. 제1항에 있어서,
    상기 제1부화소 전극의 면적보다 상기 제2부화소 전극의 면적이 큰 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서,
    상기 제1부화소 전극의 면적과 상기 제2부화소 전극의 면적의 비가 1 : 1.5 내지 1 : 2.5 인 것을 특징으로 하는 액정표시장치.
KR1020070140253A 2007-12-28 2007-12-28 액정표시장치 KR20090072208A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070140253A KR20090072208A (ko) 2007-12-28 2007-12-28 액정표시장치
US12/187,133 US20090168005A1 (en) 2007-12-28 2008-08-06 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140253A KR20090072208A (ko) 2007-12-28 2007-12-28 액정표시장치

Publications (1)

Publication Number Publication Date
KR20090072208A true KR20090072208A (ko) 2009-07-02

Family

ID=40797816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140253A KR20090072208A (ko) 2007-12-28 2007-12-28 액정표시장치

Country Status (2)

Country Link
US (1) US20090168005A1 (ko)
KR (1) KR20090072208A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404550B1 (ko) * 2008-04-01 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102576175A (zh) * 2009-10-23 2012-07-11 夏普株式会社 有源矩阵基板、液晶面板、电视接收机
JP2012053342A (ja) * 2010-09-02 2012-03-15 Sony Corp 表示装置
US9645447B2 (en) * 2014-10-20 2017-05-09 Himax Display, Inc. LCOS display apparatus
KR102553236B1 (ko) 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437844B1 (en) * 1996-09-04 2002-08-20 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and associated fabrication method
KR101112543B1 (ko) * 2004-11-04 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
US7826018B2 (en) * 2004-12-27 2010-11-02 Samsung Electronics Co., Ltd. Liquid crystal display
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
KR20070020742A (ko) * 2005-08-16 2007-02-22 삼성전자주식회사 액정 표시 장치
KR101240647B1 (ko) * 2005-10-13 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20090168005A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
JP5229765B2 (ja) 液晶表示装置
US7978296B2 (en) Liquid crystal display and thin film transistor substrate therefor
KR101230304B1 (ko) 액정 표시 장치
KR20070051037A (ko) 액정 표시 장치
US7777823B2 (en) Thin film transistor array panel
KR20070009328A (ko) 액정 표시 장치
EP1882978A1 (en) Liquid crystal display
KR20060108931A (ko) 액정 표시 장치
KR20070051045A (ko) 액정 표시 장치
KR20070057388A (ko) 액정 표시 장치
KR20070040953A (ko) 액정 표시 장치
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070101573A (ko) 액정 표시 장치
KR20090072208A (ko) 액정표시장치
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
KR20070097266A (ko) 액정 표시 장치
KR20080010159A (ko) 액정 표시 장치
KR20060116580A (ko) 액정 표시 장치
KR20080053710A (ko) 박막 트랜지스터 표시판
KR101240646B1 (ko) 액정 표시 장치
KR101348376B1 (ko) 액정 표시 장치
KR20070117073A (ko) 액정 표시 장치
KR20070063373A (ko) 액정 표시 장치
KR20070051036A (ko) 액정 표시 장치
KR20070016412A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid