KR20090072023A - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR20090072023A KR20090072023A KR1020070139992A KR20070139992A KR20090072023A KR 20090072023 A KR20090072023 A KR 20090072023A KR 1020070139992 A KR1020070139992 A KR 1020070139992A KR 20070139992 A KR20070139992 A KR 20070139992A KR 20090072023 A KR20090072023 A KR 20090072023A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- conductivity type
- floating diffusion
- diffusion region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 238000007667 floating Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 43
- 238000005468 ion implantation Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000002019 doping agent Substances 0.000 abstract 4
- 238000002347 injection Methods 0.000 abstract 2
- 239000007924 injection Substances 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000002955 isolation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 출력전압의 손실을 막을 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
본 발명에 따른 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역(PD)와 플로팅 확산 영역(FD)이 정의된 반도체 기판의 소정 영역에 게이트 전극을 형성하는 단계와; 상기 플로팅 확산 영역에 제 1 도전형 제 1 불순물 영역과 제 2 도전형 제 1 불순물 영역을 형성하는 단계와; 상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계와; 상기 플로팅 확산 영역의 제 2 도전형 제 1 불순물 영역 상에 제 2 도전형 제 2 불순물 영역을 형성하는 단계와; 상기 플로팅 확산 영역의 소정 영역에 소스/드레인 영역을 형성하는 단계를 포함하며, 상기 제 2 도전형 제 2 불순물 영역을 형성하는 단계는 제 1 도전형 형성을 위한 이온주입과 제 2 도전형 형성을 위한 이온주입을 동시에 실시하는 것을 특징으로 한다.
이온주입, 포텐셜
Description
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 출력전압의 손실을 막을 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 크게 전하 결합소자(charge coupled device: CCD)와 씨모스 이미지 센서(CMOS image sensor)로 구분된다. 전하 결합 소자(charge coupled device: CCD)는 각각의 모스(MOS) 커패시터가 서로 인접하여 배치된 구조를 가지며, 전하 캐리어가 임의의 모스 커패시터에 저장된 후 그 후단의 모스 커패시터로 전송되는 방식의 소자이다. 상기 전하 결합 소자는 복잡한 구동 방식, 많은 전력 소모, 많은 포토공정 스텝으로 인한 복잡한 제조공정 등의 단점을 갖는다. 또한, 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
이하, 첨부된 도면을 참조하여 종래의 씨모스 이미지 센서를 설명하면 다음과 같다.
도 1은 종래의 씨모스 이미지 센서를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(1) 상에 P-형 에피층(미도시)이 형성된다. 반도체 기판(1)의 액티브 영역을 정의하기 위해 반도체 기판(1)의 소자 분리 영역을 위한 에피층의 부분에 소자 분리막(2)이 형성된다. 트랜지스터를 위한 에피층의 부분 상에 게이트 절연막(3)과 게이트 전극(4)이 형성된다. 게이트 전극(4)의 전면에 폴리 산화막(5)이 형성되고, 게이트 전극(4) 이외의 반도체 기판(1) 전면에 캡 산화막(6)이 형성된다. 포토다이오드 영역(PD)의 에피층에 포토다이오드(7)가 형성되고, 게이트 전극(4)의 양측벽에 절연막의 스페이서(8)가 형성된다. 또한, 플로팅 확산 영역(FD)은 트랜지스터의 게이트 전극(4)을 사이에 두고 포토 다이오드 영역(PD)과 이격하며 에피층의 부분에 n-확산 영역(9), 제 1 P-형 확산 영역(10) 및 제 2 P-형 확산 영역(11)이 형성된다. 플로팅 확산 영역(FD)과 소자분리막(2) 사이에는 소스/드레인 영역(12)이 형성된다. 반도체 기판(1) 전면에는 층간절연막(16)이 형성되고, 층간절연막(16)을 관통하며 소스/드레인 영역(12)과 소스 팔로워(Source Follower) 트랜지스터를 연결하는 콘택 플러그(13)가 형성된다.
하지만, 이와 같은 구조를 지닌 종래의 씨모스 이미지 센서는 플로팅 확산 영역(FD)의 스페이서 아래 부분에 차지 포켓(charge pocket)이 형성될 경우 포토 다이오드로(PD)부터 넘어온 신호가 소스 팔로워(source follower) 트랜지스터의 게이트까지 모두 전달이 되지 않아 출력 전압이 적어지는 문제점을 가진다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 출력전압의 손실을 막을 수 있는 씨모스 이미지 센서의 제조방법을 제공하는 데 그 목적이 있다.
본 발명에 따른 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역(PD)와 플로팅 확산 영역(FD)이 정의된 반도체 기판의 소정 영역에 게이트 전극을 형성하는 단계와; 상기 플로팅 확산 영역에 제 1 도전형 제 1 불순물 영역과 제 2 도전형 제 1 불순물 영역을 형성하는 단계와; 상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계와; 상기 플로팅 확산 영역의 제 2 도전형 제 1 불순물 영역 상에 제 2 도전형 제 2 불순물 영역을 형성하는 단계와; 상기 플로팅 확산 영역의 소정 영역에 소스/드레인 영역을 형성하는 단계를 포함하며, 상기 제 2 도전형 제 2 불순물 영역을 형성하는 단계는 제 1 도전형 형성을 위한 이온주입과 제 2 도전형 형성을 위한 이온주입을 동시에 실시하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 씨모스 이미지 센서의 제조방법은 게이트 전극의 스페이서 아래 부분보다 플로팅 확산 영역의 포텐셜을 낮게 조절함으로써 포토 다이오드로부터 넘어온 신호를 손실 없이 소스 팔로워 트랜지스터의 게이트에 전달하여 손실없는 출력전압을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(110)을 준비한다. 여기서, 반도체 기판(110)으로는 고농도의 제 1 도전형, 예를 들어 P++형 단결정 실리콘 기판을 사용할 수가 있다. 반도체 기판(110)의 일 표면, 예를 들어 소자를 형성하기 위한 표면 상에는 에피택셜(epitaxial) 공정에 의해 성장된 저농도의 제 1 도전형, 예를 들어 P-형 에피층(미도시)이 형성되는데, 이는 포토 다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 광감도를 개선시키기 위한 것이다.
이후, 트랜지스터를 위한 액티브 영역을 정의하기 위해 반도체 기판(110)의 소자 분리 영역을 위한 에피층의 부분에 STI 공정에 의해 소자분리막(112)을 형성한다. 그리고나서, 포토 다이오드(PD)의 액티브 영역을 포함한 액티브 영역 전체의 에피층 상에 게이트 절연막(113)을 형성시킨다. 이후, 게이트 절연막(113) 상에 도전층을 증착시키고 사진 식각 공정을 이용하여 게이트 전극(114)을 위한 부분의 도전층 및 게이트 절연막(113)을 남기고 나머지 불필요한 부분의 도전층 및 게이트 절연막(113)을 제거시킴으로써 트랜지스터의 게이트 절연막(113)과 게이트 전극(114)의 패턴을 형성시키고, 포토 다이오드 영역(PD)와 플로팅 확산 영역(FD)을 위한 액티브 영역의 표면을 노출시킨다.
다음으로, 게이트 절연막(113) 모서리 부분의 데미지를 회복시키고 후속 이온 주입 공정에서 에피층의 표면을 보호하기 위해 게이트 전극(114) 전면에 폴리 산화막(115)을 형성하고, 게이트 전극(114) 이외의 반도체 기판(110) 전면에 캡 산화막(116)을 형성한다.
이어서, 반도체 기판(110) 상에 포토 다이오드를 위한 액티브 영역의 에피층을 노출시키고 플로팅 확산 영역을 마스킹하는 감광막의 패턴을 형성시킨다. 그리고, 감광막의 패턴을 이온주입 마스크층으로 이용하여 포토 다이오드를 위한 액티브 영역의 에피층에 이온주입을 하여 포토다이오드(117)를 형성한다.
이후, 감광막을 제거하고, 반도체 기판(110) 상에 플로팅 확산 영역을 위한 액티브 영역의 에피층을 노출시키고 포토 다이오드(117)를 위한 액티브 영역의 에피층을 마스킹하는 감광막(118) 패턴을 형성한다. 그리고, 감광막(115) 패턴을 이온주입 마스크층으로 이용하여 플로팅 확산 영역을 위한 액티브 영역의 에피층에 저농도 도핑된 드레인(lightly doped drain: LDD)의 형성을 위해 ph 이온주입으로 n-확산 영역(119)을, 보론(Boron) 이온주입으로 제 1 P-형 확산 영역(120)을 형성한다.
그리고나서, 도 2b에 도시된 바와 같이, 감광막(118)을 제거하고 게이트 전극(170)의 양 측벽에 스페이서용 절연막을 도포한 후 이를 전면 식각함으로써 스페이서(200)를 형성한다. 스페이서(200) 형성 후, 반도체 기판(110) 상에 플로팅 확산 영역을 위한 액티브 영역의 에피층을 노출시키고 포토 다이오드(117)를 위한 액티브 영역의 에피층을 마스킹하는 감광막(124) 패턴을 형성한다. 감광막(124) 패턴 을 이온주입 마스크층으로 이용하여 플로팅 확산 영역을 위한 액티브 영역의 에피층에 ph와 동시에 보론(Boron)을 이온주입하여 제 2 P-형 확산 영역(122)을 형성한다.
이와 같이, 제 2 P-형 확산 영역(122)의 형성시 Ph 이온주입을 추가한 이유는 포텐셜 프로파일 (potential profile)을 낮게 조절하기 위함이다. 즉, ph 이온주입 추가로 인하여 포텐셜 기울기가 도 2d에 도시된 바와 같이, 오른쪽으로 낮아지게 형성됨으로써 후속공정에서 형성될 스페이서(200) 아래 부분에 차지 포켓(charge pocket)이 형성되는 것을 방지할 수 있다. 이러한 차지 포켓 방지로 인해, 포토다이오드(117)로부터 넘어온 신호가 소스 팔로워(Source Follwer) 트랜지스터(140)의 게이트까지 손실없이 모두 전달이 된다.
이후, 도 2c에 도시된 바와 같이, 감광막(124) 패턴을 제거하고 반도체 기판(110) 상에 소스/드레인 영역을 위한 액티브 영역의 에피층을 노출시키고 포토 다이오드(117)와 플로팅 확산 영역을 위한 액티브 영역의 에피층을 마스킹하는 감광막(125) 패턴을 형성한다. 그리고 감광막(125) 패턴을 이온주입 마스크층으로 이용하여 소스/드레인 영역(126)을 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 감광막(125) 패턴을 제거하고 반도체 기판(110)의 전면에 PMD(pre metal dielectric)를 증착하여 층간절연막(130)을 형성한다. 이후, 층간절연막(130)을 CMP공정으로 평탄화한 후, 콘택 공정을 진행하여 소스 팔로워 트랜지스터(140)의 게이트와 소스/드레인 영역(126)을 연결시키는 콘택 플러그(132)를 형성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 씨모스 이미지 센서를 나타낸 단면도이다.
도 2a 내지 도 2d는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도.
Claims (4)
- 포토 다이오드 영역(PD)와 플로팅 확산 영역(FD)이 정의된 반도체 기판의 소정 영역에 게이트 전극을 형성하는 단계와;상기 플로팅 확산 영역에 제 1 도전형 제 1 불순물 영역과 제 2 도전형 제 1 불순물 영역을 형성하는 단계와;상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계와;상기 플로팅 확산 영역의 제 2 도전형 제 1 불순물 영역 상에 제 2 도전형 제 2 불순물 영역을 형성하는 단계와;상기 플로팅 확산 영역의 소정 영역에 소스/드레인 영역을 형성하는 단계를 포함하며,상기 제 2 도전형 제 2 불순물 영역을 형성하는 단계는 제 1 도전형 형성을 위한 이온주입과 제 2 도전형 형성을 위한 이온주입을 동시에 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 반도체 기판의 전면에 층간절연막을 형성하는 단계와;상기 층간절연막을 CMP 공정을 통해 평탄화하는 단계와;상기 층간절연막에 콘택 공정을 통해 금속플러그를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 도전형 형성을 위한 이온주입과 제 2 도전형 형성을 위한 이온주입을 동시에 실시하는 것은 포텐셜 기울기를 상기 반도체 기판의 오른쪽으로 가면서 낮아지게 하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 도전형 제 1 불순물 영역은 ph 이온주입으로, 제 2 도전형 제 1 불순물 영역은 보론(Boron) 이온주입으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139992A KR100937674B1 (ko) | 2007-12-28 | 2007-12-28 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139992A KR100937674B1 (ko) | 2007-12-28 | 2007-12-28 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090072023A true KR20090072023A (ko) | 2009-07-02 |
| KR100937674B1 KR100937674B1 (ko) | 2010-01-19 |
Family
ID=41329295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070139992A KR100937674B1 (ko) | 2007-12-28 | 2007-12-28 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100937674B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190586A (ja) | 2000-12-22 | 2002-07-05 | Mitsubishi Electric Corp | 固体撮像装置およびその製造方法 |
| JP2004014911A (ja) * | 2002-06-10 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP3635279B2 (ja) | 2003-02-21 | 2005-04-06 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ |
| US7115924B1 (en) | 2005-06-03 | 2006-10-03 | Avago Technologies Sensor Ip Pte. Ltd. | Pixel with asymmetric transfer gate channel doping |
-
2007
- 2007-12-28 KR KR1020070139992A patent/KR100937674B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100937674B1 (ko) | 2010-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100809322B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| KR101030300B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US8129765B2 (en) | CMOS image sensor with photo-detector protecting layers | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100749098B1 (ko) | 높은 감도 및 전송 특성을 갖는 이미지 센서 및 그 제조방법 | |
| KR100937674B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20060127473A (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR20020058919A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100971209B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20100077986A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20100045110A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100606920B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080063237A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20020058876A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |