KR20090071764A - Method of manufacturing low voltage semiconductor - Google Patents

Method of manufacturing low voltage semiconductor Download PDF

Info

Publication number
KR20090071764A
KR20090071764A KR1020070139648A KR20070139648A KR20090071764A KR 20090071764 A KR20090071764 A KR 20090071764A KR 1020070139648 A KR1020070139648 A KR 1020070139648A KR 20070139648 A KR20070139648 A KR 20070139648A KR 20090071764 A KR20090071764 A KR 20090071764A
Authority
KR
South Korea
Prior art keywords
low voltage
spacer
manufacturing
forming
ion implantation
Prior art date
Application number
KR1020070139648A
Other languages
Korean (ko)
Inventor
정상훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139648A priority Critical patent/KR20090071764A/en
Publication of KR20090071764A publication Critical patent/KR20090071764A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

A manufacturing method of low voltage semiconductor device is provided to reduce the fabrication cost by omitting the patterning process for forming the NDD region. A gate electrode(102) and a gate insulating layer(104) are formed on a semiconductor substrate(100) in which an element isolation layer is formed. The spacer is formed as a side wall of the gate electrode. The impurity is ion-implanted into the semiconductor substrate and a source/drain(108) is formed. An LDD(Lightly Doped Drain) region(109) is formed by ion-implanting the impurity of the low concentration into the bottom side of spacer. When the ion implantation is performed, the angle is tilted to the predetermined angle.

Description

저전압 반도체 소자의 제조방법{METHOD OF MANUFACTURING LOW VOLTAGE SEMICONDUCTOR}Manufacturing method of low voltage semiconductor device {METHOD OF MANUFACTURING LOW VOLTAGE SEMICONDUCTOR}

본 발명은 저전압 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 N LDD 영역의 형성시 실시되는 패터링 공정을 삭제하면서도 소자의 성능 특성에 변화가 없는 LDD 영역을 형성시킬 수 있는 저전압 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a low voltage semiconductor device, and more particularly, to a low voltage semiconductor device capable of forming an LDD region without changing the performance characteristics of the device while eliminating the patterning process performed at the time of forming the N LDD region. It relates to a manufacturing method.

일반적으로 반도체 소자는 소비전력의 감소 및 그 신뢰성 확보를 위해 3.3V 또는 그 이하의 낮은 전원을 공급 전원으로 이용하지만, 하나의 시스템 내에서 다른 주변 장치들과 상호 연결되고, 이때, 상기 주변 장치들이 5V 이상의 고전압을 공급전원으로 이용하는 것과 관련해서, 그 회로 내에 외부에서 공급되는 고전압의 입력 전압을 지원하기 위한 고전압 트랜지스터를 구비한다.In general, the semiconductor device uses a low power of 3.3V or less as a power supply for reducing power consumption and ensuring reliability thereof, but is interconnected with other peripheral devices in one system. In connection with the use of a high voltage of 5 V or more as a power supply, a high voltage transistor is provided in the circuit to support an input voltage of a high voltage supplied from the outside.

이러한 고전압 트랜지스터는 통상의 모스(MOS) 트랜지스터, 즉, 저전압 트랜지스터와 동일한 구조를 가지며, 아울러, 일련의 공정을 통해 상기 저전압 트랜지스터와 동시에 형성된다.The high voltage transistor has the same structure as a conventional MOS transistor, that is, a low voltage transistor, and is formed simultaneously with the low voltage transistor through a series of processes.

이하에서, 종래 기술에 따른 저전압 트랜지스터를 포함한 저전압 반도체소자 의 제조방법에 관하여 설명하면 다음과 같다.Hereinafter, a manufacturing method of a low voltage semiconductor device including a low voltage transistor according to the prior art will be described.

도 1a 내지 도 1e 는 종래 기술에 따른 저전압 반도체소자의 제조방법을 도시한 공정 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a low voltage semiconductor device according to the prior art.

우선, 도 1a는 반도체 기판상에 산화막 및 도전층을 적층하는 것을 나타낸다. First, FIG. 1A shows laminating an oxide film and a conductive layer on a semiconductor substrate.

Si로 이루어진 반도체 기판(1) 상에 SiGe 에피텍셜층(미도시)을 형성한다. SiGe 에피텍셜층의 형성은 예컨대 분자선 에피텍시(MBE) 또는 다양한 유형의 화학 기상 증착(CVD) 방법을 이용하여 수행된다.An SiGe epitaxial layer (not shown) is formed on the semiconductor substrate 1 made of Si. The formation of the SiGe epitaxial layer is performed using, for example, molecular beam epitaxy (MBE) or various types of chemical vapor deposition (CVD) methods.

그리고 NMOS 소자와 PMOS 소자(미도시)를 분리하기 위하여 반도체 기판(1)에 STI(Shallow Trench Isolation) 소자 분리막(미도시)을 형성한다.In order to separate the NMOS device and the PMOS device (not shown), a shallow trench isolation (STI) device isolation film (not shown) is formed on the semiconductor substrate 1.

그리고 반도체 기판(1)에 절연층(5a) 및 폴리실리콘층(4a)을 순차적으로 적층하여 형성한다.The insulating layer 5a and the polysilicon layer 4a are sequentially stacked on the semiconductor substrate 1.

다음, 도 1b는 게이트 전극을 패터닝하는 것을 나타낸다. 도 1a의 결과물의 반도체 기판(1)에 적층된 절연층(5a) 및 폴리실리콘층(4a)을 선택적으로 마스크를 이용한 사진 및 식각 공정으로 상기 게이트 전극용 도전층과 게이트 절연막용 산화막을 식각하여 게이트 전극(4)과 게이트 절연막(5)을 형성한다.1B shows patterning the gate electrode. The insulating layer 5a and the polysilicon layer 4a stacked on the resultant semiconductor substrate 1 of FIG. 1A are selectively etched by the photolithography and etching process using a mask to etch the conductive layer for the gate electrode and the oxide layer for the gate insulating film. The gate electrode 4 and the gate insulating film 5 are formed.

다음, 도 1c는 LDD 영역을 형성하는 것을 나타낸다. 도 1b의 결과물 상에 패터링과 저농도의 불순물을 이온 주입하여 LDD 영역(6)을 형성한다. 이때, N형 트랜지스터에는 N형 저농도 불순물을, P형 트랜지스터에는 P형 저농도 불순물을 이온주입하여 LDD 영역을 형성한다.Next, FIG. 1C shows forming an LDD region. The LDD region 6 is formed by ion implanting patterning and low concentration impurities on the resultant of FIG. 1B. At this time, an N-type low concentration impurity is implanted into the N-type transistor and a P-type low concentration impurity is implanted into the P-type transistor to form an LDD region.

LDD 영역(6)을 형성하는 이유는, 반도체 소자의 고집적화에 따라 게이트 전극의 CD(Critical Dimension)가 작아져서 소오스/드레인 간의 채널 길이가 짧아짐에 따라 문턱 전압보다 낮은 전압의 신호에도 트랜지스터가 오동작하는 것을 방지하기 위함이다.The reason for forming the LDD region 6 is that as the semiconductor device becomes highly integrated, the CD (critical dimension) of the gate electrode becomes smaller, and as the channel length between the source and drain becomes shorter, the transistor malfunctions even at a signal having a voltage lower than the threshold voltage. To prevent this.

다음, 도 1d는 게이트 전극(4)의 측벽에 스페이서를 형성하는 것을 나타낸다. 도 1c의 결과물 상에 산화막(7b) 및 질화막(7a)을 적층한 후 이방성 식각공정을 통하여 게이트 전극(4) 측벽에 스페이서(7)를 형성한다. 스페이서를 형성하는 막으로는 질화막만을 사용하거나, 산화막 만을 사용할 수도 있으나 소자가 집적화 되면서 소자의 누설전류 특성을 개선하기 위해 본 실시예에서와 같이 복합막을 많이 사용한다.Next, FIG. 1D shows forming a spacer on the sidewall of the gate electrode 4. After the oxide film 7b and the nitride film 7a are stacked on the resultant material of FIG. 1C, a spacer 7 is formed on the sidewall of the gate electrode 4 through an anisotropic etching process. As the film forming the spacer, only a nitride film or an oxide film may be used. However, in order to improve leakage current characteristics of the device as the device is integrated, a composite film is used as in this embodiment.

다음, 도 1e는 트랜지스터의 소오스 및 드레인을 형성하는 것을 나타낸다. 도 1d의 결과물상에 불순물을 이온 주입하여 트랜지스터의 소오스/드레인(8)을 형성한다. 소오스/드레인 역시 N형 및 P형 각각을 따로 형성하게 되는데, 도 1d의 결과물 상에 감광막을 적층한 후 NMOS 영역을 노출시킨 상태에서 고농도의 n+ 이온을 이온주입 하여 n+ 소오스/드레인 영역을 형성한다.Next, FIG. 1E shows forming a source and a drain of the transistor. Impurities are implanted into the resultant product of FIG. 1D to form the source / drain 8 of the transistor. The source / drain is also formed separately from the N-type and P-type. A photoresist film is stacked on the resultant of FIG. 1D and a high concentration of n + ions are implanted with the NMOS region exposed to form n + source / drain regions. .

그러나, 위와 같이 종래의 저전압의 NMOS 소자 구조를 구현하기 위해서는 게이트 전극의 형성 후, 패턴 및 이온 주입 공정을 통해 LDD영역을 형성시키기 때문에 이로 인한 공정 단가가 상승하는 문제점이 있었다.However, in order to implement the conventional low voltage NMOS device structure as described above, since the LDD region is formed through the pattern and ion implantation process after the formation of the gate electrode, there is a problem in that the process cost increases due to this.

따라서 본 발명은, 스페이서의 형성 후 소오스/드레인의 형성시 추가적으로 기설정 각도의 틸트를 주는 이온 주입 공정을 통하여 NDD 영역을 형성시킴으로써, 종래에 NDD 영역의 형성을 위해 실시되는 패터링 공정이 삭제되어 제조 단가가 감소될 수 있는 저전압 반도체 소자의 제조방법을 제공하는 것을 그 목적으로 한다.Therefore, in the present invention, by forming an NDD region through an ion implantation process that gives a tilt of a predetermined angle when forming a source / drain after formation of a spacer, a patterning process conventionally performed for forming an NDD region is eliminated. It is an object of the present invention to provide a method for manufacturing a low voltage semiconductor device in which the manufacturing cost can be reduced.

상기 목적을 달성하기 위하여 본 발명은, 저전압 반도체 소자의 제조방법으로서, 소자분리막이 형성된 반도체 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계와, 게이트 전극의 측벽으로 스페이서를 형성하는 단계와, 반도체 기판 상에 불순물을 이온 주입하여 소오스/드레인을 형성하는 단계와, 스페이서의 하부측으로 저농도의 불순물을 이온 주입하여 LDD 영역을 형성하는 단계를 포함하는 저전압 반도체 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a method for manufacturing a low voltage semiconductor device, comprising the steps of: forming a gate electrode and a gate insulating film on a semiconductor substrate on which a device isolation film is formed; A method of manufacturing a low voltage semiconductor device, comprising: implanting impurities on a substrate to form a source / drain; and ion implanting a low concentration of impurities into a lower side of the spacer to form an LDD region.

여기서 바람직하게 스페이서의 하부측으로 저농도의 불순물을 이온 주입하여 LDD 영역을 형성하는 단계에서, 이온 주입시 기설정의 각도로 틸트 하여 이온 주입이 실시되며, 더욱이 이온 주입시 틸트 상태에서 90°의 각도에서 연속하는 4회전 으로 이온 주입 공정이 실시되는 것을 특징으로 한다.Preferably, in the step of forming an LDD region by ion implanting a low concentration of impurities into the lower side of the spacer, ion implantation is performed by tilting at a predetermined angle during ion implantation, and further, at an angle of 90 ° in a tilt state during ion implantation. It is characterized in that the ion implantation process is carried out in four consecutive rotations.

이상 설명한 바와 같이 본 발명의 저전압 반도체 소자의 제조방법에 따르면, 스페이서의 형성 후 소오스/드레인의 형성과 같이 추가적으로 기설정 각도의 틸트를 주는 이온 주입 공정을 통하여 NDD 영역을 형성시킴으로써, 종래에 NDD 영역의 형성을 위해 실시되는 패터링 공정이 삭제되어 제조 단가가 감소되는 효과가 있다.As described above, according to the method of manufacturing the low-voltage semiconductor device of the present invention, the NDD region is conventionally formed by forming an NDD region through an ion implantation process that gives a tilt of a predetermined angle after forming the spacer, such as forming a source / drain. There is an effect that the manufacturing cost is reduced by eliminating the patterning process is carried out to form a.

이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, the operating principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that a detailed description of a known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 저전압 반도체 소자의 제조방법을 도시한 공정 단면도이다. 2A to 2E are cross-sectional views illustrating a method of manufacturing a low voltage semiconductor device in accordance with an embodiment of the present invention.

도 2e에 도시된 것과 같이 저전압 반도체 소자의 제조방법으로는, 소자분리막이 형성된 반도체 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계와, 게이트 전극의 측벽으로 스페이서를 형성하는 단계와, 반도체 기판 상에 불순물을 이온 주입하여 소오스/드레인을 형성하는 단계와, 스페이서의 하부측으로 저농도의 불순물을 이온 주입하여 LDD 영역을 형성하는 단계를 포함한다.As shown in FIG. 2E, a method of manufacturing a low voltage semiconductor device includes forming a gate electrode and a gate insulating film on a semiconductor substrate on which an isolation layer is formed, forming a spacer on sidewalls of the gate electrode, and forming a spacer on the semiconductor substrate. Implanting impurities into the source / drain, and ion implanting a low concentration of impurities into the lower side of the spacer to form the LDD region.

따라서 하기에서는 각 단계를 공정 단면도를 참고하여 좀 더 자세히 설명한다.Therefore, in the following, each step will be described in more detail with reference to the process cross section.

도 2a를 참고하면, Si로 이루어진 반도체 기판(100) 상에 SiGe 에피텍셜층(미도시)을 형성한다. SiGe 에피텍셜층의 형성은 예컨대 분자선 에피텍시(MBE) 또는 다양한 유형의 화학 기상 증착(CVD) 방법을 이용하여 수행된다.Referring to FIG. 2A, a SiGe epitaxial layer (not shown) is formed on a semiconductor substrate 100 made of Si. The formation of the SiGe epitaxial layer is performed using, for example, molecular beam epitaxy (MBE) or various types of chemical vapor deposition (CVD) methods.

그리고 NMOS 소자와 PMOS 소자(미도시)를 분리하기 위하여 반도체 기판(100)에 STI(Shallow Trench Isolation) 소자 분리막(미도시)을 형성한다.A shallow trench isolation (STI) device isolation layer (not shown) is formed on the semiconductor substrate 100 to separate the NMOS device and the PMOS device (not shown).

그리고 반도체 기판(100)에 절연층(104a) 및 폴리실리콘층(102a)을 순차적으로 적층하여 형성한다.The insulating layer 104a and the polysilicon layer 102a are sequentially stacked on the semiconductor substrate 100.

다음으로, 도 2b에서는 반도체 기판(100)에 적층된 절연층(104a) 및 폴리실리콘층(102a)을 선택적으로 마스크를 이용한 사진 및 식각 공정으로 게이트 전극용 도전층과 게이트 절연막용 산화막을 식각하여 게이트 전극(102)과 게이트 절연막(104)을 형성한다.Next, in FIG. 2B, the insulating layer 104a and the polysilicon layer 102a stacked on the semiconductor substrate 100 are selectively etched by using a mask and a photolithography process using a mask to etch the conductive layer for the gate electrode and the oxide layer for the gate insulating film. The gate electrode 102 and the gate insulating film 104 are formed.

그리고 도 2c에서는 게이트 전극(102)의 측벽에 스페이서(106)를 형성하는 것으로서, 반도체 기판(100)상에 산화막(106b) 및 질화막(106a)을 적층한 후 이방성 식각 공정을 통하여 게이트 전극(102) 측벽에 스페이서(106)를 형성한다. In FIG. 2C, the spacers 106 are formed on the sidewalls of the gate electrode 102. After the oxide film 106b and the nitride film 106a are stacked on the semiconductor substrate 100, the gate electrode 102 is formed through an anisotropic etching process. The spacer 106 is formed on the sidewall.

여기서 반도체 기판(100)의 전면에 산화막(106b)을 150 내지 250Å 바람직하게는 약 200Å 두께를 갖도록 형성한다. 이때, 산화막(106b)의 두께가 150Å 미만인 경우에는 이 후에 형성될 질화막에 대한 이온 주입시 실리콘 채널에 까지 영향을 미칠 수 있으며, 그 두께가 250Å를 초과하는 경우에는 이온 주입에 따른 질화 막의 스트레스가 실리콘 채널에 잘 전달되지 않는 것에 주의하여야 한다. 한편, 산화막은 TEOS(Tetraethoxysilane)인 것이 바람직하다.In this case, the oxide film 106b is formed on the entire surface of the semiconductor substrate 100 to have a thickness of about 150 to 250 microns, preferably about 200 microns. In this case, when the thickness of the oxide film 106b is less than 150 GPa, it may affect the silicon channel during ion implantation into the nitride film to be formed thereafter. When the thickness exceeds 250 GPa, the stress of the nitride film due to ion implantation may be increased. Care should be taken that the silicon channel is not well communicated. On the other hand, the oxide film is preferably TEOS (Tetraethoxysilane).

또한, 산화막(106b) 상에 질화막(106a)을 650 내지 750Å, 바람직하게는 약 700Å의 두께를 갖도록 형성한다. 이때, 질화막(106a)의 두께가 650Å 미만인 경우에는 후속의 불순물 주입 공정시 실리콘 채널까지 영향을 미칠 수 있으며, 그 두께가 750 Å를 초과하는 경우에는 실리콘 채널에 가해지는 압축 스트레스가 미미해진다.Further, the nitride film 106a is formed on the oxide film 106b so as to have a thickness of 650 to 750 GPa, preferably about 700 GPa. In this case, when the thickness of the nitride film 106a is less than 650 kPa, the silicon channel may be affected during the subsequent impurity implantation process, and when the thickness exceeds 750 kPa, the compressive stress applied to the silicon channel may be insignificant.

또, 스페이서(106)를 형성하는 막으로는 질화막만을 사용하거나, 산화막 만을 사용할 수도 있으나 소자가 집적화 되면서 소자의 누설전류 특성을 개선하기 위해 복합막을 많이 사용한다.In addition, only a nitride film or an oxide film may be used as a film for forming the spacer 106, but a composite film is used to improve leakage current characteristics of the device as the device is integrated.

다음으로 2d에서는 트랜지스터의 소오스/드레인(108)을 형성한 것이다.Next, in 2d, the source / drain 108 of the transistor is formed.

반도체 기판(100)상에 불순물을 이온 주입하여 트랜지스터의 소오스/드레인(108)을 형성한다. 소오스/드레인 역시 N형 및 P형 각각을 따로 형성하게 되는데, 도 2c의 결과물 상에 감광막을 적층한 후 NMOS 영역을 노출시킨 상태에서 고농도의 n+ 이온을 이온주입 하여 n+ 소오스/드레인 영역을 형성한다.Impurities are implanted into the semiconductor substrate 100 to form the source / drain 108 of the transistor. The source / drain also separately forms N-type and P-type. A photoresist film is stacked on the resultant of FIG. 2C, and a high concentration of n + ions are ion-implanted to form an n + source / drain region while the NMOS region is exposed. .

그리고 이어서 도 2e를 참고하면, 소오스/드레인(108)의 형성 이후에, 스페이서(106)의 하부측으로 N형 불순물을 이온 주입하여 LDD(Lightly Doped Drain) 영역(109)을 형성한다. Subsequently, referring to FIG. 2E, after formation of the source / drain 108, an N-type impurity is ion-implanted into the lower side of the spacer 106 to form a lightly doped drain (LDD) region 109.

이때, 이온 주입시 스페이서(106)와 소오스/드레인(108)의 간섭을 피하기 위하여 기설정의 각도로 틸트(tilt)하여 이온 주입이 실시되며, 더욱이 이온 주입시 틸트 상태에서 90°의 각도에서 연속하는 4회전으로 이온 주입 공정이 실시되어 가능하다.At this time, in order to avoid interference between the spacer 106 and the source / drain 108 at the time of ion implantation, ion implantation is performed by tilting at a predetermined angle, and at the time of ion implantation, the ion implantation is continuously performed at an angle of 90 °. The ion implantation process can be performed at four revolutions.

위와 같은 LDD 영역(109)은, 반도체 소자의 고집적화에 따라 게이트 전극의 CD(Critical Dimension)가 작아져서 소오스/드레인 간의 채널 길이가 짧아짐에 따라 문턱 전압보다 낮은 전압의 신호에도 트랜지스터가 오동작하는 것을 방지할 수 있다.As described above, in the LDD region 109, as the semiconductor device is highly integrated, the CD (critical dimension) of the gate electrode is reduced, and as the channel length between the source and drain is shortened, the transistor is prevented from malfunctioning even with a signal having a voltage lower than the threshold voltage. can do.

따라서 종래에 LDD 영역의 형성을 위하여 스페이서의 형성 이전에 패터링과 이온주입 공정을 통하여 형성이 되었으나, 본 발명에서는 소오스/드레인(108)의 형성과 같이 이온 주입시 틸트 상태에서 불순물 이온 주입이 스페이서(106)와 소오스/드레인(108)의 사이에서 이루어져서 형성이 가능하게 되었다.Therefore, in the prior art, the formation of the LDD region was performed through the patterning and ion implantation processes before the formation of the spacer. However, in the present invention, impurity ion implantation is performed in the tilt state during ion implantation, such as the formation of the source / drain 108. It is made between (106) and the source / drain 108, and formation is possible.

이상에서 설명한 것은 본 발명에 따른 저전압 반도체 소자의 제조방법은 하나의 바람직한 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.As described above, the method for manufacturing a low-voltage semiconductor device according to the present invention is just one preferred embodiment, and the present invention is not limited to the above-described embodiment, and the scope of the present invention is as claimed in the following claims. Without departing from the technical spirit of the present invention to the extent that any person skilled in the art to which the present invention pertains various modifications can be made.

도 1a 내지 도 1e 는 종래 기술에 따른 저전압 반도체소자의 제조방법을 도시한 공정 단면도이고,1A to 1E are cross-sectional views illustrating a method of manufacturing a low voltage semiconductor device according to the prior art;

도 2a 내지 도 2e는 본 발명의 실시예에 따른 저전압 반도체 소자의 제조방법을 도시한 공정 단면도이다. 2A to 2E are cross-sectional views illustrating a method of manufacturing a low voltage semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 게이트 전극100 semiconductor substrate 102 gate electrode

104 : 게이트 절연막 106 : 스페이서104: gate insulating film 106: spacer

108 : 소오스/드레인 109 : LDD 영역 108: source / drain 109: LDD region

Claims (3)

저전압 반도체 소자의 제조방법으로서,As a method of manufacturing a low voltage semiconductor device, 소자분리막이 형성된 반도체 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계와,Forming a gate electrode and a gate insulating film on the semiconductor substrate on which the device isolation film is formed; 상기 게이트 전극의 측벽으로 스페이서를 형성하는 단계와,Forming a spacer on sidewalls of the gate electrode; 상기 반도체 기판 상에 불순물을 이온 주입하여 소오스/드레인을 형성하는 단계와,Implanting impurities on the semiconductor substrate to form a source / drain; 상기 스페이서의 하부측으로 저농도의 불순물을 이온 주입하여 LDD 영역을 형성하는 단계Ion implanting a low concentration of impurities into the lower side of the spacer to form an LDD region 를 포함하는 저전압 반도체 소자의 제조방법.Method for manufacturing a low voltage semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 스페이서의 하부측으로 저농도의 불순물을 이온 주입하여 LDD 영역을 형성하는 단계에서,In the step of forming an LDD region by ion implanting a low concentration of impurities into the lower side of the spacer, 이온 주입시 기설정의 각도로 틸트 하여 이온 주입이 실시되는 저전압 반도체 소자의 제조방법.A method of manufacturing a low voltage semiconductor device in which ion implantation is performed by tilting at a predetermined angle during ion implantation. 제 1 항 내지 제 2 항에 있어서,The method according to claim 1 or 2, 상기 스페이서의 하부측으로 저농도의 불순물을 이온 주입하여 LDD 영역을 형성하는 단계에서,In the step of forming an LDD region by ion implanting a low concentration of impurities into the lower side of the spacer, 이온 주입시 기설정의 각도로 틸트된 상태에서 90°의 각도에서 4회전 연속하여 이온 주입 공정이 실시되는 저전압 반도체 소자의 제조방법.A method of manufacturing a low voltage semiconductor device in which an ion implantation process is performed for four consecutive rotations at an angle of 90 ° while being tilted at a predetermined angle during ion implantation.
KR1020070139648A 2007-12-28 2007-12-28 Method of manufacturing low voltage semiconductor KR20090071764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139648A KR20090071764A (en) 2007-12-28 2007-12-28 Method of manufacturing low voltage semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139648A KR20090071764A (en) 2007-12-28 2007-12-28 Method of manufacturing low voltage semiconductor

Publications (1)

Publication Number Publication Date
KR20090071764A true KR20090071764A (en) 2009-07-02

Family

ID=41329063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139648A KR20090071764A (en) 2007-12-28 2007-12-28 Method of manufacturing low voltage semiconductor

Country Status (1)

Country Link
KR (1) KR20090071764A (en)

Similar Documents

Publication Publication Date Title
KR101901059B1 (en) Mechanisms for forming finfets with different fin heights
TWI584478B (en) Semiconductor device and method for fabricating the same
US8487354B2 (en) Method for improving selectivity of epi process
US7935993B2 (en) Semiconductor device structure having enhanced performance FET device
US7544573B2 (en) Semiconductor device including MOS field effect transistor having offset spacers or gate sidewall films on either side of gate electrode and method of manufacturing the same
US6867462B2 (en) Semiconductor device using an SOI substrate and having a trench isolation and method for fabricating the same
US20130260519A1 (en) Strained structure of semiconductor device
JP2004241755A (en) Semiconductor device
JP2009540579A (en) Self-aligned gate JFET structure and manufacturing method thereof
US20060157750A1 (en) Semiconductor device having etch-resistant L-shaped spacer and fabrication method thereof
US10438854B2 (en) Method for manufacturing CMOS structure
US7169676B1 (en) Semiconductor devices and methods for forming the same including contacting gate to source
US6908800B1 (en) Tunable sidewall spacer process for CMOS integrated circuits
US8420519B1 (en) Methods for fabricating integrated circuits with controlled P-channel threshold voltage
US20080315317A1 (en) Semiconductor system having complementary strained channels
CN113130646A (en) Semiconductor device and manufacturing method thereof
WO2014008691A1 (en) Method for manufacturing semiconductor component
US7646057B2 (en) Gate structure with first S/D aside the first gate in a trench and the second gate with second S/D in the epitaxial below sides of the second gate on the first gate
JP2005259945A (en) Semiconductor device and manufacturing method thereof
KR20090071764A (en) Method of manufacturing low voltage semiconductor
KR100924859B1 (en) Method of manufacturing high voltage semiconductor
US8906770B2 (en) Semiconductor structure that reduces the effects of gate cross diffusion and method of forming the structure
JP3956879B2 (en) Manufacturing method of semiconductor integrated circuit device
KR100469333B1 (en) Method of manufacturing a semiconductor device
JP2002094053A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application