KR20090069428A - Laser marking method in wafer - Google Patents

Laser marking method in wafer Download PDF

Info

Publication number
KR20090069428A
KR20090069428A KR1020070137082A KR20070137082A KR20090069428A KR 20090069428 A KR20090069428 A KR 20090069428A KR 1020070137082 A KR1020070137082 A KR 1020070137082A KR 20070137082 A KR20070137082 A KR 20070137082A KR 20090069428 A KR20090069428 A KR 20090069428A
Authority
KR
South Korea
Prior art keywords
laser marking
wafer
mask pattern
present
etched
Prior art date
Application number
KR1020070137082A
Other languages
Korean (ko)
Other versions
KR100965216B1 (en
Inventor
정세광
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137082A priority Critical patent/KR100965216B1/en
Publication of KR20090069428A publication Critical patent/KR20090069428A/en
Application granted granted Critical
Publication of KR100965216B1 publication Critical patent/KR100965216B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

A laser marking method in a wafer is provided to prevent generation of hillock at the wafer surface caused by the laser marking by etching the wafer in advance. A mask pattern for the laser marking is formed on a wafer(S2). By using the mask pattern, the region corresponding to the laser marking region is etched(S3). The laser marking is performed on the etched region(S4). The laser marking region is etched as the depth of 5000Å through 2000. The mask pattern is removed after the laser marking operation.

Description

웨이퍼에서의 레이저 마킹 방법{laser marking method in wafer}Laser marking method in wafer

본 발명은 반도체 제조 기술에 관한 것으로서, 특히 웨이퍼에서의 레이저 마킹 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor manufacturing technology, and more particularly, to a laser marking method on a wafer.

일반적으로 반도체 분야에서 레이저 마킹(laser marking) 기술은 웨이퍼 상면에 고유한 ID(Identification)를 마킹하는데 사용된다.In general, laser marking technology in the semiconductor field is used to mark unique identification (ID) on the upper surface of the wafer.

반도체 소자 제작 공정의 초기에 레이저 마킹을 통해 각 웨이퍼의 ID를 각인함으로써, 공정 중 또는 완료 후 웨이퍼 불량 분석 시에 그 ID를 기준으로 웨이퍼끼리 구분하였다.By marking the ID of each wafer through laser marking at the beginning of the semiconductor device fabrication process, the wafers were distinguished based on the ID during wafer defect analysis during or after the process.

보다 상세하게, 웨이퍼에 레이저광을 조사하여 ID를 웨이퍼에 마킹하는 것이 레이저 마킹 기술이다. 그러나 레이저 마킹을 진행하면, 레이저광에 의해 마킹된 부위의 주변이 웨이퍼 표면보다 높게 솟아오르는 현상이 발생한다.In more detail, the laser marking technique is to irradiate a wafer with laser light and to mark ID on the wafer. However, when the laser marking is performed, a phenomenon in which the periphery of the portion marked by the laser light rises higher than the wafer surface occurs.

도 1은 종래 레이저 마킹 진행에 따른 프로파일을 나타낸 도면이고, 도 2는 종래의 레이저 마킹 진행에 따른 형상을 나타낸 도면이다.1 is a view showing a profile according to the conventional laser marking progress, Figure 2 is a view showing a shape according to the conventional laser marking progress.

도 1과 2에 도시된 바와 같이, 마킹 부위 주변에 웨이퍼 표면보다 높게 솟아 오른 언덕 부분이 생성된다.As shown in Figs. 1 and 2, a hill portion is raised above the wafer surface around the marking area.

상기한 레이저 마킹 이후에는 반도체 소자 분리를 위해 STI(Shallow Trench Isolation)와 같은 소자격리막을 생성하는 공정을 진행하며, 또한 필요에 따라 CMP(Chemical Mechanical Polishing) 와 같은 평탄화 공정을 진행한다.After the laser marking, a process of generating a device isolation film such as shallow trench isolation (STI) is performed to separate semiconductor devices, and a planarization process such as chemical mechanical polishing (CMP) is performed as necessary.

그런데 상기 레이저 마킹에 의해 생성된 솟아 오른 언덕 부분은 상기한 CMP 공정에서 파티클(Particles)을 유발하는 원인으로 작용하며, 또한 CMP 공정 중에 스크랫치를 유발한다.However, the raised hill portion generated by the laser marking acts as a cause of causing particles in the CMP process, and also causes scratches during the CMP process.

본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 레이저 마킹을 진행하는 과정에서 마킹 부위 주변에 생성되는 높게 솟아 오른 부분이 반도체 소자 제조를 위한 후속 공정에 악영향을 주는 것을 최소화하는데 적당한 웨이퍼에서의 레이저 마킹 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention has been made in view of the above, and in a wafer suitable for minimizing the high rises generated around the marking area during the laser marking process adversely affect subsequent processes for manufacturing semiconductor devices. To provide a laser marking method.

상기한 목적을 달성하기 위한 본 발명에 따른 웨이퍼에서의 레이저 마킹 방법의 특징은, 웨이퍼 상에 레이저 마킹을 위한 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 사용하여 상기 웨이퍼 중 상기 레이저 마킹 부위에 해당하는 영역을 식각하는 단계와, 상기 식각된 영역에서 레이저 마킹을 실시하는 단계를 포함하여 이루어지는 것이다.Features of the laser marking method on a wafer according to the present invention for achieving the above object is the step of forming a mask pattern for laser marking on the wafer, and using the mask pattern to the laser marking portion of the wafer And etching the corresponding region, and laser marking the etched region.

바람직하게, 상기 식각 단계는, 상기 레이저 마킹 부위를 2000 내지 5000Å의 깊이만큼 식각한다.Preferably, the etching step, the laser marking portion is etched by a depth of 2000 to 5000Å.

바람직하게, 상기 레이저 마킹 실시 후 상기 마스크 패턴을 제거하는 단계를 더 포함한다.The method may further include removing the mask pattern after the laser marking.

바람직하게, 상기 마스크 패턴은 상기 웨이퍼 상에 소자 분리를 위한 소자격리막 형성 패턴을 더 포함할 수 있다.Preferably, the mask pattern may further include a device isolation layer formation pattern for device isolation on the wafer.

본 발명에 따르면, 레이저 마킹 실시 이전에 레이저 마킹에 의해 생성될 솟아 오른 언덕 부분만큼 또는 그 이상의 깊이만큼 웨이퍼를 미리 식각하고 또한 그 식각 부위 표면에서 레이저 마킹을 실시하기 때문에, 레이저 마킹에 의해 마킹된 주변에 솟아 오른 언덕 부분이 생기더라도 그 언덕 부분의 높이는 웨이퍼의 식각된 깊이보다 작게 된다. 결국, 레이저 마킹에 의해 마킹된 주변에 솟아 오른 언덕 부분이 웨이퍼의 표면보다 높을 수 없기 때문에, 반도체 소자의 제조 공정 중 CMP와 같은 평탄화 공정에서 레이저 마킹에 의한 언덕 부분이 파티클을 유발한다거나 스크랫치를 유발하는 경우가 발생하지 않는다.According to the present invention, since the wafer is pre-etched to the depth of the raised hill portion or more that is generated by the laser marking prior to the laser marking, and the laser marking is performed on the surface of the etching portion, the marking is performed by laser marking. Even if there is a raised hill, the height of the hill becomes smaller than the etched depth of the wafer. As a result, since the hill portion raised around the marking marked by laser marking cannot be higher than the surface of the wafer, the hill portion caused by laser marking causes particles or scratches in the planarization process such as CMP during the manufacturing process of the semiconductor device. It does not happen.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described by at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.

이하, 첨부한 도면을 참조하여 본 발명에 따른 웨이퍼에서의 레이저 마킹 방법의 바람직한 실시 예를 자세히 설명한다.Hereinafter, exemplary embodiments of a laser marking method on a wafer according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시 예에 따른 레이저 마킹 및 후속 공정 절차를 나타낸 도면이다.3 is a view showing a laser marking and subsequent processing procedures according to an embodiment of the present invention.

도 3을 참조하면, 웨이퍼 상에 포토 레지스트를 도포한다(S1). 여기서, 웨이퍼는 베어 웨이퍼(Bare wafer)이다. 또한, 웨이퍼는 실리콘 웨이퍼일 수 있다.Referring to FIG. 3, a photoresist is coated on a wafer (S1). Here, the wafer is a bare wafer. The wafer may also be a silicon wafer.

이어, 노광 및 현상을 통해 웨이퍼 중 레이저 마킹을 진행할 부위의 포토 레지스트를 제거하며, 레이저 마킹을 위한 마스크 패턴을 형성한다(S2).Subsequently, the photoresist of the portion of the wafer to be subjected to laser marking is removed through exposure and development, and a mask pattern for laser marking is formed (S2).

이어, 상기 형성된 마스크 패턴을 사용하여 웨이퍼 전면에 대한 식각을 실시한다(S3). 그에 따라, 웨이퍼 중에서 레이저 마킹 부위에 해당하는 영역이 식각된다. 이때, 레이저 마킹 부위의 프로파일은 웨이퍼 표면보다 낮은 프로파일을 나타낸다.Subsequently, the entire surface of the wafer is etched using the formed mask pattern (S3). As a result, an area corresponding to the laser marking portion of the wafer is etched. At this time, the profile of the laser marking site shows a lower profile than the wafer surface.

그리고, 상기 레이저 마킹 부위에 대한 식각 깊이는 후에 진행되는 레이저 마킹 시 마킹 부위 주변에 솟아오르는 언덕 부분보다 충분히 크도록 정한다. 예로써, 레이저 마킹 부위에 대한 식각 깊이는 2000 내지 5000Å의 깊이로 한다.In addition, the etching depth of the laser marking portion is determined to be sufficiently larger than the hill portion rising around the marking portion during the laser marking. By way of example, the etching depth for the laser marking portion is 2000 to 5000 mm deep.

상기 웨이퍼에 대한 식각 이후에 해당 레이저 마킹 부위 즉, 식각된 영역의 표면에서 레이저 마킹을 진행하여 웨이퍼의 고유 ID 등을 마킹한다(S4).After etching the wafer, laser marking is performed on the corresponding laser marking portion, that is, the surface of the etched region, to mark a unique ID of the wafer (S4).

이어, 남은 포토 레지스트를 스트립(Strip)하여 마스크 패턴을 제거한다(S5).Subsequently, the mask pattern is removed by stripping the remaining photoresist (S5).

한편, 레이저 마킹 및 마스크 패턴 제거 이후에는 반도체 소자 분리를 위해 STI와 같은 소자격리막을 생성하는 공정이나 CMP와 같은 평탄화 공정 등의 후속 공정을 진행한다.On the other hand, after laser marking and mask pattern removal, a process of generating a device isolation film such as STI or a planarization process such as CMP is performed to separate semiconductor devices.

별도의 예로써, 본 발명에서는 전술된 레이저 마킹 이전에 STI와 같은 소자격리막을 생성하는 공정을 먼저 진행할 수도 있다. 이러한 경우에, 전술된 식각에 사용되는 마스크 패턴은 웨이퍼 상에 소자 분리를 위한 소자격리막 형성 패턴을 더 포함한다. 그리고 식각 깊이는 소자격리막의 형성 깊이까지 고려하여 정한다.As another example, in the present invention, a process of generating a device isolation film such as an STI may be performed before the laser marking described above. In this case, the mask pattern used for etching described above further includes a device isolation layer formation pattern for device isolation on the wafer. The etching depth is determined in consideration of the formation depth of the device isolation film.

도 4는 본 발명의 레이저 마킹에 따른 프로파일을 나타낸 도면으로, 레이저 마킹 실시 이전에 레이저 마킹에 의해 생성될 솟아 오른 언덕 부분만큼 또는 그 이상의 깊이만큼 웨이퍼를 미리 식각하기 때문에, 레이저 마킹에 의해 마킹된 주변에 솟아 오른 언덕 부분이 생기더라도 그 언덕 부분의 높이는 식각 깊이(A)보다 작게 된다. 그에 따라, 반도체 소자의 제조 공정 중 CMP와 같은 평탄화 공정을 진행하더라도 레이저 마킹에 의한 언덕 부분이 파티클을 유발한다거나 스크랫치를 유발하는 원인으로 작용하지 않는다.4 is a diagram illustrating a profile according to the laser marking of the present invention, which is marked by laser marking since the wafer is pre-etched to a depth greater than or equal to the raised hill portion to be generated by laser marking prior to laser marking. Even if a hill portion rises around the height of the hill portion is smaller than the etching depth (A). Accordingly, even when the planarization process such as CMP is performed in the manufacturing process of the semiconductor device, the hill portion due to laser marking does not act as a cause of causing particles or scratches.

지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. While the preferred embodiments of the present invention have been described so far, those skilled in the art may implement the present invention in a modified form without departing from the essential characteristics of the present invention.

그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments of the present invention described herein are to be considered in descriptive sense only and not for purposes of limitation, and the scope of the present invention is shown in the appended claims rather than the foregoing description, and all differences within the scope are equivalent to the present invention. Should be interpreted as being included in.

도 1은 종래 레이저 마킹 진행에 따른 프로파일을 나타낸 도면1 is a view showing a profile according to the conventional laser marking progress

도 2는 종래의 레이저 마킹 진행에 따른 형상을 나타낸 도면2 is a view showing a shape according to the conventional laser marking progress

도 3은 본 발명의 일 실시 예에 따른 레이저 마킹 및 후속 공정 절차를 나타낸 도면.3 illustrates a laser marking and subsequent processing procedure in accordance with one embodiment of the present invention.

도 4는 본 발명의 레이저 마킹에 따른 프로파일을 나타낸 도면4 shows a profile according to the laser marking of the invention.

Claims (4)

웨이퍼 상에 레이저 마킹을 위한 마스크 패턴을 형성하는 단계;Forming a mask pattern for laser marking on the wafer; 상기 마스크 패턴을 사용하여 상기 웨이퍼 중 상기 레이저 마킹 부위에 해당하는 영역을 식각하는 단계;Etching an area corresponding to the laser marking portion of the wafer using the mask pattern; 상기 식각된 영역에서 레이저 마킹을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.And laser marking in the etched region. 제 1 항에 있어서, 상기 식각 단계는,The method of claim 1, wherein the etching step, 상기 레이저 마킹 부위를 2000 내지 5000Å의 깊이만큼 식각하는 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.And etching the laser marking portion by a depth of 2000 to 5000 microns. 제 1 항에 있어서, 상기 레이저 마킹 실시 후 상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.The method of claim 1, further comprising removing the mask pattern after performing the laser marking. 제 1 항에 있어서, 상기 마스크 패턴은 상기 웨이퍼 상에 소자 분리를 위한 소자격리막 형성 패턴을 더 포함하는 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.The method of claim 1, wherein the mask pattern further comprises an isolation layer forming pattern for device isolation on the wafer.
KR1020070137082A 2007-12-26 2007-12-26 laser marking method in wafer KR100965216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137082A KR100965216B1 (en) 2007-12-26 2007-12-26 laser marking method in wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137082A KR100965216B1 (en) 2007-12-26 2007-12-26 laser marking method in wafer

Publications (2)

Publication Number Publication Date
KR20090069428A true KR20090069428A (en) 2009-07-01
KR100965216B1 KR100965216B1 (en) 2010-06-22

Family

ID=41321069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137082A KR100965216B1 (en) 2007-12-26 2007-12-26 laser marking method in wafer

Country Status (1)

Country Link
KR (1) KR100965216B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102185659B1 (en) 2014-02-11 2020-12-03 삼성전자주식회사 Method of fabricating a wafer and the wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224218A (en) * 1989-02-27 1990-09-06 Fujitsu Ltd Semiconductor device substrate
KR100607758B1 (en) 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 Method for marking on semiconductor wafer using laser
KR100773245B1 (en) * 2006-12-26 2007-11-05 동부일렉트로닉스 주식회사 Method for wafer marking

Also Published As

Publication number Publication date
KR100965216B1 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP2010080769A (en) Method of manufacturing semiconductor device
KR100965216B1 (en) laser marking method in wafer
JP2006253471A (en) Overlap mark
JP2007027681A (en) Method for manufacturing semiconductor device
KR100669101B1 (en) Method of manufacturing a pattern structure and Method of manufacturing a trench using the same
KR20100078947A (en) Method of manufacturing semiconductor device
KR20090044523A (en) Method for manufacturing semiconductor device
JP2009277964A (en) Semiconductor device and its manufacturing method
JP2005026660A (en) Method for forming alignment mark of semiconductor element
KR20060114846A (en) Wafer carved pre alignment mark and method for forming the same
KR100698098B1 (en) Method for Manufacturing of Semiconductor Device
KR100505414B1 (en) method for forming align key
KR20080054995A (en) Marking method for semiconductor wafer
KR20100074826A (en) Method of forming laser mark in wafer
KR100802221B1 (en) Method for forming semiconductor device
JP2009218379A (en) Method of manufacturing semiconductor device
KR20070058747A (en) Method for forming isolation film of semiconductor device
KR20090037171A (en) Wafer mark forming method
KR100831676B1 (en) Method of manufacturing isolation layers in semiconductor device
KR20060072510A (en) Method for manufacturing semiconductor device
KR100835420B1 (en) Method for fabricating semiconductor device
JP2006294959A (en) Process for fabricating semiconductor device and semiconductor substrate
KR100702801B1 (en) Method of fabricating metal lines by dual damascene process
JP2011124427A (en) Method of manufacturing semiconductor device
US20060040511A1 (en) [method of fabricating shallow trench isolation structure for reducing wafer scratch]

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee