KR20090066954A - 무손실 역률 개선 회로 - Google Patents

무손실 역률 개선 회로 Download PDF

Info

Publication number
KR20090066954A
KR20090066954A KR1020070134704A KR20070134704A KR20090066954A KR 20090066954 A KR20090066954 A KR 20090066954A KR 1020070134704 A KR1020070134704 A KR 1020070134704A KR 20070134704 A KR20070134704 A KR 20070134704A KR 20090066954 A KR20090066954 A KR 20090066954A
Authority
KR
South Korea
Prior art keywords
inductor
winding
snubber
power factor
voltage
Prior art date
Application number
KR1020070134704A
Other languages
English (en)
Other versions
KR100916047B1 (ko
Inventor
문건우
김종필
조규민
박기범
김돈식
김동중
허태원
이동욱
봉상철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070134704A priority Critical patent/KR100916047B1/ko
Publication of KR20090066954A publication Critical patent/KR20090066954A/ko
Application granted granted Critical
Publication of KR100916047B1 publication Critical patent/KR100916047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

정류된 입력전압이 일단으로 입력되는 부스트 인덕터; 상기 부스트 인덕터의 타단과 접지 사이에 연결된 스위치; 상기 부스트 인덕터의 타단에 일단이 연결되는 제1 권선; 상기 제1 권선의 타단에 일단이 연결되는 스너버 인덕터; 상기 스너버 인덕터의 타단에 애노드가 연결된 주다이오드; 상기 부스트 인덕터의 타단에 일단이 연결되며 상기 제1 권선과 소정 권선비로 결합되어 트랜스포머를 형성하는 제2 권선; 상기 부스트 인덕터의 타단에 일단이 연결되며 상기 제2 권선의 타단에 타단이 연결된 클램프 캐패시터; 및 상기 클램프 캐패시터의 타단에 애노드가 연결되고 상기 주다이오드의 캐소드에 캐소드가 연결된 추가 다이오드를 포함하는 무손실 역률 개선 회로가 개시된다.
역률 개선(PFC), 스위치, 부스터, 스너버(snubber)

Description

무손실 역률 개선 회로{LOSELESS POWER FACTOR CORRECTION CIRCUIT}
본 발명은 전원 장치 등에 사용되는 역률 개선 회로에 관한 것으로, 더욱 상세하게는 저항에 의해 발생하는 전력 손실을 제거할 수 있는 무손실 스너버를 구비한 무손실 역률 개선 회로에 관한 것이다.
최근 국제적으로 고조파 규제가 강화됨에 따라 각종 전기, 전자 제품에서의 역률 개선(Power Factor Correction: PFC) 회로의 사용이 보편, 의무화 되어 가고 있다.
일반적으로, 역률 개선 회로는 수동형과 능동형의 두 가지 형태로 분류될 수 있다. 수동형 회로는 전원 입력쪽에 인덕터(L)과 캐패시터(C)로 이루어진 수동형 라인 필터를 적절히 설계하여 전원 전류의 고조파 성분을 감쇄시키는 방식을 채택한 것으로, 가격이 저렴하고 회로 구성이 간단하다는 장점이 있다. 하지만 이 수동형 역률 개선 회로는 입력 전원 전압의 크기에 따라 출력 전압의 크기가 변함으로써 전압의 안정화가 어렵고, 상용전원 주파수에 맞추어 설계가 이루어져야 하므로, 크기와 부피가 매우 커지는 단점이 있다. 한편 능동형 역률 개선 회로는 일반적으 로 알려진 부스트 컨버터를 응용하여 구성한다. 이 능동형 역률 개선 회로는 거의 1에 가까운 역률 특성을 나타내고, 안정된 직류전원을 입력전압의 변동에 무관하게 출력할 수 있는 장점을 가지고 있어, 현재 대부분의 대전력 제품의 경우 국제적으로 강화된 고조파 규제를 만족시키기 위해 능동형 PFC회로를 채택하고 있는 추세이다.
통상, 능동형 역률 개선 회로에 채용되는 부스트 컨버터는 구조가 간단하며 입력전류가 연속적이므로 역률 개선 회로로 적용하기 적합하지만, 하드-스위칭 및 다이오드의 역회복 특성에 의한 문제점들을 가지고 있다. 특히, 다이오드의 역회복 특성은 과도한 스위치의 전류 써지(serge)를 야기하여 스위치의 전류 첨두치를 더욱 증가시킨다. 또한 역회복 손실 및 발열문제도 심각하므로 이에 대한 해결책이 필요하다. 일반적으로 다이오드의 역회복 특성 문제를 해결하기 위해서 스위치나 다이오드에 직렬로 턴온(ture-on) 전류 스너버(snubber)를 사용한다. 턴-온 전류 스너버는 스위치 턴-온 시 다이오드 전류의 감소 기울기를 완만하게 함으로써 다이오드의 역회복 특성 문제를 향상시킬 수 있다. 그러나, 이 턴-온 전류 스너버는 스위치 턴-오프 시 스위치 양단에 과도한 전압 써지를 야기시키며 스위치와 다이오드의 전압 스트레스를 크게 증가시키는 문제를 발생시킬 수 있다. 이러한 턴-온 전류 스너버로 인한 문제점을 해결하기 위해서, 스위치 턴-오프(turn-off) 전압 스너버가 필요하게 된다. 그러나, 전형적인 턴-오프 전압 스너버는 저항, 캐패시터, 다이오드를 포함하는 구조(RCD 구조)를 가지며, 캐패시터로 턴-오프 시 스위치에 인가 되는 스트레스 에너지를 흡수하였다가 저항을 통해 열 에너지로 방출하는 방식을 채택하고 있다. 이러한 RCD 구조의 턴-오프 스너버는 스트레스 에너지를 저항을 통해 열에너지로 방출하는 방식을 채택함으로써 전체 에너지 전달효율을 저하, 즉 에너저 손실이 발생하고 방출되는 열에너지가 주위에 영향을 미치는 등의 문제가 발생한다.
따라서, 당 기술분야에서는 에너지 손실이 발생하지 않는 무손실 스너버 회로가 요구되고 있다.
본 발명은, 본 발명은 저항을 사용하지 않음으로써 저항에 의해 발생하는 손실을 제거할 수 있는 무손실 스너버를 구비한 무손실 역률 개선 회로를 제공하는 것을 기술적 과제로 한다. 특히, 스위치의 턴-온 전류 스너버로 사용되는 인덕터의 인덕턴스 값을 감소시켜 사이즈를 감소시킬 수 있는 무손실 역률 개선 회로를 제공하는 것을 기술적 과제로 한다.
상기 기술적 과제를 달성하기 위한 수단으로서, 본 발명은 정류된 입력전압이 일단으로 입력되는 부스트 인덕터;
상기 부스트 인덕터의 타단과 접지 사이에 연결된 스위치;
상기 부스트 인덕터의 타단에 일단이 연결되는 제1 권선;
상기 제1 권선의 타단에 일단이 연결되는 스너버 인덕터;
상기 스너버 인덕터의 타단에 애노드가 연결된 주다이오드;
상기 부스트 인덕터의 타단에 일단이 연결되며 상기 제1 권선과 소정 권선비로 결합되어 트랜스포머를 형성하는 제2 권선;
상기 부스트 인덕터의 타단에 일단이 연결되며 상기 제2 권선의 타단에 타단이 연결된 클램프 캐패시터;
상기 클램프 캐패시터의 타단에 애노드가 연결되고 상기 주다이오드의 캐소 드에 캐소드가 연결된 추가 다이오드
를 포함하는 무손실 역률 개선 회로.
바람직하게, 상기 제1 권선은 상기 스너버 인덕터와의 연결단에서 권선이 시작되고, 상기 제2 권선은 상기 부스트 인덕터와의 연결단에서 권선이 시작될 수 있다.
본 발명에 따르면, 스너버에 저항을 사용하지 않음으로써 저항에 의한 전력 손실을 최소화할 수 있는 효과가 있다.
또한, 작은 인덕턴스를 갖는 스너버 인덕터를 사용하여 주다이오드에 의한 역회복 전류를 제한할 수 있는 효과가 있다.
또한, 적은 수의 소자를 사용하여 스너버를 구현할 수 있는 효과가 있다.
또한, 클램프 캐패시터를 사용함으로써 스위치의 전압 스트레스를 감소시킬 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일실시형태에 따른 무손실 역률 개선 회로를 도시한 회로도이다.
도 1을 참조하면, 본 발명의 일실시형태에 따른 무손실 역률 개선 회로(10)는, 정류된 입력전압이 일단으로 입력되는 부스트 인덕터(LB)와, 상기 부스트 인덕터(LB)의 타단과 접지 사이에 연결된 스위치(Q)와, 상기 부스트 인덕터(LB)의 타단에 일단이 연결되는 제1 권선(Nm)과, 상기 제1 권선(Nm)의 타단에 일단이 연결되는 스너버 인덕터(LS)와, 상기 스너버 인덕터(LS)의 타단에 애노드가 연결된 주다이오드(DO)와, 상기 부스트 인덕터(LB)의 타단에 일단이 연결되며 상기 제1 권선(Nm)과 소정 권선비로 결합되어 트랜스포머를 형성하는 제2 권선(Nn)과, 상기 부스트 인덕터(LS)의 타단에 일단이 연결되며 상기 제2 권선(Nn)의 타단에 타단이 연결된 클램프 캐패시터(CC)와, 상기 클램프 캐패시터(CC)의 타단에 애노드가 연결되고 상기 주다이오드(DO)의 캐소드에 캐소드가 연결된 추가 다이오드(Da)를 포함하여 구성될 수 있다.
상기와 같이 구성되는 본 발명의 일실시형태에 따른 무손실 역률 개선 회로에서, 부스터 인덕터(LB)의 일단은 정류된 입력 전압이 입력되는 입력단이 되며, 상기 주다이오드(DO)의 캐소드는 부하(RO)가 연결되는 출력단이 될 수 있으며, 이 출력단에는 부하(RO)와 병렬로 출력을 안정화하기 위한 출력 캐패시터(CO)가 연결될 수 있다.
상기 부스트 인덕터(LB), 스위치(Q), 주다이오드(DO) 및 출력 캐패시터(CO)는 기초적인 부스트 컨버터를 구성하며, 상기 스너버 인덕터(LS), 제1 권선(Nm), 제2 권선(Nn), 클램프 캐패시터(CC) 및 추가 다이오드(Da)는 스너버 회로를 구성한다.
본 발명은 스너버 인덕터(LS)와 연결된 제1 권선(Nm)과, 클램프 캐패시터(CC)에 병렬 연결된 제2 권선(Nn)이 서로 자기 결합하여 트랜스포머를 형성한다. 이 트랜스포머에서, 상기 제1 권선(Nm)은 상기 스너버 인덕터(LS)와의 연결단에서 권선이 시작되고, 상기 제2 권선(Nn)은 상기 부스트 인덕터(LB)와의 연결단에서 권선이 시작되는 것이 바람직하다.
본 발명은, 상기 제1 권선(Nm) 및 제2 권선(Nn)에 의해 형성된 트랜스포머에 의해, 작은 인덕턴스를 갖는 스너버 인덕터(LS)를 채용할 수 있다. 즉, 클램프 전압(Vclamp)을 갖는 클램프 캐패시터(CC)와 병렬연결된 제2 권선(Nn)에 의해 제1 권선(Nm)으로 클램프 전압(Vclamp)이 유도됨으로 인해 통상적인 스너버 인덕터보다 더 작은 인덕턴스를 갖는 스너버 인덕터(LS)로 동일한 수준의 역회복 전류를 보상할 수 있다.
도 2는, 도 1에 도시된 본 발명의 일실시형태에 따른 무손실 역률 개선 회로의 동작 파형도이다. 또한, 도 3a 내지 3f는 상기 도 2에 도시된 파형의 각 시간 구간에서 본 발명의 일실시형태에 따른 무손실 역률 개선 회로의 동작 상태를 도시한 회로도이다.
이하, 도 2 및 도 3a 내지 3f를 참조하여, 본 발명의 일실시형태에 따른 무손실 역률 개선 회로의 동작을 상세하게 설명한다. 특히, 도 2에 표시된 각 시간 구간으로 본 발명의 일실시형태에 따른 역률 개선 회로의 동작 모드를 구분하여 상세하게 설명한다. 도 2에서, 'VQg'는 도 1에 도시된 것과 같이 N 채널 MOSFET으로 구현된 스위치(Q)의 게이트 전압을 나타내며, 'VQ'는 스위치 양단에 걸리는 전압을 나타내며, 'IQ'는 스위치의 양단을 흐르는 전류를 나타낸다.
먼저, 도 3a에 도시된 't0' 내지 't1' 구간에 대해 설명한다. 도 2a에서 시 점 't0'는 스위치(Q)가 도통된 상태에서 일정시간 경과하여 주 다이오드(DO)의 전류가 실질적으로 0이 되는 시점을 나타낸다. 이 't0' 내지 't1' 구간에서, 스위치(Q)는 도통된 상태에 있으며 클램프 커패시터(CC)에 인가되는 클램프 전압(Vclamp)은 음의 값을 갖는 상태이다. 부스트 인덕터(LB)의 일단에 입력 전압이 인가되어 부스트 인덕터(LB)에 흐르는 전류(ILb)가 선형적으로 증가하게 된다. 이 때, 클램프 커패시터(CC)의 전압(Vclamp), 즉 음의 값을 갖는 전압에 의해 제1 권선(Nm)의 자화 인덕턴스(Lm)은 리셋될 수 있다.
이어, 도 3b를 참조하여 't1' 내지 't2' 구간에 대해 설명한다. 이 시간 구간이 시작되는 시점 't1'은 스위치(Q)가 턴-오프 되는 시점이다. 스위치(Q) 가 턴-오프 되면, 스위치(Q)의 양단 전압은 부스트 인덕터(LB)에 의해 선형적으로 증가하게 된다. 이 스위치(Q)의 양단 전압의 증가는 그 값이 "출력 전압(VO) - 클램프 전압(VCc)"과 같을 때 때까지 이루어진다. 이 때, 부스트 인덕터(LB)에서 바라본 캐패시터는 스위치(Q) 의 출력 커패시터(스위치로 채용된 N 채널 MOSFET의 드레인과 소소 사이에 형성되는 캐패시턴스)와 추가 다이오드(Da)의 출력 커패시터(추가 다이오드(Da)의 양단에 형성되는 캐패시턴스, 미도시됨)가 병렬로 보이게 된다.
이어, 도 3c를 참조하여 't2' 내지 't3' 구간에 대해 설명한다. 이 시간 구간이 시작되는 시점 't2'는 추가 다이오드(Da)가 완전히 턴-온되는 시점이다. 추가 다이오드(Da)의 턴-온에 의해 이 시간구간에서는 클램프 커패시터(CC)가 턴-오프 스너버 역할을 하게 된다. 이 때, 역방향으로 인가되어 있던(음의 값을 갖던) 클램프 커패시터(CC)의 전압(Vclamp)이 서서히 증가하게 된다. 클램프 커패시터(Cc)의 전압(Vclamp)이 영전압이 되어 스위치(Q)의 전압(VQ)이 출력전압(VO)과 동일하게 되는 시점이 't3'이다.
이어, 도 3d를 참조하여 't3' 내지 't4' 구간에 대해 설명한다. 상기 시점 't3'는 스위치(Q)의 전압(VQ)이 출력전압(VO)과 동일하게 되는 시점인 동시에, 주다이오드(DO)가 턴-온되는 시점이다. 클램프 커패시터(CC)의 클램프 전압(Vclamp)이 부스트 인덕터(LB)와 공진하면서 양의 방향으로 증가하게 되고, 이 증가된 전압이 제1 권선(Nm)과 제2 권선(Nn)이 형성하는 트랜스포머의 권선비에 따라 스너버 인덕터(LB) 측으로 넘어가 스너버 인덕터(LS)에 걸리게 된다. 따라서 스너버 인덕터(LS)의 전류(ILb)가 이차 함수의 그래프를 그리며 증가하게 된다. 스너버 인덕터(LS)의 전류(ILb)가 부스트 인덕터(LB)의 전류(ILb)와 동일해지는 시점이 't4'가 된다.
이어, 도 3e를 참조하여 't4' 내지 't5' 구간에 대해 설명한다. 시점 't4'는 스너버 인덕터(LS)의 전류(ILb)가 부스트 인덕터(LB)의 전류(ILb)와 동일해지는 시점인 동시에, 추가 다이오드(Da)가 오프되는 시점이다. 이 시간 구간에서 출력단 측으로 전력이 전달된다. 이 시간 구간에서 제1 권선(Nm)에 의한 자화 인덕터(Lm)에 흐르는 전류는 클램프 커패시터(CC)의 클램프 전압(Vclamp)에 의해 감소하게 된다.
최종적으로, 도 3f를 참조하여 't5'내지 't6' 구간에 대해 설명한다. 시점 't6'는 전술한 시점 't0'와 동일한 시점이다. 시점 't5'는 스위치(Q)가 턴-온 되는 시점이다. 이 때 스너버 인덕터(LS)에 출력 전압(VO)과 턴비에 의해 넘어온 클램프 커패시터(CC)의 전압(Vclamp)이 걸리게 된다. 스너버 인덕턴스(LS)에 의해 주다이오드(DO) 전류의 감소 기울기가 결정되며, 그 기울기에 의해 다이오드의 역회복 전류를 제한할 수 있게 된다.
상기와 같이 동작하는 본 발명의 일실시형태에 따른 무손실 역률 개선 회로에 의하면, 먼저, 작은 인덕턴스값을 갖는 스너버 인덕터(LS)에 의해 주다이오드(DO)의 역회복 전류를 제한할 수 있다. 즉, 전술한 시점 't5' 내지 't6'에서의 동작에서, 스너버 인덕터(LS)에 출력전압(VO)과 턴비에 의하여 넘어온 클램프 전 압(Vclamp)이 걸리기 때문에 작은 인덕턴스를 갖는 스너버 인덕터(LS)로도 주다이오드(DO)의 역회복 전류를 보상할 수 있다.
또한, 하나의 코어(두 개의 권선), 하나의 인덕터, 하나의 커패시터 및 하나의 다이오드만 이용하여 턴-온 스너버 및 턴-오프 스너버를 모두 구현할 수 있으므로, 통상적인 무손실 스너버 대비 적은 소자를 이용하여 간단한 구조로 스너버를 구현할 수 있다. 특히, 턴-오프 스너버 회로 동작 시 다이오드를 한 개만 통과하기 때문에 작은 도통손실을 갖는다.
또한, 클램프 커패시터(CC)에 의해 스위치(Q)가 낮은 전압 스트레스를 가질 수 있다. 즉, 클램프 커패시터(CC)가 추가 다이오드(Da)에 의해 출력전압(VO)와 연관되므로 스위치(Q)의 전압 스트레스가 출력 전압(VO)과 클램프 커패시터(CC)의 전압(Vclamp)으로 제한되게 된다.
이상 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일실시형태에 따른 무손실 역률 개선 회로를 도시한 회로도이다.
도 2는 도 1에 도시된 본 발명의 일실시형태에 따른 무손실 역률 개선 회로의 동작 파형을 도시한 파형도이다.
도 3a 내지 3f는 도 2에 도시된 파형의 각 시간 구간에서 본 발명의 일실시형태에 따른 무손실 역률 개선 회로의 동작을 도시한 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
LB: 부스터 인덕터 Nm: 제1 권선
Q: 스위치 LS 스너버 인덕터
Nn: 제2 권선 Cc: 클램프 캐패시터
DO: 주다이오드 DA: 추가 다이오드

Claims (2)

  1. 정류된 입력전압이 일단으로 입력되는 부스트 인덕터;
    상기 부스트 인덕터의 타단과 접지 사이에 연결된 스위치;
    상기 부스트 인덕터의 타단에 일단이 연결되는 제1 권선;
    상기 제1 권선의 타단에 일단이 연결되는 스너버 인덕터;
    상기 스너버 인덕터의 타단에 애노드가 연결된 주다이오드;
    상기 부스트 인덕터의 타단에 일단이 연결되며 상기 제1 권선과 소정 권선비로 결합되어 트랜스포머를 형성하는 제2 권선;
    상기 부스트 인덕터의 타단에 일단이 연결되며 상기 제2 권선의 타단에 타단이 연결된 클램프 캐패시터; 및
    상기 클램프 캐패시터의 타단에 애노드가 연결되고 상기 주다이오드의 캐소드에 캐소드가 연결된 추가 다이오드
    를 포함하는 무손실 역률 개선 회로.
  2. 제1항에 있어서,
    상기 제1 권선은 상기 스너버 인덕터와의 연결단에서 권선이 시작되고, 상기 제2 권선은 상기 부스트 인덕터와의 연결단에서 권선이 시작되는 것을 특징으로 하는 무손실 역률 개선 회로.
KR1020070134704A 2007-12-20 2007-12-20 무손실 역률 개선 회로 KR100916047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134704A KR100916047B1 (ko) 2007-12-20 2007-12-20 무손실 역률 개선 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134704A KR100916047B1 (ko) 2007-12-20 2007-12-20 무손실 역률 개선 회로

Publications (2)

Publication Number Publication Date
KR20090066954A true KR20090066954A (ko) 2009-06-24
KR100916047B1 KR100916047B1 (ko) 2009-09-08

Family

ID=40994891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134704A KR100916047B1 (ko) 2007-12-20 2007-12-20 무손실 역률 개선 회로

Country Status (1)

Country Link
KR (1) KR100916047B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422947B1 (ko) * 2012-12-11 2014-07-23 삼성전기주식회사 역률 보정 회로 및 이를 포함하는 전원 장치
US9391506B2 (en) 2012-12-11 2016-07-12 Samsung Electro-Mechancis Co., Ltd. Power factor correction circuit with active snubber and power supply including the same
KR102220077B1 (ko) * 2019-10-08 2021-02-24 동명대학교산학협력단 스위칭 전력 손실 저감을 위한 고효율 dc-dc컨버터

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829865B2 (en) * 2010-07-13 2014-09-09 General Electric Company Power factor correction efficiency improvement circuit, a converter employing the circuit and a method of manufacturing a converter
KR101195208B1 (ko) 2010-11-10 2012-10-29 한국전기연구원 영전압 영전류 스위칭 연속전류모드 역률 보상회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856119B2 (en) 2003-01-21 2005-02-15 Analog Modules, Inc. Single-stage power factor corrected capacitor charger
US7002323B2 (en) 2003-05-07 2006-02-21 Nec Corporation Switching power supply circuit capable of reducing switching loss and control method used therein
KR100590785B1 (ko) 2004-05-24 2006-06-19 학교법인 포항공과대학교 Ｐｄｐ용 전원장치
KR100638484B1 (ko) 2005-07-09 2006-11-02 학교법인 포항공과대학교 고효율 역률 개선 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422947B1 (ko) * 2012-12-11 2014-07-23 삼성전기주식회사 역률 보정 회로 및 이를 포함하는 전원 장치
US8878500B2 (en) 2012-12-11 2014-11-04 Samsung Electro-Mechanics Co., Ltd. Power factor correction circuit with active snubber and power supply including the same
US9391506B2 (en) 2012-12-11 2016-07-12 Samsung Electro-Mechancis Co., Ltd. Power factor correction circuit with active snubber and power supply including the same
KR102220077B1 (ko) * 2019-10-08 2021-02-24 동명대학교산학협력단 스위칭 전력 손실 저감을 위한 고효율 dc-dc컨버터

Also Published As

Publication number Publication date
KR100916047B1 (ko) 2009-09-08

Similar Documents

Publication Publication Date Title
US8743565B2 (en) High power converter architecture
US9019724B2 (en) High power converter architecture
US9252677B2 (en) Quasi resonant push-pull converter and control method thereof
KR20130082166A (ko) 직렬 공진 dc／dc 컨버터를 제어하기 위한 방법
EP1987582A2 (en) Two terminals quasi resonant tank circuit
TWI513164B (zh) 返馳式主動箝位電源轉換器
TWI732581B (zh) 具減震控制之轉換裝置及其減震控制的操作方法
Lin et al. Interleaved LLC series converter with output voltage doubler
KR100916047B1 (ko) 무손실 역률 개선 회로
WO2019001216A1 (zh) 一种有源钳位正激式开关电源电路
Lin et al. Analysis of LLC converter with series-parallel connection
KR101141374B1 (ko) 부스트 컨버터
Liu et al. Design of auxiliary power supply for high voltage power electronics devices
KR20150047648A (ko) 단권변압기를 이용한 zvzcs 스위칭 컨버터
TWI501527B (zh) 單輔助開關之交錯式高升壓比柔切式轉換器
JP6393962B2 (ja) スイッチング電源装置
KR102413600B1 (ko) 자기구동 동기 스위치를 이용한 비절연 고전압 출력 dc-dc 컨버터
KR100916046B1 (ko) 무손실 역률 개선 회로
TWI572132B (zh) 雙輸出電源轉換器
KR102144616B1 (ko) 결합 인덕터를 갖는 절연형 컨버터
Lin et al. Analysis, design and implementation of active clamp zero voltage switching converter with output ripple current cancellation
Seong et al. Novel dual inductor-fed DC-DC converter integrated with parallel boost converter
KR20210150248A (ko) 출력 에너지 역류를 억제할 수 있는 2차측 병렬 lcd 포워드 컨버터
KR101195208B1 (ko) 영전압 영전류 스위칭 연속전류모드 역률 보상회로
CN113014110B (zh) 一种副边并联lcd电路的正激变换器及系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 11