KR20090066547A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20090066547A
KR20090066547A KR1020070134143A KR20070134143A KR20090066547A KR 20090066547 A KR20090066547 A KR 20090066547A KR 1020070134143 A KR1020070134143 A KR 1020070134143A KR 20070134143 A KR20070134143 A KR 20070134143A KR 20090066547 A KR20090066547 A KR 20090066547A
Authority
KR
South Korea
Prior art keywords
data
switches
liquid crystal
gate
crystal display
Prior art date
Application number
KR1020070134143A
Other languages
English (en)
Other versions
KR100909775B1 (ko
Inventor
소성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070134143A priority Critical patent/KR100909775B1/ko
Priority to US12/264,721 priority patent/US8624815B2/en
Publication of KR20090066547A publication Critical patent/KR20090066547A/ko
Application granted granted Critical
Publication of KR100909775B1 publication Critical patent/KR100909775B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

본 발명은 안정적인 구동을 위한 액정표시장치에 관한 것이다.
본 발명의 액정표시장치는 서로 교차하여 화소를 정의하는 게이트 라인들 및 데이터 라인들과, 게이트 라인들에 스캔신호를 공급하는 게이트 드라이버와, 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버를 포함하고, 데이터 드라이버는 멀티플렉서를 포함하고, 멀티플렉서는 복수의 제1 및 제2 스위치를 포함하고, 제1 및 제2 스위치는 전원공급단 및 그라운드 접지단이 교대로 연결되는 것을 특징으로 한다.
정전기, ESD, 드라이버IC, VDD, VSS

Description

액정표시장치{LOQUID CRYSTAL DISPLAY DEVICE}
본 발명은 안정적인 구동을 위한 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 디스플레이 장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 액정디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계발광소자(ELD: Electro Luminescent Display) 등을 포함한 다양한 평판디스플레이 장치가 연구되어 왔고 일부는 이미 디스플레이 장치로 널리 활용되고 있다.
이 중에서 액정표시장치는 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점이 있고, 이에 따라 브라운관(CRT)을 신속히 대체시키고 있다. 액정표시장치는 노트북의 모니터, 텔레비전의 표시 패널 등으로 다양하게 개발되고 있다.
액정표시장치는 영상을 디스플레이하기 위한 액정표시패널과, 액정표시패널을 구동하기 위한 구동 드라이버를 포함한다.
상기 구동 드라이버는 액정표시패널의 게이트 라인들에 공급되는 게이트 신호를 생성하는 게이트 드라이버 및 데이터 라인들에 공급되는 데이터 신호를 생성하는 데이터 드라이버를 포함한다.
종래의 액정표시패널은 제1 및 제2 기판과 제1 및 제2 기판에 게재된 액정층을 포함한다. 제1 기판은 게이트 라인과 데이터 라인에 의해 화소 영역이 정의되고, 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터가 형성되고, 상기 박막 트랜지스터에 화소전극이 연결 형성된다. 제2 기판은 각 화소 영역에 대응되어 적색, 녹색 및 청색 컬러필터가 형성되고, 각 컬러필터 사이에 블랙매트릭스가 형성된다. 컬러필터 상에 공통전극이 형성된다.
따라서, 종래의 액정표시패널은 게이트 라인으로 제공된 스캔신호에 의해 박막 트랜지스터가 턴 온되고, 데이터 라인을 통해 제공된 데이터 신호가 박막 트랜지스터를 경유하여 화소전극으로 인가된다. 이때, 공통전극으로 공통전압이 인가된다. 따라서, 화소전극으로 인가된 데이터 신호과 공통전극으로 인가된 공통전압 간의 전압 차에 의해 전계가 발생되고, 이러한 전계에 의해 액정층의 액정 분자의 배향 방향이 제어되어, 광의 투과율이 조절되어 영상이 표시된다.
그러나, 종래의 액정표시장치는 외부로부터의 정전기에 의해 데이터 신호를 생성하는 데이터 드라이버가 파손되는 문제가 빈번하게 발생한다.
구체적으로 상기 데이터 드라이버는 정극성 또는 부극성의 데이터 신호를 1수평주기 동안 데이터 라인에 순차적으로 공급하기 위한 멀티플렉서가 구비된다. 상기 멀티플렉서는 다수의 스위치들을 포함하며, 상기 다수의 스위치들은 상기 데이터 라인들과 각각 연결된 구조로 이루어진다. 일반적인 스위치들은 전원공급단과 그라운드 접지단이 인접하게 접속된 구조로 이루어진다. 여기서, 상기 스위치들에 외부로부터의 정전기가 유입되면, 상기 전원공급단 및 그라운드 접지단이 연결되어 상기 정전기가 데이터 드라이버 내부로 유입되어 데이터 드라이버의 소자 또는 배선을 손상시키는 문제가 있었다.
본 발명은 정전기에 의한 불량을 개선할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 일 실시예에 따른 액정표시장치는,
서로 교차하여 화소를 정의하는 게이트 라인들 및 데이터 라인들; 상기 게이트 라인들에 스캔신호를 공급하는 게이트 드라이버; 및 상기 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버를 포함하고, 상기 데이터 드라이버는 멀티플렉서를 포함하고, 상기 멀티플렉서는 복수의 제1 및 제2 스위치를 포함하고, 상기 제1 및 제2 스위치는 전원공급단 및 그라운드 접지단이 교대로 연결되는 것을 특징으로 한다.
본 발명은 외부로부터의 정전기에 의해 데이터 드라이버의 내부 소자 및 배선이 손상되는 문제를 개선하기 위한 것으로, 멀티플렉서의 스위치들에 접속된 전원공급단(VDD) 및 그라운드 접지단(VSS)을 교번되도록 하여 상기 전원공급단(VDD)과 그라운드 접지단(VSS)의 간격이 종래에 비해 더 크게 함으로써, 정전기에 의한 데이터 드라이버의 불량을 개선할 수 있다.
첨부한 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 구조를 도시한 블록도 이고, 도 2는 도 1의 데이터 드라이버의 구조를 도시한 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 영상을 표시하는 액정표시패널(110)과, 상기 액정표시패널(110) 상의 복수의 게이트 라인(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(140)와, 상기 액정표시패널(110) 상의 복수의 데이터라인(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(130)와, 상기 게이트 드라이버(140) 및 데이터 드라이버(130)의 제어신호를 생성하는 타이밍 컨트롤러(120)와, 상기 타이밍 컨트롤러(120)의 제어신호에 응답하여 상기 액정표시패널(110)에 광을 제공하는 백라이트 유닛(150)을 포함한다.
액정표시패널(110)은 복수의 게이트라인(GL1 내지 GLn)과 복수의 데이터라인(DL1 내지 DLm)에 의하여 구분된 영역들에 각각 형성된 화소들을 구비한다. 이들 화소들 각각은, 대응하는 게이트라인(GL1 내지 GLn)과 대응하는 데이터라인(DL1 내지 DLm) 간의 교차부에 형성된 박막 트랜지스터(TFT) 및 상기 박막 트랜지스터(TFT)와 공통전극 사이에 접속된 액정 셀(Clc)을 구비한다. 상기 박막 트랜지스터(TFT)는 대응하는 게이트라인(GL1 내지 GLn) 상의 게이트 스캔신호에 응답하여 이와 대응하는 데이터라인(DL1 내지 DLm)으로부터 액정 셀(Clc)에 공급될 화소 데이터 전압을 절환한다. 상기 액정 셀(Clc)은 액정 층을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 이러한 액정 셀(Clc)은 대응하는 박막 트랜지스터(TFT)를 경유하여 공급되는 화소 데이터 전압을 충전한다. 또한, 상기 액정 셀(Clc)에 충전된 전압은 대응하는 박막 트랜지스 터(TFT)가 턴-온(turn-on) 될 때마다 갱신되게 된다. 이에 더하여, 상기 액정표시패널(110) 상의 화소들 각각은 상기 박막 트랜지스터(TFT)와 이전 게이트라인 사이에 접속된 스토리지 캐패시터(Cst를 구비한다. 상기 스토리지 캐패시터(Cst)는 상기 액정 셀(Clc)에 충전된 전압의 자연적인 감소를 최소화한다.
타이밍 컨트롤러(120)는 도시되지 않은 외부의 시스템(예를 들면, 컴퓨터의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈)으로부터의 데이터 클럭(DCLK), 수직/수평 동기신호(Hsync/Vsync) 등을 이용하여 게이트 제어신호들(GCS), 데이터 제어신호들(DCS)을 생성한다. 상기 게이트 제어신호들(GCS)은 상기 게이트 드라이버(140)에 공급되고, 상기 데이터 제어신호들(DCS)은 상기 데이터 드라이버(130)에 공급된다.
게이트 드라이버(140)는 상기 타이밍 컨트롤러(120)로부터의 게이트 제어신호(GCS)에 응답하여 복수의 게이트라인(GL1 내지 GLn)으로 복수의 게이트 신호들을 대응되게 공급한다. 상기 복수의 게이트 신호들은 복수의 게이트라인(GL1 내지 GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블(enable) 되게 한다.
데이터 드라이버(130)는 상기 타이밍 컨트롤러(120)로부터의 데이터 제어신호들(DCS)에 응답하여 복수의 게이트라인(GL1 내지 GLn) 중 어느 하나가 인에이블 될 때마다 복수의 화소 데이터 전압들을 발생하여 상기 액정표시패널(110) 상의 복수의 데이터라인(DL1 내지 DLm)에 각각 공급한다. 이를 위하여, 상기 데이터 드라이버(130)는 상기 타이밍 컨트롤러(120)로부터 화소 데이터를 1 라인분씩 입력받아 도시되지 않은 감마전압세트(미도시)를 이용하여 입력된 1 라인분의 화소 데이터를 아날로그 형태의 화소 데이터 전압들로 변환한다.
보다 구체적으로 데이터 드라이버(130)는 순차적인 샘플링신호를 공급하는 쉬프트 레지스터(131)와, 상기 샘플링신호에 응답하여 비디오 데이터(R, G, B)를 래치하여 출력하는 래치부(133)와, 상기 래치부(133)로부터의 비디오 데이터(R, G, B)를 아날로그 데이터로 변환하는 디지털-아날로그 변환부(DAC, 135)와, 외부로부터 입력되는 제어신호(CS)에 응답하여 상기 디지털-아날로그 변환부(DAC, 135)로부터 입력된 데이터 신호들을 선택적으로 출력하는 멀티플렉서(MUX, 137)와, 상기 멀티플렉서(MUX, 137)로부터 출력되는 데이터 신호들을 신호완충하여 데이트 라인들(DL1 내지 DLm)에 출력하는 버퍼부(139)를 포함한다.
쉬프트 레지스터(131)는 입력 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.
래치부(133)는 다수의 래치들로 구성되어 쉬프트 레지스터(131)로부터의 샘플링 신호에 응답하여 입력 화소 데이터를 일정단위씩 샘플링하여 순차적으로 래치하고, 소스 이네이블 신호(SOE)에 응답하여 동시에 출력한다.
디지털-아날로그 변환부(DAC, 135)는 래치부(133)로부터 입력된 데이터들을 감마전압부(미도시)로부터 정극성 및 부극성 감마전압들을 이용하여 아날로그 데이터 신호로 변환하여 출력한다. 디지털-아날로그 변환부(DAC, 135)는 외부로부터 입력된 극성 제어신호(POL)에 응답하여 미리 설정된 구동모드(도트 인버전, 라인 인버전 등)에 따라 그에 해당하는 데이터 신호를 출력한다.
멀티플렉서(MUX, 137)는 외부로부터 입력된 제어신호(CS)에 응답하여 수평기 간마다 상기 디지털-아날로그 변환부(DAC, 135)로부터 입력된 데이터 신호를 순차적으로 출력한다.
버퍼부(139)는 상기 멀티플렉서(MUX, 137)로부터 입력된 데이터 신호를 신호완충하여 데이터 라인들(DL1 내지 DLm)에 출력한다.
여기서, 멀티플렉서(MUX, 137)는 상세히 도시되지는 않았지만, 다수의 스위치 소자들로 이루어지며, 상기 스위치 소자들의 출력단은 상기 버퍼부(139)와 연결된다.
본 발명의 상기 스위치 소자들은 도 3을 통해 상세히 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 멀티플렉서의 스위치들을 도시한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 데이터 드라이버의 제1 및 제2 스위치(160, 170)는 버퍼부(도2의 139)의 출력단과 연결된다.
제1 및 제2 스위치(160, 170)는 P타입 트랜지스터로 이루어진다. 제1 및 제2 스위치(160, 170)가 P타입으로 트랜지스터로 이루어지는 것은 하나의 실시예로서, 이에 한정하지 않고, N타입 트랜지스터로 이루어질 수도 있다.
상기 제1 및 제2 스위치(160, 170)는 반도체 기판(190) 상에 일정 간격 이격된 구조로 형성된다.
제1 스위치(160)는 제1 게이트전극(161)과, 제1 소스전극(163) 및 제2 드레인전극(165)으로 구성된다.
상기 제1 게이트전극(161)과 상기 제1 소스전극(163) 및 제2 드레인전 극(165) 사이에는 제1 채널영역(181)이 형성된다.
제2 스위치(170)는 제2 게이트전극(171)과, 상기 제2 소스전극(173) 및 제2 드레인전극(175)으로 구성된다.
상기 제2 게이트전극(171)과 상기 제2 소스전극(173) 및 제2 드레인전극(175) 사이에는 제2 채널영역(151)이 형성된다.
상기 제1 스위치(160)의 제1 소스전극(171)은 전원공급단(VDD)과 연결되고, 제2 드레인전극(165)은 버퍼부로 출력되는 출력단(Output)과 연결된다.
제1 게이트전극(161)은 제2 스위치(170)의 제2 드레인전극(175)과 연결된다.
상기 제2 스위치(170)의 제2 소스전극(173)은 그라운드 접지단(VSS)과 연결되며, 제2 스위치(170)의 제2 게이트전극(171)에는 외부의 구동신호(CS)가 입력된다.
제1 및 제2 스위치(160, 170)는 외부로부터의 제어신호(CS)에 의해 어느 하나가 선택적으로 턴 온되며, 다른 하나는 턴 오프되는 구조로 이루어진다. 즉, 제1 및 제2 스위치(160, 170)는 데이터 라인들 중 어느 하나와 연결된 버퍼와 연결됨을 알 수 있다.
제1 및 제2 스위치(160, 170)의 제1 및 제2 소스전극(161, 171)에는 전원공급단(VDD) 및 그라운드 접지단(VSS)이 교대로 연결됨을 알 수 있다.
상기 제1 및 제2 소스전극(161, 171)에 전원공급단(VDD) 및 그라운드 접지단(VSS)이 교번되게 연결되는 것은 상기 제1 및 제2 스위치(160, 170)로 정전기가 유입될 겅우, 상기 정전기에 의해 인접한 전원공급단(VDD) 및 그라운드 접지 단(VSS)이 전기적으로 연결되어 상기 정전기 유입으로 데이터 드라이버(도1의 130)의 내부 소자들의 파손 또는 내부 배선의 손상으로 데이터 드라이버(도1의 130)의 불량을 개선하기 위함이다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 외부로부터의 정전기에 데이터 드라이버(도1의 130)의 내부 소자 및 배선이 손상되는 문제를 개선하기 위한 것으로 멀티플렉서(도2의 137)의 스위치들에 접속된 전원공급단(VDD) 및 그라운드 접지단(VSS)을 교번되도록 하여 상기 전원공급단(VDD)과 그라운드 접지단(VSS)의 간격을 종래에 비해 더 크게 함으로써, 정전기에 의한 데이터 드라이버(도1의 130)의 불량을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 구조를 도시한 블록도 이다.
도 2는 도 1의 데이터 드라이버의 구조를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 멀티플렉서의 스위치들을 도시한 단면도이다.

Claims (4)

  1. 서로 교차하여 화소를 정의하는 게이트 라인들 및 데이터 라인들;
    상기 게이트 라인들에 스캔신호를 공급하는 게이트 드라이버; 및
    상기 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버를 포함하고,
    상기 데이터 드라이버는 멀티플렉서를 포함하고, 상기 멀티플렉서는 복수의 제1 및 제2 스위치를 포함하고, 상기 제1 및 제2 스위치는 전원공급단 및 그라운드 접지단이 교대로 연결되는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 제1 및 제2 스위치들은 소스전극, 드레인전극 및 게이트전극으로 이루어지며, 상기 소스전극에는 상기 전원공급단 및 상기 그라운드 접지단이 교번되게 연결되는 것을 특징으로 하는 액정표시장치.
  3. 제1 항에 있어서,
    상기 제1 및 제2 스위치는 N형 또는 P형 트랜지스터로 이루어지는 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 제1 및 제2 스위치의 출력단은 상기 데이터 드라이버의 버퍼부와 연결 되는 것을 특징으로 하는 액정표시장치.
KR1020070134143A 2007-12-20 2007-12-20 액정표시장치 KR100909775B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070134143A KR100909775B1 (ko) 2007-12-20 2007-12-20 액정표시장치
US12/264,721 US8624815B2 (en) 2007-12-20 2008-11-04 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134143A KR100909775B1 (ko) 2007-12-20 2007-12-20 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090066547A true KR20090066547A (ko) 2009-06-24
KR100909775B1 KR100909775B1 (ko) 2009-07-29

Family

ID=40788040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134143A KR100909775B1 (ko) 2007-12-20 2007-12-20 액정표시장치

Country Status (2)

Country Link
US (1) US8624815B2 (ko)
KR (1) KR100909775B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140087611A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 표시장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912990B2 (en) * 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
CN103187010B (zh) * 2011-12-30 2015-11-25 上海天马微电子有限公司 一种液晶显示装置
KR20130115623A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 백라이트 유닛을 포함하는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
KR100349347B1 (ko) * 2000-08-09 2002-08-21 주식회사 하이닉스반도체 엘시디 소스 드라이버
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
KR100877479B1 (ko) * 2002-05-27 2009-01-07 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR200391333Y1 (ko) 2005-04-26 2005-08-02 풍원공업 주식회사 도어 힌지
KR20070030675A (ko) * 2005-09-13 2007-03-16 오끼 덴끼 고오교 가부시끼가이샤 반도체 장치
US7907110B2 (en) * 2007-04-04 2011-03-15 Atmel Corporation Display controller blinking mode circuitry for LCD panel of twisted nematic type

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140087611A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US8624815B2 (en) 2014-01-07
KR100909775B1 (ko) 2009-07-29
US20090160838A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101872987B1 (ko) 분할 패널을 포함하는 표시장치 및 그 구동방법
US9548031B2 (en) Display device capable of driving at low speed
KR101127593B1 (ko) 액정 표시 장치
US8063876B2 (en) Liquid crystal display device
KR101943000B1 (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
US20080030494A1 (en) Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same
WO2020206589A1 (zh) 显示面板及其驱动方法、显示装置
US7986376B2 (en) Liquid crystal display device
KR20080057501A (ko) 액정표시장치 및 이의 구동방법
US8890801B2 (en) Electrophoresis display device and driving method
CN113393790B (zh) 显示面板的驱动方法、装置及显示装置
US20100259519A1 (en) Subpixel structure and liquid crystal display panel
KR101244656B1 (ko) 액정표시장치
KR101970800B1 (ko) 액정표시장치
KR101696474B1 (ko) 액정표시장치
KR100909775B1 (ko) 액정표시장치
KR101149942B1 (ko) 액정 표시 장치
KR20160001918A (ko) 표시장치
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
US20120162186A1 (en) Electrophoretic Display Apparatus and Method of Controlling the Same
KR20140095926A (ko) 액정표시장치
KR101985245B1 (ko) 액정표시장치
KR20150080118A (ko) 표시장치
JP2010107739A (ja) 液晶表示装置
CN114326227B (zh) 一种显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 11