KR20090065118A - 탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법 - Google Patents

탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20090065118A
KR20090065118A KR1020070132567A KR20070132567A KR20090065118A KR 20090065118 A KR20090065118 A KR 20090065118A KR 1020070132567 A KR1020070132567 A KR 1020070132567A KR 20070132567 A KR20070132567 A KR 20070132567A KR 20090065118 A KR20090065118 A KR 20090065118A
Authority
KR
South Korea
Prior art keywords
channel
cnt
forming
swcnt
electronic device
Prior art date
Application number
KR1020070132567A
Other languages
English (en)
Other versions
KR100924489B1 (ko
Inventor
정우석
황치선
추혜용
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070132567A priority Critical patent/KR100924489B1/ko
Publication of KR20090065118A publication Critical patent/KR20090065118A/ko
Application granted granted Critical
Publication of KR100924489B1 publication Critical patent/KR100924489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 탄소나노튜브(Carbon Nano Tube, 이하 'CNT'라 함)를 이용한 투명 전자 소자 및 그 제조 방법에 관한 것으로, 단일벽 CNT(Single-walled Carbon Nano Tube, SWCNT)를 이용하여 채널을 형성함으로써, 대기 습도와 열처리 등의 제조 과정에서 뛰어난 안정성을 갖는 투명 전자 소자를 제조할 수 있는 것을 특징으로 한다. 또한, p-type 채널과 n-type 채널을 동시에 형성할 수 있으므로, 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하여 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있는 것을 특징으로 한다.
탄소나노튜브, CNT, SWCNT, CMOS, 투명 전자 소자

Description

탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법{The transparent electronic devices using carbon nano tube and manufacturing method thereof}
본 발명은 탄소나노튜브(Carbon Nano Tube, 이하 'CNT'라 함)를 이용한 투명 전자 소자 및 그 제조 방법에 관한 것으로, 더 자세하게는 CNT의 반도체성 특성과 PSG 및 BSG의 도핑 기술을 이용하여 CMOS(complementary metal oxide semiconductor)로 구현이 가능한 투명 전자 소자 및 그 제조 방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-02, 과제명: 투명전자 소자를 이용한 스마트 창].
투명 전자 소자는 디스플레이나, 투명한 유리판을 이용한 광고 및 각종 계기판 등 폭넓은 응용이 가능하여 이에 대한 연구가 활발히 진행되고 있다.
이러한 투명 전자 소자는 투명 박막 트랜지스터(Transparent Thin Film Transistor : TTFT)를 기반으로 하며, 일반적으로 투명 박막 트랜지스터의 채널은 ZnO(Zinc oxide) 기반 물질 또는 비 ZnO 기반 물질로 이루어져 있다.
하지만, ZnO 기반 물질로 채널을 형성하는 경우, 상기 ZnO 기반 물질이 대기 습도, 열처리, 제조과정 등에서 쉽게 변화되는 특성을 가지고 있기 때문에 안정성의 문제가 있다.
그리고, 비 ZnO 기반 물질(예를 들어, In-Ga-Zn-O 또는 In2O3, SnO2 등)로 채널을 형성하는 경우, p-type 채널과 n-type 채널을 동시에 구현할 수 없으며, 이로 인해 n-type 채널과 p-type 채널을 각각 다른 물질로 구현해야 하기 때문에 제조 공정 및 비용 측면에서 매우 불리하다는 문제점이 있다.
게다가, 아직까지 안정적으로 p-type 채널을 형성할 수 있는 물질이 제시되어 있지 않기 때문에, 투명 전자 소자의 제조에 있어 CMOS(complementary metal oxide semiconductor)를 적용하는 것이 어려워 대량생산이 어렵다는 문제점도 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 뛰어난 안정성을 갖는 투명 전자 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 채널 형성시p-type 채널과 n-type 채널을 동시에 형성함으로써 제조 공정 및 제조 비용을 절감할 수 있는 투명 전자 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 CMOS로 구현이 가능한 투명 전자 소자 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한 투명 전자 소자는, 기판 상에 형성된 소스 및 드레인; 상기 소스와 드레인 사이에 형성된 CNT 채널; 상기 소스 및 드레인 상부에 형성된 투명 전극; 및 상기 투명 전극 상부에 형성된 게이트를 포함하며, 상기 CNT 채널은 PSG(phosphorous silicate glass)와 SWCNT(Single-walled Carbon Nano Tube, 단일벽 CNT)로 코팅되거나 또는 BSG(boron silicate glass)와 SWCNT로 코팅된 것을 특징으로 한다.
여기에서, 상기 CNT 채널에는 SWCNT가 0.3/μm2 미만의 밀도 및 100 내지 1000 nm의 두께로 코팅되어 있으며, 상기 CNT 채널은 n-type 채널 또는p-type 채널 인 것이 바람직하다.
한편, 상기 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한 투명 전자 소자는, (a) 기판 상부에 채널 패턴을 형성하는 단계; (b) PSG(phosphorous silicate glass) 현탁액 또는 BSG(boron silicate glass) 현탁액에 SWCNT를 혼합하여 그 혼합액으로 상기 채널 패턴을 코팅하는 단계; (c) 상기 코팅된 채널 패턴을 경화시킨 후 상기 채널 패턴을 제거하여 CNT 채널을 형성하는 단계; (d) 상기 CNT 채널의 양단에 소스 및 드레인을 형성하는 단계; (e) 상기 소스 및 드레인이 형성된 기판 상부에 투명 전극을 형성하는 단계; 및 (f) 상기 투명 전극 상부에 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 (b) 단계에서, n-type 채널의 경우에는, PSG 현탁액에 SWCNT를 혼합하여 혼합액 기준으로 SWCNT가 0.3/μm2 미만의 밀도가 되도록 한 후, 스핀 코팅을 이용하여 100 내지 1000 nm의 두께로 코팅하는 것이 바람직하다. 그리고, p-type 채널의 경우에는, BSG 현탁액에 SWCNT를 혼합하여 혼합액 기준으로 SWCNT가 0.3/μm2 미만의 밀도가 되도록 한 후, 스핀 코팅을 이용하여 100 내지 1000 nm의 두께로 코팅하는 것이 바람직하다.
본 발명에 따르면, 단일벽CNT(Single-walled Carbon Nano Tube, SWCNT)를 이용하여 채널을 형성함으로써, 이에 따라 대기 습도와 열처리 등의 제조 과정에서 뛰어난 안정성을 갖는 투명 전자 소자를 제조할 수 있다.
또한, 본 발명에 따르면, p-type 채널과 n-type 채널을 동시에 형성할 수 있으므로, 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하므로 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 요소를 나타낸다.
도 1a 및 도 1b는 본 발명에 따른 탄소나노튜브를 이용한 투명 전자 소자를 나타낸 도면이다. 도 1a는 게이트가 위쪽에 위치하는 상부 게이트 트랜지스터 구조(Top gate transistor structure)를 나타내고, 도 1b는 게이트가 아래쪽에 위치하는 하부 게이트 트랜지스터 구조(Bottom gate transistor structure)를 나타내며, 설명의 편의상 도 1a에 도시된 상부 게이트 트랜지스터 구조를 중심으로 설명한다.
도 1a를 참조하면, 본 발명에 따른 투명 전자 소자(100)는, 실리콘 기판(110) 상에 형성된 소스(140) 및 드레인(150), 상기 소스(130)와 드레인(140) 사 이에 형성된 CNT 채널(120), 상기 CNT 채널(120) 상부에 형성된 절연층(130), 상기 소스(140) 및 드레인(150) 상부에 형성된 투명 전극(160), 상기 투명 전극(160) 상부에 형성된 게이트 절연층(170), 및 상기 게이트 절연층(170) 상부에 형성된 게이트(180)를 포함하여 이루어져 있다.
상기 게이트(180)에 전압이 인가되면, CNT 채널(120)의 전류 통로가 온되어 투명 전자 소자(100)가 작동하게 되고, 그렇지 않으면 CNT 채널(120)의 전류 통로는 오프 상태를 유지한다.
상기 CNT 채널(120)은 탄소나노튜브 중 단일벽 CNT(Single-walled Carbon Nano Tube, 이하 'SWCNT'라 함)로 이루어지며, 본 발명의 이해를 돕기 위해 상기 SWCNT에 대하여 간략하게 설명하면 다음과 같다.
도 2a 및 도 2b는 본 발명의 CNT 채널(120)을 구성하는 SWCNT를 설명하기 위한 도면이다.
도 2a를 참조하면, SWCNT는 흑연면(graphite sheet)이 나노 크기의 직경으로 둥글게 말린 상태이며, 그 흑연면이 말리는 각도 및 구조에 따라서 금속 또는 반도체의 특성을 보이게 된다.
이러한 SWCNT의 구조는 도 2b에 도시된 바와 같이 2차원 단일층의 흑연면으로 펼칠 때 격자위의 두 점을 연결하는 카이럴성(chirality) 벡터 C = na1 + ma2 로 표시된다. 여기에서, a1과 a2는 흑연면의 단위세포 기본벡터이며, n≥m이다.
도 2b와 같은 구조를 갖는 SWCNT가 금속성인지 반도체성인지를 구별하기 위 해서는 SWCNT의 양자역학적 전자구조를 고찰해야 하지만, 간단히 n=m이면 금속성, n-m=3i(i는 정수)이면 중간특성, n-m≠3i이면 반도체성으로 구분할 수 있다.
즉, 상기 CNT 채널(120)은 가능한 100% 반도체성인 CNT를 사용하는 것이 바람직한데, 도 2b에 도시된 바와 같이 SWCNT에서 반도체성을 띠고 있는 흑연면은 전체의 2/3 정도이므로, 이러한 SWCNT로 CNT 채널을 형성하는 경우, CNT 채널 영역에서 포집된 탄소나노튜브는 무작위성 네트워크 형태로 서로 이어져 있을 것이다.
하지만, SWCNT의 밀도가 0.3/μm2 보다 작은 경우에는, 금속경로(metallic path)가 없음을 계산을 통해 알 수 있으며, 이에 따라 100% 반도체성인 SWCNT를 얻을 수 있다.
즉, 본 발명에서는 이와 같은 원리를 이용하여 CNT 채널(120)을 형성할 때 SWCNT가 0.3/μm2 미만의 밀도로 도포되도록 하기 위해 PSG(phosphorous silicate glass) 또는 BSG(boron silicate glass) 현탁액에 SWCNT를 골고루 섞어 이를 기판(110) 상부에 도포한 후 경화시킨다. 기판(110) 상부에 도포된 SWCNT는 경화되는 과정에서 혼합된 PSG 및 BSG 현탁액에 따라 각각 n-type 반도체 특성 및 p-type 반도체 특성을 갖게 된다.
이와 같이, 본 발명에 따른 투명 전자 소자는 CNT의 반도체성 특성과 PSG 및 BSG의 도핑 기술을 이용하여 CMOS(complementary metal oxide semiconductor)로 구현될 수 있으며, 이에 따라 뛰어난 안정성을 가지면서p-type 채널과 n-type 채널을 동시에 구현할 수 있으므로, 제조 공정 및 제조 비용을 절감할 수 있는 효과가 있 다. 또한, CMOS로 구현이 가능하므로 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있다.
이하, 본 발명에 따른 투명 전자 소자의 제조 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명에 따른 바이오 센서 제조 방법을 설명하기 위한 흐름도이며, 도 4a 내지 도 4h는 본 발명에 따른 바이오 센서 제조 방법을 공정별로 나타낸 단면도이다.
도 3의 흐름도를 기반으로 도 4a 내지 도 4h의 제조 공정을 설명하면 다음과 같다.
우선, 도 4a를 참조하면, 준비된 기판(110)상에 포토 레지스트(PR: photo resist)를 코팅한 다음, 노광 공정과 패터닝 공정을 통해 상기 포토 레지스트를 패터닝하여 채널을 형성하기 위한 PR 패턴(111a)을 형성한다(S301).
다음으로, 도4b를 참조하면, 상기 PR 패턴(111a) 사이에 채널 패턴(112a)을 형성한 후, PR 패턴(111a)을 제거한다(S302). 이 때, 채널 패턴(112a)은 실리콘층으로 이루어지는 것이 바람직하며, PR 패턴(111a)은 O2 애싱(ashing)을 이용하여 제거하는 것이 바람직하다.
다음으로, 도 4c를 참조하면, PSG 현탁액 또는 BSG 현탁액에 SWCNT를 골고루 섞어 스핀 코팅 방법에 의해 상기 채널 패턴(112a)을 SWCNT로 코팅한다(S303).
이 때, n-type 채널의 경우에는 PSG 현탁액에 SWCNT를 골고루 섞어 혼합 용 액 기준으로 SWCNT가 0.3/μm2 미만의 밀도가 되도록 한 후, 100 ~ 1000 nm의 두께로 코팅한다. 그리고, p-type 채널의 경우에는 BSG 현탁액에 SWCNT를 골고루 섞어 혼합 용액 기준으로 SWCNT가 0.3/μm2 미만의 밀도가 되도록 한 후, 100 ~ 1000 nm의 두께로 코팅한다.
즉, PSG 현탁액 및 BSG 현탁액을이용하여 채널 패턴(112a)에 SWCNT가 0.3/μm2 미만의 밀도로 코팅되도록 하며, 상기 PSG 현탁액 및 BSG 현탁액은 기판(110)과의 흡착력이 우수하기 때문에 SWCNT를 쉽게 이탈시키지 않는다.
이어서, SWCNT가 코팅된 채널 패턴(112a)을 100~300℃ 이내의 온도에서 베이킹(baking) 공정을 거쳐 경화시킨 후(S304), 상기 채널 패턴(112a)을 제거하여 SWCNT로 코팅된 CNT 채널(120)을 형성한다(S305). 이 때, 경화되는 과정에서 혼합된 PSG 및 BSG 현탁액에 따라 SWCNT가 n-type 반도체 특성 및 p-type 반도체 특성을 갖게 된다.
다음으로, 도4d를 참조하면, CNT 채널(120)이 형성된 기판(110) 상부에 산화막 또는 질화막으로 이루어진 절연층(130)을 형성한다(S306). 상기 절연층(130)은 수직 식각성이 좋은 산화막 또는 질화막을 고밀도 플라즈마 증착법(HDP)으로 형성하거나BPSG(Boro-phospho Silicate Glass)막을 코팅하여 플로우(flow)시켜 형성한다.
여기에서, 상기 절연층(130)을 형성하는 이유는 상기 CNT 채널(120)에 코팅된 PSG나 BSG가 다른 층으로 확산되는 것을 방지하기 위해서이며, 소자의 특성에 따라 절연층을 생략하는 것도 가능하다.
다음으로, 도4e를 참조하면, 절연층(130) 상부에 포토 레지스트를 형성한 다음, 노광 공정과 패터닝 공정을 통해 상기 포토 레지스트를 패터닝하여 게이트홀을 형성하기 위한 PR 패턴(113a)을 형성한다(S307). 이 때, PR 패턴(113a)의 폭은 10~100 nm 인 것이 바람직하다.
다음으로, 도4f를 참조하면, 상기 PR 패턴(113a)을 이용하여 CNT 채널(120)의 양단이 노출되도록 절연층(130)을 식각한다(S308). 이 때, 절연층(130)은 블랭킷(blanket) 식각 또는 화학적 기계적 폴리싱(CMP) 공정에 의해 식각된다.
이어서, 상기 노출된 CNT 채널(120)의 양단을 300 ~ 700℃ 사이의 열 또는 레이저 방사 등의 방법으로 도핑하여 소스(140) 및 드레인(150)을 형성한다(S309).
이어서, 초음파 세척, 또는 레이저 충격파 클리닝 공정에 의해 소스(140) 및 드레인(150)에 가까운 위치에 존재하는 PSG나 BSG를 제거한다(S310). 여기에서, 세척 또는 클리닝 공정을 수행하는 이유는 PSG나 BSG가 소스(140) 및 드레인(150)의 특성에 영향을 미칠 수 있기 때문이다.
다음으로, 도4g를 참조하면, 소스(140) 및 드레인(150)이 형성된 기판(110) 상부에 투명 전극(160)을 형성한 후, 리프트-오프(lift-off) 공정을 통해 PR 패턴(113a)을 제거한다(S311). 여기에서, 상기 투명 전극(160)은 ITO(Indium-Tin-Oxide)로이루어지는 것이 바람직하다.
다음으로, 도4h를 참조하면, 투명 전극(160) 상부에 게이트 절연층(170)을 형성한다(S312). 여기에서, 상기 게이트 절연층(170)은 산화막 또는 질화막으로 이 루어지는 것이 바람직하며, PSG나 BSG에 의해 충분한 절연이 이루어지는 경우에는 게이트 절연층을 생략 가능하는 것도 가능하다.
이어서, 상기 게이트 절연층(170) 상부에 게이트(180)를 형성한다(S313). 여기에서, 게이트(180)는 금속, 실리사이드 또는 도핑된 실리콘으로 이루어지는 것이 바람직하다.
상술한 바와 같이, 본 발명에 따르면 SWCNT를 이용하여 CNT 채널을 형성할 수 있으므로, 이에 따라 대기 습도와 열처리 등의 제조 과정에서 뛰어난 안정성을 갖는 투명 전자 소자를 제조할 수 있다. 또한, 본 발명에 따르면, p-type 채널과 n-type 채널을 동시에 형성할 수 있으므로, 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하므로 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a 및 도 1b는 본 발명에 따른 탄소나노튜브를 이용한 투명 전자 소자를 나타낸 도면으로, 도 1a는 게이트가 위쪽에 위치하는 상부 게이트 트랜지스터 구조(Top gate transistor structure)를 나타낸 도면이고, 도 1b는 게이트가 아래쪽에 위치하는 하부 게이트 트랜지스터 구조(Bottom gate transistor structure)를 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 CNT 채널을 구성하는 SWCNT를 설명하기 위한 도면이다.
도 3은 본 발명에 따른 바이오 센서 제조 방법을 설명하기 위한 흐름도이다.
도 4a 내지 도 4h는 본 발명에 따른 바이오 센서 제조 방법을 공정별로 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 투명 전자 소자 110 : 기판
120 : CNT 채널 130 : 절연층
140 : 소스 150 : 드레인
160 : 투명 전극 170 : 게이트 절연층
180 : 게이트

Claims (16)

  1. 기판 상에 형성된 소스 및 드레인;
    상기 소스와 드레인 사이에 형성된 CNT 채널;
    상기 소스 및 드레인 상부에 형성된 투명 전극; 및
    상기 투명 전극 상부에 형성된 게이트를 포함하며,
    상기 CNT 채널은 PSG(phosphorous silicate glass)와 SWCNT(Single-walled Carbon Nano Tube, 단일벽 CNT)로 코팅되거나 또는 BSG(boron silicate glass)와 SWCNT로 코팅된 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자.
  2. 제 1항에 있어서, 상기 CNT 채널에는 SWCNT가 0.3/μm2 미만의 밀도 및 100 내지 1000 nm의 두께로 코팅되어 있는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자.
  3. 제 1항에 있어서,
    상기 CNT 채널은 n-type 채널 또는 p-type 채널인 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자.
  4. 제 1항에 있어서,
    상기 CNT 채널에 코팅된 PSG 또는 BSG가 다른 층으로 확산되지 않도록 상기 CNT 채널 상부에 산화막 또는 질화막으로 이루어진 절연층이 형성되는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자.
  5. 제 1항에 있어서,
    상기 투명 전극과 상기 게이트 사이에 산화막 또는 질화막으로 이루어진 게이트 절연층이 형성되는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자.
  6. 제 1항에 있어서, 상기 투명 전극은 ITO(Indium-Tin-Oxide)로 이루어지는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자.
  7. (a) 기판 상부에 채널 패턴을 형성하는 단계;
    (b) PSG(phosphorous silicate glass) 현탁액 또는 BSG(boron silicate glass) 현탁액에 SWCNT를 혼합하여 그 혼합액으로 상기 채널 패턴을 코팅하는 단계;
    (c) 상기 코팅된 채널 패턴을 경화시킨 후 상기 채널 패턴을 제거하여 CNT 채널을 형성하는 단계;
    (d) 상기 CNT 채널의 양단에 소스 및 드레인을 형성하는 단계;
    (e) 상기 소스 및 드레인이 형성된 기판 상부에 투명 전극을 형성하는 단계; 및
    (f) 상기 투명 전극 상부에 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  8. 제 7항에 있어서, 상기 (a) 단계에서,
    상기 기판 상부에 포토 레지스트를 형성하는 제1 단계;
    상기 포토 레지스트를 패터닝하여 채널 패턴을 형성하기 위한 PR 패턴을 형성하는 제2 단계; 및
    상기 PR 패턴 사이에 채널 패턴을 형성한 후 상기 PR 패턴을 제거하는 제3 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  9. 제 7항에 있어서, 상기 (a) 단계에서,
    상기 채널 패턴은 실리콘으로 이루어지는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  10. 제 7항에 있어서, 상기 (b) 단계에서,
    n-type 채널의 경우, PSG 현탁액에 SWCNT를 혼합하여 혼합액 기준으로 SWCNT가 0.3/μm2 미만의 밀도가 되도록 한 후, 스핀 코팅을 이용하여 100 내지 1000 nm의 두께로 코팅하는 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  11. 제 7항에 있어서, 상기 (b) 단계에서,
    p-type 채널의 경우, BSG 현탁액에 SWCNT를 혼합하여 혼합액 기준으로 SWCNT가 0.3/μm2 미만의 밀도가 되도록 한 후, 스핀 코팅을 이용하여 100 내지 1000 nm의 두께로 코팅하는 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  12. 제 7항에 있어서, 상기 (c) 단계에서,
    상기 경화 과정에서 상기 혼합된 PSG 및 BSG 현탁액에 따라 상기 채널 패턴에 코팅된 SWCNT가 각각 n-type 반도체 특성 및 p-type 반도체 특성을 갖게 되는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  13. 제 7항에 있어서, 상기 (d) 단계에서,
    상기 (c) 단계를 통해 CNT 채널이 형성된 후, 상기 CNT 채널에 코팅된 PSG 또는 BSG가 다른 층으로 확산되지 않도록 상기 CNT 채널이 형성된 기판 상부에 산화막 또는 질화막으로 이루어진 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  14. 제 13항에 있어서, 상기 (d) 단계에서,
    상기 절연층 상부에 포토 레지스트를 형성하는 제1 단계;
    상기 포토 레지스트를 패터닝하여 게이트홀을 형성하기 위한 PR 패턴을 형성하는 제2 단계;
    상기 PR 패턴을 이용하여 상기 CNT 채널의 양단이 노출되도록 상기 절연층을 식각하는 제3 단계;
    상기 노출된 CNT 채널의 양단을 도핑하여 소스 및 드레인을 형성하는 제4 단 계; 및
    세척 또는 클리닝 공정을 통해 상기 소스 및 드레인 주위의 PSG 또는 BSG를 제거하는 제5 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  15. 제 14항에 있어서, 상기 (e) 단계에서,
    상기 소스 및 드레인이 형성된 기판 상부에 ITO(Indium-Tin-Oxide)를 이용하여 투명 전극을 형성하는 단계; 및
    리프트-오프(lift-off) 공정을 통해 상기 게이트홀을 형성하기 위한 PR 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
  16. 제 7항에 있어서, 상기 (f) 단계에서,
    상기 투명 전극 상부에 산화막 또는 질화막으로 이루어진 게이트 절연층을 형성하는 제1 단계; 및
    상기 게이트 절연층 상부에 금속, 실리사이드 또는 도핑된 실리콘으로 이루어진 게이트를 형성하는 제2 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 투명 전자 소자의 제조 방법.
KR1020070132567A 2007-12-17 2007-12-17 탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법 KR100924489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070132567A KR100924489B1 (ko) 2007-12-17 2007-12-17 탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132567A KR100924489B1 (ko) 2007-12-17 2007-12-17 탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090065118A true KR20090065118A (ko) 2009-06-22
KR100924489B1 KR100924489B1 (ko) 2009-11-03

Family

ID=40993560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132567A KR100924489B1 (ko) 2007-12-17 2007-12-17 탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100924489B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219064B2 (en) 2013-01-25 2015-12-22 Samsung Electronics Co., Ltd. Semiconductor devices having a nanowire channel structure
CN115224152A (zh) * 2021-03-31 2022-10-21 浙江爱旭太阳能科技有限公司 制作方法和太阳能电池

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115916B2 (en) * 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
KR100770258B1 (ko) * 2005-04-22 2007-10-25 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
KR100668355B1 (ko) 2006-02-16 2007-01-12 삼성전자주식회사 캐리어 트래핑 물질을 구비한 유니폴라 탄소나노튜브 및유니폴라 전계효과 트랜지스터
KR101206661B1 (ko) * 2006-06-02 2012-11-30 삼성전자주식회사 동일 계열의 소재로 형성된 반도체층 및 소스/드레인전극을 포함하는 유기 전자 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219064B2 (en) 2013-01-25 2015-12-22 Samsung Electronics Co., Ltd. Semiconductor devices having a nanowire channel structure
US9627273B2 (en) 2013-01-25 2017-04-18 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having a nanowire channel structure
CN115224152A (zh) * 2021-03-31 2022-10-21 浙江爱旭太阳能科技有限公司 制作方法和太阳能电池
CN115224152B (zh) * 2021-03-31 2024-04-16 浙江爱旭太阳能科技有限公司 太阳能电池及其制作方法

Also Published As

Publication number Publication date
KR100924489B1 (ko) 2009-11-03

Similar Documents

Publication Publication Date Title
US7932110B2 (en) Layers and patterns of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
Kim et al. Transparent and flexible graphene charge-trap memory
Zhang et al. Air-stable conversion of separated carbon nanotube thin-film transistors from p-type to n-type using atomic layer deposition of high-κ oxide and its application in CMOS logic circuits
Liyanage et al. Wafer-scale fabrication and characterization of thin-film transistors with polythiophene-sorted semiconducting carbon nanotube networks
CN102983176B (zh) 包括纳米导体层的薄膜晶体管
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
KR101257851B1 (ko) 디스플레용 박막 트랜지스터 및 그 제조 방법
KR20120042777A (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
CN105493256B (zh) 一种薄膜晶体管及其制备方法、显示装置
CN107342228B (zh) 一种场效应晶体管及其制备方法
JP2015005655A (ja) 電子装置及びその製造方法
WO2020171341A1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
CN102629035A (zh) 薄膜晶体管阵列基板及其制造方法
KR101464776B1 (ko) 탄소나노튜브 분산액, 이를 이용한 박막 및 표시장치의 제조방법
TW201624730A (zh) 薄膜電晶體及其製造方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
KR100924489B1 (ko) 탄소나노튜브를 이용한 투명 전자 소자 및 그 제조 방법
US10418490B2 (en) Field effect transistor and manufacturing method thereof
JP2010034343A (ja) 半導体装置の製造方法および半導体装置
CN107946316A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN108987576B (zh) 碳纳米管复合薄膜的制备方法、碳纳米管tft及其制备方法
CN107993981A (zh) Tft基板及其制造方法
KR20120086618A (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
CN110707042A (zh) 反相器的制作方法及反相器
CN105551968B (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 10