KR20090064952A - 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법 - Google Patents

광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법 Download PDF

Info

Publication number
KR20090064952A
KR20090064952A KR1020070132341A KR20070132341A KR20090064952A KR 20090064952 A KR20090064952 A KR 20090064952A KR 1020070132341 A KR1020070132341 A KR 1020070132341A KR 20070132341 A KR20070132341 A KR 20070132341A KR 20090064952 A KR20090064952 A KR 20090064952A
Authority
KR
South Korea
Prior art keywords
reflector
diffraction grating
semiconductor substrate
substrate
coating layer
Prior art date
Application number
KR1020070132341A
Other languages
English (en)
Other versions
KR100918381B1 (ko
Inventor
표정형
권오균
김경옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070132341A priority Critical patent/KR100918381B1/ko
Priority to US12/117,708 priority patent/US20090154871A1/en
Publication of KR20090064952A publication Critical patent/KR20090064952A/ko
Application granted granted Critical
Publication of KR100918381B1 publication Critical patent/KR100918381B1/ko
Priority to US12/684,677 priority patent/US8165437B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device

Abstract

회절 격자 커플러를 갖는 반도체 집적회로 및 그 형성 방법을 제공한다. 반도체 집적회로는 회절 격자 아래에 배치된 적어도 하나의 반사체를 포함한다. 반사체는 회절 격자 아래의 피복층 및/또는 반도체 기판 내에 배치될 수 있다. 반사체는 광도파로 아래로 투과된 광신호의 일부를 광도로파로 되돌릴 수 있다. 이에 따라, 반도체 집적회로의 광 커플링 효율성을 향상시킬 수 있다.

Description

광통신을 위한 회절격자 커플러를 포함하는 반도체 집적회로 및 그 형성 방법{SEMICONDUCTOR INTEGRATED CIRCUITS INCLUDING A GRATING COUPLER FOR OPTICAL COMMUNICATION AND METHODS OF FORMING THE SAME}
본 발명은 반도체 집적회로 및 그 형성 방법에 관한 것으로, 특히, 광통신에 사용되는 회절격자 커플러를 포함하는 반도체 집적회로 및 그 형성 방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-004-02, 과제명: 실리콘 기반 초고속 광인터커넥션 IC].
최근에, 반도체 집적회로의 기술이 눈부시게 발전하고 있다. 이에 따라, 반도체 집적회로는 고속화, 경량화 및/또는 고집적화되고 있다. 이러한 반도체 집적회로들은 전기적 신호에 의하여 서로 연결될 수 있다. 하지만, 반도체 집적회로들이 전기적 신호로 연결되는 경우에, 높은 전기적 저항등에 의하여 반도체 집적회로들간 또는 반도체 집적회로 및 다른 전자 매체들간의 통신 속도를 향상시키는 것이 한계에 다다르고 있다.
이러한 문제점을 해결하기위한 일 방안으로 광통신 및/또는 광접속에 대한 연구가 활발히 진행되고 있다. 즉, 반도체 집적회로들 사이, 반도체 집적회로 및 다른 전자 매체 사이, 또는 반도체 집적회로내 소규모의 소자군들 사이의 신호 교환을 광신호로 대체하는 연구가 진행되고 있다.
이러한 광통신 및/또는 접속을 위한 일 장치로서, 회절 격자 커플러가 제안된 바 있다. 회절 격자 커플러는 광섬유 및 반도체 집적회로간의 광신호를 커플링시킨다. 하지만, 이러한 회절 격자 커플러는 광 커플링 효율성이 낮아 광손실이 큰 문제점이 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 광통신에 최적화된 회절 격자 커플러를 포함하는 반도체 집적회로 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 커플링 효율성(coupling efficiency)이 우수한 회절 격자 커플러를 포함하는 반도체 집적회로 및 그 형성 방법을 제공하는 데 있다.
상술한 기술적 과제들을 해결하기 위한 반도체 집적회로를 제공한다. 본 발명의 일 실시예에 따른 반도체 집적회로는 반도체 기판 상에 배치된 피복층(cladding layer); 상기 피복층 상에 배치된 광도파로 및 상기 광도파로 상에 배치된 회절 격자를 포함하는 회절 격자 커플러(grating coupler); 및 상기 회절 격자 아래의 상기 피복층 내에 형성된 적어도 하나의 반사체(reflector)를 포함할 수 있다.
일 실시예에 따르면, 상기 반사체는 상기 반도체 기판의 상부면과 평행한 평판 형태일 수 있다. 상기 피복층 내에 복수의 평판 형태의 반사체들이 배치될 수 있다. 이 경우에, 상기 반사체들은 차례로 적층되고, 상기 기판의 상부면에 수직한 방향으로 서로 이격된다.
일 실시예에 따르면, 상기 반사체는 상기 반도체 기판의 상부면과 비평행(non-parallel)한 반사면을 포함할 수 있다. 상기 반사체는 상기 반도체 기 판의 상부면에 대하여 경사진 반사면을 포함할 수 있다. 이 경우에, 상기 각 반사체들은 균일한 두께를 가질 수 있다. 이와는 달리, 상기 반사체의 두께는 옆으로 갈수록 증가될 수 있다. 이와는 다르게, 상기 반사체는 격자 형태(grating-shaped)일 수도 있다.
일 실시예에 따르면, 상기 회절 격자는 서로 옆으로 이격된 복수의 돌출부들을 포함할 수 있다. 이때, 상기 각 돌출부들의 양측벽은 상기 반도체 기판의 상부면에 대하여 경사진 형태일 수 있다.
본 발명의 다른 실시예에 따른 반도체 집적회로는 반도체 기판 상에 배치된 피복층; 상기 피복층 상에 배치된 광도파로 및 상기 광도파로 상에 배치된 회절 격자를 포함하는 회절 격자 커플러; 및 상기 회절 격자 아래의 상기 반도체 기판 내에 형성되되, 상기 반도체 기판의 상부면에 대하여 비평행한 반사면을 포함하는 적어도 하나의 반사체를 포함할 수 있다.
구체적으로, 상기 반사체는 상기 반도체 기판의 상부면에 대하여 경사진 반사면을 포함할 수 있다. 이와는 달리, 상기 반사체는 격자 형태일 수도 있다. 상기 반도체 집적회로는 상기 회절격자 아래의 상기 피복층이 제거된 영역을 채우는 저굴절률 물질을 더 포함할 수 있다. 상기 저굴절률 물질은 상기 반도체 기판의 굴절률 보다 낮은 굴절률을 갖는다.
상술한 기술적 과제들을 해결하기 위한 반도체 집적회로의 형성 방법을 제공한다. 본 발명의 일 실시예에 따른 반도체 집적회로의 형성 방법은 차례로 적층된 반도체 기판, 피복층 및 반도체층을 포함하는 기판을 준비하는 단계; 원소 이온 주 입 공정을 사용하여 상기 기판 내에 적어도 하나의 반사체를 형성하는 단계; 및 상기 반도체층을 패터닝하여 상기 피복층 상에 위치한 광도파로 및 상기 광도파로 상의 회절 격자를 포함하는 회절 격자 커플러를 형성하는 단계를 포함할 수 있다. 상기 반사체는 상기 회절 격자 아래에 형성된다.
일 실시예에 따르면, 상기 반사체는 상기 피복층 내에 형성될 수 있다.
일 실시예에 따르면, 상기 반사체는 상기 반도체 기판 내에 형성될 수 있다.
일 실시예에 따르면, 상기 반사체를 형성하는 단계는, 상기 원소 이온 주입 공정 후에, 상기 기판에 어닐링 공정(annealing process)을 수행하는 단계는 더 포함할 수 있다.
일 실시예에 따르면, 상기 반사체를 형성하는 단계는, 상기 기판 상에 개구부를 갖는 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 이온주입 마스크로 사용하여 원소 이온 주입 공정을 수행하는 단계를 포함할 수 있다. 이때, 상기 반사체는 상기 반도체 기판의 상부면과 평행한 평판 형태로 형성될 수 있다.
일 실시예에 따르면, 상기 반사체를 형성하는 단계는, 상기 마스크 패턴을 마스크로 사용하여 서로 다른 주입 에너지를 갖는 복수의 원소 이온 주입 공정들을 순차적으로 수행하는 단계를 포함할 수 있다. 이 경우에, 복수의 평판 형태의 반사체들이 상기 기판 내에 형성되고, 상기 반사체들은 차례로 적층되고, 상기 반사체들은 상기 반도체 기판의 상부면에 수직한 방향으로 서로 이격된다.
일 실시예에 따르면, 상기 반사체는 상기 반도체 기판의 상부면에 대하여 비평행한 반사면을 갖도록 형성될 수 있다.
일 실시예에 따르면, 상기 반사체를 형성하는 단계는, 서로 다른 주입 에너지를 갖는 복수의 선택적 원소 이온 주입 공정들을 순차적으로 진행하여 복수의 원소 주입층들을 형성하는 단계를 포함할 수 있다. 상기 복수의 원소 주입층들은 동일한 폭으로 형성되고, 상기 복수의 원소 주입층들의 중심들을 지나는 가상선은 상기 반도체 기판의 상부면에 대하여 경사진다.
일 실시예에 따르면, 상기 반사체를 형성하는 단계는, 서로 다른 주입 에너지를 갖는 복수의 선택적 원소 이온 주입 공정들을 순차적으로 진행하여 복수의 원소 주입층들을 형성하는 단계를 포함할 수 있다. 이때, 상기 복수의 원소 주입층들은 차례로 적층되고, 상기 복수의 원소 주입층들의 폭들은 높아질수록 감소되고, 적층된 상기 복수의 원소 주입층들의 일측벽들은 서로 정렬된다.
일 실시예에 따르면, 상기 반사체를 형성하는 단계는, 상기 기판 내에 제1 원소 이온 주입 공정을 수행하여 평판 형태의 제1 원소 주입층을 형성하는 단계; 및 상기 기판 내에 제2 원소 이온 주입 공정을 선택적으로 수행하여 상기 제1 원소 주입층 상에 복수의 제2 원소 주입층들을 형성하는 단계를 포함할 수 있다. 상기 제2 원소 주입층들은 상기 제1 원소 주입층의 폭에 비하여 작은 폭들을 갖고, 상기 제2 이온 주입층들은 상기 제1 이온 주입층과 접촉하고, 상기 제2 이온 주입층들은 옆으로 서로 이격된다.
일 실시예에 따르면, 상기 방법은 상기 회절격자 커플러 아래의 피복층을 제거하는 단계; 및 상기 피복층의 제거된 영역을 저굴절률 물질로 채우는 단계를 더 포함할 수 있다. 상기 반사체는 상기 회절격자 커플러 아래의 상기 반도체 기판 내 에 형성된다.
본 발명의 다른 실시예에 따른 반도체 집적회로의 형성 방법은 차례로 적층된 반도체 기판, 피복층 및 반도체층을 포함하는 기판을 준비하는 단계; 상기 반도체층의 윗부분에 이온 주입 공정을 사용하여 화합물 패턴들을 형성하되, 상기 화합물 패턴들은 서로 옆으로 이격되고 경사진 양측벽을 갖도록 형성하는 단계; 및 상기 반도체층을 패터닝하여 상기 클레딩 상에 위치한 광도파로 및 상기 광도파로 상의 회절 격자를 포함하는 회절 격자 커플러를 형성하는 단계를 포함할 수 있다. 상기 회절 격자의 돌출된 부분은 상기 화합물 패턴들 사이의 상기 반도체층의 일부분이다.
일 실시예에 따르면, 상기 화합물 패턴을 형성하는 단계는, 서로 다른 주입 에너지를 갖는 복수의 선택적 이온 주입 공정을 수행하여 복수의 화합물 원소 주입층들을 형성하는 단계를 포함할 수 있다. 상기 복수의 화합물 원소 주입층들은 동일한 폭으로 형성되고, 상기 복수의 화합물 원소 주입층의 중심들을 지나는 가상선은 상기 반도체 기판의 상부면에 대하여 경사진다.
일 실시예에 따르면, 상기 화합물 패턴을 형성하는 단계는, 상기 이온 주입 공정 후에 상기 기판에 어닐링 공정을 수행하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 상기 방법은 상기 화합물 패턴을 제거하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 이온 주입 공정을 이용하여 회절 격자 아래에 적어도 하 나의 반사체를 형성한다. 이에 따라, 광도파로 아래로 투과된 광신호의 일부는 상기 반사체에 의하여 상기 광도파로 로 되돌아간다. 이에 따라, 반도체 집적회로의 광 커플링 효율성이 향상된다.
또한, 이온 주입 공정으로 형성된 화합물 패턴을 이용하여 회절 격자의 돌출부들의 측벽을 경사지게 형성한다. 이로 인하여, 회절 격자 커플러의 광 커플링 효율성이 증가된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 1은 본 발명의 일 실시예에 따른 회절격자 커플러를 포함하는 반도체 집적회로를 나타내는 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 피복층(102,cladding layer)이 배 치된다. 상기 피복층(102) 상에 회절 격자 커플러(115)가 배치된다. 상기 회절 격자 커플러(115)는 상기 피복층(102) 상에 배치된 광도파로(112, optical waveguide) 및 상기 광도파로(112) 상에 배치된 회절 격자(113)를 포함한다. 상기 광도파로(112)는 상기 반도체 기판(100)의 상부면과 평행한 일방향을 따라 연장된다. 상기 일방향은 도 1에 도시된 x축 방향에 해당한다. 도 1의 y축 방향은 상기 반도체 기판의 상부면에 수직(vertical)한 방향에 해당한다. 상기 회절 격자(113)는 상기 일방향으로 서로 이격된 복수의 돌출부들(114)을 포함한다. 상기 이격된 돌출부들(114)에 의하여 상기 회절 격자(113)가 이루어진다. 상기 돌출부들(114)의 양측벽은 상기 반도체 기판(100)의 상부면에 대하여 수직(vertical)할 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 돌출부들(114)의 양측벽은 다른 형태를 가질 수도 있다. 예컨대, 상기 돌출부들(114)의 양측벽들은 상기 반도체 기판(100)의 상부면에 대하여 경사질 수 있다. 상기 회절 격자(113)는 상기 광도파로(112)의 일부분 상에 배치될 수 있다.
상기 회절 격자 커플러(115) 상부(over)에 광섬유(190, optical fiber)가 배치될 수 있다. 상기 광섬유(190)로부터 출력된 광신호(192)는 상기 회절 격자(113)를 경유하여 상기 광도파로(112) 내로 전송된다. 이때, 상기 광도파로(112) 내의 광신호(194)는 상기 회절 격자(113)로 인하여 상기 반도체 기판(100)에 평행한 방향으로 전송된다. 상기 회절 격자 커플러(115)를 통한 광신호의 전달은 가역적이다. 즉, 상기 광도파로(112)를 지나는 광신호(196)는 상기 회절 격자(113)를 경유하여 상기 회절 격자 커플러(115) 위로 출력될 수 있다. 상기 회절 격자 커 플러(115)로 부터 출력된 광신호(198)는 상기 광섬유(190)로 입력될 수 있다.
상기 회절 격자 커플러(115) 상에 상부 피복층(117, upper cladding layer)이 배치될 수 있다. 이 경우에, 상기 광섬유(190)는 상기 상부 피복층(117) 상부(over)에 배치될 수 있다. 상기 상부 피복층(117)은 산화물, 질화물 및 산화질화물 중에서 적어도 하나를 포함할 수 있다. 경우에 따라, 상기 상부 피복층(117)은 생략될 수도 있다.
상기 광섬유(190)의 입력 또는 출력 광신호(192 또는 198)의 진행방향은 상기 반도체 기판(100)의 상부면에 대하여 수직할 수 있다. 이와는 달리, 상기 광섬유(190) 및 회절 격자 커플러(115)간의 반사율을 최소화하기 위하여, 상기 광섬유(190)의 입력 또는 출력 광신호(192 또는 198)의 진행방향은 상기 반도체 기판(100)의 상부면에 대한 수직선을 기준으로 소정 각도로 기울어져 조사될 수 있다. 예컨대, 상기 광섬유(190)의 입력 또는 출력 광신호(192 또는 198)은 상기 수직선에 대하여 약 5°내지 10°로 기울어져 조사될 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 입력 또는 출력 광신호(192 또는 198)은 상기 수직선에 대하여 다른 각도로 기울어져 조사될 수도 있다.
상기 반도체 기판(100)은 실리콘일 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 예컨대, 상기 반도체 기판(100)은 게르마늄 또는 화합물 반도체등과 같은 다른 반도체로 형성될 수도 있다. 이와는 다르게, 상기 반도체 기판(100)은 게르마늄 또는 상기 피복층(102)은 상기 반도체 기판(100)과 다른 굴절률을 갖는 절연물질로 형성될 수 있다. 예컨대, 상기 피복층(102)은 산화물로 형성될 수 있다. 상기 회절 격자 커플러(115)는 반도체로 형성될 수 있다. 특히, 상기 회절 격자 커플러(115)는 광투과성이 우수한 반도체로 형성될 수 있다. 예컨대, 회절 격자 커플러(115)는 실리콘, 게르마늄, 실리콘-게르마늄 및 화합물 반도체(ex, 3-5족 화합물 반도체등) 등에서 선택된 적어도 하나로 형성될 수 있다.
상기 피복층(102) 내에 적어도 하나의 반사체(120a)가 배치된다. 상기 반사체(120a)는 상기 피복층(102)과 굴절률이 다른 물질로 형성된다. 상기 피복층(102)이 산화물로 형성될 수 있다. 상기 반사체(120a)는 실리콘등으로 형성될 수 있다. 상기 반사체(120a)는 소량의 산소를 포함할 수도 있다. 상기 반사체(120a)는 회절격자 커플러(115) 아래에 배치된다. 특히, 상기 반사체(120a)는 상기 회절 격자(113) 아래에 한정적으로 배치되는 것이 바람직하다. 상기 반사체(120a)는 상기 반도체 기판(100)의 상부면과 평행한 평판 형태일 수 있다. 즉, 상기 반사체(120a)의 상부면은 상기 반도체 기판(100)의 상부면과 평행할 수 있다. 이 경우에, 상기 반사체(120a)의 상부면이 반사면에 해당할 수 있다. 도시된 바와 같이, 상기 피복층(102) 내에 차례로 적층되고 평판 형태를 갖는 복수의 반사체들(120a)이 배치될 수 있다. 이때, 상기 반사체들(120a)은 상기 반도체 기판(100)의 상부면에 대하여 수직한 방향(즉, y축 방향)으로 서로 이격된다. 서로 인접한 상기 반사체들(120a) 사이에는 상기 피복층(102)이 배치된다. 물론, 상기 회절 격자(113) 아래의 피복층(102) 내에는 하나의 평판 형태의 반사체(120a)가 배치될 수 있다.
입력 광신호(192 또는 196)가 상기 회절 격자(113)를 경유할때, 광신호(192 또는 196)의 일부는 상기 광도파로(112) 아래로 투과될 수 있다. 이때, 상기 광도파로(112) 아래로 투과된 광신호(192 또는 196)의 일부는 상기 반사체(120a)에 의하여 반사된다. 상기 반사체(120a)에 의해 반사된 광은 출력 광신호(194 또는 198)와 합쳐진다. 이에 따라, 상기 회절 격자 커플러(115)의 커플링 효율성이 증가된다. 복수의 평판 형태를 갖는 반사체(120a)들이 상기 회절 격자(113) 아래에 적층되는 경우에, 상기 광도파로(112) 아래로 투과한 광의 일부에 대한 반사율을 더욱 증가시킬 수 있다.
한편, 상기 반사체(120a)는 다른 형태들을 가질 수 있다. 예컨대, 반사체는 반도체 기판(100)의 상부면에 비평행(non-parallel)한 경사면을 가질 수 있다. 이를 도면들을 참조하여 설명한다.
도 2는 도 1에 도시된 반도체 집적회로의 일 변형예를 나타내는 단면도이다.
도 2를 참조하면, 회절 격자(112) 아래의 피복층(102) 내에 적어도 하나의 반사체(125)가 배치된다. 상기 반사체(125)는 상기 반도체 기판(100)의 상부면에 대하여 경사진 반사면을 갖는다. 상기 회절 격자(112) 아래에는 복수의 상기 반사체들(125)이 배치될 수 있다. 이때, 상기 반사체들(125)은 반도체 기판(100)의 상부면과 평행한 일방향을 따라 배열된다. 상기 복수의 반사체들(125)은 동일한 높이에 배치되는 것이 바람직하다. 상기 복수의 반사체들(125)은 상기 일방향을 따라 등간격으로 배열될 수 있다. 상기 복수의 반사체들(125)의 경사진 반사면들은 서로 평행할 수 있다. 상기 반사체들(125)은 도 1의 반사체(120a)와 동일한 물질로 형성될 수 있다. 상기 반사체들(125)은 실질적은 균일한 두께를 가질 수 있다. 즉, 상 기 반사체(125)는 균일한 두께의 평판이 상기 반도체 기판(100)의 상부면에 대하여 소정 각도로 기울어진 형태일 수 있다. 도시하지 않았지만, 회절 격자 커플러(115) 상에는 도 1의 상부 피복층(117)이 배치될 수도 있다. 이하 다른 도면들에서 설명의 편의를 위하여 도 1의 상부 피복층(117)을 도시하지 않는다. 하지만, 도 1의 상부 피복층(117)은 다른 실시예들 및 변형예의 회절 격자 커플러(115) 상에도 배치될 수 있다.
상기 반사체(125)가 경사진 반사면을 가짐으로써, 상기 광도파로(112) 아래로 투과한 광신호를 더욱 효율적으로 상기 광도파로(112)로 되돌릴 수 있다. 이로써, 상기 회절 격자 커플러(115)의 커플링 효율성을 더욱 향상시킬 수 있다. 또한, 작은 폭을 갖는 상기 복수의 반사체들(125)을 동일한 높이에서 상기 일방향을 따라 배열시킴으로써, 상기 회절 격자(113)의 전체 영역에 걸쳐 반사 효율성을 재현성 있게 구현할 수 있다.
도 3은 도 1에 도시된 반도체 집적회로의 다른 변형예를 나타내는 단면도이다.
도 3을 참조하면, 반사체(130)가 회절 격자(113) 아래의 피복층(102) 내에 배치된다. 상기 반사체(130)는 격자 형태(grating-shaped)를 가질 수 있다. 구체적으로, 상기 반사체(130)는 상기 피복층(102) 내에 평판 형태의 기저부 상기 기저부의 상부면으로 위로 돌출된 돌출부들을 포함한다. 상기 반사체(130)의 돌출부들은 상기 반도체 기판에 평행한 일방향을 따라 서로 옆으로 이격된다. 상기 돌출부들의 상부면들은 서로 동일한 높이일 수 있다. 상기 돌출부들의 양측벽은 상기 반도체 기판(100)의 상부면에 대하여 수직할 수 있다. 이와는 다르게, 상기 돌출부들의 양측벽들은 상기 반도체 기판(100)의 상부면에 대하여 경사질 수도 있다. 상기 반사체(130)의 반사면은 상기 반사체(130)의 돌출부들의 상부면들 및 양측벽들과, 상기 돌출부들 사이의 상기 기저부의 상부면들을 포함한다. 상기 격자 형태의 반사체(130)는 상기 광도파로(112) 아래로 투과된 광을 반사시켜 상기 회절 격자 커플러(115)의 커플링 효율성을 증가시킬 수 있다. 상기 반사체(130)는 도 1의 반사체(120a)와 동일한 물질로 형성될 수 있다.
도 4는 도 1에 도시된 반도체 집적회로의 또 다른 변형예를 나타내는 단면도이다.
도 4를 참조하면, 도 4에 도시된 반사체(135)는 상술한 도 2의 반사체(125)와 유사하다. 상기 반사체(135)는 경사진 반사면을 갖는다. 복수의 상기 반사체들(135)이 상기 반도체 기판(100)의 상부면과 평행한 일방향을 따라 배열된다. 상기 복수의 반사체들(135)은 동일한 높이에 배치될 수 있다. 상기 각 반사체들(135)의 두께는 상기 일방향을 따라 갈수록 증가된다. 상기 복수의 반사체들(135)의 아랫부분은 서로 연결될 수 있다. 이와는 달리, 상기 복수의 반사체들(135)은 상기 일방향을 따라 서로 이격될 수도 있다. 상기 반사체들(135)은 도 1의 반사체(120a)와 동일한 물질로 형성될 수 있다.
본 발명에 따른 반도체 집적회로는 도 1 내지 도 4에 개시된 반사체들(120a,125,130,135) 중에서 선택된 복수개를 포함할 수 있다. 이 경우에, 서로 다른 형태의 반사체들(120a,125,130,135)은 반도체 기판(100)의 상부면에 수 직한 방향으로 적층된 형태인 것이 바람직하다.
다음으로, 상술한 회절 격자 커플러를 포함하는 반도체 집적회로들의 형성 방법들을 도면들을 참조하여 설명한다.
도 5a 및 도 5b는 도 1에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 차례로 적층된 반도체 기판(100), 피복층(102) 및 반도체층(105)을 포함하는 기판(110)을 준비한다. 상기 반도체 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 및 화합물 반도체등에서 선택된 적어도 하나로 형성될 수 있다. 상기 반도체층(105)은 실리콘, 게르마늄, 실리콘-게르마늄 및 화합물 반도체등에서 선택된 적어도 하나로 형성될 수 있다. 상기 피복층(102)은 상기 반도체층(105)과 다른 굴절률을 갖는 절연 물질로 형성될 수 있다. 상기 피폭층(102)은 산화물로 형성될 수 있다. 예컨대, 상기 기판(110)은 SOI 기판일 수 있다. 이와는 다르게, 상기 기판(110)은 벌크 반도체 기판의 소정 깊이에 산소를 이온 주입하여 형성될 수 있다. 이때, 산소가 주입된 영역은 상기 피복층(102)으로 형성될 수 있다. 이때, 상기 산소가 주입된 영역 아래에 위치한 벌크 반도체 기판은 상기 반도체 기판(100)에 해당되며, 상기 산소가 주입된 영역 위에 배치된 벌크 반도체 기판의 일부는 상기 반도체층(105)에 해당된다.
상기 기판(110) 상에 개구부(119)를 갖는 마스크 패턴(118)을 형성한다. 상기 개구부(119)는 회절 격자가 형성되는 영역을 포함한 소정 영역을 노출시킬 수 있다. 상기 마스크 패턴(118)을 이온 주입 마스크로 사용하여 원소 이온 주입 공정 을 수행하여 상기 피복층(102) 내에 원소 주입층(120)을 형성한다. 상기 원소 이온 주입 공정은 실리콘 이온들을 주입할 수 있다. 상기 원소 주입층(120)은 평판 형태일 수 있다. 상기 원소 이온 주입 공정은 한번 수행할 수 있다. 이 경우에, 상기 피복층(102)내에는 하나의 원소 주입층(120)이 형성된다. 이와는 다르게, 상기 마스크 패턴(118)을 이온 주입 마스크로 사용하여 복수의 원소 이온 주입 공정들을 순차적으로 수행할 수 있다. 이때, 상기 원소 이온 주입 공정들은 서로 다른 주입 에너지들로 각각 수행한다. 이에 따라, 상기 피복층(102) 내에 복수의 적층된 원소 주입층들(120)을 형성할 수 있다. 이때, 상기 원소 주입층들(120)은 상기 반도체 기판(100)의 상부면에 수직한 방향으로 서로 이격되는 것이 바람직하다.
도 5b를 참조하면, 상기 원소 주입층들(120)을 형성한 후에, 상기 마스크 패턴(118)을 제거한다. 이어서, 상기 기판(110)에 어닐링 공정(annealing process)을 수행할 수 있다. 이로 인하여, 상기 원소 주입층(120)내 원소들이 서로 원소 결합하여 반사체(120a)가 형성될 수 있다. 또한, 상기 원소 이온 주입 공정으로 손상된 상기 반도체층(105)내 원자 결합을 치유할 수 있다. 상기 어닐링 공정은 추가적으로 수행할 수 있다. 이와는 다르게, 상기 어닐링 공정은 상기 기판(110)에 수행되는 다른 열 공정으로 대체될 수 있다. 예컨대, 상기 어닐링 공정은 상기 기판(110)에 수행되는 도펀트들의 활성화 공정등으로 대체될 수 있다.
상기 반도체층(105)을 패터닝하여 광도파로(112) 및 광도파로(112) 상의 회절 격자(113)를 포함하는 회절 격자 커플러(115)를 형성한다. 상기 회절 격자 커플러(115)는 두번의 패터닝 공정에 의해 형성될 수 있다. 예컨대, 상기 회절 격자 커 플러(115)를 형성하는 공정은 상기 반도체층(105)의 윗부분에 상기 회절 격자(113)를 형성하는 제1 패터닝 공정 및 상기 반도체층(105)을 패터닝하여 상기 광도파로(112)를 형성하는 제2 패터닝 공정을 포함할 수 있다. 상기 제1 패터닝 공정을 먼저 수행한 후에, 상기 제2 패터닝 공정을 수행할 수 있다. 이와는 반대로, 상기 제2 패터닝 공정을 수행한 후에, 상기 제1 패터닝 공정을 수행할 수 있다.
상술한 바에 따르면, 상기 반사체들(120a)을 먼저 형성한 후에, 상기 회절 격자 커플러(115)을 형성한다. 이와는 다르게, 상기 회절 격자 커플러(115)를 먼저 형성한 후에, 상기 반사체들(120a)을 형성할 수도 있다.
상술한 방법에 따르면, 상기 반사체들(120a)은 상기 원소 이온 주입 공정으로 형성된다. 이에 따라, 상기 반사체들(120a)의 형성 공정은 매우 단순하다. 결과적으로, 상기 반사체(120a) 및 회절 격자 커플러(115)를 포함하는 반도체 집적회로의 제조 공정을 단순화시킬 수 있다. 즉, 커플링 효율성이 우수한 반도체 집적회로의 생산성을 향상시킬 수 있다.
도 6a 내지 도 6d는 도 2에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 차례로 적층된 반도체 기판(100), 피복층(102) 및 반도체층(105)을 포함하는 기판(110) 상에 제1 마스크 패턴(122a)을 형성한다. 상기 제1 마스크 패턴(122a)은 복수의 제1 개구부들(123a)을 포함한다. 상기 복수의 제1 개구부들(123a)은 상기 반도체 기판(100)의 상부면에 평행한 일방향을 따라 서로 옆으로 이격된다. 상기 제1 개구부들(123a)은 상기 일방향을 따라 등간격으로 배열될 수 있다. 상기 제1 개구부들(123a)은 상기 일방향으로 제1 폭(W1)들을 갖는다. 이때, 상기 제1 개구부들(123a)의 제1 폭들(W1)은 서로 동일한 것이 바람직하다.
상기 제1 마스크 패턴(122a)을 이온주입 마스크로 사용하여 제1 주입 에너지로 제1 원소 이온 주입 공정을 수행한다. 이에 따라, 상기 피복층(102) 내에 복수의 제1 원소 주입층들(124a)이 형성된다. 상기 제1 원소 이온 주입 공정은 실리콘 이온등을 주입할 수 있다. 상기 제1 마스크 패턴(122a)에 기인하여 상기 제1 원소 주입층들(124a)은 상기 피복층(102) 내에 상기 일방향을 따라 등간격으로 이격되어 형성된다. 상기 제1 원소 주입층들(124a)은 동일한 높이에 형성된다.
이어서, 상기 제1 마스크 패턴(122a)을 제거하고, 상기 기판(110) 상에 복수의 제2 개구부들(123b)을 갖는 제2 마스크 패턴(122b)을 형성한다. 상기 제2 개구부들(123b)도 상기 일방향을 따라 서로 이격되어 배열된다. 상기 제2 개구부들(123b)도 상기 일방향을 따라 등간격으로 배열되는 것이 바람직하다. 상기 각 제2 개구부들(123b)은 상기 일방향으로 제2 폭(W2)을 갖는다. 상기 제2 폭(W2)은 상기 제1 폭(W1)과 동일한 것이 바람직하다. 상기 제2 개구부(123b)들은 상술한 제1 개구부(123a)들이 형성된 지점들로부터 상기 일방향을 따라 제1 이격 거리(D) 만큼 이동한 지점들에 각각 형성되는 것이 바람직하다. 상기 특정 거리(D)는 0 보다 크고 상기 제1 폭(W1)과 같거나 작은 것이 바람직하다.
상기 제2 마스크 패턴(122b)을 이온주입 마스크로 사용하여 제2 주입 에너지로 제2 원소 이온 주입 공정을 수행한다. 이때, 상기 제2 주입 에너지는 상기 제1 주입 에너지에 비하여 작은 것이 바람직하다. 상기 제2 원소 이온 주입 공정은 상 기 제1 원소 이온 주입 공정과 동일한 원소 이온들을 주입할 수 있다. 예컨대, 상기 제2 원소 이온 주입 공정은 실리콘 이온들등을 주입할 수 있다. 상기 제2 원소 이온 주입 공정으로 인하여, 상기 피복층(102) 내에 복수의 제2 원소 주입층들(124b)이 형성된다. 상기 제2 원소 주입층들(124b)은 각각 상기 제1 원소 주입층들(124a)의 일가장자리들에 상에 형성된다. 상기 제2 원소 주입층들(124b)은 상기 제1 원소 주입층들(124a)의 일 가장자리들 상에 각각 접촉하는 것이 바람직하다. 상기 제2 개구부들(123b)에 기인하여, 상기 제2 원소 주입층들(124b)은 상기 제1 원소 주입층들(124a)의 폭들과 동일한 폭들을 가질 수 있다. 상기 제2 원소 주입층들(124b)은 상기 일방향으로 등간격으로 이격되며 동일한 높이에 위치한다. 상기 제2 원소 주입층들(124b)을 형성한 후에, 상기 제2 마스크 패턴(122b)을 제거한다.
도 6c를 참조하면, 이어서, 제3 개구부들을 갖는 제3 마스크 패턴을 기판(110) 상에 형성한다. 상기 제3 개구부들은 상기 일방향을 따라 등간격으로 배열되고, 서로 동일한 제3 폭들을 갖는다. 상기 제3 개구부들의 제3 폭들은 상기 제1 폭(W1)과 동일할 수 있다. 상기 각 제3 개구부들은 상기 각 제2 개구부들(123b)이 형성된 지점들로부터 제2 거리만큼 이동된 지점들에 각각 형성되는 것이 바람직하다. 상기 제2 거리는 상기 제1 거리(D)와 동일할 수 있다.
상기 제3 마스크 패턴을 이온주입 마스크로 사용하여 제3 주입 에너지로 제3 원소 이온 주입 공정을 수행한다. 상기 제3 주입 에너지는 상기 제2 주입 에너지 보다 작은 것이 바람직하다. 상기 제3 원소 이온 주입 공정은 실리콘등으로 수행할 수 있다. 상기 제3 원소 이온 주입 공정에 의하여 상기 피복층(102) 내에 복수의 제3 원소 주입층들(124c)이 형성된다. 상기 제3 원소 주입층들(124c)은 상기 제2 원소 주입층들(124b)의 일 가장자리들 상에 각각 접촉된다. 상기 제3 원소 주입층들(124c)은 상기 제1 및 제2 원소 주입층들(124a,124b)과 동일한 폭을 가질 수 있다. 이어서, 상기 제3 마스크 패턴을 제거한다.
이어서, 상기 일방향을 등간격으로 배열된 제4 개구부들을 갖는 제4 마스크 패턴을 상기 기판(110) 상에 형성한다. 상기 제4 개구부들의 제4 폭들은 상기 제1 폭(W1)과 동일할 수 있다. 상기 제4 개구부들은 상기 제3 개구부들이 형성된 지점들로부터 제3 거리만큼 이동된 지점들에 각각 형성된다. 상기 제3 거리는 상기 제1 거리(D)와 동일할 수 있다. 상기 제4 마스크 패턴을 이온주입 마스크로 사용하여 제4 주입 에너지로 제4 원소 이온 주입 공정을 수행한다. 이로써, 상기 피복층(102) 내에 상기 일방향을 따라 등간격으로 배열된 복수의 제4 원소 주입층들(124d)을 형성한다. 상기 제4 원소 주입층들(124d)은 상기 제3 원소 주입층들(124c)의 일 가장자리들 상에 접촉된다. 상기 제4 원소 이온 주입 공정은 실리콘 이온등을 주입할 수 있다. 이어서, 상기 제4 마스크 패턴을 제거한다.
상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)은 서로 동일한 원소들이 주입되는 것이 바람직하다. 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)은 경사지게 적층되는 것이 바람직하다. 다시 말해서, 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)의 중심점들을 지나는 가상선(150)은 상기 반도체 기판(100)의 상부면에 대하여 경사지는 것이 바람직 하다. 상기 가상선(150)은 직선인 것이 바람직하다.
상술한 방법에서, 제1, 제2, 제3 및 제4 개구부들을 각각 갖는 제1, 제2, 제3 및 제4 마스크 패턴들을 이용한 4번의 선택적 원소 이온 주입 공정들을 사용하여 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)을 형성한다. 이와는 다르게, 2번 또는 5번 이상의 선택적 원소 이온 주입 공정들을 수행하여 상기 피복층(102) 내에 경사지게 적층되고 서로 접속된 복수의 원소 주입층들을 형성할 수 있다. 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)의 형성 순서는 무작위일 수 있다.
도 6d를 참조하면, 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a, 124b, 124c, 124d)을 갖는 기판(110)에 어닐링 공정을 수행하여 상기 피복층(102) 내에 복수의 반사체들(125)을 형성한다. 상기 어닐링 공정은 도 5b를 참조하여 설명한 어닐링 공정과 같이 기판(110)에 수행되는 다른 어널링 공정으로 대체될 수 있다. 상기 어닐링 공정에 의하여 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a, 124b, 124c, 124d)내 원소들이 결합되어 상기 복수의 반사체들(125)을 형성한다. 이때, 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)내 원소들은 상기 어닐링 공정에 의하여 이동되어 상기 반사체들(125)은 플랫(flat)하고 상기 반도체 기판(100)의 상부면에 대하여 경사진 반사면을 가질 수 있다.
상기 반도체층(105)을 패터닝하여 광도파로(112) 및 회절 격자(113)을 포함하는 회절 격자 커플러(115)를 형성한다. 상기 회절 격자 커플러(115)의 형성 방법은 도 5b를 참조하여 설명한 것과 동일하게 수행될 수 있다. 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a,124b,124c,124d)의 형성 공정들을 형성한 후에, 상기 회절 격자 커플러(115)를 형성할 수 있다. 이와는 반대로, 상기 회절 격자 커플러(115)를 형성한 후에, 상기 제1, 제2, 제3 및 제4 원소 주입층들(124a, 124b, 124c, 124d)을 형성할 수도 있다.
도 7a 및 도 7b는 도 3에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 반도체 기판(100), 피복층(102) 및 반도체층(105)을 포함하는 기판(110)을 준비한다. 상기 기판(110) 상에 제1 개구부를 갖는 제1 마스크 패턴을 형성한다. 상기 제1 마스크 패턴을 이온주입 마스크로 사용하여 제1 주입 에너지로 제1 원소 이온 주입 공정을 수행한다. 이로써, 상기 피복층(102) 내에 제1 원소 주입층(129a)을 형성한다. 상기 제1 원소 이온 주입 공정은 실리콘 이온등을 주입할 수 있다. 상기 제1 원소 주입층(129a)은 평판 형태일 수 있다. 이어서, 상기 제1 마스크 패턴을 제거한다.
상기 기판(110) 상에 복수의 제2 개구부들(128)을 갖는 제2 마스크 패턴(127)을 형성한다. 상기 복수의 제2 개구부들(128)은 상기 제1 원소 주입층(129a) 상부(over)에 형성된다. 상기 제2 개구부들(128)은 등간격으로 배열될 수 있다.
상기 제2 마스크 패턴(127)을 이온주입 마스크로 사용하여 제2 주입 에너지의 제2 원소 이온 주입 공정을 수행한다. 상기 제2 주입 에너지는 상기 제1 주입 에너지에 비하여 작은 것이 바람직하다. 상기 제2 원소 이온 주입 공정은 실리콘 이온등을 주입할 수 있다. 상기 제2 원소 이온 주입 공정으로 인하여, 상기 제1 원소 주입층(129a) 상에 복수의 제2 원소 주입층들(129b)이 형성된다. 상기 제2 원소 주입층들(129b)은 등간격으로 배열될 수 있다. 상기 제2 원소 주입층들(129b)은 상기 제1 원소 주입층(129a) 상에 접촉되는 것이 바람직하다. 이어서, 상기 제2 마스크 패턴(127)을 제거한다. 상기 제2 원소 주입층(129b)을 먼저 형성하고, 상기 제1 원소 주입층(129b)을 형성할 수도 있다.
도 7b를 참조하면, 상기 기판(110)에 어닐링 공정을 수행하여 상기 피복층(102) 내에 격자 형태의 반사체(130)을 형성한다. 상기 어닐링 공정은 도 5b 및 6d에서 설명한 것과 같이, 상기 기판(110)에 수행되는 다른 어닐링 공정으로 대체될 수 있다.
상기 반도체층(105)을 패터닝하여 회절 격자 커플러(115)를 형성한다. 회절 격자 커플러(115)는 도 5b를 참조하여 설명한 것과 동일하게 형성할 수 있다.
도 8a 내지 도 8d는 도 4에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들이다.
도 8a를 참조하면, 반도체 기판(100), 피복층(102) 및 반도체층(105)를 포함하는 기판(110)을 준비하고, 상기 기판(110) 상에 적어도 하나의 제1 개구부를 갖는 제1 마스크 패턴을 형성한다. 상기 제1 마스크 패턴을 이온 주입 마스크로 사용하여 제1 주입 에너지의 제1 원소 이온 주입 공정을 수행한다. 이로써, 상기 피복층(102) 내에 제1 원소 주입층(134a)이 형성된다. 상기 제1 원소 주입층(134a)은 하나의 평판 형태로 형성될 수 있다. 이와는 다르게, 제1 폭들을 갖는 복수의 제1 원소 주입층들(134a)이 상기 반도체 기판(100)의 상부면에 평행한 일방향을 따라 배열되도록 형성될 수 있다. 도 8a에서는, 복수의 제1 원소 주입층들(134a)이 서로 옆으로 연결되어 하나의 평판 형태로 형성된 것을 도시하였다. 이어서, 상기 제1 마스크 패턴을 제거한다.
상기 기판(110) 상에 복수의 제2 개구부들(133)을 갖는 제2 마스크 패턴(132)을 형성한다. 상기 제2 개구부들(133)은 상기 일방향을 따라 이격된다. 상기 각 제2 개구부들(133)은 상기 일방향으로 제2 폭(Wa)을 갖는다. 상기 제2 마스크 패턴(132)을 마스크로 사용하여 제2 주입 에너지의 제2 원소 이온 주입 공정을 수행하여 상기 피복층(102) 내에 복수의 제2 원소 주입층들(134b)을 형성한다. 상기 제2 주입 에너지는 상기 제1 주입 에너지에 비하여 작다. 상기 제2 원소 주입층들(134b)은 상기 일방향을 따라 서로 이격되어 배치된다. 상기 제2 원소 주입층들(134b)은 상기 제1 원소 주입층(134a) 상에 접촉하도록 형성되는 것이 바람직하다. 상기 각 제2 원소 주입층들(134b)은 상기 제2 폭(Wa)을 갖는다.
상기 피복층(102) 내에 복수의 제1 원소 주입층들(134a)이 상기 제1 폭을 갖도록 형성되는 경우에, 상기 제2 폭(Wa)은 상기 제1 폭에 비하여 작게 형성된다.
도 8b를 참조하면, 상기 제2 마스크 패턴(132)을 제거하고, 상기 기판(110) 상에 복수의 제3 개구부들(133')을 갖는 제3 마스크 패턴(132')을 형성한다. 상기 각 제3 개구부들(133')은 제3 폭(Wb)을 갖는다. 상기 제3 폭(Wb)은 상기 제2 폭(Wa)에 비하여 작다. 상기 제3 마스크 패턴(132)을 이온주입 마스크로 사용하여 제3 주입 에너지의 제3 원소 이온 주입 공정을 수행한다. 상기 제3 주입 에너지는 상기 제1 주입 에너지에 비하여 작다. 상기 제3 원소 이온 주입 공정에 의하여, 상기 피복층(102) 내 및 상기 제2 원소 주입층들(134b) 상에 제3 원소 주입층들(134c)이 각각 형성된다. 상기 제3 원소 주입층들(134c)은 상기 제3 폭(Wb)을 갖는다.
도 8c를 참조하면, 상기 제3 마스크패턴(132)을 제거하고, 상기 기판(110) 상에 복수의 제4 개구부들을 갖는 제4 마스크 패턴을 형성한다. 상기 각 제4 개구부들은 제4 폭을 갖는다. 상기 제4 폭은 상기 제3 폭(Wb)에 비하여 작다. 상기 제4 마스크 패턴을 이온주입 마스크로 사용하여 제4 주입 에너지의 제4 원소 이온 주입 공정을 수행한다. 상기 제4 주입 에너지는 상기 제3 주입 에너지에 비하여 작다. 상기 제4 원소 이온 주입 공정에 의하여 상기 피복층(102) 내에 복수의 제4 원소 주입층들(134d)이 형성된다. 상기 제4 원소 주입층들(134d)은 상기 제3 원소 주입층들(134c) 상에 각각 형성된다. 이어서, 상기 제4 마스크 패턴을 제거한다. 상기 제1, 제2, 제3 및 제4 선택적 원소 이온 주입 공정들은 실리콘 이온등을 주입할 수 있다. 상기 제1, 제2, 제3 및 제4 원소 주입층들(134a, 134b, 134c, 134d)은 서로 동일한 원소들이 주입될 수 있다.
상기 제1, 제2, 제3 및 제4 원소 주입층들(134a,134b,134c,134d)은 차례로 적층되고, 상기 제1, 제2, 제3 및 제4 원소 주입층들(134a,134b,134c,134d)의 폭들은 높아질수록 감소된다. 또한, 적어도 상기 제2, 제3 및 제4 원소 주입층들(134b, 134c,134d)의 일측벽들은 서로 정렬된다. 이에 따라, 적어도 상기 제2, 제3 및 제4 원소 주입층들(134b,134c,134d)의 타측벽들은 계단형상을 가질 수 있다.
도 8d를 참조하면, 상기 제1, 제2, 제3 및 제4 원소 주입층들(134a,134b, 134c,134d)을 갖는 기판(110)에 어닐링 공정을 수행한다. 이에 따라, 상기 피복층(102) 내에 복수의 반사체들(135)이 형성된다. 상기 각 반사체들(135)은 상기 반도체 기판(100)의 상부면에 대하여 경사진 반사면을 갖는다. 상기 어닐링 공정은 상기 기판(110)에 수행되는 다른 어닐링 공정으로 대체될 수 있다.
상기 반도체층(105)을 패터닝하여 회절 격자 커플러(115)를 형성한다. 상기 회절 격자 커플러(115)의 형성 방법은 도 5b에 참조하여 설명한 것과 동일하게 수행할 수 있다.
도 8a 내지 도 8d에 개시된 방법에 따르면, 서로 다른 주입 에너지를 갖는 복수의 선택적 원소 이온 주입 공정들을 순차적으로 수행한다. 이로써, 차례로 적층된 복수의 원소 주입층들이 형성된다. 이때, 적층된 원소 주입층들의 일측벽은 서로 정렬되고, 상기 적층된 원소 주입층들의 폭들은 높아질수록 감소된다. 이로써, 상기 어닐링 공정에 의하여 경사진 반사면을 갖는 상기 반사체(135)가 형성될 수 있다.
본 발명에 따른 반도체 집적회로의 형성 방법은 도 5a 및 도 5b에 개시된 반사체 형성 방법, 도 6a 내지 도 6d에 개시된 반사체 형성 방법, 도 7a 및 도 7b에 개시된 반사체 형성 방법 및 도 8a 내지 도 8d에 개시된 반사체 형성 방법 중에서 선택된 복수개를 포함할 수 있다. 이 경우에, 서로 다른 형태의 반사체들(120a,125,130,135)은 상기 피복층(102) 내에서 상기 반도체 기판(100)의 상부면에 수직한 방향으로 적층되는 것이 바람직하다.
(제2 실시예)
본 실시예에 따른 반도체 집적회로는 회절 격자 아래의 반도체 기판 내에 형성된 반사체를 포함한다. 본 실시예에서 상술한 제1 실시예와 동일한 구성요소는 동일한 참조부호를 사용한다.
도 9는 본 발명의 다른 실시예에 따른 회절격자 커플러를 포함하는 반도체 집적회로를 나타내는 단면도이다.
도 9를 참조하면, 반도체 기판(100) 상에 피복층(102)이 배치되고, 상기 피복층(102) 상에 회절 격자 커플러(115)가 배치된다. 상기 회절 격자 커플러(115)는 상기 피복층(102) 상에 배치된 광도파로(112) 및 상기 광도파로(112) 상에 배치된 회절 격자(113)를 포함한다. 상기 반도체 기판(100)은 상술한 제1 실시예에서 설명한 것과 같이, 실리콘, 게르마늄, 실리콘-게르마늄 및 화합물 반도체등에서 선택된 적어도 하나로 형성된다.
상기 회절 격자(113)의 상기 반도체 기판(100) 내에 적어도 하나의 반사체(220a)가 배치된다. 상기 반사체(220a)는 상기 반도체 기판(100)과 다른 굴절률을 갖는 물질로 형성된다. 예컨대, 상기 반사체(220a)은 산화물, 질화물 및 산화질물등에서 선택된 적어도 하나를 포함할 수 있다. 상기 반사체(220a)은 상기 반도체 기판(100)의 상부면과 평행한 평판 형태일 수 있다. 따라서, 상기 반사체(220a)는 상기 반도체 기판(100)의 상부면과 평행한 반사면을 가질 수 있다.
복수의 상기 반사체(220a)가 상기 회절 격자(113) 아래의 반도체 기판(100) 내에 차례로 적층될 수 있다. 이때, 상기 복수의 반사체들(220a)은 상기 반도체 기판(100)의 상부면에 수직한 방향으로 서로 이격된다.
상기 광도파로(112) 아래로 투과된 광신호의 일부는 상기 반사체(220a)에 의하여 반사되어 상기 광도파로(112)로 되돌아 온다. 이로써, 상기 회절 격자 커플러(115)을 포함하는 반도체 집적회로의 광 커플링 효율성이 향상된다.
상기 회절 격자(113) 아래의 상기 반도체 기판(100) 내에 배치된 반사체(220a)는 상기 반도체 기판(100)의 상부면과 비평행한 경사면을 갖는 다른 형태들을 가질 수도 있다. 이를 도면들을 참조하여 설명한다.
도 10은 도 9에 도시된 반도체 집적회로의 일 변형예를 나타내는 단면도이다.
도 10을 참조하면, 복수의 반사체들(225)이 회절 격자(113) 아래의 반도체 기판(100)내에 배치된다. 상기 반사체들(225)은 상기 반도체 기판(100)의 상부면에 대하여 경사진 반사면을 갖는다. 상기 반사체들은 상기 반도체 기판(100)의 상부면에 평행한 일방향을 따라 같은 높이에 배치된다. 상기 반사체들(225)은 균일한 두께를 가질 수 있다. 상기 반사체들(225)은 도 9의 반사체(220a)와 동일한 물질로 형성될 수 있다.
도 11은 도 9에 도시된 반도체 집적회로의 다른 변형예를 나타내는 단면도이다.
도 11을 참조하면, 회절 격자(113) 아래의 반도체 기판(100) 내에 반사체(230)가 배치된다. 상기 반사체(230)는 격자 형태를 갖는다. 구체적으로, 상 기 반사체(230)는 복수의 옆으로 이격된 돌출부들을 포함한다. 상기 반사체(230)의 경사면은 상기 반사체(230)의 돌출부들의 상부면 및 양측벽을 포함한다. 상기 반사체(230)는 도 9의 반사체(220a)과 동일한 물질로 형성될 수 있다.
도 12는 도 9에 도시된 반도체 집적회로의 또 다른 변형예를 나타내는 단면도이다.
도 12를 참조하면, 회절 격자(113) 아래의 반도체 기판(100) 내에 복수의 반사체들(235)이 배치된다. 상기 반사체들(235)은 상기 반도체 기판(100)의 상부면에 대하여 경사진 반사면을 포함한다. 상기 각 반사체들(235)의 폭은 상기 반도체 기판(100)의 상부면과 평행한 일방향을 따라 갈수록 증가된다. 상기 반사체들(235)의 아랫부분들은 서로 연결될 수 있다. 상기 반사체들(235)은 도 9의 반사체(220a)와 동일한 물질로 형성될 수 있다.
일 실시예에 따른 반도체 집적회로는 도 9 내지 도 12에 개시된 반사체들(220a,225,230,235) 중에서 선택된 복수개를 포함할 수 있다. 이 경우에, 서로 다른 형태의 반사체들(220a,225,230,235)은 상기 반도체 기판(100)의 상부면에 수직한 방향으로 적층되는 형태로 배치되는 것이 바람직하다.
한편, 상기 반도체 기판(100)과 상기 회절 격자(113) 사이에 상기 피복층(102)과 다른 물질이 개재될 수도 있다. 이를 도면을 참조하여 설명한다.
도 13은 도 9에 도시된 반도체 집적회로의 또 다른 변형예를 나타내는 단면도이다.
도 13을 참조하면, 회절 격자(115) 아래의 반도체 기판(100) 내에 반사체(230)가 배치된다. 저굴절률 물질(255)이 회절 격자(113) 아래의 피복층(102)이 제거된 영역(250)을 채운다. 상기 저굴절률 물질(255)은 상기 반도체 기판(100)의 굴절률에 비하여 낮은 굴절률을 갖는 것이 바람직하다. 예컨대, 상기 저굴절률 물질(255)은 공기(air), 질화물 및 산화질화물등에서 선택된 적어도 하나를 포함할 수 있다. 상기 저굴절률 물질(255) 및 상기 반도체 기판(100)간의 경계면은 반사면을 이룬다. 이에 따라, 회절 격자 커플러(115)의 광도파로(112) 아래로 투과된 광신호의 일부는 상기 저굴절률 물질(255) 및 반도체 기판(100)의 경계면에서도 반사되어 상기 광도파로(112)로 되돌아 간다. 결과적으로, 상기 반사체(230) 및 상기 저굴절률 물질(255) 및 반도체 기판(100)간 경계면에 의하여 상기 회절 격자 커플러(115)를 포함하는 반도체 집적회로의 커플링 효율성이 더욱 증가될 수 있다.
상기 반사체(230)는 도 9의 반사체(220a), 도 10의 반사체(225) 및 도 12의 반사체(235) 중에서 어느 하나로 대체될 수 있다. 이에 더하여, 상기 회절 격자(113) 아래의 상기 반도체 기판(100) 내에는 도 9 내지 도 12의 반사체들(220a,225,230,235) 중에서 선택된 복수개가 배치될 수도 있다. 이 경우에, 서로 다른 형태의 반사체들(220a,225,230,235)은 반도체 기판(100)의 상부면에 수직한 방향으로 적층되는 형태로 배열되는 것이 바람직하다.
도 14는 도 9에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도이다.
도 14를 참조하면, 적층된 반도체 기판(100), 피복층(102) 및 반도체층(105) 을 포함하는 기판(110)을 준비한다. 상기 기판(110) 상에 개구부(219)를 갖는 마스크 패턴(218)을 형성한다. 상기 마스크 패턴(218)을 이온주입 마스크로 사용하여 원소 이온 주입 공정을 수행한다. 이로써, 상기 반도체 기판(100) 내에 원소 주입층(220)이 형성된다. 상기 원소 이온 주입 공정에 사용되는 원소는 산소 및 질소 중에서 선택된 적어도 하나일 수 있다.
상기 마스크 패턴(218)을 이온주입 마스크로 사용하여 서로 다른 주입 에너지를 갖는 복수의 원소 이온 주입 공정을 순차적으로 수행할 수 있다. 이로써, 상기 반도체 기판(100) 내에는 복수의 원소 주입층들(220)이 상기 반도체 기판(100)의 상부면에 수직한 방향으로 적층되어 형성될 수 있다.
이어서, 상기 마스크 패턴(218)을 제거하고, 상기 기판(110)에 어닐링 공정을 수행한다. 상기 어닐링 공정에 의하여 상기 원소 주입층들(220)은 도 9의 반사체들(220a)로 형성된다. 상술한 제1 실시예에서 설명한 것과 같이, 상기 어닐링 공정은 상기 기판(110)에 수행되는 다른 어닐링 공정으로 대체될 수도 있다.
상기 반도체층(105)을 패터닝하여 도 9의 회절 격자 커플러(115)를 형성한다. 상기 회절 격자 커플러(115)의 형성 방법은 도 5b를 참조하여 설명하였음으로 생략한다. 상기 반사체(220a)의 형성 방법은 상기 회절 격자 커플러(115)의 형성 방법 전 또는 후에 수행될 수 있다.
도 15는 도 10에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도이다.
도 15를 참조하면, 적층된 반도체 기판(100), 피복층(102) 및 반도체층(105) 을 포함하는 기판(100)을 준비한다. 상기 기판(100)에 서로 다른 주입 에너지를 갖는 복수의 선택적 원소 이온 주입 공정들 순차적으로 수행하여, 상기 반도체 기판(100)에 내에 적층된 복수의 원소 주입층들(224a,224b,224c,224d)을 형성한다. 상기 선택적 원소 이온 주입 공정은 산소 및 질소 중에서 선택된 적어도 하나의 이온들을 주입할 수 있다. 상기 원소 주입층들(224a,224b,224c,224d)은 서로 동일한 폭들을 갖는 것이 바람직하다. 상기 원소 주입층들(224a,224b,224c,224d)은 반도체 기판(100)의 상부면에 대하여 경사지게 배열된다. 즉, 상기 원소 주입층들(224a,224b,224c,224d)의 중심을 지나는 가상선(240)은 상기 반도체 기판(100)의 상부면에 대하여 경사진다.
상기 적층된 원소 주입층들(224a,224b,224c,224d)은 원소 주입층군을 구성할 수 있다. 상기 반도체 기판(110) 내에 복수의 상기 원소 주입층군들이 상기 반도체 기판(100)의 상부면에 평행한 일방향을 따라 서로 이격되어 배열될 수 있다. 상기 복수의 원소 주입층군들은 동일한 높이에 배치될 수 있다.
상기 기판(110)에 어닐링 공정을 수행한다. 이에 따라, 도 10에 도시된 반사체들(225)이 형성된다. 상기 어닐링 공정은 상기 기판(110)에 수행되는 다른 어닐링 공정으로 대체될 수 있다.
상기 반도체층(105)을 패터닝하여 도 10의 회절 격자 커플러(115)를 형성한다. 상기 반사체들(225)을 형성하는 공정은 상기 회절 격자 커플러(115)의 형성 방법 전 또는 후에 수행될 수 있다.
도 16은 도 11에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면 도이다.
도 16을 참조하면, 반도체 기판(100), 피복층(102) 및 반도체층(105)을 포함하는 기판(110) 상에 제1 개구부를 갖는 제1 마스크 패턴을 형성한다. 제1 마스크 패턴을 이온주입 마스크로 사용하여 제1 주입 에너지의 원소 이온 주입 공정을 수행하여 상기 반도체 기판(100) 내에 제1 원소 주입층(229a)을 형성한다. 상기 제1 원소 주입층(229a)은 평판 형태로 형성될 수 있다.
이어서, 상기 제1 마스크 패턴을 제거하고, 상기 기판(110) 상에 복수의 제2 개구부들을 갖는 제2 마스크 패턴을 형성한다. 상기 제2 마스크 패턴을 이온 주입 마스크로 사용하여 제2 주입 에너지의 원소 이온 주입 공정을 수행하여 상기 제1 원소 주입층(229a) 상에 복수의 제2 원소 주입층(229b)을 형성한다. 상기 제2 주입 에너지는 상기 제1 주입 에너지에 비하여 작다. 이어서, 상기 제2 마스크 패턴을 제거한다.
상기 제1 및 제2 원소 주입층들(129a,129b)을 갖는 기판(110)에 어닐링 공정을 수행하여 도 11에 개시된 반사체(230)를 형성한다. 상기 어닐링 공정은 상기 기판(110)에 수행되는 다른 어닐링 공정으로 대체될 수도 있다. 상기 제1 및 제2 주입 에너지들의 원소 이온 주입 공정들은 산소 및 질소 중에서 선택된 적어도 하나의 이온들을 주입할 수 있다. 상기 반도체층(106)을 패터닝하여 도 11의 회절 격자 커플러(115)를 형성한다. 상기 반사체(230)를 형성하는 공정은 상기 회절 격자 커플러(115)의 형성 방법 전 또는 후에 수행될 수 있다.
도 17은 도 12에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면 도이다.
도 17을 참조하면, 기판(110)에 서로 다른 주입 에너지들을 갖는 복수의 선택적 원소 이온 주입 공정들을 순차적으로 수행하여 반도체 기판(100) 내에 차례로 적층된 복수의 원소 주입층들(234a,234b,234c,234d)을 형성한다. 적층된 원소 주입층들(234a,234b,234c,234d)은 하나의 원소 주입층군을 구성할 수 있다. 상기 반도체 기판(100) 내에는 상기 반도체 기판(110)의 상부면에 평행한 일방향으로 배열된 복수의 상기 원소 주입층군들이 형성될 수 있다. 이때, 상기 원소 주입층군들의 최하층의 원소주입층들(234a)은 서로 연결될 수 있다.
상기 적층된 원소 주입층들(234a,234b,234c,234d)의 폭들은 높아질수록 감소된다. 이때, 적어도 최하층의 원소 주입층(234a) 상에 배치된 적층된 원소 주입층들(234b,234c,234d)의 일측벽들은 서로 정렬되는 것이 바람직하다. 이에 따라, 상기 원소 주입층들(234b,234c,234d)의 타측벽들은 계단 형태로 형성될 수 있다.
상기 원소 주입층들(234a,234b,234c,234d)을 갖는 기판(110)에 어닐링 공정을 수행하여 도 12에 도시된 반사체들(235)을 형성한다. 상기 어닐링 공정은 다른 어닐링 공정으로 대체될 수도 있다. 반도체층(105)을 패터닝하여 도 12의 회절 격자 커플러(115)를 형성한다. 상기 반사체들(235)의 형성 방법은 상기 회절 격자 커플러(115)의 형성 전 또는 후에 수행될 수 있다.
도 18a는 도 13에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도이고, 도 18b는 도 18a의 Ⅰ-Ⅰ'의 방향에서 본 단면도이다.
도 18a 및 도 18b를 참조하면, 반사체(230) 및 회절 격자 커플러(115)를 형 성한 후에, 상기 반도체 기판(100) 전면 상에 식각 마스크 패턴(245)을 형성한다. 상기 식각 마스크 패턴(245)은 개구부(247)를 갖는다. 상기 개구부(247)는 상기 회절 격자 커플러(115)를 가로지른다. 상기 개구부(247)는 회절 격자(113) 양측에 인접한 피복층(102)을 노출시킨다. 상기 개구부(247)는 상기 회절 격자(113)를 노출시킬 수 있다.
상기 식각 마스크 패턴(245)를 마스크로 사용하여 상기 피복층(102)을 등방성 식각한다. 이때, 상기 회절 격자(113) 아래의 상기 피복층(102)을 제거한다. 이어서, 상기 식각 마스크 패턴(245)을 제거할 수 있다. 상기 피복층(102)이 제거된 영역(250)에 도 13의 저굴절률 물질(255)을 채운다. 상기 저굴절률 물질(255)은 질화물, 산화질화물 및 공기(air) 중에서 선택된 적어도 하나를 포함할 수 있다. 이로써, 도 13에 개시된 반도체 집적회로를 구현할 수 있다.
상술한 도 14의 형성 방법, 도 15의 형성 방법, 도 16의 형성 방법, 도 17의 형성 방법 및 도 18a 및 도 18b의 형성 방법은 서로 조합될 수 있다.
(제3 실시예)
본 실시예에서는, 광의 커플링 효율성을 증가시킬 수 있는 다른 방법을 개시한다. 본 실시예에서, 상술한 제1 및 제2 실시예들과 동일한 구성요소는 동일한 참조부호를 사용한다.
도 19 내지 도 22는 본 발명의 또 다른 실시예에 따른 회절격자 커플러를 포함하는 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들이다.
도 19를 참조하면, 적층된 반도체 기판(100), 피복층(102) 및 반도체층(105)을 포함하는 기판(110) 상에 제1 마스크 패턴(302a)를 형성한다. 상기 제1 마스크 패턴(300a)은 복수의 제1 개구부들(302a)을 포함한다. 상기 제1 개구부들(302a)은 제1 폭들을 갖는다. 상기 제1 개구부들(302a)은 상기 반도체 기판(100)의 상부면에 평행한 일방향을 따라 서로 이격되어 배치된다.
상기 제1 마스크 패턴(300a)을 이온주입 마스크로 사용하여 제1 주입 에너지의 이온 주입 공정을 수행하여 상기 반도체층(105)의 위부분내에 복수의 제1 화합물 원소 주입층들(305a)을 형성한다. 상기 복수의 제1 화합물 원소 주입층들(305a)은 상기 일방향을 따라 배열된다. 상기 제1 주입 에너지의 이온 주입 공정은 산소, 질소, 보론(B), 포스포러스(P) 및 아세닉(As)등에서 선택된 적어도 하나의 이온들을 주입할 수 있다. 따라서, 상기 제1 화합물 원소 주입층들(305a)은 산소, 질소, 보론(B), 포스포러스(P) 및 아세닉(As) 등에서 적어도 하나를 포함할 수 있다.
상기 제1 화합물 원소 주입층들(305a)을 형성하기 전에, 상기 피복층(102) 내에 적어도 하나의 반사체(120a)를 형성할 수 있다. 상기 반사체(120a)는 상술한 제1 및 제2 실시예들에 개시된 다른 반사체들(125,130,135,220a,225,230,235)로 대체될 수 있다. 이와는 다르게, 상기 반사체들(120a,125,130,135,220a,225,230,235) 중에서 선택된 복수의 반사체들을 형성할 수도 있다.
도 20을 참조하면, 상기 제1 마스크 패턴(300a)을 제거하고, 상기 기판(110) 상에 복수의 제2 개구부들(302b)을 갖는 제2 마스크 패턴(300b)를 형성한다. 상기 제2 개구부들(302b)은 상기 제1 개구부들(302a)이 형성된 지점들에서 상기 일방향 으로 제1 거리만큼 이동된 지점들에 각각 형성된다. 상기 제2 개구부들(302b)은 제2 폭들을 갖는다. 상기 제2 폭은 상기 제1 폭과 동일할 수 있다.
상기 제2 마스크 패턴(300b)을 이온주입 마스크로 사용하여 제2 주입 에너지의 이온 주입 공정을 수행하여 상기 제1 화합물 원소 주입층(305a) 상에 제2 화합물 원소 주입층(305b)을 형성한다. 상기 제2 주입 에너지는 상기 제1 주입 에너지에 비하여 작다. 상기 제2 주입 에너지의 이온 주입 공정은 상기 제1 주입 에너지 의 이온 주입 공정과 동일한 종류의 이온들을 주입할 수 있다. 상기 제1 및 제2 개구부들(302a,302b)에 의하여 상기 제1 화합물 원소 주입층(305a)의 폭 및 상기 제2 화합물 원소 주입층(305b)의 폭은 동일하게 형성된다.
도 21을 참조하면, 상기 제2 마스크 패턴(300b)을 제거한다. 이어서, 제3 개구부들을 갖는 제3 마스크 패턴 및 제3 주입 에너지의 이온 주입 공정을 포함한 선택적 이온 주입 공정을 수행한다. 이로써, 상기 반도체층(105) 내에 제3 화합물 원소 주입층들(305c)을 형성한다. 상기 제3 주입 에너지는 상기 제2 주입 에너지에 비하여 작다. 상기 제3 개구부들은 상기 제2 개구부들(302b)이 형성되었던 지점에서 상기 일방향은 제2 거리만큼 이동된 지점들에 각각 형성된다. 상기 제2 거리는 상기 제1 거리와 동일할 수 있다. 상기 제3 개구부들의 제3 폭들은 상기 제1 및 제2 폭들과 동일한 것이 바람직하다. 상기 제3 화합물 원소 주입층(305c)내에 주입된 화합물 원소들은 상기 제1 및 제2 화합물 원소 주입층들(305a,305b)내에 주입된 원소들과 동일할 수 있다.
제4 개구부들을 갖는 제4 마스크 패턴 및 제4 주입 에너지의 이온 주입 공정 을 포함한 선택적 이온 주입 공정을 수행한다. 이로써, 상기 반도체층(105) 내에 제4 화합물 원소 주입층들(305d)을 형성한다. 상기 제4 주입 에너지는 상기 제3 주입 에너지에 비하여 작다. 상기 제4 개구부들은 상기 제3 개구부들이 형성되었던 지점에서 상기 일방향은 제3 거리만큼 이동된 지점들에 각각 형성된다. 상기 제3 거리는 상기 제2 거리와 동일할 수 있다. 상기 제4 개구부들의 제4 폭들은 상기 제1, 제2 및 제3 폭들과 동일한 것이 바람직하다. 상기 제4 화합물 원소 주입층(305d)내에 주입된 화합물 원소들은 상기 제1, 제2 및 제3 화합물 원소 주입층들(305a,305b,305c)내에 주입된 원소들과 동일할 수 있다. 상기 화합물 원소 주입층들(305a,305b,305c,305d) 중에서 최상층의 화합물 원소 주입층(305d)은 상기 반도체층(105)의 상부면과 동일한 상부면을 갖는 것이 바람직하다.
상기 적층된 화합물 원소 주입층들(305a,305b,305c,305d)은 서로 동일한 폭을 갖는 것이 바람직하다. 상기 적층된 화합물 원소 주입층들(305a,305b,305c, 305d)의 중심을 지나는 가상선(350)은 상기 반도체 기판(100)의 상부면에 대하여 경사지는 것이 바람직하다. 이에 따라, 상기 적층된 화합물 원소 주입층들(305a,305b,305c,305d)로 구성된 원소 주입층군의 양측벽은 상기 반도체 기판(100)의 상부면에 대하여 경사질 수 있다.
도 22를 참조하면, 상기 기판(110)에 어닐링 공정을 수행한다. 이로써, 상기 적층된 화합물 원소 주입층들(305a,305b,305c,305d)은 화합물 패턴(310)으로 형성된다. 상기 화합물 패턴(310)의 양측벽은 상기 반도체 기판(100)의 상부면에 대하여 경사진다. 상기 화합물 패턴(310)은 산화물, 산화질화물 또는 질화물로 형성될 수 있다. 상기 반도체층(105)의 윗부분에는 복수의 화합물 패턴들(310)이 상기 일방향을 따라 서로 이격되어 배열된다. 이때, 인접한 상기 화합물 패턴들(310) 사이의 상기 반도체층(105)의 일부분은 회절 격자의 돌출부에 해당한다. 상기 화합물 패턴들(310)의 경사진 측벽들에 의하여 상기 회절 격자의 돌출부들은 경사진 측벽을 갖는다.
도 23을 참조하면, 상기 화합물 패턴들(310)을 제거하여 회절 격자(113)를 형성할 수 있다. 상기 반도체층(105)을 패터닝하여 회절 격자 커플러(115a)를 형성한다. 상기 회절 격자 커플러(115a)는 광도파로(112) 및 상기 광도파로(112) 상에 배치된 회절 격자(113a)를 포함한다. 상기 회절 격자(113a)는 복수의 경사진 측벽들을 갖는 돌출부들(114a)을 포함한다. 상기 회절 격자(113a)의 돌출부들(114a)이 반도체 기판(100)의 상부면에 대하여 경사지게 형성됨으로써, 상기 회절 격자 커플러(115a)의 커플링 효율성이 증가된다. 상술한 바와 같이, 상기 반도체층(105)에 상기 회절 격자(113a)를 형성한 후에, 상기 광도파로(112)를 형성할 수 있다. 이와는 반대로, 상기 광도파로(112)를 형성한 후에, 상기 광도파로(112)의 윗부분에 상기 화합물 패턴들(310)을 형성하여 상기 회절 격자(113a)를 형성할 수도 있다.
상기 회절 격자 커플러(115a) 상에 도 1의 상부 피복층(117)이 형성될 수 있다. 이 경우에, 상기 화합물 패턴(310)을 제거하는 공정은 생략될 수도 있다. 즉, 상기 화합물 패턴(310)이 상기 상부 피복층(117)과 동일한 물질을 포함하는 경우에, 상기 화합물 패턴(310)을 제거하는 공정은 생략될 수 있다.
상술한 제1 및 제2 실시예들에서 개시된 반도체 집적회로의 형성 방법들은 상기 회절 격자(113a)를 포함하는 회절 격자 커플러(115a)의 형성 방법을 포함할 수 있다. 즉, 제1 및 제2 실시예들에 개시된 반도체 집적회로의 형성 방법들 중에서 회절 격자 커플러(115)의 형성 방법들은 본 실시예의 회절 격자 커플러(115a)의 형성 방법과 대체될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 회절격자 커플러를 포함하는 반도체 집적회로를 나타내는 단면도.
도 2는 도 1에 도시된 반도체 집적회로의 일 변형예를 나타내는 단면도.
도 3은 도 1에 도시된 반도체 집적회로의 다른 변형예를 나타내는 단면도.
도 4는 도 1에 도시된 반도체 집적회로의 또 다른 변형예를 나타내는 단면도.
도 5a 및 도 5b는 도 1에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들.
도 6a 내지 도 6d는 도 2에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들.
도 7a 및 도 7b는 도 3에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들.
도 8a 내지 도 8d는 도 4에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들.
도 9는 본 발명의 다른 실시예에 따른 회절격자 커플러를 포함하는 반도체 집적회로를 나타내는 단면도.
도 10은 도 9에 도시된 반도체 집적회로의 일 변형예를 나타내는 단면도.
도 11은 도 9에 도시된 반도체 집적회로의 다른 변형예를 나타내는 단면도.
도 12는 도 9에 도시된 반도체 집적회로의 또 다른 변형예를 나타내는 단면 도.
도 13은 도 9에 도시된 반도체 집적회로의 또 다른 변형예를 나타내는 단면도.
도 14는 도 9에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도.
도 15는 도 10에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도.
도 16은 도 11에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도.
도 17은 도 12에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도.
도 18a는 도 13에 도시된 반도체 집적회로의 형성 방법을 설명하기 위한 단면도.
도 18b는 도 18a의 Ⅰ-Ⅰ'의 방향에서 본 단면도.
도 19 내지 도 23은 본 발명의 또 다른 실시예에 따른 회절격자 커플러를 포함하는 반도체 집적회로의 형성 방법을 설명하기 위한 단면도들.

Claims (34)

  1. 반도체 기판 상에 배치된 피복층(cladding layer);
    상기 피복층 상에 배치된 광도파로 및 상기 광도파로 상에 배치된 회절 격자를 포함하는 회절 격자 커플러(grating coupler); 및
    상기 회절 격자 아래의 상기 피복층 내에 형성된 적어도 하나의 반사체(reflector)를 포함하는 반도체 집적회로.
  2. 청구항 1에 있어서,
    상기 반사체는 상기 반도체 기판의 상부면과 평행한 평판 형태인 반도체 집적회로.
  3. 청구항 2에 있어서,
    상기 피복층 내에 복수의 상기 반사체들이 배치되고, 상기 반사체들은 차례로 적층되고, 상기 기판의 상부면에 수직한 방향으로 서로 이격된 반도체 집적회로.
  4. 청구항 1에 있어서,
    상기 반사체는 상기 반도체 기판의 상부면과 비평행(non-parallel)한 반사면을 포함하는 반도체 집적회로.
  5. 청구항 4에 있어서,
    상기 반사체는 상기 반도체 기판의 상부면에 대하여 경사진 반사면을 포함하는 반도체 집적회로.
  6. 청구항 5에 있어서,
    상기 피복층 내에 복수의 상기 반사체들이 배치되고, 상기 반사체들은 동일한 높이에서 상기 반도체 기판의 상부면과 평행한 일방향을 따라 배열된 반도체 집적회로.
  7. 청구항 5에 있어서,
    상기 각 반사체들의 두께는 옆으로 갈수록 증가하는 반도체 집적회로.
  8. 청구항 4에 있어서,
    상기 반사체는 격자 형태인 반도체 집적회로.
  9. 청구항 1에 있어서,
    상기 회절 격자는 서로 옆으로 이격된 복수의 돌출부들을 포함하되,
    상기 각 돌출부들의 양측벽은 상기 반도체 기판의 상부면에 대하여 경사진 형태인 반도체 집적회로.
  10. 반도체 기판 상에 배치된 피복층;
    상기 피복층 상에 배치된 광도파로 및 상기 광도파로 상에 배치된 회절 격자를 포함하는 회절 격자 커플러; 및
    상기 회절 격자 아래의 상기 반도체 기판 내에 형성되되, 상기 반도체 기판의 상부면에 대하여 비평행한 반사면을 포함하는 적어도 하나의 반사체를 포함하는 반도체 집적회로.
  11. 청구항 10에 있어서,
    상기 반사체는 상기 반도체 기판의 상부면에 대하여 경사진 반사면을 포함하는 반도체 집적회로.
  12. 청구항 11에 있어서,
    상기 반도체 기판 내에 복수의 상기 반사체들이 배치되고, 상기 반사체들은 동일한 높이에서 상기 반도체 기판의 상부면과 평행한 일방향을 따라 배열된 반도체 집적회로.
  13. 청구항 11에 있어서,
    상기 각 반사체들의 두께는 옆으로 갈수록 증가하는 반도체 집적회로.
  14. 청구항 10에 있어서,
    상기 반사체는 격자 형태인 반도체 집적회로.
  15. 청구항 10에 있어서,
    상기 회절 격자는 서로 옆으로 이격된 복수의 돌출부들을 포함하되,
    상기 각 돌출부들의 양측벽은 상기 반도체 기판의 상부면에 대하여 경사진 형태인 반도체 집적회로.
  16. 청구항 10에 있어서,
    상기 회절격자 아래의 상기 피복층이 제거된 영역을 채우는 저굴절률 물질을 더 포함하되,
    상기 저굴절률 물질은 상기 반도체 기판의 굴절률 보다 낮은 굴절률을 갖는 반도체 집적회로.
  17. 차례로 적층된 반도체 기판, 피복층 및 반도체층을 포함하는 기판을 준비하는 단계;
    원소 이온 주입 공정을 사용하여 상기 기판 내에 적어도 하나의 반사체를 형성하는 단계; 및
    상기 반도체층을 패터닝하여 상기 피복층 상에 위치한 광도파로 및 상기 광도파로 상의 회절 격자를 포함하는 회절 격자 커플러를 형성하는 단계를 포함하되,
    상기 반사체는 상기 회절 격자 아래에 형성되는 반도체 집적회로의 형성 방법.
  18. 청구항 17에 있어서,
    상기 반사체는 상기 피복층 내에 형성되는 반도체 집적회로의 형성 방법.
  19. 청구항 17에 있어서,
    상기 반사체는 상기 반도체 기판 내에 형성되는 반도체 집적회로의 형성 방법.
  20. 청구항 17에 있어서,
    상기 반사체를 형성하는 단계는,
    상기 원소 이온 주입 공정 후에, 상기 기판에 어닐링 공정(annealing process)을 수행하는 단계는 더 포함하는 반도체 집적회로의 형성 방법.
  21. 청구항 17에 있어서,
    상기 반사체를 형성하는 단계는,
    상기 기판 상에 개구부를 갖는 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 이온주입 마스크로 사용하여 원소 이온 주입 공정을 수행하는 단계를 포함하되,
    상기 반사체는 상기 반도체 기판의 상부면과 평행한 평판 형태로 형성되는 반도체 집적회로의 형성 방법.
  22. 청구항 21에 있어서,
    상기 반사체를 형성하는 단계는,
    상기 마스크 패턴을 마스크로 사용하여 서로 다른 주입 에너지를 갖는 복수의 원소 이온 주입 공정들을 순차적으로 수행하는 단계를 포함하되,
    복수의 평판 형태의 반사체들이 상기 기판 내에 형성되고, 상기 반사체들은 차례로 적층되고, 상기 반사체들은 상기 반도체 기판의 상부면에 수직한 방향으로 서로 이격된 반도체 집적회로의 형성 방법.
  23. 청구항 17에 있어서,
    상기 반사체는 상기 반도체 기판의 상부면에 대하여 비평행한 반사면을 갖도록 형성하는 반도체 집적회로의 형성 방법.
  24. 청구항 23에 있어서,
    상기 반사체를 형성하는 단계는,
    서로 다른 주입 에너지를 갖는 복수의 선택적 원소 이온 주입 공정들을 순차적으로 진행하여 복수의 원소 주입층들을 형성하는 단계를 포함하되,
    상기 복수의 원소 주입층들은 동일한 폭으로 형성되고, 상기 복수의 원소 주 입층들의 중심들을 지나는 가상선은 상기 반도체 기판의 상부면에 대하여 경사진 반도체 집적회로의 형성 방법.
  25. 청구항 23에 있어서,
    상기 반사체를 형성하는 단계는,
    서로 다른 주입 에너지를 갖는 복수의 선택적 원소 이온 주입 공정들을 순차적으로 진행하여 복수의 원소 주입층들을 형성하는 단계를 포함하되,
    상기 복수의 원소 주입층들은 차례로 적층되고, 상기 복수의 원소 주입층들의 폭들은 높아질수록 감소되고, 적층된 상기 복수의 원소 주입층들의 일측벽들은 서로 정렬된 반도체 집적회로의 형성 방법.
  26. 청구항 23항에 있어서,
    상기 반사체를 형성하는 단계는,
    상기 기판 내에 제1 원소 이온 주입 공정을 수행하여 평판 형태의 제1 원소 주입층을 형성하는 단계; 및
    상기 기판 내에 제2 원소 이온 주입 공정을 선택적으로 수행하여 상기 제1 원소 주입층 상에 복수의 제2 원소 주입층들을 형성하는 단계를 포함하되,
    상기 제2 원소 주입층들은 상기 제1 원소 주입층의 폭에 비하여 작은 폭들을 갖고, 상기 제2 이온 주입층들은 상기 제1 이온 주입층과 접촉하고, 상기 제2 이온 주입층들은 옆으로 서로 이격된 반도체 집적회로의 형성 방법.
  27. 청구항 17에 있어서,
    상기 회절격자 커플러 아래의 피복층을 제거하는 단계; 및
    상기 피복층의 제거된 영역을 저굴절률 물질로 채우는 단계를 더 포함하되,
    상기 반사체는 상기 회절격자 커플러 아래의 상기 반도체 기판 내에 형성되는 반도체 집적회로의 형성 방법.
  28. 차례로 적층된 반도체 기판, 피복층 및 반도체층을 포함하는 기판을 준비하는 단계;
    상기 반도체층의 윗부분에 이온 주입 공정을 사용하여 화합물 패턴들을 형성하되, 상기 화합물 패턴들은 서로 옆으로 이격되고 경사진 양측벽을 갖도록 형성하는 단계; 및
    상기 반도체층을 패터닝하여 상기 클레딩 상에 위치한 광도파로 및 상기 광도파로 상의 회절 격자를 포함하는 회절 격자 커플러를 형성하는 단계를 포함하되,
    상기 회절 격자의 돌출된 부분은 상기 화합물 패턴들 사이의 상기 반도체층인 반도체 집적회로의 형성 방법.
  29. 청구항 28에 있어서,
    상기 화합물 패턴을 형성하는 단계는,
    서로 다른 주입 에너지를 갖는 복수의 선택적 이온 주입 공정을 수행하여 복 수의 화합물 원소 주입층들을 형성하는 단계를 포함하되,
    상기 복수의 화합물 원소 주입층들은 동일한 폭으로 형성되고, 상기 복수의 화합물 원소 주입층의 중심들을 지나는 가상선은 상기 반도체 기판의 상부면에 대하여 경사진 반도체 집적회로의 형성 방법.
  30. 청구항 28에 있어서,
    상기 화합물 패턴을 형성하는 단계는, 상기 이온 주입 공정 후에 상기 기판에 어닐링 공정을 수행하는 단계를 더 포함하는 반도체 집적회로의 형성 방법.
  31. 청구항 28에 있어서,
    상기 화합물 패턴을 제거하는 단계를 더 포함하는 반도체 집적회로의 형성 방법.
  32. 청구항 28에 있어서,
    상기 기판 내에 원소 이온 주입 공정을 사용하여 상기 회절 격자 아래의 기판 내에 적어도 하나의 반사체를 형성하는 단계를 더 포함하는 반도체 집적회로의 형성 방법.
  33. 청구항 32에 있어서,
    상기 반사체는 상기 회절 격자 아래의 상기 피복층 내에 형성되는 반도체 집 적회로의 형성 방법.
  34. 청구항 32에 있어서,
    상기 반사체는 상기 회절 격자 아래의 상기 반도체 기판 내에 형성되는 반도체 집적회로의 형성 방법.
KR1020070132341A 2007-12-17 2007-12-17 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법 KR100918381B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070132341A KR100918381B1 (ko) 2007-12-17 2007-12-17 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법
US12/117,708 US20090154871A1 (en) 2007-12-17 2008-05-08 Semiconductor integrated circuits including grating coupler for optical communication and methods of forming the same
US12/684,677 US8165437B2 (en) 2007-12-17 2010-01-08 Semiconductor integrated circuits including grating coupler for optical communication and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132341A KR100918381B1 (ko) 2007-12-17 2007-12-17 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20090064952A true KR20090064952A (ko) 2009-06-22
KR100918381B1 KR100918381B1 (ko) 2009-09-22

Family

ID=40753395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132341A KR100918381B1 (ko) 2007-12-17 2007-12-17 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법

Country Status (2)

Country Link
US (2) US20090154871A1 (ko)
KR (1) KR100918381B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995799B2 (en) 2011-11-02 2015-03-31 Samsung Electronics Co., Ltd. Optoelectronic chips including coupler region and methods of manufacturing the same
US9097845B2 (en) 2011-11-02 2015-08-04 Samsung Electronics Co., Ltd. Optoelectronic chips including coupler region and methods of manufacturing the same
CN105242350A (zh) * 2015-10-27 2016-01-13 宁波屹诺电子科技有限公司 一种硅基电镀金属反射镜光栅耦合器及其制作方法
KR20160145277A (ko) * 2015-06-10 2016-12-20 홍익대학교 산학협력단 주파수 대역폭이 향상된 그레이팅-투-그레이팅 커플러를 이용한 광 신호 커플링 장치 및 광 신호 커플링 방법
US11601201B2 (en) 2021-02-04 2023-03-07 Electronics And Telecommunications Research Institute Optical transceiver based on planar lightwave circuit

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2922031B1 (fr) * 2007-10-03 2011-07-29 Commissariat Energie Atomique Dispositif optique a circuits photoniques superposes, pour couplage avec un ou plusieurs guides optiques.
KR20110017545A (ko) * 2009-08-14 2011-02-22 한국전자통신연구원 광 결합기
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
KR20110097240A (ko) * 2010-02-25 2011-08-31 삼성전자주식회사 광 시리얼라이저, 광 디시리얼라이저, 및 이들을 포함하는 데이터 처리 시스템
CN101915965B (zh) * 2010-08-23 2013-11-06 清华大学 光栅耦合器及其封装结构
GB201202128D0 (en) * 2012-02-08 2012-03-21 Univ Leeds Novel material
KR102025196B1 (ko) * 2012-12-03 2019-09-25 한국전자통신연구원 실리콘 포토닉스 칩의 광결합 모듈
US9228896B2 (en) * 2013-11-11 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Optical spectroscopy device, process of making the same, and method of using the same
TWI591834B (zh) 2014-08-12 2017-07-11 Pgi股份有限公司 光學感測器及其製造方法
DE102014219663A1 (de) * 2014-09-29 2016-03-31 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Photonisch integrierter Chip, optisches Bauelement mit photonisch integriertem Chip und Verfahren zu deren Herstellung
US9274283B1 (en) * 2014-09-30 2016-03-01 Globalfoundries Inc. Silicon photonics alignment tolerant vertical grating couplers
KR102119589B1 (ko) 2015-06-24 2020-06-09 한국전자통신연구원 코히어런트 광통신용 광학 위상 다이버시티 수신기
US11231544B2 (en) 2015-11-06 2022-01-25 Magic Leap, Inc. Metasurfaces for redirecting light and methods for fabricating
JP6961619B2 (ja) 2016-05-06 2021-11-05 マジック リープ, インコーポレイテッドMagic Leap, Inc. 光を再指向させるための非対称格子を有するメタ表面および製造方法
FR3051561B1 (fr) * 2016-05-20 2019-07-12 Stmicroelectronics (Crolles 2) Sas Dispositif photonique integre a couplage optique ameliore
KR20230106742A (ko) 2017-01-27 2023-07-13 매직 립, 인코포레이티드 상이하게 배향된 나노빔들을 갖는 메타표면들에 의해형성된 회절 격자
CN116540330A (zh) 2017-01-27 2023-08-04 奇跃公司 用于超表面的抗反射涂层
US11262605B2 (en) * 2017-08-31 2022-03-01 Lightwave Logic Inc. Active region-less polymer modulator integrated on a common PIC platform and method
US20190278036A1 (en) * 2018-03-07 2019-09-12 Lightwave Logic Inc. Embedded hermetic capsule and method
KR102632526B1 (ko) 2018-04-11 2024-02-02 삼성전자주식회사 광 집적 회로
JP7112254B2 (ja) * 2018-05-31 2022-08-03 ルネサスエレクトロニクス株式会社 半導体モジュールおよび半導体モジュールを用いた通信方法
CN110972505B (zh) * 2018-09-21 2023-10-27 深圳市汇顶科技股份有限公司 影像感测器及半导体结构
JP7159763B2 (ja) * 2018-10-01 2022-10-25 株式会社デンソー 光学装置及びレーザレーダ装置
US11347001B2 (en) * 2020-04-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US10983273B1 (en) * 2020-06-22 2021-04-20 Voyant Photonics, Inc. Integrated optical waveguide emitter
US11454709B2 (en) 2020-11-23 2022-09-27 Ours Technology, Llc Optical coupler for LIDAR sensor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914667A (en) * 1987-01-21 1990-04-03 American Telephone And Telegraph Company, At&T Bell Laboratories Hybrid laser for optical communications, and transmitter, system, and method
US6064783A (en) * 1994-05-25 2000-05-16 Congdon; Philip A. Integrated laser and coupled waveguide
US5581643A (en) * 1994-12-08 1996-12-03 Northern Telecom Limited Optical waveguide cross-point switch
US6212216B1 (en) * 1996-12-17 2001-04-03 Ramadas M. R. Pillai External cavity micro laser apparatus
KR100215474B1 (ko) * 1997-03-31 1999-08-16 윤종용 투사방식 영상재생장치의 반사형 회절장치
US6236773B1 (en) * 1998-12-15 2001-05-22 Texas Instruments Incorporated Single wavelength semiconductor laser with grating-assisted dielectric waveguide coupler
US6282219B1 (en) * 1998-08-12 2001-08-28 Texas Instruments Incorporated Substrate stack construction for enhanced coupling efficiency of optical couplers
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
KR100349599B1 (ko) * 2000-04-14 2002-08-23 삼성전자 주식회사 양자 효율이 향상된 양자점 적외선 탐지기
WO2001086200A1 (en) 2000-05-04 2001-11-15 Koninklijke Philips Electronics N.V. Illumination unit for a device having a multi-color reflective liquid crystal display
US7535944B1 (en) * 2000-05-26 2009-05-19 Opticomp Corporation Photonic crystal/waveguide coupler for VCSELS and photodetectors
US6751241B2 (en) * 2001-09-27 2004-06-15 Corning Incorporated Multimode fiber laser gratings
US6944192B2 (en) * 2001-03-14 2005-09-13 Corning Incorporated Planar laser
WO2003100486A1 (fr) * 2002-05-28 2003-12-04 Matsushita Electric Works, Ltd. Materiau pour le montage mixte de substrat de circuit optique/circuit electrique et montage mixte de substrat de circuit optique/circuit electrique
WO2004038871A2 (en) * 2002-08-22 2004-05-06 Xponent Photonics Inc. Grating-stabilized semiconductor laser
US7065271B2 (en) * 2002-10-25 2006-06-20 Intel Corporation Optical grating coupler
US7184625B2 (en) * 2003-02-11 2007-02-27 Luxtera, Inc Optical waveguide grating coupler incorporating reflective optical elements and anti-reflection elements
CA2490603C (en) * 2003-12-24 2012-12-11 National Research Council Of Canada Optical off-chip interconnects in multichannel planar waveguide devices
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7323677B1 (en) * 2004-07-15 2008-01-29 Mississippi State University Fiber-bragg grating-loop ringdown method and apparatus
US20100091293A1 (en) * 2006-10-17 2010-04-15 Oms Displays Ltd. Semitransparent integrated optic mirror

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995799B2 (en) 2011-11-02 2015-03-31 Samsung Electronics Co., Ltd. Optoelectronic chips including coupler region and methods of manufacturing the same
US9097845B2 (en) 2011-11-02 2015-08-04 Samsung Electronics Co., Ltd. Optoelectronic chips including coupler region and methods of manufacturing the same
KR20160145277A (ko) * 2015-06-10 2016-12-20 홍익대학교 산학협력단 주파수 대역폭이 향상된 그레이팅-투-그레이팅 커플러를 이용한 광 신호 커플링 장치 및 광 신호 커플링 방법
CN105242350A (zh) * 2015-10-27 2016-01-13 宁波屹诺电子科技有限公司 一种硅基电镀金属反射镜光栅耦合器及其制作方法
US11601201B2 (en) 2021-02-04 2023-03-07 Electronics And Telecommunications Research Institute Optical transceiver based on planar lightwave circuit

Also Published As

Publication number Publication date
US8165437B2 (en) 2012-04-24
KR100918381B1 (ko) 2009-09-22
US20090154871A1 (en) 2009-06-18
US20100111469A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR100918381B1 (ko) 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법
KR101591847B1 (ko) 효율적인 실리콘-온-인슐레이터 격자 결합기
JP4702812B2 (ja) Ｃｍｏｓ適合の集積型誘電体光導波路カプラ及び製造法
US8744225B2 (en) Optical coupling device and optical coupling-branching device
US10007061B2 (en) Three-dimensional (3D) photonic chip-to-fiber interposer
US7664352B1 (en) Spot size converter
KR101313232B1 (ko) 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자
US7848602B2 (en) Waveguide structure and arrayed waveguide grating structure
CN112230339A (zh) 光栅耦合器及其制备方法
KR101153369B1 (ko) 광학장치
CN102804008B (zh) 减小反射光栅中的光学损耗
JP2004510196A (ja) 光導波路及びアレイ導波路格子における複屈折の制御
US6556759B2 (en) Integrated optical device
KR101803326B1 (ko) 광 스위치 소자 및 그 제조방법
KR101015406B1 (ko) 광 결합 장치
CN114690310A (zh) 包括凹槽膜的边缘耦合器
CN115616703A (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
KR101835456B1 (ko) 광섬유 어레이 블럭의 제조방법
KR101278611B1 (ko) 반도체 장치 및 그 형성 방법
CN117250697B (zh) 高效光栅耦合器
JP2000019337A (ja) 光導波路及びその製造方法
CN219266574U (zh) 一种用于光波分复用器的plc型光波导芯片
JP7185165B2 (ja) 光導波路チップ
CN201181345Y (zh) 具有弯曲切割形状的阵列波导光栅芯片
CN117891028A (zh) 一种超紧凑宽带波长解复用器及其设计方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee