KR20090059783A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다. 그 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널에 형성된 스캔 전극 라인들의 개수는 1080 이상이며, 스캔 신호의 폭은 0.7㎲ 내지 1.1㎲이고, 하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 서브필드의 리셋 구간에서, 셋다운 구간 중 적어도 일부의 구간동안 스캔 전극 및 서스테인 전극에 공급되는 전압이 점진적으로 하강하고 어드레스 전극에 정극성의 제1 전압이 공급되는 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, Full HD와 같은 고해상도의 플라즈마 디스플레이 패널을 구동함에 있어서, 스캔 전극 및 서스테인 전극에 점진적으로 하강하는 리셋 신호를 공급함과 함께 어드레스 전극에 정극성 전압을 공급함으로써, 방전 효율을 향상시켜 어드레스 구간에서의 오방전을 감소시킬 수 있으며, 그로 인해 디스플레이 영상의 화질을 향상시킬 수 있다.

PDP, 스캔 전극, 스캔 신호, 그룹, 고속 구동

Description

플라즈마 디스플레이 장치{Plasma display device thereof}

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 방법에 관한 것이다.

플라즈마 디스플레이 장치는 격벽이 형성된 배면기판 및 이와 대향되는 전면기판 사이에 복수의 방전셀들이 형성되는 패널을 포함하고, 입력되는 영상 신호에 따라 상기 복수의 방전셀들을 선택적으로 방전시켜 상기 방전에 의해 발생하는 진공 자외선이 형광체를 발광시키도록 함으로써 영상을 디스플레이하는 장치이다.

영상의 효과적인 디스플레이를 위해, 플라즈마 디스플레이 장치는 일반적으로 입력되는 영상 신호를 처리하여 패널에 포함된 복수의 전극들에 구동 신호를 공급하는 구동부로 출력하는 구동 제어 장치를 포함한다.

대화면의 플라즈마 디스플레이 장치의 경우, 패널 구동을 위한 시간 마진(margin)이 부족하여, 패널을 고속 구동시키는 것이 필요하다.

본 발명의 기술적 과제는 고해상도의 플라즈마 디스플레이 패널을 구동함에 있어서, 어드레스 오방전을 개선할 수 있는 플라즈마 디스플레이 장치를 제공하는데 있다.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들, 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하고, 상기 패널에 형성된 스캔 전극 라인들의 개수는 1080 이상이며, 상기 스캔 전극에 공급되는 스캔 신호의 폭은 0.7㎲ 내지 1.1㎲이고, 하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 서브필드의 리셋 구간에서 셋다운 구간 중 적어도 일부의 구간동안 상기 스캔 전극 및 서스테인 전극에 공급되는 전압이 점진적으로 하강하고 상기 어드레스 전극에 정극성의 제1 전압이 공급되는 것을 특징으로 한다.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, Full HD와 같은 고해상도의 플라즈마 디스플레이 패널을 구동함에 있어서, 스캔 전극 및 서스테인 전극에 점진적으로 하강하는 리셋 신호를 공급함과 함께 어드레스 전극에 정극성 전압을 공급함으로써, 방전 효율을 향상시켜 어드레스 구간에서의 오방전을 감소시킬 수 있으며, 그로 인해 디스플레이 영상의 화질을 향상시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분 할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에 서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

높은 해상도를 가지는 패널의 경우, 스캔 전극 라인의 개수가 증가함에 따라 인접한 두 스캔 전극 사이의 간격이 좁아지며, 그에 따라 전극 간 크로스 토크(cross talk) 등에 의한 오방전 발생 가능성이 높아질 수 있다. 또한, 패널 구동 마진 확보를 위해 어드레스 구간의 길이는 일정 값 이상으로 증가될 수 없으므로, 증가된 스캔 전극 라인들 각각에 순차적으로 공급되는 스캔 신호의 폭이 감소될 수 밖에 없으며, 그에 따라 어드레스 오방전이 발생할 가능성이 더욱 높아질 수 있다.

예를 들어, Full HD 패널의 경우 스캔 전극 라인의 개수가 1080 이상이며, 패널의 구동 마진 확보를 위해 어드레스 구간의 길이는 약 16.67㎳일 수 있다. 이 경우, 상기 스캔 전극 라인의 개수와 상기 어드레스 구간의 길이를 고려하면, 스캔 신호의 폭이 1.5㎲ 이하이어야 한다.

Full HD와 같은 스캔 전극 라인의 개수가 1080 이상인 패널을 구동하기 위해 스캔 신호의 폭을 1.5㎲ 이하로 하는 경우, 어드레스 방전 효율의 저하에 따라 어드레스 오방전 발생 가능성이 매우 높아질 수 있다.

따라서 스캔 전극 라인의 개수가 1080 이상인 고해상도 플라즈마 디스플레이 패널을 안정적으로 구동시키기 위해서는, 패널의 방전 효율, 특히 어드레스 방전과 관련된 패널의 지터(jitter) 특성을 향상시켜 어드레스 방전 지연 현상을 개선하는 것이 매우 중요하다.

본 발명에 따른 플라즈마 디스플레이 장치의 경우, 리셋 구간동안 스캔 전극에 공급되는 리셋 신호와 유사한 파형, 예를 들어 점진적으로 전압이 상승하는 신호를 서스테인 전극에 공급함으로써 어드레스 구간동안 발생할 수 있는 오방전을 감소시킬 수 있다.

도 5 내지 도 14는 본 발명에 따른 패널 구동 신호 파형에 대한 실시예들을 타이밍도로 도시한 것이다.

도 5를 참조하면, 리셋 구간 중 셋업 구간동안 스캔 전극(Y)에 V11 전압으로부터 Vst1 전압까지 점진적으로 상승하는 제1 셋업 신호가 공급되며 서스테인 전극(Z)에 V12 전압으로부터 Vst2 전압까지 점진적으로 상승하는 제2 셋업 신호가 공급될 수 있다.

상기한 바와 같이, 셋업 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 점진적으로 상승하는 제1, 2 셋업 신호가 공급됨에 따라, 셋업 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 형성되는 벽전하량의 차이를 감소시킬 수 있다. 그에 따라, 어드레스 구간동안 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 발생할 수 있는 오방전을 감소시킬 수 있으며 스캔 전극(Y)과 어드레스 전극(X) 사이의 방전 효율을 향상시킬 수 있다.

예를 들어, V11 전압과 V12 전압 및 Vst1 전압과 Vst2은 서로 동일할 수 있으며, 그에 따라 제1, 2 셋업 신호의 상승 기울기가 동일할 수 있다. 이 경우, 스캔 전극(Y)과 어드레스 전극(X) 사이의 전위차와 서스테인 전극(Z)과 어드레스 전극(X) 사이의 전위차가 같아져, 셋업 구간동안 스캔 전극(Y)과 서스테인 전극(Z)에 형성되는 벽전하량이 거의 유사하게 될 수 있으며, 그에 따라 50도 이상의 고온 환경에서 패널을 구동시키는 경우에도 벽전하 변동 등에 따른 어드레스 오방전이 방지될 수 있다.

도 5에 도시된 바와 달리, 스캔 전극(Y)에 제1 셋업 신호가 공급되는 구간과 서스테인 전극(Z)에 제2 셋업 신호가 공급되는 구간은 서로 정확히 일치하지 않을 수도 있다.

또한, 리셋 구간 중 셋다운 구간동안 스캔 전극(Y)에 V21 전압으로부터 Vy1 전압까지 점진적으로 하강하는 제1 셋다운 신호가 공급되며 서스테인 전극(Z)에 V22 전압으로부터 Vy2 전압까지 점진적으로 하강하는 제2 셋다운 신호가 공급될 수 있다.

상기한 바와 같이, 셋다운 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 점진적으로 하강하는 제1, 2 셋다운 신호가 공급됨에 따라, 스캔 전극(Y) 및 서스테인 전극(Z)에 형성된 벽전하 중 어드레스 방전에 불필요한 불요 전하를 소거할 수 있다. 그에 따라, 어드레스 구간동안의 스캔 전극(Y)과 어드레스 전극(X) 사이 또는 서스테인 전극(Z)과 어드레스 전극(X) 사이의 오방전을 감소시킬 수 있으며, 그와 더불어 서스테인 구간동안 오프 셀(off cell)에서 방전이 발생하는 것을 방지할 수 있다.

예를 들어, V21 전압과 V22 전압 및 Vy1 전압과 Vy2은 서로 동일할 수 있으며, 그에 따라 제1, 2 셋다운 신호의 하강 기울기가 동일할 수 있다. 이 경우, 스캔 전극(Y)과 어드레스 전극(X) 사이의 전위차와 서스테인 전극(Z)과 어드레스 전극(X) 사이의 전위차가 같아져, 셋다운 구간동안 스캔 전극(Y)과 서스테인 전극(Z)에서 소거되는 벽전하량이 거의 유사하게 될 수 있으며, 그에 따라 어드레스 구간동안 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 발생할 수 있는 오방전을 감소시킬 수 있다.

도 5에 도시된 바와 달리, 스캔 전극(Y)에 제1 셋다운 신호가 공급되는 구간과 서스테인 전극(Z)에 제2 셋다운 신호가 공급되는 구간은 서로 정확히 일치하지 않을 수도 있다.

또한, 어드레스 구간동안 스캔 전극(Y)에 공급되는 스캔 바이어스 전압(Vsbias)은 서스테인 전극(Z)에 공급되는 서스테인 바이어스 전압(Vzbias)과 동일할 수 있다. 상기한 바와 같이 어드레스 구간 동안 스캔 전극(Y)과 서스테인 전극(Z) 간 전위차를 감소시킴으로써, 어드레스 구간동안 스캔 전극(Y)과 서스테인 전극(Z) 사이의 오방전을 감소시킬 수 있다.

셋다운 구간에서의 스캔 전극(Y) 벽전하 소거량이 증가할 수록 스캔 전극(Y) 과 어드레스 전극(X) 사이의 어드레스 방전이 불안정해질 수 있으며, 서스테인 전극(Z)의 벽전하 소거량이 증가할 수록 첫번째 서스테인 방전이 불안정해질 수 있다.

따라서, 제1, 2 셋다운 신호의 최저 전압(Vy1, Vy2)을 스캔 전압(Vscan)보다 높은 값으로 설정하여, 셋다운 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에서 소거되는 벽전하량을 감소시킬 수 있다.

다음의 표 1은 도 5에 도시된 바와 같은 파형의 구동 신호를 이용하여 Full HD 패널을 구동시키는 경우, 스캔 신호의 폭에 따라 오방전 발생 여부를 측정한 결과이다.

표 1을 참조하면, 스캔 신호의 폭이 0.65㎲ 이하인 경우 어드레스 방전 발생을 위한 충분한 시간이 확보되지 않아 오방전이 발생할 수 있다. 따라서 어드레스 방전을 안정적으로 발생시키기 위해, 스캔 신호의 폭은 0.7㎲ 이상인 것이 바람직하다.

다만, 스캔 신호의 폭이 1.1㎲를 초과하는 경우에 연속되어 공급되는 스캔 신호 사이의 간격이 좁아져, 인접한 스캔 전극 라인 간 영향에 의해 어드레스 오방전이 발생할 수 있다.

따라서 어드레스 방전 발생을 위한 충분한 시간을 확보하고 인접한 스캔 전극 라인 간 영향을 최소화하여 어드레스 오방전을 방지하기 위해, 스캔 신호의 폭은 0.7㎲ 내지 1.1㎲일 수 있다.

도 6은 본 발명에 따른 패널 구동 신호 파형에 대한 일실시예를 도시한 것이다.

도 6을 참조하면, 리셋 구간 중 셋다운 구간동안 어드레스 전극(X)에 정극성 전압(V3)을 공급할 수 있다.

도 6에 도시된 바와 같이 셋다운 구간동안 어드레스 전극(X)에 정극성 전압(V3)을 공급함으로써, 셋다운 구간 중 스캔 전극(Y)과 어드레스 전극(X) 사이의 암방전이 발생하는 구간의 길이를 증가시켜 방전셀의 초기화 효율을 향상시킬 수 있다.

즉, 셋다운 구간동안 스캔 전극(Y)에 점진적으로 하강하는 제1 셋다운 신호를 공급함과 동시에 어드레스 전극(X)에 정극성 전압(V3)을 공급함으로써, 모든 방전셀들에서 초기화 방전이 충분히 발생하도록 할 수 있으며, 그로 인해 모든 방전셀이 어드레스 방전을 위해 적당한 벽전하 상태를 유지할 수 있다.

따라서 어드레스 구간동안 벽전하 변동에 의해 일부 방전셀에서 오방전이 발생하는 것을 방지할 수 있으며, 지터(jitter) 특성을 향상시켜 어드레스 방전을 안정화할 수 있다.

또한, 도 6에 도시된 바와 같은 구동 신호 파형에 의해, 어드레스 구간동안 서스테인 전극(Z)과 어드레스 전극(X) 사이에 오방전이 발생하는 것을 방지할 수 있다.

구동 회로 구성의 용이성을 위해, 셋다운 구간동안 어드레스 전극(X)에 공급되는 정극성 전압(V3)은 어드레스 구간에서 어드레스 전극(X)에 공급되는 데이터 신호의 전압(Va)와 동일할 수 있다.

도 7을 참조하면, 제1, 2 셋다운 신호의 최저 전압(V21, V22)이 스캔 전압(Vscan)보다 높을 수 있다.

즉, 셋다운 구간동안 어드레스 전극(X)에 정극성 전압(V3)을 공급함으로써, 제1, 2 셋다운 신호의 최저 전압(V21, V22)을 스캔 전압(Vscan)보다 높은 값으로 증가시키더라도 셋다운 구간에서 스캔 전극(Y)과 어드레스 전극(X) 사이 또는 서스테인 전극(Z)과 어드레스 전극(X) 사이의 소거 방전을 안정적으로 발생시킬 수 있다.

또한, 셋다운 구간동안 어드레스 전극(X)에 정극성 전압(V3)을 공급함으로써, 제1, 2 셋다운 신호의 시작 전압(V21, V22)을 제1, 2 셋업 신호의 시작 전압(V11, V12)보다 낮은 값으로 설정할 수 있다.

도 7에 도시된 바와 같이 제1, 2 셋다운 신호의 최저 전압(V21, V22)을 높이거나 제1, 2 셋다운 신호의 시작 전압(V21, V22)을 낮춤으로써, 셋다운 구간의 길이를 감소시킬 수 있으며, 그에 따라 어드레스 구간 또는 서스테인 구간의 길이를 상대적으로 증가시켜 1080개 이상의 스캔 라인들이 형성된 고해상도 패널을 구동 시킴에 있어 어드레스 방전 및 서스테인 방전을 안정화하고 패널 구동 마진을 충분히 확보할 수 있다.

도 8을 참조하면, 셋다운 구간 중 일부 구간에서 서스테인 전극(Z)에 공급되는 전압이 V22로부터 Vy2까지 점진적으로 하강하고, 나머지 구간동안은 Vy2 전압을 유지할 수 있다. 이 경우, 구동 회로 구성의 용이성을 위해, 상기 Vy2 전압은 그라운드 전압일 수 있다.

또한, 스캔 전극(Y)에 공급되는 서스테인 전극(Z)에 공급되는 제2 셋다운 신호의 최저 전압(Vy2)을 제1 셋다운 신호의 최저 전압(Vy1)보다 높도록 하여, 셋다운 구간동안 서스테인 전극(Z)에서 소거되는 벽전하량을 감소시킬 수 있다.

그에 따라 최초 서스테인 신호가 스캔 전극(Y)에 공급되는 시점에서 스캔 전극(Y)과 서스테인 전극(Z) 사이의 전위차가 증가하여 서스테인 방전이 안정적으로 발생할 수 있다. 또한, 서스테인 구간의 시작 시점에서 스캔 전극(Y)과 서스테인 전극(Z) 사이의 전위차가 증가함에 따라 서스테인 전압(Vs)을 감소시킬 수 있으며, 그로 인해 패널 구동에 소모되는 전력을 감소시킬 수 있다.

도 9를 참조하면, 어드레스 구간동안 스캔 전극(Y)에 공급되는 스캔 바이어스 전압(Vsbias)이 서스테인 전극(Z)에 공급되는 서스테인 바이어스 전압(Vzbias)보다 낮을 수 있다.

보다 바람직하게는, 어드레스 구간동안 스캔 전극(Y)에 공급되는 스캔 바이어스 전압(Vsbias)이 부극성 전압일 수 있으며, 그에 따라 스캔 전극(Y)과 어드레스 전극(X) 사이의 전위차를 증가시켜 어드레스 방전을 더욱 안정화시킬 수 있다.

예를 들어, 도 9에 도시된 스캔 바이어스 전압(Vsbias)은 도 8에 도시된 스캔 바이어스 전압(Vsbias)에 비해 셋다운 구간동안 어드레스 전극(X)에 공급되는 전압(V3) 만큼 낮게 설정될 수 있다.

도 10을 참조하면, 서스테인 구간 이후에 스캔 전극(Y)과 서스테인 전극(Z)에 소거 신호가 공급될 수 있다.

도 10에 도시된 바와 같이 일정 전압(Ve)까지 점진적으로 상승하는 신호를 스캔 전극(Y)과 서스테인 전극(Z)에 공급함으로써, 서스테인 방전에 의해 스캔 전극(Y)과 서스테인 전극(Z)에 형성된 벽전하를 소거할 수 있다.

또한, 도 10에 도시된 소거 구간동안 어드레스 전극(X)에 정극성 전압(V4)을 공급하여, 어드레스 전극(X)에 형성된 정극성 벽전하를 소거할 수 있으며, 그로 인해 방전셀 초기화 효율을 향상시킬 수 있다.

구동 회로 구성의 용이성을 위해, 소거 구간동안 어드레스 전극(X)에 공급되는 정극성 전압(V4)은 어드레스 구간동안 어드레스 전극(X)에 공급되는 데이터 신호의 전압(Va) 또는 셋다운 구간동안 어드레스 전극(X)에 공급되는 정극성 전압(V3)과 동일할 수 있다.

도 11 및 도 12는 본 발명에 따른 플라즈마 디스플레이 패널의 상부 기판 구조에 대한 실시예들을 단면도로 도시한 것으로, 도 11 및 도 12에 도시된 패널 상부 기판의 구조 중 도 1을 참조하여 설명한 것과 동일한 것에 대해서는 설명을 생략하기로 한다.

도 11을 참조하면, 패널의 상부기판(10) 상에 스캔 전극(11) 및 서스테인 전극(12)이 형성되고, 유전체층(13)이 적층될 수 있다.

상기한 바와 같이, 스캔 전극(11) 및 서스테인 전극(12)은 투명전극과 버스 전극이 적층된 구조 뿐만 아니라 투명 전극이 없이 버스 전극만으로도 구성될 수 있으며, 스캔 전극(11) 및 서스테인 전극(12) 상에는 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스가 배열될 수 있다.

유전체층(13)과 방전 공간 사이에 형성된 보호층(14)은 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 방출되는 2차 전자의 수가 많고 이온의 충돌에 의한 표면 손상이 적은 물질, 예를 들어 산화 마그네슘(MgO)으로 구성될 수 있다.

보호층(14)으로부터 방출되는 2차 전자에 의해 방전 효율이 향상되어 방전 개시 전압이 낮아질 수 있다.

본 발명에 따른 플라즈마 디스플레이 패널의 경우, 보호층(14) 상에 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 방출되는 2차 전자의 수가 많고 이온의 충돌에 의한 표면 손상이 적은 물질, 예를 들어 산화 마그네슘(MgO) 결정체를 포함하는 결정체층(16)이 형성될 수 있다.

방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 방출되는 광의 피크(peak)를 비교하면, 결정체층(16)은 보호층(14)보다 더 낮은 파장 영역에서 피크를 가지는 발광을 수행할 수 있다.

즉, 결정체층(16)은 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 보호층(15)보다 더 낮은 파장 영역에서 피크를 가지는 광을 방출하여 보호층(14)에 의해 향상되는 방전 효율을 더욱 향상시킬 수 있다.

예를 들어, 결정체층(16)은 평균 직경이 500Å 이상인 복수의 산화 마그네슘 결정체들을 포함하고, 보호층(14)은 상기 산화 마그네슘 결정체보다 훨씬 작은 크기의 산화 마그네슘 입자들로 이루어 질 수 있다.

상기와 같은 산화 마그네슘의 크기 차이에 따라, 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 결정체층(16)으로부터 방출되는 광의 피크는 보호층(14)으로부터 방출되는 광의 피크보다 더 낮은 파장 영역에 있을 수 있다.

보호층(14)으로부터 방출되는 광의 피크와 중복되지 아니하며 그 보다 더 낮은 파장 영역을 가지는 광이 결정체층(16)으로부터 방출될 수 있도록, 결정체층(16)에 포함되는 산화 마그네슘 결정체의 크기가 결정될 수 있다.

예를 들어, 방전 공간에서 방출되는 이온(ion)이 표면에 충돌할 때 결정체층(16)으로부터 방출되는 광의 피크는 약 200㎚ 내지 300㎚의 파장 영역대에 위치하고, 보호층(14)으로부터 방출되는 광의 피크는 그보다 높은 약 300㎚ 내지 400㎚의 파장 영역대에 위치할 수 있다.

상기한 바와 같이, 패널의 상부기판에 서로 다른 발광 피크 영역을 가지는 보호층(14)과 결정체층(16)을 형성함으로써, 방전 효율이 더욱 향상되어 방전 개시 전압을 낮출 수 있으며, 상기 두 층(14, 16)으로부터 방출되는 2차 전차에 의해 어드레스 방전의 지연(지터, zitter)을 감소시킬 수 있다.

그로 인해, Full HD와 같은 1080개 이상의 스캔 전극 라인이 형성된 고해상도 패널에 있어서, 인접한 스캔 전극 사이의 간격 및 스캔 신호 폭의 감소에 따라 발생할 수 있는 어드레스 오방전을 감소시킬 수 있다.

도 12를 참조하면, 복수의 산화 마그네슘 결정체들을 포함하는 결정체층(17)은 스캔 전극(11) 및 서스테인 전극(12)에 중첩되며, 스캔 전극(11)과 서스테인 전극(12) 사이의 갭(gap)를 중심으로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12) 사이의 갭(gap)에서 방전이 발생하므로, 도 12에 도시된 바와 같이 결정체층(17)을 스캔 전극(11)과 서스테인 전극(12) 사이의 갭(gap)를 중심으로 형성함으로써 패널의 개구율을 향상시킴과 동시에 결정체층(17)으로부터 방출되는 광의 세기를 증가시킬 수 있다.

도 13 및 도 14는 본 발명에 따른 플라즈마 디스플레이 패널의 하부 기판 구조에 대한 실시예들을 단면도로 도시한 것으로, 도 13 및 도 14에 도시된 패널 하부 기판의 구조 중 도 1을 참조하여 설명한 것과 동일한 것에 대해서는 설명을 생략하기로 한다.

본 발명에 따른 플라즈마 디스플레이 패널의 하부기판(20)에 형성된 형광체층(23)은 방전에 의해 발생된 진공 자외선의 여기에 의해 가시광선을 발생시키는 형광물질 및 상기 형광물질보다 도전성이 높은 도전 물질을 포함할 수 있다.

형광체층(23)에 포함되는 산화마그네슘(MgO), 산화아연(ZnO), 산화실리콘(SiO₂), 산화티탄(TiO₂), 산화이트륨(Y₂O₃), 산화알루미늄(Al₂O₃), 산화란타늄(La₂O₃), 산화철, 산화유로퓸(EuO) 또는 산화코발트 등 여러 산화물일 수 있다.

상기한 바와 같이 형광체층(23)에 산화마그네슘(MgO) 등의 도전 물질을 포함시키는 경우, 방전이 고르고 안정될 수 있다. 즉, 스캔 전극과 어드레스 전극 사이에서 방전이 발생하는 경우, 상기 도전 물질이 방전의 촉매 역할을 수행하여 낮은 전압으로도 스캔 전극과 어드레스 전극 사이에서 방전이 안정되게 발생할 수 있다.

상기한 바와 같은 방전 개시 전압의 감소는, 산화마그네슘(MgO)과 같은 산화물의 전기적 특성으로 인해 형광물질이 배치된 부분에서 방전이 발생하기 전에 상대적으로 낮은 전압에서 상기 산화물이 배치되는 부분에서 먼저 방전이 발생할 수 있고, 상기 발생한 방전이 형광물질이 배치된 부분으로 확산됨으로써 가능할 수 있다.

상기와 같이 형광체층(23)에 도전 물질을 포함시킴으로써 형광체층(23)의 대전량을 증가시켜 방전 개시 전압을 낮출 수 있으며, 그와 더불이 형광체층(23)으로부터 방출되는 2차 전차에 의해 어드레스 방전의 지연을 감소시킬 수 있다.

또한, 형광체층(23)에 포함되는 도전 물질의 량을 증가시키는 경우, 형광체층(23)의 방전 효율은 더욱 향상될 수 있으나 형광체층(23)에서 방출되는 가시광에 의한 디스플레이 영상의 휘도는 감소할 수 있다.

따라서 디스플레이 영상의 휘도를 크게 감소시키지 않는 범위 내에서 방전 개시 전압을 감소시키기 위해, 도전 물질은 형광체층(23)의 0.002 내지 8 중량% 포함될 수 있다.

상기와 같은 패널의 하부기판 구조에 의해, Full HD와 같은 1080개 이상의 스캔 전극 라인이 형성된 고해상도 패널에 있어서, 인접한 스캔 전극 사이의 간격 및 스캔 신호 폭의 감소에 따라 발생할 수 있는 어드레스 오방전을 감소시킬 수 있으며, 전극 라인 및 구동 신호 증가에 따른 소모 전력의 증가를 보상할 수 있다.

도 13은 도전 물질이 포함된 형광체층(23)의 구조에 대한 제1 실시예를 단면도로 도시한 것이다.

도 13을 참조하면, 형광체층(23) 내에 진공 자외선의 여기에 의해 가시광선을 발생시키는 형광 물질(25) 및 MgO 등의 도전 물질(26)이 포함될 수 있다.

상기한 바와 같이 도전 물질(26)은 전체 형광체층(23)의 0.002 내지 8 중량% 포함될 수 있으며, 도전 물질(26)의 첨가 용이성 및 디스플레이 영상의 휘도 감소 방지를 위해 도전 물질(26)의 입자 크기는 형광 물질(25)의 입자 크기보다 작을 수 있다.

도 14는 도전 물질이 포함된 형광체층(23)의 구조에 대한 제2 실시예를 단면도로 도시한 것으로, 도 14에 도시된 바와 같이 형광 물질로 구성된 형광체층(23) 상에 MgO 등의 도전 물질(27)이 도포되어 방전 개시 전압을 감소시킬 수 있다.

플라즈마 디스플레이 패널에 포함된 복수의 방전셀들은 각각 복수의 색들 중 어느 하나에 대응되는 가시광을 방출한다. 예를 들어, 상기 복수의 방전셀들은 레드(Red) 가시광을 방출하는 R 방전셀, 그린(Green) 가시광을 방출하는 G 방전셀 및 블루(Blue) 광을 방출하는 B 방전셀로 나뉘어질 수 있으며, 상기 R, G, B 방전셀들 각각은 레드 형광 물질을 포함하는 R 형광체층, 그린 형광 물질을 포함하는 G 형광체층 및 블루 형광 물질을 포함하는 B 형광체층을 포함할 수 있다.

상기한 바와 같이 서로 다른 색의 가시광을 방출하는 방전셀들은 각각 서로 다른 형광 물질로 이루어진 형광체층을 포함하고 있으므로, 상기 형광 물질의 특성에 따라 서로 다른 방전 개시 전압을 가질 수 있다.

즉, 형광체층에 포함된 형광 물질의 대전량, 저항, 함유량 등에 따라 방전셀들의 방전 개시 전압이 서로 달라질 수 있으며, 그에 따라 상기 복수의 방전셀들 의 방전 개시 전압들 중 가장 높은 방전 개시 전압에 전체 구동 신호의 전압 레벨을 맞추어 구동 신호를 공급하여야 하므로, 불필요한 전력이 소모될 수 있다.

따라서 상기 서로 다른 색의 가시광을 방출하는 방전셀들 중 방전 개시 전압이 높은 방전셀들에 있어서, 형광체층(23)에 상기한 바와 같은 MgO 등의 도전성 물질을 포함시켜 방전 개시 전압을 다른 방전셀들과 유사한 값으로 낮출 수 있으며, 그에 따라 전체 구동 신호의 전압 레벨을 낮출 수 있어 패널 구동에 소모되는 전력을 감소시킬 수 있다.

상기한 바와 같이, Full HD와 같이 1080개 이상의 스캔 전극 라인들이 형성된 고해상도 패널의 경우, 전극들 사이의 간격이 좁아져 전극 간의 상호 영향, 예를 들어 크로스 토크(cross talk)에 의한 오방전 등이 발생할 가능성이 더욱 높아질 수 있다.

따라서 본 발명에 따른 플라즈마 디스플레이 패널의 경우, 패널에 형성된 복수의 스캔 전극들을 2 이상의 그룹으로 분할하여 구동시킴으로써 패널의 전극 간의 크로스 토크와 같은 상호 영향을 감소시킬 수 있으며, 그와 동시에 어드레스 오방전을 개선할 수 있다. 즉, 복수의 스캔 전극들을 2 이상의 그룹으로 분할하고, 상기 분할된 그룹별로 스캔 신호를 공급하여, 패널에 형성된 1080개 이상의 스캔 전극들을 라인 간 상호 영향을 최소화하여 효과적으로 구동시킬 수 있다.

도 15 및 도 16은 플라즈마 디스플레이 패널에 형성된 스캔 전극들을 2개의 그룹으로 나누어 구동시키는 방법에 대한 실시예들을 타이밍도로 도시한 것이다.

도 15를 참조하면, 패널에 형성된 복수의 스캔 전극들(Y)은 적어도 두 그룹(Y1, Y2)으로 분할될 수 있다. 어드레스 구간은 상기 분할된 제1, 2 그룹들 각각에 대해 스캔 신호를 공급하는 제1, 2 그룹 스캔 구간으로 분리될 수 있으며, 상기 제1 그룹 스캔 구간동안 상기 제1 그룹에 속하는 스캔 전극들(Y1)에 스캔 신호가 순차적으로 공급된 후, 상기 제2 그룹 스캔 구간동안 상기 제2 그룹에 속하는 스캔 전극들(Y2)에 스캔 신호가 순차적으로 공급될 수 있다.

예를 들어, 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 패널의 상단으로부터 우수(even) 번째에 위치하는 제1 그룹(Y1)과 기수(odd) 번째에 위치하는 제2 그룹(Y2)으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹(Y1)과 하측에 위치하는 제2 그룹(Y1)으로 분할될 수 있다. 복수의 스캔 전극들(Y)은 상기한 방법 이외에 여러 다른 방법으로 분할될 수 있으며, 상기 제1, 2 그룹(Y1, Y2) 각각에 속하는 스캔 전극들의 개수가 서로 상이할 수도 있다.

리셋 구간동안 스캔 전극들(Y)에는 어드레스 방전을 위해 부극성(-)의 음전하가 형성되고, 어드레스 구간동안 스캔 전극들(Y)에 공급되는 구동 신호는 스캔 바이어스 전압을 유지하다가 순차적으로 부극성의 스캔 신호가 공급됨으로써 어드레스 방전이 발생된다.

복수의 스캔 전극들(Y)을 제1, 2 그룹으로 나누어 순차적으로 스캔 신호를 공급하는 경우, 제1 그룹(Y1)에 스캔 신호들을 공급하는 제1 그룹 스캔 구간동안 제2 그룹(Y2)에 속하는 스캔 전극들(Y2)에 형성된 부극성(-)의 벽전하가 손실될 수 있다. 그에 따라 제2 그룹 스캔 구간동안 제2 그룹(Y2)에 속하는 스캔 전극들(Y2)에 스캔 신호가 공급되어도 어드레스 방전이 발생하지 않는 어드레스 오방전이 발생할 수 있다.

따라서, 도 15에 도시된 바와 같이 리셋 구간 이후부터 제2 그룹(Y2)에 스캔 신호가 공급되는 제2 그룹 스캔 구간 이전까지, 예를 들어 제1 그룹 스캔 구간동안 제2 그룹(Y2)에 공급되는 스캔 바이어스 전압(Vscb2_1)을 증가시켜 제2 그룹(Y2)에 속하는 스캔 전극들에 형성된 부극성(-) 벽전하의 손실을 감소시킬 수 있다.

즉, 제1 그룹 스캔 구간에 있어서 제1 그룹 스캔 전극들(Y1)에 공급되는 스캔 바이어스 전압(Vscb1)보다 큰 스캔 바이어스 전압(Vscb2_1)을 제2 그룹 스캔 전극들(Y2)에 공급하여 어드레스 오방전을 감소시킬 수 있다.

상기 제1 그룹 스캔 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압(Vscb2_1)은 서스테인 전압(Vs)보다 작은 것이 바람직하다. 상기 스캔 바이어스 전압(Vscb2_1)이 서스테인 전압(Vs)보다 작을 때 불필요한 전력 소모의 증가를 방지할 수 있으며, 스캔 전극의 벽전하량이 너무 많아짐에 따른 휘점 오방전 발생을 감소시킬 수 있다.

제1 그룹 스캔 구간동안 제1 스캔그룹전극(Y1)에 부극성의 제3 스캔 바이어스 전압(Vscb3)이 인가된다. 스캔전극에 스캔신호 인가시 부극성의 바이어스 전압으로 어드레스 전극에 인가되는 데이터 신호와의 전위차가 커져서 방전이 용이하게 일어난다.

어드레스 구간동안 어드레스 전극들(X)에 공급되는 정극성의 데이터 신호와의 전위차를 크게하여 어드레스 방전을 용이하게 하기 위해, 제1 그룹 스캔 구간동안 제1 그룹 스캔 전극들(Y1)에 공급되는 스캔 바이어스 전압(Vscb1) 및 제2 그룹 스캔 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압(Vscb2_2)은 부극성의 전압일 수 있다. 그에 따라, 구동 회로 구성의 용이성을 고려하면, 제1 그룹 스캔 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압(Vscb2_1)은 그라운드 전압(GND)일 수 있으며, 어드레스 구간동안 제1 그룹 스캔 전극들(Y1)에 공급되는 스캔 바이어스 전압(Vcb1)은 일정할 수 있다.

도 15를 참조하면, 어드레스 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압은 변화할 수 있다. 좀 더 구체적으로 어드레스 구간 중 제1 그룹 스캔 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압(Vscb2_1)은 제2 그룹 스캔 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압(Vscb2_2)보다 클 수 있다.

복수의 스캔 전극들을 우수번째에 위치하는 제1 그룹(Y1)과 기수번째에 위치하는 제2 그룹(Y2)으로 분할하는 경우, 상기와 같이 제1 그룹 스캔 구간동안 제1, 2 그룹 스캔 전극들(Y1, Y2)에 상이한 스캔 바이어스 전압(Vscb1, Vscb2_1)을 공급함으로써, 인접한 방전셀들 사이의 간섭에 따른 영향을 감소시킬 수 있다.

또한, 제1 그룹 스캔 구간동안 제2 그룹에 속하는 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압(Vsc2_1)은 2 이상의 값을 가질 수 있으며, 그러한 경우 제2 그룹 스캔 전극들(Y2) 중 스캔 신호가 먼저 공급되는 스캔 전극보다 뒤에 공급되는 스캔 전극에 제1 그룹 스캔 구간동안 더 높은 스캔 바이어스 전압(Vscb2_1)을 공급할 수 있다. 그에 따라 리셋 구간에서 스캔 전극에 형성된 벽전하의 손실을 더욱 효과적으로 감소시킬 수 있다.

도 15를 참조하여 설명한 바와 같은 구동 파형은 하나의 프레임을 구성하는 복수의 서브필드들 중 일부의 서브필드들에 적용될 수 있으며, 예를 들어 두번째 이후의 서브필드들 중 적어도 하나의 서브필드에 적용될 수 있다.

도 16은 복수의 스캔 전극들(Y)을 제1, 2 그룹으로 분할하여 순차적으로 스캔 신호들을 공급하는 구동 신호 파형에 대한 다른 실시예를 타이밍도로 도시한 것으로, 도 16에 도시된 구동 파형에 대한 설명 중 도 15를 참조하여 설명한 것과 동일한 것에 대해서는 설명을 생략하기로 한다.

도 16을 참조하면, 제1 그룹 스캔 전극들(Y1)에 스캔 신호들을 순차적으로 공급하는 제1 그룹 스캔 구간과 제2 그룹 스캔 전극들(Y2)에 스캔 신호들을 순차적으로 공급하는 제2 그룹 스캔 구간 사이에 점진적으로 하강하는 신호가 스캔 전극(Y)에 공급되는 중간 구간(a)이 있을 수 있다.

상기한 바와 같이 리셋 구간 중 셋다운 구간에서는 점진적으로 하강하는 셋다운 신호가 스캔 전극(Y)에 공급되어 셋업 구간에서 형성된 벽전하 중 불요 전하를 소거한다.

스캔 전극(Y)을 복수의 그룹들로 나누어 순차적으로 스캔 신호를 공급하는 경우, 제2 그룹 스캔 전극들(Y2)에 속하는 스캔 전극들(Y2)에 형성된 부극성(-)의 벽전하가 제1 그룹 스캔 구간동안 손실될 수 있으므로, 어드레스 구간이 시작되는 시점에서 제2 그룹 스캔 전극들(Y2)에 형성된 벽전하량은 제1 그룹 스캔 전극들(Y1)에 형성된 벽전하량보다 많도록 하여 벽전하의 손실을 보상할 수 있다.

예를 들어, 도 16에 도시된 바와 같이 리셋 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 셋다운 신호의 최저 전압을 증가(절대값은 감소됨)시킴으로써, 어드레스 구간이 시작되는 시점에서 제2 그룹 스캔 전극들(Y2)에 형성된 벽전하량을 증가시킬 수 있다. 또한, 제1 그룹 스캔 구간이 종료된 후 점진적으로 하강하는 신호를 제2 그룹 스캔 전극들(Y2)에 공급하여 불요 벽전하를 소거할 수 있다.

그를 위해, 리셋 구간 중 제2 그룹 스캔 전극들(Y2)에 공급되는 제1 셋다운 신호의 최저 전압은 중간 구간(a) 중 제2 그룹 스캔 전극들(Y2)에 공급되는 제2 셋다운 신호의 최저 전압이 상이할 수 있으며, 좀 더 구체적으로 상기 제1 셋다운 신호의 최저 전압이 상기 제2 셋다운 신호의 최저 전압보다 높을 수 있다.

또한, 제2 그룹 스캔 전극들(Y2)에 형성된 벽전하의 손실을 더욱 효과적으로 보상하기 위해, 리셋 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 제1 셋다운 신호의 최저 전압은 2 이상의 값을 가질 수 있으며, 그러한 경우 제2 그룹 스캔 전극들(Y2) 중 스캔 신호가 먼저 공급되는 스캔 전극보다 뒤에 공급되는 스캔 전극에 더 높은 최저 전압을 가지는 셋다운 신호를 공급할 수 있다.

예를 들어, 제2 그룹(Y2) 중 두번째 스캔 전극(Y2_2)에 공급되는 제1, 2 셋다운 신호의 최저 전압 차이(△V2)가 첫번째 스캔 전극(Y2_1)에 공급되는 제1, 2 셋다운 신호의 최저 전압 차이(△V1)보가 클 수 있다.

상기한 바와 같은 파형의 구동 신호를 생성하는 구동 회로의 구성 상 용이성을 고려하면, 도 16에 도시된 바와 같이 상기 제1, 2 그룹 스캔 구간 사이의 중간 구간(a) 동안 제1 그룹 스캔 전극들(Y1)에도 점진적으로 하강하는 제2 셋다운 신호가 공급될 수 있다. 즉, 중간 구간(a)에서 제2 그룹 스캔 전극들(Y2)에만 상기 제2 셋다운 신호를 공급하는 경우, 제1, 2 그룹별로 셋다운 신호를 공급하기 위한 회로 구성을 달리해야할 수 있다.

도 16을 참조하면, 리셋 구간 중 제1 그룹 스캔 전극들(Y1)에 공급되는 셋다운 신호의 최저 전압은 제2 그룹 스캔 전극들(Y2)에 공급되는 셋다운 신호의 최저 전압보다 낮을 수 있다. 또한, 회로 구성을 용이성을 고려하면, 리셋 구간 중 제1 그룹 스캔 전극들(Y1)에 공급되는 제1 셋다운 신호의 최저 전압과 중간 구간(a)동안 제1, 2 그룹 스캔 전극들(Y1, Y2)에 공급되는 제2 셋다운 신호의 최저 전압은 동일할 수 있다.

구동 회로 구성의 용이성을 위해, 상기 제1, 2 셋다운 신호들의 하강 기울기는 동일할 수 있으며, 그러한 경우 셋다운 신호의 폭, 즉 상기 제1, 2 셋다운 신호들의 하강 시간을 조절함에 의해 상기 제1, 2 셋다운 신호들의 최저 전압을 상기한 바와 같이 가변시킬 수 있다.

또한, 리셋 구간동안 제2 그룹 스캔 전극들(Y2)에 공급되는 제1 셋다운 신호의 최저 전압의 크기는 상기 중간 구간(a)동안 제2 그룹 스캔 전극들(Y2)에 공급되는 제2 셋다운 신호의 최저 전압의 크기와 반비례하는 관계를 가질 수 있다. 즉, 리셋 구간동안 제2 그룹 스캔 전극들(Y2) 중 어느 하나에 공급되는 제1 셋다운 신호의 최저 전압이 낮아질 수록 중간 구간(a)동안 상기 스캔 전극에 공급되는 제2 셋다운 신호의 최저 전압은 높아질 수 있다. 리셋 구간동안 제2 그룹 스캔 전극(Y2)에 공급되는 제1 셋다운 신호의 최저 전압이 낮아질 수록 어드레스 구간 시작 시점에서 상기 스캔 전극에 형성된 벽전하의 량이 감소하므로, 중간 구간(a)동안 상기 스캔 전극에 공급되는 제2 셋다운 신호의 최저 전압은 높여 상기 스캔 전극에 형성된 벽전하의 소거량을 감소시킬 수 있으며, 그에 따라 제2 그룹 스캔 전극(Y2)을 어드레스 방전을 위해 적당한 벽전하 상태로 유지할 수 있다.

도 16에 도시된 바와 달리, 리셋 구간동안 제2 그룹 스캔 전극들(Y2)에는 셋다운 신호가 공급되지 않을 수도 있다, 그에 따라 어드레스 구간 시작 시점에서 제2 그룹 스캔 전극들(Y2)에 형성된 부극성(-)의 벽전하량을 더욱 증가시킬 수 있다.

도 16을 참조하여 설명한 바와 같은 구동 파형은 하나의 프레임을 구성하는 복수의 서브필드들 중 일부의 서브필드들에 적용될 수 있으며, 예를 들어 두번째 이후의 서브필드들 중 적어도 하나의 서브필드에 적용될 수 있다. 또한, 도 15에 도시된 바와 같이 제2 그룹 스캔 전극들(Y2)에 공급되는 스캔 바이어스 전압은 가변적일 수 있다.

도 15 및 도 15에서는 패널에 형성된 복수의 스캔 전극들이 2개의 그룹으로 분할되어 구동되는 것을 예로 들어 설명하였으나, 본 발명에 따른 플라즈마 디스플레이 장치의 경우 복수의 스캔 전극들이 3 이상의 그룹으로 분할되어 도 15 및 도 16에 도시된 바와 같은 구동 파형에 의해 구동될 수도 있다.

예를 들어, 도 15 및 도 16에 도시된 제1, 2 그룹 스캔 전극들(Y1, Y2)은 다시 복수의 서브그룹들로 나누어질 수 있으며, 이 경우 복수의 스캔 전극들은 제1, 2 그룹 순으로 순차적으로 스캔 신호들이 공급되며, 상기 제1, 2 그룹 내에서는 상기 분할된 복수의 서브그룹별로 순차적으로 스캔 신호들이 공급될 수 있다.

또한, 리셋 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 공급되는 셋다운 신호의 하강 구간은 불연속적인 파형을 가질 수 있다. 즉, 상기 셋다운 신호의 하강 구간은 제1 전압까지 점진적으로 하강하는 제1 하강 구간, 상기 제1 전압을 유지하는 유지 구간 및 상기 제1 전압으로부터 점진적으로 하강하는 제2 하강구간을 포함할 수 있다. 또한, 상기 셋다운 신호는 상기한 바와 같은 유지 구간을 2 이상 포함할 수도 있다.

상기한 같이 리셋 구간동안 스캔 전극에 불연속한 하강 구간을 가지는 셋다운 신호를 공급함으로써, 어드레스 구간의 시작 시점에서 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 형성된 벽전하 량을 증가시킬 수 있으며, 그로 인해 어드레스 방전 및 서스테인 방전을 안정화시킬 수 있다.

상기에서 설명한 바와 같은 구동 파형은 하나의 프레임을 구성하는 복수의 서브필드들 중 일부의 서브필드들에 적용될 수 있으며, 예를 들어 두번째 이후의 서브필드들 중 적어도 하나의 서브필드에 적용될 수 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.

도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 5 내지 도 10은 본 발명에 따른 패널 구동 신호 파형에 대한 실시예들을 나타내는 타이밍도이다.

도 11 및 도 12는 플라즈마 디스플레이 패널의 상부기판 구조에 대한 실시예들을 나타내는 단면도이다.

도 13 및 도 14는 플라즈마 디스플레이 패널의 하부기판 구조에 대한 실시예들을 나타내는 단면도이다.

도 15 및 도 16은 스캔 전극들을 복수의 그룹들로 나누어 구동시키는 방법에 대한 실시예들을 나타내는 타이밍도이다.

Claims (13)

1. 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들, 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하는 플라즈마 디스플레이 장치에 있어서,

   상기 패널에 형성된 스캔 전극 라인들의 개수는 1080 이상이며, 상기 스캔 전극에 공급되는 스캔 신호의 폭은 0.7㎲ 내지 1.1㎲이고,

   하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 서브필드의 리셋 구간에서, 셋다운 구간 중 적어도 일부의 구간동안 상기 스캔 전극 및 서스테인 전극에 공급되는 전압이 점진적으로 하강하고 상기 어드레스 전극에 정극성의 제1 전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
2. 제1항에 있어서,

   상기 셋다운 구간동안 상기 스캔 전극에 공급되는 전압이 제2 전압으로부터 제3 전압까지 점진적으로 하강하고,

   상기 제3 전압은 스캔 전압보다 높은 것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제1항에 있어서,

   상기 제1 전압은 어드레스 구간에서 상기 어드레스 전극에 공급되는 데이터 신호의 전압과 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제1항에 있어서,

   상기 제1 전압은 어드레스 구간동안 상기 스캔 전극에 공급되는 스캔 바이어스 전압보다 높고 서스테인 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 제1항에 있어서,

   상기 셋다운 구간동안 제2 전압으로부터 제3 전압까지 점진적으로 하강하는 제1 셋다운 신호가 상기 스캔 전극에 공급되고 제4 전압으로부터 제5 전압까지 점진적으로 하강하는 제2 셋다운 신호다 상기 서스테인 전극에 공급되며,

   상기 제5 전압은 상기 제3 전압보다 높은 것을 특징으로 하는 플라즈마 디스플레이 장치.
6. 제5항에 있어서,

   상기 제2 셋다운 신호의 하강 기울기는 상기 제1 셋다운 신호의 하강 기울기보다 완만한 것을 특징으로 하는 플라즈마 디스플레이 장치.
7. 제5항에 있어서,

   상기 셋다운 구간 중 제1 셋다운 구간동안 상기 제2 셋다운 신호가 상기 서스테인 전극에 공급되고, 제2 셋다운 구간동안 상기 서스테인 전극에 공급되는 전압은 상기 제5 전압을 유지하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
8. 제1항에 있어서,

   서스테인 구간 이후에 상기 스캔 전극 및 서스테인 전극 중 적어도 하나에 전압이 점진적으로 상승하는 소거 신호가 공급되는 소거 구간을 포함하고,

   상기 소거 구간동안 상기 어드레스 전극에 정극성의 제6 전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
9. 제1항에 있어서,

   상기 복수의 스캔 전극들은 제1, 2 그룹으로 나뉘며, 어드레스 구간은 상기 제1, 2 그룹 각각에 스캔 신호를 공급하는 제1, 2 그룹 스캔 구간을 순차적으로 포함하고, 상기 제1, 2 그룹 스캔 구간 중 적어도 어느 한 구간에서 상기 제1, 2 그룹에 공급되는 스캔 바이어스 전압이 서로 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치.
10. 제9항에 있어서,

    상기 제1 그룹 스캔 구간에서, 상기 제2 그룹에 공급되는 스캔 바이어스 전압은 상기 제1 그룹에 공급되는 스캔 바이어스 전압보다 높은 것을 특징으로 하는 플라즈마 디스플레이 장치.
11. 제9항에 있어서,

    상기 제1 그룹 스캔 구간에서 상기 제2 그룹에 공급되는 스캔 바이어스 전압은 상기 제2 그룹 스캔 구간에서 상기 제2 그룹에 공급되는 스캔 바이어스 전압보다 높은 것을 특징으로 하는 플라즈마 디스플레이 장치.
12. 제1항에 있어서,

    상기 하부기판에 형성된 형광체층은 산화 마그네슘(MgO)을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
13. 제1항에 있어서,

    제1 파장 영역에서 피크(peak)를 가지는 광을 방출하는 제1 층; 및 복수의 산화 마그네슘 결정체들을 포함하여 상기 제1 파장 영역보다 낮은 제2 파장 영역에서 피크를 가지는 광을 방출하는 제2 층이 상기 상부기판의 유전체층 상에 위치하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

Images