KR20090076397A

KR20090076397A - 플라즈마 디스플레이 장치

Info

Publication number: KR20090076397A
Application number: KR1020080002318A
Authority: KR
Inventors: 박동현; 곽규영; 서봉기
Original assignee: 엘지전자 주식회사
Priority date: 2008-01-08
Filing date: 2008-01-08
Publication date: 2009-07-13

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다. 그 플라즈마 디스플레이 장치는, 하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 리셋 구간에서 상승 구간 및 하강 구간을 각각 포함하는 제1, 2, 3 리셋 신호가 스캔 전극에 공급되며, 제1 리셋 신호의 공급 구간 중 적어도 일부 구간동안 어드레스 전극에 정극성 전압이 공급되는 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 플라즈마 디스플레이 패널을 구동함에 있어서, 리셋 구간동안 스캔 전극에 3개의 리셋 신호를 순차적으로 공급함으로써 방전셀 초기화를 충분히 수행하고, 첫번째 리셋 신호 공급 시 어드레스 전극에 정극성 전압을 공급함으로써 방전셀의 온/오프 변동에 따른 잔광성 휘점 발생을 감소시킬 수 있으며, 디스플레이 영상의 블랙 휘도 감소 또는 콘트라스트 저하를 방지할 수 있다.

PDP, 스캔 전극, 어드레스 전극, 리셋 신호, 잔광성 휘점

Description

플라즈마 디스플레이 장치{Plasma display device thereof}

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 방법에 관한 것이다.

플라즈마 디스플레이 장치는 격벽이 형성된 배면기판 및 이와 대향되는 전면기판 사이에 복수의 방전셀들이 형성되는 패널을 포함하고, 입력되는 영상 신호에 따라 상기 복수의 방전셀들을 선택적으로 방전시켜 상기 방전에 의해 발생하는 진공 자외선이 형광체를 발광시키도록 함으로써 영상을 디스플레이하는 장치이다.

영상의 효과적인 디스플레이를 위해, 플라즈마 디스플레이 장치는 일반적으로 입력되는 영상 신호를 처리하여 패널에 포함된 복수의 전극들에 구동 신호를 공급하는 구동부로 출력하는 구동 제어 장치를 포함한다.

플라즈마 디스플레이 패널을 구동시킴에 있어, 휘점 오방전의 발생은 디스플레이 영상의 화질을 저하시킬 수 있다.

본 발명의 기술적 과제는 고해상도의 플라즈마 디스플레이 패널을 구동함에 있어서, 잔광성 휘점의 발생에 따른 디스플레이 영상의 화질 저하를 개선할 수 있는 플라즈마 디스플레이 장치를 제공하는데 있다.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들, 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하고, 하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 리셋 구간에서 상승 구간 및 하강 구간을 각각 포함하는 제1, 2, 3 리셋 신호가 상기 스캔 전극에 공급되며, 상기 제1 리셋 신호의 공급 구간 중 적어도 일부 구간동안 상기 어드레스 전극에 정극성 전압이 공급되는 것을 특징으로 한다.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 플라즈마 디스플레이 패널을 구동함에 있어서, 리셋 구간동안 스캔 전극에 3개의 리셋 신호를 순차적으로 공급함으로써 방전셀 초기화를 충분히 수행하고, 첫번째 리셋 신호 공급 시 어드레스 전극에 정극성 전압을 공급함으로써 방전셀의 온/오프 변동에 따른 잔광성 휘점 발생을 감소시킬 수 있으며, 디스플레이 영상의 블랙 휘도 감소 또는 콘트라스트 저하를 방지할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄 여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양 에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우 수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 4에 도시된 바와 같은 구동 파형을 이용하여 패널을 구동시키는 경우, 이전 서브필드에서 서스테인 방전이 발생한 온셀(on cell)에 대한 리셋 구간에서의 초기화가 충분히 수행되지 않아 불안정한 벽전하 상태를 유지할 수 있으며, 그에 따라 현재 서브필드에서 서스테인 방전이 발생하지 않아야 함에도 불구하고 오방전이 발생할 수 있다.

즉, 온셀에서 오프셀로 변동되는 방전셀에서 불충분한 초기화에 따라 잔광성 휘점이 발생하여 디스플레이 영상의 화질이 저하되는 문제가 있었다.

따라서 본 발명에 따른 플라즈마 디스플레이 장치의 경우, 스캔 전극(Y)에 리셋 신호 공급시 어드레스 전극(X)에 정극성의 전압을 공급하여 온셀에서의 서스테인 전극(Z)과 어드레스 전극(X) 사이의 강한 초기화 방전을 유도할 수 있다. 그에 따라 리셋 구간에서 온셀의 초기화를 강화할 수 있으며, 상기한 바와 같은 잔광 성 휘점의 발생을 감소시킬 수 있다.

도 5는 본 발명에 따른 패널 구동 신호 파형에 대한 제1 실시예를 타이밍도로 도시한 것이다.

하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 어느 한 서브필드의 리셋 구간에서, 도 5에 도시된 바와 같은 3개의 리셋 신호들이 순차적으로 스캔 전극(Y)에 공급될 수 있으며, 상기 리셋 신호들 중 첫번째 리셋 신호 공급시에 어드레스 전극(X)에 정극성 전압(Vp)이 공급될 수 있다.

상기한 바와 같이, 스캔 전극(Y)에 3개의 리셋 신호들이 순차적으로 공급되어 리셋 구간에서의 방전셀 초기화가 보다 안정적이고 충분히 발생할 수 있으며, 첫번째 리셋 신호 공급시, 예를 들어 상기 첫번째 리셋 신호의 셋업 구간동안 어드레스 전극(X)에 정극성 전압(Vp)이 공급함으로써 온셀의 초기화 방전을 보다 강화시킬 수 있다.

다만, 패널 구동 마진을 확보하고 리셋 구간에서의 휘점 오방전 발생을 방지하기 위해, 두번째 및 세번째 리셋 신호의 최고 전압(Vst2, Vst3)은 첫번째 리셋 신호의 최고 전압(Vst1)보다 낮은 것이 바람직하다.

상기 어드레스 전극(X)에 공급되는 정극성 전압(Vp)은 구동 회로 구성의 용이성을 위해 어드레스 구간에서 어드레스 전극(X)에 공급되는 어드레스 전압(Va)과 동일할 수 있다.

하나의 프레임을 구성하는 복수의 서브필드들 중 첫번째 서브필드에서 벽전하 상태가 가장 불안정할 수 있으며, 일반적인 동영상의 경우 인접한 프레임 사이 에서 온셀에서 오프셀로의 변동이 많이 일어날 수 있다.

따라서 도 5에 도시된 바와 같이, 첫번째 서브필드(1SF)의 리셋 구간에서 3개의 리셋 신호들이 순차적으로 스캔 전극(Y)에 공급되고, 상기 리셋 신호들 중 첫번째 리셋 신호의 셋업 구간동안 어드레스 전극(X)에 정극성 전압(Vp)이 공급될 수 있다.

또한, 두번째 이후의 서브필드들(2SF~)에서는 패널 구동 마진 확보를 위해 리셋 구간동안 하나의 리셋 신호만이 스캔 전극(Y)에 공급될 수 있다.

도 6은 본 발명에 따른 패널 구동 신호 파형에 대한 제2 실시예를 타이밍도로 도시한 것이다.

도 6을 참조하면, 첫번째 서브필드(1SF)의 리셋 구간동안 Vst1의 최고 전압을 가지는 제1 리셋 신호, Vst2의 최고 전압을 가지는 제2 리셋 신호 및 Vst3의 최고 전압을 가지는 제3 리셋 신호가 순차적으로 스캔 전극(Y)에 공급될 수 있다.

또한, 상기 제1 리셋 신호는 Vst1까지 점진적으로 상승하는 제1 셋업 구간(a1)과 최저 전압까지 점진적으로 하강하는 제1 셋다운 구간(b1)을 포함하고, 제2 리셋 신호는 Vst2까지 급격히 상승하여 유지하는 유지 구간(a2)과 최저 전압까지 점진적으로 하강하는 제2 셋다운 구간(b2)을 포함하며, 제3 리셋 신호는 Vst3까지 점진적으로 상승하는 제3 셋업 구간(a3)과 최저 전압까지 점진적으로 하강하는 제3 셋다운 구간(b3)을 포함할 수 있다.

상기 제1 리셋 신호의 제1 셋업 구간(a1)동안 어드레스 전극(X)에 정극성 전압(Vp)가 공급될 수 있다.

이하에서는, 도 6에 도시된 구동 파형에 따른 패널 구동 방법에 대하여, 이전 프레임의 마지막 서브필드에서 서스테인 방전이 발생하였던 온셀과 서스테인 방전이 발생하지 아니하였던 오프셀로 나누어 상세히 설명하기로 한다.

서스테인 방전이 발생한 온셀의 스캔 전극(Y)에는 양극성(+)의 벽전하가 형성되고, 서스테인 전극(Z)에는 음극성(-)의 벽전하가 형성되게 된다.

따라서 온셀의 경우, 제1 리셋 신호의 제1 셋업 구간(a1)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이에 초기화 방전이 발생함과 동시에 상기 어드레스 전극(X)에 공급되는 정극성 전압(Vp)에 의해 서스테인 전극(Z)과 어드레스 전극(X) 사이에 강한 방전이 유도된다. 그에 따라, 온셀의 초기화 방전이 효과적으로 수행될 수 있다.

또한, 제1 리셋 신호의 제1 셋다운 구간(b1)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이 및 스캔 전극(Y)과 어드레스 전극(X) 사이에 약 방전이 발생하여 불요 전하들이 소거될 수 있다.

제2 리셋 신호의 유지 구간(a2)동안 스캔 전극(Y)에 Vst2의 전압이 공급되어, 온셀의 경우 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 강한 방전이 발생하여 초기화가 수행된다.

온 셀의 경우, 제2 리셋 신호의 제2 셋다운 구간(b2)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이 및 스캔 전극(Y)과 어드레스 전극(X) 사이에 약 방전이 발생하며, 제3 리셋 신호의 제3 셋업 구간(a3)동안 점진적으로 상승하는 전압차에 의해 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 약한 방전이 발생한다.

또한, 제3 리셋 신호의 제3 셋다운 구간(b3)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이 및 스캔 전극(Y)과 어드레스 전극(X) 사이에 약 방전이 발생하여 어드레스 방전에 과도한 불요 전하들이 마지막으로 소거될 수 있다.

상기한 바와 같은 본 발명에 따른 구동 파형의 공급에 의해, 온셀의 초기화가 충분히 수행되어 잔광성 휘점 발생을 방지할 수 있으며, 그에 따라 디스플레이 영상의 화질 저하를 감소시킬 수 있다.

한편, 서스테인 방전이 발생하지 않은 오프셀의 경우, 스캔 전극(Y)에는 음극성(-)의 벽전하가 형성되고, 서스테인 전극(Z)에는 양극성(+)의 벽전하가 형성되게 된다.

그에 따라, 오프셀의 경우, 제1 리셋 신호의 제1 셋업 구간(a1)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이에 약한 초기화 방전이 발생하나, 어드레스 전극(X)에 정극성 전압(Vp)이 공급되어도 서스테인 전극(Z)과 어드레스 전극(X) 사이에서 방전이 발생하지 않는다.

따라서 리셋 구간에서 서스테인 전극(Z)과 어드레스 전극(X) 사이에 강방전이 발생함에 따라, 디스플레이 영상의 블랙(black) 휘도가 상승하여 콘트라스트가 저하되는 문제를 개선할 수 있다.

다만, 오프셀의 경우에도 제1 리셋 신호의 제1 셋업 구간(a1)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이에 약한 초기화 방전이 발생하도록 하기 위해, 제1 리셋 신호의 최고 전압(Vst1)은 제2, 3 리셋 신호의 최고 전압(Vst2, Vst3)보다 높은 값을 가지는 것이 바람직하다.

오프셀의 경우, 제2 리셋 신호의 유지 구간(a2) 및 제2 셋다운 구간(b2)동안에는 스캔 전극(Y)과 서스테인 전극(Z) 사이, 스캔 전극(Y)과 어드레스 전극(X) 사이 또는 서스테인 전극(Z)과 어드레스 전극(X) 사이에서 방전이 발생하지 않을 수 있으며, 그에 따라 디스플레이 영상의 블랙(black) 휘도 상승을 방지할 수 있다.

그를 위해, 제2 리셋 신호의 최고 전압(Vst2)은 제1, 3 리셋 신호의 최고 전압(Vst1, Vst3)보다 낮은 값을 가질 수 있으며, 구동 회로 구성의 용이성을 고려하면 제2 리셋 신호의 최고 전압(Vst2)은 서스테인 전압(Vs)과 동일할 수 있다.

또한, 오프셀의 경우, 제3 리셋 신호의 제3 셋업 구간(a3)동안 점진적으로 상승하는 전압차에 의해 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 약한 방전이 발생하며, 제3 셋다운 구간(b3)동안 스캔 전극(Y)과 서스테인 전극(Z) 사이 및 스캔 전극(Y)과 어드레스 전극(X) 사이에 약 방전이 발생하여 불요 전하들이 소거될 수 있다.

상기한 바와 같은 본 발명에 따른 플라즈마 디스플레이 장치에 따르면, 도 6에 도시된 바와 같은 제1, 2, 3 리셋 신호 및 어드레스 전극에 공급되는 정극성 전압(Vp)에 의해 온셀의 강한 초기화 방전을 유도하여 잔광성 휘점 발생을 방지하고, 오프셀의 경우에는 강 방전의 발생을 방지함으로서 디스플레이 영상의 블랙 휘도 감소 또는 콘트라스트 저하를 방지할 수 있다.

도 7은 본 발명에 따른 패널 구동 신호 파형에 대한 제3 실시예를 타이밍도로 도시한 것이다.

도 7을 참조하면, 두번째 이후의 서브필드들(2SF~)에서 공급되는 리셋 신호의 최고 전압(Vst4)은 첫번째 서브필드에서 공급되는 제1 리셋 신호의 최고 전압(Vst1)보다 작을 수 있다.

예를 들어, 첫번째 서브필드(1SF)에서는 서스테인 전압(Vs)보다 높은 Vst1까지 상승하는 리셋 신호를 스캔 전극(Y)에 공급하고, 두번째 이후의 서브필드들(2SF~)에서는 상기 Vst1보다 낮은 전압(Vst4)까지 상승하는 리셋 신호를 스캔 전극(Y)에 공급할 수 있다.

상기한 바와 같이 두번째 이후의 서브필드들(2SF~)에서 공급되는 리셋 신호의 최고 전압(Vst4)을 감소시킴으로써, 본 발명에서와 같이 첫번째 서브필드(1SF)에서의 리셋 구간 길이 증가에 따른 패널 구동 마진 감소를 보상할 수 있으며, 그와 동시에 패널 구동에 소모되는 전력을 감소시킬 수 있다.

첫번째 서브필드(1SF)에서 서스테인 방전이 발생한 스캔 전극(Y)에는 양극성(+)의 벽전하가 형성되며 서스테인 전극(Z)에는 음극성(-)의 벽전하가 형성되게 된다. 그에 따라, 두번째 서브필드(2SF)에서 Vst1보다 작은 전압까지 상승하는 리셋 신호가 스캔 전극(Y)에 공급되어도, 첫번째 서브필드(1SF)에서 서스테인 방전이 발생한 스캔 전극(Y)에서 초기화 방전이 충분히 발생될 수 있다.

초기화 방전을 발생시키기 위한 최저 조건 및 구동 회로 구성을 용이성을 고려하면, 상기 두번째 이후의 서브필드들(2SF~)에서 공급되는 리셋 신호의 최고 전 압(Vst4)은 첫번째 서브필드(1SF)에서 공급되는 제2 리셋 신호의 최고 전압(Vst2)과 동일할 수 있으며, 서스테인 전압(Vs)과 동일할 수 있다.

그에 따라, 상기 두번째 이후의 서브필드들(2SF~)에서 공급되는 리셋 신호의 최고 전압(Vst4)은 첫번째 서브필드(1SF)에서 공급되는 제3 리셋 신호의 최고 전압(Vst3)보다 작을 수 있다.

또한, 지터 특성을 향상시켜 어드렛 방전을 보다 안정적으로 수행하기 위해, 첫번째 서브필드(1SF)에서 공급되는 제1, 2, 3 리셋 신호 또는 두번째 이후의 서브필드들(2SF~)에서 공급되는 리셋 신호의 최저 전압은 스캔 전압보다 △Vy 만큼 높을 수 있다.

도 8은 본 발명에 따른 패널 구동 신호 파형에 대한 제4 실시예를 타이밍도로 도시한 것이다.

이하에서는, 도 8을 참조하여 첫번째 서브필드(1SF)의 리셋 구간동안 서스테인 전극(Z)에 공급되는 바이어스 전압에 대한 일실시예를 설명하기로 한다.

도 8을 참조하면, 첫번째 서브필드(1SF)의 리셋 구간에서 공급되는 제1, 2 3 리셋 신호의 셋다운 구간동안 서스테인 전극(Z)에 바이어스 전압이 공급될 수 있다.

본 발명에 따른 일실시예에 의하면, 제1 리셋 신호의 셋다운 구간동안 서스테인 전극(Z)에 공급되는 바이어스 전압이 2 이상의 값을 가질 수 있다.

예를 들어, 제1 리셋 신호의 셋다운 구간의 시작 시점에서는 바이어스 전압(Vzb)이 공급되고, 일정 시간이 경과한 후부터는 상기 바이어스 전압(Vzb)보다 △Vzb 만큼 높은 전압이 서스테인 전극(Z)에 공급될 수 있다.

상기와 같은 바이어스 전압을 서스테인 전극(Z)에 공급함에 따라, 제1 리셋 신호의 셋다운 구간의 시작 시점에서의 강방전을 방지하고, 이후 셋다운 구간에서의 소거 방전을 안정적으로 수행할 수 있다.

또한, 제2, 3 리셋 신호의 셋다운 구간 중 일부 구간에서 서스테인 전극(Z)에 공급되는 전압이 점진적으로 감소할 수 있다.

도 8을 참조하면, 제2, 3 리셋 신호의 셋다운 구간 중 제1 구간에서 서스테인 전극(Z)에 바이어스 전압(Vzb)이 공급되고, 제2 구간에서 서스테인 전극(Z)에 공급되는 전압이 점진적으로 감소할 수 있다.

방전셀의 방전 특성에 따라, 일부 방전셀에서 셋다운 구간동안 휘점 오방전이 발생할 수 있다. 예를 들어, 패널의 장기간 사용에 따라 MgO 보호층 또는 형광체층등의 열화가 발생할 수 있으며, 그에 따라 패널의 면 방전 및 대향 방전과 같은 방전 특성이 변화할 수 있다.

상기와 같은 방전 특성의 변화에 따라 셋다운 구간에서 방전이 과하게 발생하여 휘점 오방전이 발생할 수 있으며, 패널의 사용기간이 길어짐에 따라 상기와 같은 휘점 오방전 발생 가능성이 더욱 높아질 수 있다.

따라서 도 8에 도시된 바와 같이 제2, 3 리셋 신호의 셋다운 구간 중 일부 구간에서 서스테인 전극(Z)에 공급되는 전압을 점진적으로 감소시켜 셋다운 구간에서 발생하는 방전량을 감소시킬 수 있으며, 그에 따라 방전 특성의 변화 등에 따른 휘점 오방전 발생을 방지할 수 있다.

본 발명의 일실시예에 의하면, 제2, 3 리셋 신호의 셋다운 구간 중 일부 구간에서 서스테인 전극(Z)을 플로팅(floating) 시킴으로써, 서스테인 전극(Z)에 공급되는 전압을 점진적으로 감소시킬 수 있다.

상기와 같이 서스테인 전극(Z)을 플로팅(floating)시키는 경우, 서스테인 전극(Z)에 공급되는 전압의 하강 기울기는 스캔 전극(Y)에 공급되는 리셋 신호의 하강 기울기와 동일할 수 있다.

셋다운 구간의 종료 시점 부근에서는 면 방전과 대향 방전이 동시에 발생할 수 있으며, 그에 따라 면 방전 특성 및 대향 방전 특성의 변화에 따라 상기 셋다운 구간(s3)의 종료 시점 부근에서 휘점 오방전이 발생할 가능성이 매우 높을 수 있다.

따라서 제3 구간(a3)은 셋다운 구간(s3)의 종료 시점을 포함하도록 제2, 3 리셋 신호의 셋다운 구간의 후반부에 위치하는 것이 휘점 오방전 발생 방지에 있어 효과적일 수 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.

도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 5 내지 도 8은 본 발명에 따른 패널 구동 신호 파형에 대한 실시예들을 나타내는 타이밍도이다.

Claims

상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들, 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하는 플라즈마 디스플레이 장치에 있어서,

하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 리셋 구간에서,

상승 구간 및 하강 구간을 각각 포함하는 제1, 2, 3 리셋 신호가 상기 스캔 전극에 공급되며, 상기 제1 리셋 신호의 공급 구간 중 적어도 일부 구간동안 상기 어드레스 전극에 정극성 전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1 리셋 신호는 전압이 점진적으로 상승하는 셋업 구간 및 점진적으로 하강하는 셋다운 구간을 포함하고,

상기 제1 리셋 신호의 셋업 구간동안 상기 어드레스 전극에 정극성 전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제2항에 있어서,

상기 제1 리셋 신호의 셋다운 구간동안 상기 서스테인 전극에 정극성의 바이어스 전압이 공급되고,

상기 바이어스 전압은 2 이상의 값을 가지는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 어드레스 전극에 공급되는 상기 정극성 전압은 어드레스 구간에서 상기 어드레스 전극에 공급되는 어드레스 전압과 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제2, 3 리셋 신호의 최고 전압은 상기 제1 리셋 신호의 최고 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제2 리셋 신호의 최고 전압은 상기 제3 리셋 신호의 최고 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1, 3 리셋 신호는 최고 전압까지 점진적으로 상승하는 셋업 구간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제7항에 있어서,

상기 제2 리셋 신호가 기준전압으로부터 최고 전압까지 상승하는 기울기는 상기 제1, 3 리셋 신호의 셋업 구간 상승 기울기보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 복수의 서브필드들 중 첫번째 서브필드의 리셋 구간에서 상기 제1, 2, 3 리셋 신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제9항에 있어서,

상기 복수의 서브필드들 중 두번째 이후의 서브필드들에서는 리셋 구간동안 상승 구간 및 하강 구간을 포함하는 하나의 리셋 신호가 상기 스캔 전극에 공급되며,

상기 두번째 이후의 서브필드들에서 공급되는 리셋 신호의 최고 전압은 상기 제1 리셋 신호의 최고 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제10항에 있어서,

상기 두번째 이후의 서브필드들에서 공급되는 리셋 신호의 최고 전압은 상기 제3 리셋 신호의 최고 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제10항에 있어서,

상기 두번째 이후의 서브필드들에서 공급되는 리셋 신호의 최고 전압은 상기 제2 리셋 신호의 최고 전압과 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제2 리셋 신호는 전압이 점진적으로 하강하는 셋다운 구간을 포함하고,

상기 제2 리셋 신호의 셋다운 구간 중 적어도 일부 구간에서 상기 서스테인 전극에 공급되는 전압이 점진적으로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제3 리셋 신호는 전압이 점진적으로 하강하는 셋다운 구간을 포함하고,

상기 제3 리셋 신호의 셋다운 구간 중 적어도 일부 구간에서 상기 서스테인 전극에 공급되는 전압이 점진적으로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 장치.