KR20090056267A - 불휘발성 메모리 장치의 프로그램-검증 방법 - Google Patents

불휘발성 메모리 장치의 프로그램-검증 방법 Download PDF

Info

Publication number
KR20090056267A
KR20090056267A KR1020070123339A KR20070123339A KR20090056267A KR 20090056267 A KR20090056267 A KR 20090056267A KR 1020070123339 A KR1020070123339 A KR 1020070123339A KR 20070123339 A KR20070123339 A KR 20070123339A KR 20090056267 A KR20090056267 A KR 20090056267A
Authority
KR
South Korea
Prior art keywords
word line
voltage
page
page connected
program
Prior art date
Application number
KR1020070123339A
Other languages
English (en)
Inventor
유영훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123339A priority Critical patent/KR20090056267A/ko
Publication of KR20090056267A publication Critical patent/KR20090056267A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 검증 방법은 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와, 제n 번째 워드라인과 접속된 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와, 제n 번째 워드라인과 접속된 제1 페이지에 인가할 검증 전압을 설정하는 단계와, 상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와, 상기 제n-1 번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 제1 전압을 더하여 설정하는 단계와, 제1 내지 제n-2번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 상기 제1 전압보다 큰 제3 전압을 더하여 설정하는 단계와, 상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제1 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 한다.
검증, 간섭

Description

불휘발성 메모리 장치의 프로그램-검증 방법{Method for programming-verifying of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램-검증 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
불휘발성 메모리 셀은 플로팅 게이트에 인가되는 전위차에 따라 프로그램과 소거 동작이 가능하다. 즉, 약 80Å 정도의 얇은 터널 산화막에 강한 전기장을 인가시키면 FN 터널링 동작에 의해 프로그램 또는 소거 동작이 일어나게 된다.
한편, 이러한 불휘발성 메모리 셀의 프로그램 동작시에는 주변 셀의 프로그램 동작에 의하여 인접해 있는 셀의 문턱전압이 변화하는 간섭현상이 일어나는 것으로 알려져 있다.
즉, 특정 문턱전압을 갖도록 프로그램이 완료된 셀이지만, 주변에 있는 셀의 프로그램 동작시에 영향을 받아 문턱전압이 일부 상승하는 것이다.
이와 같은 간섭 현상에 따라 문턱전압의 분포가 목표로 했던 값과 상이해지 는 문제점이 있다. 특히, 프로그램 완료 여부를 확인하는 검증 동작에 있어서, 간섭에 따라 문턱 전압이 상승한 셀이 있는 경우 프로그램이 완료되지 않았음에도 완료된 것으로 판단되도록 검증 결과에 영향을 주는 문제점이 발생할 수 있다.
전술한 문제점을 해결하기 위하여 본원 발명은 주변 셀의 프로그램 동작시에 간섭을 받아 문턱 전압이 상승한 셀들에 대하여 검증 동작시에 패스전압을 상이하게 인가하는 불휘발성 메모리 장치의 프로그램 검증 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 검증 방법은 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와, 제n 번째 워드라인과 접속된 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와, 제n 번째 워드라인과 접속된 제1 페이지에 인가할 검증 전압을 설정하는 단계와, 상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와, 상기 제n-1 번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 제1 전압을 더하여 설정하는 단계와, 제1 내지 제n-2번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 상기 제1 전압보다 큰 제3 전압을 더하여 설정하는 단계와, 상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제1 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 프로그램 검증 방법은 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와, 제n 번째 워드라인과 접속된 제2 페이지에 대하여 프로그램 동작을 수행하는 단계와, 제n 번째 워드라인과 접속된 제2 페이지에 인가할 검증 전압을 설정하는 단계와, 상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와, 상기 제n-1 번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 제2 전압을 더하여 설정하는 단계와, 제1 내지 제n-2번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 상기 제2 전압보다 큰 제4 전압을 더하여 설정하는 단계와, 상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제2 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 프로그램 검증 방법은 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와, 제n 번째 워드라인과 접속된 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와, 제n 번째 워드라인과 접속된 제1 페이지에 인가할 검증 전압을 설정하는 단계와, 상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와, 상기 제n-1 번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 제1 전압을 더하여 설정하는 단계와, 제1 내지 제n-2번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 상기 제1 전압보다 큰 제3 전압을 더하여 설정하는 단 계와, 상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제1 페이지에 대한 검증 동작을 실시하는 단계와, 제n 번째 워드라인과 접속된 제2 페이지에 대하여 프로그램 동작을 수행하는 단계와, 제n 번째 워드라인과 접속된 제2 페이지에 인가할 검증 전압을 설정하는 단계와, 상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와, 상기 제n-1 번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 제2 전압을 더하여 설정하는 단계와, 제1 내지 제n-2번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 상기 제2 전압보다 큰 제4 전압을 더하여 설정하는 단계와, 상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제2 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 다른 셀들의 프로그램동안 간섭을 받은 셀들에 대하여 더 큰 패스 전압을 인가할 수 있게 되었다.
그에 따라 검증 동작 동안 해당 셀들이 턴온되지 않거나, 턴온 되더라도 셀 스트링에 형성되는 전류 경로를 통해 흐르는 전류 값이 감소되는 문제점을 해소할 수 있게 되었다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살 펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명이 적용되는 불휘발성 메모리 장치의 구성을 도시한 회로도이다.
상기 불휘발성 메모리 장치(100)는 다수의 메모리 셀을 포함하는 메모리 셀 어레이(110)와, 상기 메모리 셀과 접속되어 특정 데이터를 프로그램하거나 상기 메모리 셀에 저장된 데이터를 독출하는 페이지 버퍼들(120, 122)을 포함한다.
상기 메모리 셀 어레이(110)는 데이타를 저장하는 메모리 셀들(MC0~MCn)과, 상기 메모리 셀들을 선택하여 활성화하는 워드 라인들(WL<0:n>)과, 상기 메모리 셀의 데이타를 입출력할 수 있는 비트 라인들(BLe, BLo)을 포함하며, 상기 복수개의 워드 라인들 및 복수개의 비트 라인들이 메트릭스 형태로 배열된 구조이다.
상기 메모리 셀 어레이(110)는 비트라인과 메모리 셀 사이에 접속되는 드레인 선택 트랜지스터(DST)와, 공통 소스 라인과 메모리 셀 사이에 접속되는 소스 선택 트랜지스터(SST)를 포함한다. 또한, 상기 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 직렬 접속된 복수의 메모리 셀들을 포함하는데 이를 셀 스트링(string, 112)) 이라 한다.
상기 메모리 셀들의 게이트는 워드 라인들에 연결되며, 동일한 워드 라인에 공통으로 연결된 메모리 셀들의 집합을 페이지(page, 114)라 한다. 각각의 비트 라인에 연결된 복수개의 스트링들이 공통 소스 라인에 병렬로 연결되어 블록(block)을 구성한다.
이러한 불휘발성 메모리 장치의 프로그램 동작은 페이지 단위로 순차적으로 이루어진다. 그리고 하나의 페이지 내에서도 이븐 비트라인들(BLe1, BLe2, ...)과 접속된 셀들과 오드 비트라인들(BLo1, BLo2, ...)과 접속된 셀들이 분리되어 프로그램된다. 이때, 이븐 비트라인들(BLe1, BLe2, ...)과 접속된 셀들의 집합을 제1 페이지라 정의하고, 오드 비트라인들(BLo1, BLo2, ...)과 접속된 셀들의 집합을 제2 페이지라 정의한다.
통상적인 프로그램 방법에 따르면 제1 워드라인(WL0)과 접속된 제1 페이지(0으로 표시됨)가 프로그램된 후, 제2 페이지(1로 표시됨)가 프로그램된다.
그 다음으로 제2 워드라인(WL1)과 접속된 제1 페이지(2로 표시됨)가 프로그램된 후, 제2 페이지(3으로 표시됨)가 프로그램된다.
이와 같이 소스 선택 트랜지스터와 인접된 페이지부터 순차적으로 상승하는 방향으로 프로그램이 진행되며, 하나의 페이지 내에서도 제1 페이지와 제2 페이지가 구별되어 프로그램된다.
이때, 설계자의 의도에 따라 제1 페이지와 제2 페이지의 프로그램 순서가 바뀔 수 있으며, 드레인 선택 트랜지스터와 인접된 페이지부터 순차적으로 하강하는 방향으로 프로그램이 진행되도록 할 수도 있다.
중요한 것은, 하나의 방향으로 순차적으로 프로그램이 진행된다는 점이다.
이러한 순차적인 프로그램 방식에 의할 경우 먼저 프로그램된 페이지가 후에 프로그램되는 페이지에 의하여 문턱 전압이 일부 상승하는 간섭현상(interference)이 일어난다는 문제점이 있다.
도 2는 동일 워드라인에 접속된 제1 페이지와 제2 페이지에 포함된 셀들의 문턱 전압 분포를 비교한 그래프이다.
상기 그래프는 제1 페이지를 프로그램한 후 제2 페이지를 프로그램하는 방식에 의한 경우를 도시한 것으로, 제1 페이지에 포함된 셀들의 문턱 전압이 제2 페이지에 포함된 셀들의 문턱 전압보다 크다는 것을 알수 있다.
이는 제2 페이지 프로그램 시 먼저 프로그램된 제1 페이지에 포함된 셀들이 간섭을 받아 그 문턱전압이 상승하기 때문이다.
만약, 제2 페이지가 먼저 프로그램된 후 제1 페이지가 프로그램되는 경우라면 제2 페이지의 문턱 전압이 더 클 것이다.
이제 프로그램에 따른 간섭의 종류를 더욱 상세히 살펴보기로 한다.
도 3은 불휘발성 메모리 장치의 프로그램 동작시 간섭 현상을 도시한 도면이다.
먼저, 제1 페이지에 대한 프로그램이 완료된 후 제2 페이지를 프로그램할 경우의 간섭에 대해 살펴보기로 한다. 상기와 같은 경우 비트라인간 간섭(310, 330, 360), 워드라인간 간섭(334, 364), 대각 방향 간섭(332, 362)이 일어난다.
먼저, 제1 워드라인과 접속된 제1 페이지(0으로 표시됨)가 프로그램된 후 제1 워드라인과 접속된 제2 페이지(1로 표시됨)가 프로그램될 때 제1 및 제2 페이지들 사이에 비트라인간 간섭(310)이 일어난다. 이때, 제1 워드라인과 접속된 페이지 아래에는 페이지가 존재하지 않으므로 워드라인간 간섭과 대각 방향 간섭은 일어나지 않는다.
다음으로, 제2 워드라인과 접속된 제1 페이지(2로 표시됨)가 프로그램된 후 제2 워드라인과 접속된 제2 페이지(3으로 표시됨)가 프로그램될 때 제1 및 제2 페이지들 사이에 비트라인간 간섭(330)이 일어나고, 제1 및 제2 워드라인과 접속된 제2 페이지들(1과 3으로 표시됨) 사이에 워드라인간 간섭(334)이 일어나고, 제2 워드라인과 접속된 제2 페이지(3으로 표시됨)와 제1 워드라인과 접속된 제1 페이지(0으로 표시됨) 사이에 대각 방향 간섭(332)이 일어난다.
마찬가지로, 제n+1 워드라인(WLn)과 접속된 제1 페이지(2n으로 표시됨)가 프로그램 된 후 제n+1 워드라인과 접속된 제2 페이지(2n+1로 표시됨)가 프로그램될 때 제1 및 제2 페이지들 사이에 비트라인간 간섭(360)이 일어나고, 제n 및 제n+1 워드라인과 접속된 제2 페이지들(2n-1과 2n+1로 표시됨) 사이에 워드라인간 간섭(364)이 일어나고, 제n+1 워드라인과 접속된 제2 페이지(2n+1로 표시됨)와 제n 워드라인과 접속된 제1 페이지(2(n-1)로 표시됨) 사이에 대각 방향 간섭(362)이 일 어난다.
다음으로, 제n 워드라인과 접속된 페이지의 프로그램이 완료된 후 제n+1 워드라인과 접속된 제1 페이지를 프로그램할 경우 나타나는 간섭에 대해 살펴보기로 한다. 상기와 같은 경우 워드라인간 간섭(320, 340, 350)과 대각 방향 간섭(322, 352)이 일어난다.
먼저, 제1 워드라인과 접속된 페이지의 프로그램이 완료된 후, 제2 워드라인과 접속된 제1 페이지가 프로그램될 때 제1 및 제2 워드라인과 접속된 제1 페이지들(0과 2로 표시됨) 사이에 워드라인간 간섭(320)이 일어나고, 제2 워드라인과 접속된 제1 페이지(2로 표시됨)와 제1 워드라인과 접속된 제2 페이지(1로 표시됨) 사이에 대각 방향 간섭(322)이 일어난다.
마찬가지로, 제3 워드라인과 접속된 페이지의 프로그램이 완료된 후, 제2 워드라인과 접속된 제1 페이지가 프로그램될 때 제2 및 제3 워드라인과 접속된 제1 페이지들(2와 4로 표시됨) 사이에 워드라인간 간섭(340)이 일어나고, 제3 워드라인과 접속된 제1 페이지(4로 표시됨)와 제2 워드라인과 접속된 제2 페이지(3으로 표시됨) 사이에 대각 방향 간섭(342)이 일어난다.
마찬가지로, 제n 워드라인(WLn-1)과 접속된 페이지의 프로그램이 완료된 후, 제n+1 워드라인과 접속된 제1 페이지가 프로그램될 때 제n 및 제n+1 워드라인과 접속된 제1 페이지들(2n과 2n-1로 표시됨) 사이에 워드라인간 간섭(350)이 일어나고, 제n+1 워드라인과 접속된 제1 페이지(2n으로 표시됨)와 제n 워드라인과 접속된 제2 페이지(2n-1로 표시됨) 사이에 대각 방향 간섭(352)이 일어난다.
이제 상기 각 간섭에 따른 문턱 전압의 변화량을 살펴보기로 한다.
도 4는 상기 비트라인간 간섭과 워드라인간 간섭에 따른 문턱 전압 분포의 변화량을 도시한 그래프이다.
도시된 바와 같이 워드라인간 간섭에 따른 분포의 변화량이 비트라인간 간섭에 따른 분포의 변화량보다 크다. 통상적으로는 워드라인간 간섭에 따른 분포의 변화량이 비트라인간 간섭에 따른 분포의 변화량보다 0.1V 정도 더 크게 나타난다.
표 1은 앞서 설명한 통상적인 프로그램 방법에 의한 경우 문턱전압의 변화 정도를 나타낸다.
종류 프로그램전 Vt 프로그램후 Vt △Vt
비트라인간 간섭 1.300 1.451 0.150
워드라인간 간섭 1.451 1.695 0.243
대각방향 간섭 1.695 1.738 0.043
단위: V(voltage)
표 2는 상기의 프로그램 방법이 아닌 임의의 주변 셀 프로그램을 통한 경우 문턱전압의 변화를 나타낸다.
종류 프로그램전 Vt 프로그램후 Vt △Vt
비트라인간 간섭 1.420 1.562 0.141
워드라인간 간섭 1.415 1.699 0.254
단위: V(voltage)
두 가지값에 큰 차이는 없으며, 공통적으로 워드라인간 간섭에 의한 영향이 더 크다는 것을 알 수 있다.
이제 본 발명에서는 이와 같은 간섭의 영향을 고려하여 프로그램 전압을 설정하고자 한다.
통상적으로, 특정 셀에 대하여 프로그램 동작후 검증 동작을 실시할 때, 해당 셀과 접속된 워드라인에 대해서는 검증 전압을 인가하고 그 밖의 워드라인에 대해서는 패스전압을 인가한다. 따라서, 그 밖의 셀들은 모두 턴온되고, 검증 대상이 되는 셀에 대해서만 문턱전압이 검증 전압 이상인지 여부가 판단된다. 만약 해당 셀의 문턱 전압이 검증 전압보다 작은 경우에는 해당 셀도 턴온되어 셀스트링을 통해 전류 경로가 형성이 된다. 그러나, 해당 셀의 문턱 전압이 검증 전압보다 큰 경우에는 해당 셀이 턴온되지 않아 전류경로가 형성되지 않는다.
이때, 본원 발명에서는 상기 패스전압의 인가에 새로운 구성을 추가하고자 한다. 즉, 검증 동작의 수행 전에 이미 프로그램이 완료된 것들과 프로그램이 수행되지 않은 것들을 분류하여 패스 전압을 인가한다. 이미 프로그램이 완료된 셀들의 경우 상기 각종 간섭에 따라 문턱 전압이 어느 정도 상승해 있으므로, 문턱 전압이 상승한 만큼 패스 전압도 상승시켜 인가하도록 한다.
만약, 패스 전압을 상승시키지 않는다면, 검증 대상이 아닌 셀이 턴온되지 않거나 턴온 되더라도 해당 셀을 통과하는 전류가 감소하게 되어 검증 대상 셀의 프로그램이 완료되지 않았음에도 완료된 것으로 판단될 우려가 있다.
도 5a 내지 5g는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 검증 동작을 도시한 도면이다.
먼저 도 5a를 참조하면, 제1 워드라인(WL0)에 대하여 프로그램 동작과 검증동작을 완료한다.
검증 동작시에는 제1 워드라인에 한하여 검증 전압(Vpv)을 인가하고 나머지 워드라인에는 동일한 레벨의 패스전압(Vread)을 인가한다.
다음으로 도 5b를 참조하면, 제2 워드라인(WL1)과 접속된 제1 페이지(2로 표시됨)를 프로그램하고 검증동작을 실시한다.
이때, 상기 검증동작시에 다른 워드라인과 접속된 제1 페이지에 포함된 셀들에는 패스전압을 인가하는데, 이미 프로그램과 검증동작이 완료된 제1 워드라인과 접속된 제1 페이지에는 상이한 패스 전압을 인가한다.
왜냐하면, 상기 제1 워드라인과 접속된 페이지에 대한 프로그램 동작에서 제2 페이지 프로그램시에 제1 페이지가 비트라인간 간섭을 받은 상태이기 때문이다.
따라서, 비트라인간 간섭시 변화하는 전압에 해당하는 제1 전압(V1)을 상기 패스 전압(Vread)에 더하여 제1 워드라인에 인가한다.
바람직하게는 상기 표에 따라 제1 전압을 0.15V로 한다.
다음으로 도 5c를 참조하면, 제2 워드라인(WL1)과 접속된 제2 페이지(3으로 표시됨)를 프로그램하고 검증동작을 실시한다.
이때, 상기 검증 동작시에 다른 워드라인과 접속된 제2 페이지에 포함된 셀들에는 패스전압을 인가하는데, 이미 프로그램과 검증동작이 완료된 제1 워드라인과 접속된 제2 페이지에는 상이한 패스 전압을 인가한다.
현재, 상기 제1 워드라인과 접속된 제2 페이지(1로 표시됨)는 상기 제2 워드라인과 접속된 제1 페이지(2로 표시됨) 프로그램 동작에서 대각방향 간섭을 받은 상태이다.
따라서, 대각방향 간섭시 변화하는 전압에 해당하는 제2 전압(V2)을 상기 패스 전압(Vread)에 더하여 제1 워드라인에 인가한다.
바람직하게는 상기 표에 따라 제2 전압을 0.04V로 한다.
다음으로 도 5d를 참조하면, 제3 워드라인(WL2)과 접속된 제1 페이지(4로 표시됨)를 프로그램하고 검증동작을 실시한다.
이때, 상기 검증동작시에 다른 워드라인과 접속된 제1 페이지에 포함된 셀들에는 패스전압을 인가하는데, 이미 프로그램과 검증동작이 완료된 제1, 제2 워드라인과 접속된 제1 페이지에는 상이한 패스 전압을 인가한다.
현재, 상기 제1 워드라인과 접속된 제1 페이지(0로 표시됨)는 상기 제2 페이지(1로 표시됨) 프로그램 동작에서 비트라인 간섭을 받았고, 상기 제2 워드라인과 접속된 제1 페이지 및 제2 페이지 프로그램 동작에서 워드라인간 간섭, 대각방향 간섭을 받은 상태이다.
따라서, 비트라인 간섭, 워드라인간 간섭, 대각방향 간섭을 모두 고려한 제3 전압(V3)을 상기 패스 전압(Vread)에 더하여 제1 워드라인에 인가한다.
바람직하게는 상기 표에 따라 제3 전압을 0.43V로 한다.
한편, 상기 제2 워드라인과 접속된 제1 페이지도 제2 워드라인과 접속된 제2 페이지(30) 프로그램시 비트라인간 간섭을 받은 상태이다.
따라서, 비트라인간 간섭시 변화하는 전압에 해당하는 제1 전압(V1)을 상기 패스 전압(Vread)에 더하여 제2 워드라인에 인가한다.
다음으로 도 5e를 참조하면, 제3 워드라인(WL2)과 접속된 제2 페이지(5로 표시됨)를 프로그램하고 검증동작을 실시한다.
이때, 상기 검증동작시에 다른 워드라인과 접속된 제2 페이지에 포함된 셀들에는 패스전압을 인가하는데, 이미 프로그램과 검증동작이 완료된 제1, 제2 워드라인과 접속된 제2 페이지에는 상이한 패스 전압을 인가한다.
현재, 상기 제1 워드라인과 접속된 제2 페이지(1로 표시됨)는 상기 제2 워드라인과 접속된 제1 페이지 및 제2 페이지 프로그램 동작에서 워드라인간 간섭, 대각방향 간섭을 받은 상태이다.
따라서, 워드라인간 간섭, 대각방향 간섭을 고려한 제4 전압(V4)을 상기 패스 전압(Vread)에 더하여 제1 워드라인에 인가한다.
바람직하게는 상기 표에 따라 제4 전압을 0.28V로 한다.
한편, 상기 제2 워드라인과 접속된 제2 페이지도 제3 워드라인과 접속된 제1 페이지(4) 프로그램시 대각 방향 간섭을 받은 상태이다.
따라서, 대각 방향 간섭에 해당하는 제2 전압(V2)을 상기 패스 전압(Vread)에 더하여 제2 워드라인에 인가한다.
다음으로 도 5f를 참조하면, 제4 워드라인(WL3)과 접속된 제1 페이지(6으로 표시됨)를 프로그램하고 검증동작을 실시한다.
앞서와 마찬가지로, 제1 및 제2 워드라인과 접속된 제1 페이지에 대해서는 제3 전압(V3)을 상기 패스 전압(Vread)에 더하여 인가한다.
한편, 상기 제3 워드라인과 접속된 제1 페이지에 대해서는 제1 전압(V1)을 상기 패스 전압(Vread)에 더하여 인가한다.
즉, 현재 검증 대상인 제1 페이지의 검증 직전에 검증하였던 제n 워드라인과 접속된 제1 페이지에는 패스 전압에 상기 제1 전압을 더하여 인가하고, 상기 제n 워드라인과 접속된 제1 페이지의 검증 직전에 검증하였던 모든 워드라인들(제n-1부터 제1 워드라인)에는 패스 전압에 상기 제3 전압을 더하여 인가한다.
다음으로 도 5g를 참조하면, 제4 워드라인(WL3)과 접속된 제2 페이지(7로 표시됨)를 프로그램하고 검증동작을 실시한다.
앞서와 마찬가지로, 제1 및 제2 워드라인과 접속된 제2 페이지에 대해서는 제4 전압(V4)을 상기 패스 전압(Vread)에 더하여 인가한다.
한편, 상기 제3 워드라인(WL2)과 접속된 제1 페이지에 대해서는 제2 전압(V2)을 상기 패스 전압(Vread)에 더하여 인가한다.
즉, 현재 검증 대상인 제2 페이지의 검증 직전에 검증하였던 제n 워드라인과 접속된 제2 페이지에는 패스 전압에 상기 제2 전압을 더하여 인가하고, 상기 제n 워드라인과 접속된 제2 페이지의 검증 직전에 검증하였던 모든 워드라인들(제n-1부터 제1 워드라인)에는 패스 전압에 상기 제4 전압을 더하여 인가한다.
순서도를 통해 상기 내용을 정리해 보기로 한다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 검증 방법을 도시한 순서도이다.
먼저, 제1 내지 n-1 번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증 동작을 완료한다(단계 610).
다음으로, 제n 번째 워드라인과 접속된 제1 페이지에 대하여 프로그램 동작을 수행한다(단계 620).
다음으로, 제n 번째 워드라인과 접속된 제1 페이지의 검증을 위한 전압을 설정한다(단계 630).
제n 번째 워드라인에 대해서는 검증전압을, 제n+1 번째 워드라인 이후의 워드라인에 대해서는 패스전압을 설정한다.
또한, 제n-1 번째 워드라인에 대해서는 상기 패스전압에 제1 전압(V1)을 더한 전압을, 제1 내지 제n-2 번째 워드라인에 대해서는 상기 패스전압에 제3 전압(V3)을 더한 전압을 설정한다.
다음으로, 상기 설정된 전압에 따라 제n 번째 워드라인과 접속된 제1 페이지의 검증을 실시한다(단계 640).
다음으로, 제n 번째 워드라인과 접속된 제2 페이지에 대하여 프로그램 동작을 수행한다(단계 650).
다음으로, 제n 번째 워드라인과 접속된 제2 페이지의 검증을 위한 전압을 설정한다(단계 660).
제n 번째 워드라인에 대해서는 검증전압을, 제n+1 번째 워드라인 이후의 워드라인에 대해서는 패스전압을 설정한다.
또한, 제n-1 번째 워드라인에 대해서는 상기 패스전압에 제2 전압(V2)을 더한 전압을, 제1 내지 제n-2 번째 워드라인에 대해서는 상기 패스전압에 제4 전압(V4)을 더한 전압을 설정한다.
다음으로, 상기 설정된 전압에 따라 제n 번째 워드라인과 접속된 제2 페이지의 검증을 실시한다(단계 670).
상기와 같은 동작에 따라 제n 번째 워드라인과 접속된 페이지들에 대한 프로그램/검증이 완료되면 제n+1 번째 워드라인과 접속된 페이지들에 대하여 프로그램/검증 동작을 실시하게 된다.
도 1은 본원 발명이 적용되는 불휘발성 메모리 장치의 구성을 도시한 회로도이다.
도 2는 동일 워드라인에 접속된 제1 페이지와 제2 페이지에 포함된 셀들의 문턱 전압 분포를 비교한 그래프이다.
도 3은 불휘발성 메모리 장치의 프로그램 동작시 간섭 현상을 도시한 도면이다.
도 4는 상기 비트라인간 간섭과 워드라인간 간섭에 따른 문턱 전압 분포의 변화량을 도시한 그래프이다.
도 5a 내지 5g는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 검증 동작을 도시한 도면이다.
도 6은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 프로그램/검증 방법을 도시한 순서도이다.

Claims (13)

  1. 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와,
    제n 번째 워드라인과 접속된 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와,
    제n 번째 워드라인과 접속된 제1 페이지에 인가할 검증 전압을 설정하는 단계와,
    상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와,
    상기 제n-1 번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 제1 전압을 더하여 설정하는 단계와,
    제1 내지 제n-2번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 상기 제1 전압보다 큰 제3 전압을 더하여 설정하는 단계와,
    상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제1 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  2. 제1항에 있어서, 상기 제1 전압은 상기 제n-1번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-1번째 워드라인과 접속된 제1 페이지에 포 함된 셀들의 문턱전압 변화량인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  3. 제1항에 있어서, 상기 제3 전압은 상기 제n-2번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제1 페이지에 포함된 셀들의 문턱전압 변화량과,
    상기 제n-1번째 워드라인과 접속된 제1 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제1 페이지에 포함된 셀들의 문턱전압 변화량과,
    상기 제n-1번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제1 페이지에 포함된 셀들의 문턱전압 변화량을 더한 값인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  4. 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와,
    제n 번째 워드라인과 접속된 제2 페이지에 대하여 프로그램 동작을 수행하는 단계와,
    제n 번째 워드라인과 접속된 제2 페이지에 인가할 검증 전압을 설정하는 단계와,
    상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와,
    상기 제n-1 번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 제2 전압을 더하여 설정하는 단계와,
    제1 내지 제n-2번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 상기 제2 전압보다 큰 제4 전압을 더하여 설정하는 단계와,
    상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제2 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  5. 제4항에 있어서, 상기 제2 전압은 상기 제n번째 워드라인과 접속된 제1 페이지에 대한 프로그램 동작시 상기 제n-1번째 워드라인과 접속된 제2 페이지에 포함된 셀들의 문턱전압 변화량인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  6. 제4항에 있어서, 상기 제4 전압은 상기 제n-1번째 워드라인과 접속된 제1 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제2 페이지에 포함된 셀들의 문턱전압 변화량과,
    상기 제n-1번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제2 페이지에 포함된 셀들의 문턱전압 변화량을 더한 값인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  7. 제1 내지 제n-1번째 워드라인과 접속된 페이지들에 대하여 순차적으로 프로그램/검증동작을 완료하는 단계와,
    제n 번째 워드라인과 접속된 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와,
    제n 번째 워드라인과 접속된 제1 페이지에 인가할 검증 전압을 설정하는 단계와,
    상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와,
    상기 제n-1 번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 제1 전압을 더하여 설정하는 단계와,
    제1 내지 제n-2번째 워드라인과 접속된 제1 페이지에 대하여 상기 패스전압에 상기 제1 전압보다 큰 제3 전압을 더하여 설정하는 단계와,
    상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제1 페이지에 대한 검증 동작을 실시하는 단계와,
    제n 번째 워드라인과 접속된 제2 페이지에 대하여 프로그램 동작을 수행하는 단계와,
    제n 번째 워드라인과 접속된 제2 페이지에 인가할 검증 전압을 설정하는 단계와,
    상기 제n 번째 워드라인과 접속된 페이지의 검증완료 후에 프로그램/검증동작이 수행될 모든 워드라인에 대하여 패스전압을 설정하는 단계와,
    상기 제n-1 번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 제2 전압을 더하여 설정하는 단계와,
    제1 내지 제n-2번째 워드라인과 접속된 제2 페이지에 대하여 상기 패스전압에 상기 제2 전압보다 큰 제4 전압을 더하여 설정하는 단계와,
    상기 설정된 각 전압에 따라 상기 제n 번째 워드라인과 접속된 제2 페이지에 대한 검증 동작을 실시하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  8. 제7항에 있어서, 상기 제1 전압은 상기 제n-1번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-1번째 워드라인과 접속된 제1 페이지에 포함된 셀 들의 문턱전압 변화량인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  9. 제7항에 있어서, 상기 제3 전압은 상기 제n-2번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제1 페이지에 포함된 셀들의 문턱전압 변화량과,
    상기 제n-1번째 워드라인과 접속된 제1 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제1 페이지에 포함된 셀들의 문턱전압 변화량과,
    상기 제n-1번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제1 페이지에 포함된 셀들의 문턱전압 변화량을 더한 값인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  10. 제7항에 있어서, 상기 제2 전압은 상기 제n번째 워드라인과 접속된 제1 페이지에 대한 프로그램 동작시 상기 제n-1번째 워드라인과 접속된 제2 페이지에 포함된 셀들의 문턱전압 변화량인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  11. 제7항에 있어서, 상기 제4 전압은 상기 제n-1번째 워드라인과 접속된 제1 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제2 페이지에 포함된 셀들의 문턱전압 변화량과,
    상기 제n-1번째 워드라인과 접속된 제2 페이지에 대한 프로그램 동작시 상기 제n-2번째 워드라인과 접속된 제2 페이지에 포함된 셀들의 문턱전압 변화량을 더한 값인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  12. 제7항에 있어서, 상기 제3 전압은 상기 제4 전압보다 더 큰 값인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  13. 제7항에 있어서, 상기 제1 전압은 상기 제2 전압보다 더 큰 값인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
KR1020070123339A 2007-11-30 2007-11-30 불휘발성 메모리 장치의 프로그램-검증 방법 KR20090056267A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070123339A KR20090056267A (ko) 2007-11-30 2007-11-30 불휘발성 메모리 장치의 프로그램-검증 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123339A KR20090056267A (ko) 2007-11-30 2007-11-30 불휘발성 메모리 장치의 프로그램-검증 방법

Publications (1)

Publication Number Publication Date
KR20090056267A true KR20090056267A (ko) 2009-06-03

Family

ID=40987690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123339A KR20090056267A (ko) 2007-11-30 2007-11-30 불휘발성 메모리 장치의 프로그램-검증 방법

Country Status (1)

Country Link
KR (1) KR20090056267A (ko)

Similar Documents

Publication Publication Date Title
US10672487B2 (en) Semiconductor memory device
CN112233713B (zh) 半导体存储装置
JP5268882B2 (ja) 不揮発性半導体記憶装置
KR101264019B1 (ko) 반도체 장치의 동작 방법
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US20080175069A1 (en) Method of performing an erase operation in a non-volatile memory device
JP2010009733A (ja) 不揮発性半導体記憶装置
KR20150002000A (ko) 반도체 장치 및 이의 동작 방법
JP2010211883A (ja) 不揮発性半導体記憶装置
KR20100034614A (ko) 낸드 플래시 메모리소자의 프로그램 방법
US7724576B2 (en) Soft programming method of non-volatile memory device
JP2011198413A (ja) 不揮発性半導体記憶装置
US20130163333A1 (en) Semiconductor memory device and method of operating the same
US20090231923A1 (en) Reduction of punch-through disturb during programming of a memory device
US8773902B2 (en) Channel boosting using secondary neighbor channel coupling in non-volatile memory
US20110292734A1 (en) Method of programming nonvolatile memory device
US20120170376A1 (en) Semiconductor memory device and operating method thereof
US8767469B2 (en) Method of operating nonvolatile memory device
US20150325299A1 (en) Non-volatile semiconductor memory device and writing method thereof
JP2020149742A (ja) 半導体記憶装置
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
KR20090000366A (ko) 불휘발성 메모리 장치
US8130568B2 (en) Method of programming nonvolatile memory device
KR101184803B1 (ko) 반도체 장치 및 이의 프로그램 방법
TWI740780B (zh) 半導體儲存裝置以及讀出方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination