KR20090049407A - Process for forming pattern of semiconductor device using double exposure - Google Patents

Process for forming pattern of semiconductor device using double exposure Download PDF

Info

Publication number
KR20090049407A
KR20090049407A KR1020070115648A KR20070115648A KR20090049407A KR 20090049407 A KR20090049407 A KR 20090049407A KR 1020070115648 A KR1020070115648 A KR 1020070115648A KR 20070115648 A KR20070115648 A KR 20070115648A KR 20090049407 A KR20090049407 A KR 20090049407A
Authority
KR
South Korea
Prior art keywords
exposure
mask
exposure mask
pitch
pattern
Prior art date
Application number
KR1020070115648A
Other languages
Korean (ko)
Other versions
KR101051177B1 (en
Inventor
김진수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070115648A priority Critical patent/KR101051177B1/en
Publication of KR20090049407A publication Critical patent/KR20090049407A/en
Application granted granted Critical
Publication of KR101051177B1 publication Critical patent/KR101051177B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 이중 노광용 마스크와 이를 이용한 반도체 소자의 패턴 형성방법에 관한 것으로, 제1 방향 피치가 2a, 제2 방향 피치가 2b인 노광 마스크를 이용하여 1차 노광한 후 상기 1차 노광 위치로부터 제1 방향으로 a 피치, 제2 방향으로 b 피치 이동한 위치에서 동일한 크기의 투광영역을 갖는 노광 마스크를 이용하여 2차 노광하는 이중 노광을 수행함으로써 제1 방향 피치가 a, 제2 방향 피치가 b인 패턴을 정확하게 대칭이 되도록 형성할 수 있고, 원하는 공정 마진을 확보할 수 있다.The present invention relates to a double exposure mask and a method for forming a pattern of a semiconductor device using the same, wherein the first exposure is performed using an exposure mask having a first direction pitch of 2a and a second direction pitch of 2b. The first direction pitch is a and the second direction pitch is b by performing double exposure by using an exposure mask having a light transmitting area having the same size at a position shifted a pitch in the first direction and b pitch in the second direction. The phosphorus pattern can be formed to be exactly symmetrical, and a desired process margin can be secured.

Description

이중 노광을 이용한 반도체 소자의 패턴 형성방법{Process for forming pattern of semiconductor device using double exposure}Process for forming pattern of semiconductor device using double exposure

본 발명은 이중 노광용 노광 마스크 및 이를 이용한 반도체 소자의 패턴 형성방법에 관한 것으로, 제1 방향 피치가 a, 제2 방향 피치가 b인 패턴을 정확하게 대칭이 되도록 형성할 수 있고, 원하는 공정 마진을 확보할 수 있는 반도체 소자의 패턴 형성방법에 관한 것이다.The present invention relates to a double-exposure exposure mask and a method for forming a pattern of a semiconductor device using the same, the pattern of the first direction pitch is a, the second direction pitch is b can be formed to be exactly symmetrical, ensuring a desired process margin The pattern formation method of the semiconductor element which can be performed.

현재 개구수 (numerical aperture, NA) 1.0 이하인 ArF 노광 장비의 한계상 이머전 (immersion) 리소그라피 공정을 이용한다 하더라도 통상적인 1회의 노광만으로는 50 nm 이하의 라인/스페이스 패턴을 형성하기 어렵다. 그리하여, 리소그라피 공정에서 해상도를 향상시키고 공정 마진 (margin)을 확장하기 위한 일환으로 이중 노광 (double exposure) 공정에 대한 연구가 활발히 진행되고 있다. 이중 노광 공정이란 감광제가 도포된 웨이퍼 상에 두 개의 마스크를 이용하여 각기 노광한 후 현상하는 공정으로서, 단순한 라인이나 콘택 (contact)이 아닌 복잡한 패턴을 더욱 쉽게 노광하거나, 밀한 (dense) 패턴과 소한 (isolated) 패턴을 각기 노광하여 공정 마진을 확장하는데 주로 이용되고 있다. 이중 노광 공정은 패턴 주기의 두 배의 주기를 갖도록 패턴을 노광하고 식각한 후 그 패턴들 사이에 똑같이 두 배 주기를 갖는 두 번째 패턴을 노광하고 식각하는 방식으로 수행된다. 첫 번째 마스크 공정과 식각 공정 후에 두 번째 마스크 공정과 식각 공정을 수행함으로써 오버레이 (overlay) 측정이 가능하여 정렬불량 (misalign)과 같은 단점을 개선할 수 있고, 원하는 해상도를 얻을 수 있게 된다.Even with the immersion lithography process of ArF exposure equipment having a numerical aperture (NA) of 1.0 or less, it is difficult to form a line / space pattern of 50 nm or less with only a single exposure. Thus, researches on double exposure processes have been actively conducted as part of improving the resolution and expanding the process margin in the lithography process. The double exposure process is a process in which two masks are exposed on a photosensitive agent-coated wafer and then developed. The double exposure process more easily exposes a complex pattern rather than a simple line or contact, or a dense pattern and a small amount. It is mainly used to expand the process margin by exposing each of the (isolated) patterns. The double exposure process is performed by exposing and etching a pattern to have a period twice as long as the pattern period, and then exposing and etching a second pattern having an equally double period between the patterns. By performing the second mask process and the etching process after the first mask process and the etching process, overlay measurement can be performed, thereby reducing disadvantages such as misalignment and obtaining a desired resolution.

예를 들어, 도 1과 같은 제1 방향 a 피치, 제2 방향 b 피치를 갖는 패턴을 형성하기 위한 종래의 이중 노광 방법으로는 도 2a~2b 및 도 3a~3b의 노광 마스크를 사용하는 방법을 들 수 있다.For example, as a conventional double exposure method for forming a pattern having a first direction a pitch and a second direction b pitch as shown in FIG. 1, a method of using the exposure masks of FIGS. 2A to 2B and 3A to 3B is used. Can be mentioned.

도 2a의 노광 마스크를 이용하여 1차 노광하고, 도 2b의 노광 마스크를 이용하여 2차 노광하는 경우, 단위 셀 내의 셀이 좌우 대칭적으로 배열되지 못하면서 원하는 모양의 패턴 및 공정 마진을 얻기 힘들게 된다.When the first exposure is performed using the exposure mask of FIG. 2A and the second exposure is performed using the exposure mask of FIG. 2B, it is difficult to obtain a pattern and a process margin of a desired shape without the cells in the unit cells being symmetrically arranged. .

한편, 도 3a의 노광 마스크를 이용하여 1차 노광하고, 도 3b의 노광 마스크를 이용하여 2차 노광하는 경우, 제1 방향으로는 피치가 2a로 두 배 늘어나지만 제2 방향의 피치는 그대로 유지되어, 제2 방향에서 오픈되어야 하는 홀이 붙어서 오픈되거나 제대로 오픈된다고 하더라도 공정 마진이 부족하게 된다.On the other hand, when the first exposure using the exposure mask of Figure 3a and the second exposure using the exposure mask of Figure 3b, the pitch in the first direction is doubled to 2a, but the pitch in the second direction is maintained as it is. Thus, even if the hole to be opened in the second direction is attached or opened properly, the process margin is insufficient.

본 발명은 제1 방향 피치가 a, 제2 방향 피치가 b인 패턴을 정확하게 대칭이 되도록 형성할 수 있고, 원하는 공정 마진을 확보할 수 있는 이중 노광용 마스크 및 이를 이용한 패턴 형성방법을 제공하는 것에 관한 것이다.The present invention provides a double exposure mask and a pattern forming method using the same, which can form a pattern having a first direction pitch of a and a second direction pitch of b to be exactly symmetrical, and to secure a desired process margin. will be.

본 발명은 저장전극 예정 영역이 꼭지점 부분에 배치되고 상기 예정영역 사이의 위치에 저장전극 비예정 영역이 배치된 사각형태의 투광영역을 복수개 정렬시켜 구비하는 제1 노광 마스크 및 제2 노광마스크를 포함하고,The present invention includes a first exposure mask and a second exposure mask including a plurality of rectangular light transmitting regions in which a storage electrode predetermined region is disposed at a vertex and a non-scheduled storage electrode is arranged at a position between the predetermined regions. and,

상기 제1 노광 마스크의 투광영역 및 제2 노광 마스크의 투광영역은 각각의 저장전극 예정 영역은 서로 중첩되고, 비예정 영역은 중첩되지 않도록 위치하는 것을 특징으로 하는 노광 마스크를 제공한다.The light emission area of the first exposure mask and the light emission area of the second exposure mask provide an exposure mask, wherein each of the storage electrode predetermined areas overlaps each other, and the non-scheduled areas do not overlap.

상기 제1 및 제2 노광 마스크의 사각형태로 정렬된 투광영역의 크기는 1.5a × 1.5b 이고, 투광영역의 꼭지점 부분에 위치하는 저장전극 예정영역의 크기는 0.5a × 0.5b 인 것이 바람직하나, 이에 한정되는 것은 아니다 (이때 a 및 b는 양의 유리수, 단위는 ㎛ 또는 nm 이다).The size of the transmissive regions arranged in a rectangular shape of the first and second exposure masks is 1.5a × 1.5b, and the predetermined size of the storage electrode predetermined region located at the vertex portion of the transmissive region is 0.5a × 0.5b. However, the present invention is not limited thereto, where a and b are positive rational numbers, and the unit is μm or nm.

상기 사각형태로 정렬된 투광영역은 2.0a × 2.0b의 피치로 형성된다.The light-transmitting regions arranged in a rectangular shape are formed at a pitch of 2.0a × 2.0b.

상기 제2 노광 마스크는 제1 노광 마스크와 별도로 형성해도 되고, 제1 노광 마스크를 이동하여 사용해도 된다.The second exposure mask may be formed separately from the first exposure mask, or may be used by moving the first exposure mask.

본 발명은 또한 상기 노광 마스크를 이용한 패턴 형성방법을 제공한다.The present invention also provides a pattern forming method using the exposure mask.

상기 패턴 형성방법은The pattern forming method is

상기 본 발명의 제1 노광 마스크를 이용하여 1차 노광하는 단계와,Performing first exposure using the first exposure mask of the present invention;

상기 본 발명의 제2 노광 마스크를 이용하여 2차 노광하는 단계를 포함하여,Including the second exposure using the second exposure mask of the present invention,

상기 1차 노광 영역과 2차 노광 영역의 중첩되는 영역이 저장전극용 콘택홀이 되도록 하는 것이 특징이다.The overlapping area of the primary exposure area and the secondary exposure area may be a contact hole for a storage electrode.

구체적으로, 상기 패턴 형성방법은Specifically, the pattern forming method

a × b의 피치를 갖는 저장전극용 콘택홀을 형성하는 방법으로서,A method of forming a contact hole for a storage electrode having a pitch of a × b,

1.5a × 1.5b 크기의 투광영역이 2.0 × 2.0b 의 피치로 배열된 제1 노광 마스크를 이용하여 1차 노광하는 단계와,Performing first exposure using a first exposure mask in which a transmissive area of 1.5a x 1.5b is arranged at a pitch of 2.0 x 2.0b;

상기 1차 노광 위치로부터 a × b 피치 이동한 위치에서 동일한 크기의 투광영역을 갖는 2차 노광 마스크를 이용하여 2차 노광하는 단계를 포함하고,Performing secondary exposure using a secondary exposure mask having a light-transmitting area having the same size at a position shifted a × b pitch from the primary exposure position,

상기 1차 노광 영역과 2차 노광 영역의 중첩되는 영역이 저장전극용 콘택홀이 되도록 하는 방법이다.The overlapping region of the primary exposure region and the secondary exposure region is a contact hole for a storage electrode.

더욱 구체적으로, 상기 방법은More specifically, the method

반도체 기판 상부에 피식각층을 형성하는 단계와,Forming an etched layer on the semiconductor substrate;

상기 피식각층 위에 순차적으로 제1 하드마스크막, 제2 하드마스크막 및 제1 감광막을 형성하는 단계와,Sequentially forming a first hard mask film, a second hard mask film, and a first photoresist film on the etched layer;

1.5a × 1.5b 크기의 투광영역이 2.0 × 2.0b 의 피치로 배열된 제1 노광 마스크를 이용하여 1차 노광 및 현상하여 제1 감광막 패턴을 형성하는 단계와,Forming a first photoresist pattern by first exposure and development using a first exposure mask having a 1.5a × 1.5b sized light transmissive region arranged at a pitch of 2.0 × 2.0b;

제1 감광막 패턴을 식각마스크로 제2 하드마스크막을 식각하여 제2 하드마스 크막 패턴을 형성하는 단계와,Etching the second hard mask layer using the first photoresist pattern as an etching mask to form a second hard mask layer pattern;

제2 하드마스크막 패턴 상부에 제2 감광막을 형성하는 단계와,Forming a second photoresist layer on the second hard mask layer pattern;

상기 1차 노광 위치로부터 a × b 피치 이동한 위치에서 상기와 동일한 크기의 투광영역을 갖는 제2 노광 마스크를 이용하여 2차 노광 및 현상하여 제2 감광막 패턴을 형성하는 단계와,Forming a second photoresist pattern by performing secondary exposure and development using a second exposure mask having a light transmitting area having the same size as above at a position shifted by a × b pitch from the primary exposure position;

제2 하드마스크막 패턴과 제2 감광막 패턴을 식각마스크로 제1 하드마스크막을 식각하여 제1 하드마스크막 패턴을 형성하는 단계와,Etching the first hard mask layer using the second hard mask layer pattern and the second photoresist layer pattern as an etching mask to form a first hard mask layer pattern;

상기 제1 하드마스크막 패턴을 식각 마스크로 하여 피식각층을 식각하는 단계를 포함한다.Etching the etching target layer using the first hard mask layer pattern as an etching mask.

상기 제2 노광 마스크는 제1 노광 마스크와 별도로 형성한 마스크이거나, 제2 노광 마스크는 제2 노광 마스크로 이동된 제1 노광 마스크이다.The second exposure mask is a mask formed separately from the first exposure mask, or the second exposure mask is a first exposure mask moved to the second exposure mask.

본 발명의 이중 노광용 마스크를 이용한 이중 패터닝 공정을 수행함으로써 제1 방향 피치가 a, 제2 방향 피치가 b인 패턴을 정확하게 대칭이 되도록 형성할 수 있고, 원하는 공정 마진을 확보할 수 있다.By performing the double patterning process using the double exposure mask of the present invention, a pattern in which the first direction pitch is a and the second direction pitch is b can be formed to be exactly symmetrical, and a desired process margin can be secured.

이하, 본 발명의 노광 마스크 및 이를 이용한 패턴 형성방법에 대하여 도면을 참조하여 설명한다.Hereinafter, the exposure mask of the present invention and a pattern forming method using the same will be described with reference to the drawings.

도 4a는 본 발명의 노광 마스크의 제1 노광 마스크의 평면도를 개시하는데, 이를 참조하면 본 발명의 제1 노광 마스크는 사각형태로 투광영역 (M)을 정렬시켜 구비하되, 4개의 저장전극 예정영역 (D)이 상기 투광영역 (M)의 꼭지점 부분에 포함되고, 상기 저장전극 예정영역 (D) 사이에 저장전극 비예정영역 (E)을 구비한다.FIG. 4A discloses a plan view of a first exposure mask of an exposure mask of the present invention. Referring to this, the first exposure mask of the present invention is provided by arranging the light-transmitting regions M in a quadrangular shape. (D) is included in the vertex portion of the light-transmitting region (M), and the storage electrode non-scheduled region (E) is provided between the storage electrode predetermined region (D).

도 4b는 본 발명의 노광 마스크의 제2 노광 마스크의 평면도를 개시하는데, 이를 참조하면 상기 도 4a에 개시한 제1 노광 마스크의 투광영역이 인접된 영역에 위치하는 4개의 저장전극 예정영역 (D)을 포함하도록 사각형태로 투광영역 (M)을 정렬시켜 구비하고, 상기 저장전극 예정영역 (D) 사이에 저장전극 비예정영역 (E)을 구비한다.FIG. 4B illustrates a plan view of a second exposure mask of the exposure mask of the present invention. Referring to this, four storage electrode predetermined regions D in which a light transmitting region of the first exposure mask disclosed in FIG. 4A is located adjacent to each other. The light-transmitting region (M) is arranged in a rectangular shape so as to include a), and a storage electrode non-scheduled region (E) is provided between the storage electrode predetermined region (D).

도 4a 및 도 4b에는 투광영역 (M)의 크기가 1.5a × 1.5b 이고, 투광영역 (M)의 꼭지점 부분에 위치하는 저장전극 예정영역 (D)의 크기가 0.5a × 0.5b 이며, 투광영역은 2.0a × 2.0b의 피치로 형성한 것 (이때 a 및 b는 양의 유리수, 단위는 ㎛ 또는 nm 이며, 이하 동일하다)의 예를 도시했지만, 크기가 이에 한정되는 것은 아니다.4A and 4B, the size of the light transmitting area M is 1.5a × 1.5b, the size of the storage electrode predetermined area D located at the vertex of the light emitting area M is 0.5a × 0.5b, Although the area | region was shown the example of what formed in pitch of 2.0a * 2.0b (where a and b are positive rational numbers, a unit is micrometer or nm, and is the same below), the size is not limited to this.

구체적으로, 도 4a를 참조하면, 제1 노광 마스크는 제1 방향의 길이가 1.5a 이고 제2 방향의 길이가 1.5b 인 투광 영역이 제1 방향 피치가 2a, 제2 방향 피치가 2b로 형성되어 있으며, 이 노광 마스크를 이용하여 1차 노광한다.Specifically, referring to FIG. 4A, in the first exposure mask, a light-transmitting region having a length of 1.5a in a first direction and a length of 1.5b in a second direction has a first direction pitch of 2a and a second direction pitch of 2b. The first exposure is performed using this exposure mask.

도 4b를 참조하면, 제2 노광 마스크는 상기 1차 노광 위치로부터 제1 방향으로 a 피치, 제2 방향으로 b 피치 이동한 위치에서 동일한 크기의 투광영역 (M)을 갖도록 형성되어 있으며, 이 노광 마스크를 이용하여 2차 노광한다.Referring to FIG. 4B, the second exposure mask is formed to have a light-transmitting region M having the same size at a position shifted a pitch in the first direction and b pitch in the second direction from the primary exposure position. Secondary exposure is performed using a mask.

도 5는 도 4a의 제1 노광 마스크와 도 4b의 제2 노광 마스크의 투광 영역 (M)이 중첩되는 부분을 나타낸 평면도인데, 이 중첩되는 부분이 패터닝 공정에서 저장전극용 콘택홀 (P)이 되며, 이것은 도 1의 저장전극용 콘택홀 (P)의 배열과 일치함을 알 수 있다.FIG. 5 is a plan view illustrating a portion where the light-transmitting region M of the first exposure mask of FIG. 4A and the second exposure mask of FIG. 4B overlap with each other, and the overlapping portion is a contact hole P for the storage electrode in the patterning process. It can be seen that this coincides with the arrangement of the contact hole P for the storage electrode of FIG. 1.

도 4a 및 도 4b에 나타낸 본 발명의 노광 마스크를 이용하여 이중 노광함으로써 반도체 소자의 저장전극용 콘택홀을 형성하는 공정을 도 6a 내지 도 6g를 통해 설명한다.A process of forming a contact hole for a storage electrode of a semiconductor device by double exposure using the exposure mask of the present invention shown in FIGS. 4A and 4B will be described with reference to FIGS. 6A to 6G.

우선, 도 6a 내지 도 6c는 도 4a의 제1 노광 마스크를 이용하여 노광하였을 때 A-A' 의 절단면에 해당하는 하부 구조의 패터닝 공정을 나타낸 것이다.First, FIGS. 6A to 6C illustrate a patterning process of a lower structure corresponding to a cut plane of A-A 'when exposed using the first exposure mask of FIG. 4A.

도 6a를 참조하면, 반도체 기판 (100) 상부에 피식각층 (110), 제1 하드마스크막 (122), 제2 하드마스크막 (124) 및 제1 감광막 (132)이 순차적으로 형성된다.Referring to FIG. 6A, an etched layer 110, a first hard mask layer 122, a second hard mask layer 124, and a first photoresist layer 132 are sequentially formed on the semiconductor substrate 100.

도 6b를 참조하면, 도 4a의 제1 노광 마스크를 이용하여 1차 노광을 실시하여 제1 감광막 패턴 (132')을 형성한다.Referring to FIG. 6B, the first photoresist layer pattern 132 ′ is formed by performing first exposure using the first exposure mask of FIG. 4A.

도 6c를 참조하면, 상기 제1 감광막 패턴 (132')를 식각마스크로 제2 하드마스크막 (124)을 식각하여 제2 하드마스크막 패턴 (124')를 형성하고, 제1 감광막 패턴 (132')은 제거한다.Referring to FIG. 6C, the second hard mask layer 124 is etched using the first photoresist layer pattern 132 ′ as an etch mask to form a second hard mask layer pattern 124 ′, and the first photoresist layer pattern 132 is formed. ') Remove.

도 6d 내지 도 6g는 도 4b의 제2 노광 마스크를 이용하여 노광하였을 때 B-B' 절단면에 해당하는 하부 구조의 패터닝 공정을 나타낸 것이다.6D to 6G illustrate a process of patterning a lower structure corresponding to a cut line BB ′ when exposed using the second exposure mask of FIG. 4B.

도 6d를 참조하면, 상기 도 6c에서 형성된 제2 하드마스크막 패턴 (124') 상부에 제2 감광막 (134)을 도포한다.Referring to FIG. 6D, the second photoresist layer 134 is coated on the second hard mask layer pattern 124 ′ formed in FIG. 6C.

도 6e를 참조하면, 도 4b의 제2 노광 마스크를 이용하여 2차 노광을 실시하여 제2 감광막 패턴 (134')을 형성한다.Referring to FIG. 6E, the second photosensitive layer pattern 134 ′ is formed by performing second exposure using the second exposure mask of FIG. 4B.

도 6f를 참조하면, 상기 형성된 제2 하드마스크막 패턴 (124') 및 제2 감광막 패턴 (134')을 식각마스크로 제1 하드마스크막 (122)을 식각하여 제1 하드마스크막 패턴 (122')을 형성하고, 제2 하드마스크막 패턴 (124') 및 제2 감광막 패턴 (134')을 제거한다.Referring to FIG. 6F, the first hard mask layer 122 is etched using the formed second hard mask layer pattern 124 ′ and the second photoresist layer pattern 134 ′ as an etch mask. '), And the second hard mask film pattern 124' and the second photosensitive film pattern 134 'are removed.

도 6g를 참조하면, 제1 하드마스크막 패턴 (122')을 식각마스크로 하여 피식각층 (110)을 식각하여 피식각층 패턴 (110')을 형성하고, 제1 하드마스크막 패턴 (122')을 제거한다. 도 6g의 피식각층 패턴은 도 5의 C-C' 절단면에 해당하는 하부 구조로서, 궁극적으로 저장전극용 콘택홀 (P)이 형성된 단면을 보여준다.Referring to FIG. 6G, the etched layer 110 is etched using the first hard mask layer pattern 122 ′ as an etch mask to form an etched layer pattern 110 ′, and the first hard mask layer pattern 122 ′. Remove it. The etched layer pattern of FIG. 6G is a lower structure corresponding to the C-C ′ cutting surface of FIG. 5, and ultimately shows a cross section in which a contact hole P for a storage electrode is formed.

본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention are for the purpose of illustration, and those skilled in the art will be able to make various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, and such modifications may be made by the following claims. Should be seen as belonging to.

도 1은 제1 방향 a 피치, 제2 방향 b 피치이고, 0.5a × 0.5b의 크기를 갖는 저장전극용 콘택홀의 배열을 나타낸 평면도이다.FIG. 1 is a plan view illustrating an arrangement of contact holes for storage electrodes having a pitch in a first direction a and a pitch in a second direction b and having a size of 0.5a × 0.5b.

도 2a 및 도 2b는 도 1의 저장전극용 콘택홀 배열을 얻기 위한 종래의 이중 노광 마스크의 평면도이다.2A and 2B are plan views of a conventional double exposure mask for obtaining the contact hole arrangement for the storage electrode of FIG. 1.

도 3a 및 도 3b는 도 1의 저장전극용 콘택홀 배열을 얻기 위한 종래의 이중 노광 마스크의 평면도이다.3A and 3B are plan views of a conventional double exposure mask for obtaining the contact hole arrangement for the storage electrode of FIG. 1.

도 4a는 본 발명의 제1 노광 마스크의 평면도이다.4A is a plan view of the first exposure mask of the present invention.

도 4b는 본 발명의 제2 노광 마스크의 평면도이다.4B is a plan view of the second exposure mask of the present invention.

도 5는 도 4a 및 도 4b의 노광 마스크의 중첩 영역을 설명하기 위한 평면도이다.FIG. 5 is a plan view illustrating an overlapping region of the exposure mask of FIGS. 4A and 4B.

도 6a 내지 도 6g는 본 발명의 패턴 형성 과정을 나타내는 개략 단면도이다.6A to 6G are schematic cross-sectional views showing a pattern forming process of the present invention.

<부호의 설명><Description of the code>

P: 저장전극용 콘택홀P: contact hole for storage electrode

D: 저장전극 예정영역D: Reserved electrode area

E: 저장전극 비예정영역E: storage electrode non-scheduled region

M: 투광영역M: light transmitting area

100: 반도체 기판100: semiconductor substrate

110: 피식각층110: etching layer

110': 피식각층 패턴110 ': Etch layer pattern

122: 제1 하드마스크막122: first hard mask film

122': 제1 하드마스크막 패턴122 ': first hard mask film pattern

124: 제2 하드마스크막124: second hard mask

124': 제2 하드마스크막 패턴124 ': second hardmask pattern

132: 제1 감광막132: first photosensitive film

132': 제1 감광막 패턴132 ': first photosensitive film pattern

134: 제2 감광막134: second photosensitive film

134': 제2 감광막 패턴134 ': second photosensitive film pattern

Claims (9)

저장전극 예정 영역이 꼭지점 부분에 배치되고 상기 예정영역 사이의 위치에 저장전극 비예정 영역이 배치된 사각형태의 투광영역을 복수개 정렬시켜 구비하는 제1 노광 마스크 및 제2 노광마스크를 포함하고,A first exposure mask and a second exposure mask, each of which has a storage electrode predetermined region disposed at a vertex and aligns a plurality of rectangular transmissive regions in which a storage electrode non-scheduled region is disposed between the predetermined regions; 상기 제1 노광 마스크의 투광영역 및 제2 노광 마스크의 투광영역은 각각의 저장전극 예정 영역은 서로 중첩되고, 비예정 영역은 중첩되지 않도록 위치하는 것을 특징으로 하는 노광 마스크.And a projection area of the first exposure mask and a projection area of the second exposure mask so that each of the storage electrode predetermined areas overlap each other and the non-scheduled areas do not overlap. 청구항 1에 있어서,The method according to claim 1, 상기 제1 및 제2 노광 마스크의 사각형태로 정렬된 투광영역의 크기는 1.5a × 1.5b 이고, 투광영역의 꼭지점 부분에 위치하는 저장전극 예정영역의 크기는 0.5a × 0.5b 인 것을 특징으로 하는 노광 마스크 (이때 a 및 b는 양의 유리수, 단위는 ㎛ 또는 nm 이다).The size of the transmissive regions arranged in a rectangular shape of the first and second exposure masks is 1.5a × 1.5b, and the predetermined size of the storage electrode predetermined region located at the vertex portion of the transmissive region is 0.5a × 0.5b. An exposure mask (where a and b are positive rational numbers, and the unit is µm or nm). 청구항 1에 있어서,The method according to claim 1, 상기 사각형태로 정렬된 투광영역은 2.0a × 2.0b의 피치로 형성한 것을 특징으로 하는 노광 마스크 (이때 a 및 b는 양의 유리수, 단위는 ㎛ 또는 nm 이다).The exposure area arranged in a rectangular shape is formed with a pitch of 2.0a x 2.0b, wherein a and b are positive rational numbers, and the unit is µm or nm. 청구항 1에 있어서,The method according to claim 1, 상기 제2 노광 마스크는 제1 노광 마스크와 별도로 형성한 것을 특징으로 하는 노광 마스크.The second exposure mask is formed separately from the first exposure mask. 청구항 1에 있어서,The method according to claim 1, 상기 제2 노광 마스크는 제2 노광 마스크로 이동된 제1 노광 마스크인 것을 특징으로 하는 노광 마스크.And the second exposure mask is a first exposure mask moved to a second exposure mask. 청구항 1의 제1 노광 마스크를 이용하여 1차 노광하는 단계와,Performing first exposure using the first exposure mask of claim 1, 청구항 1의 제2 노광 마스크를 이용하여 2차 노광하는 단계를 포함하여,Including secondary exposure using the second exposure mask of claim 1, 상기 1차 노광 영역과 2차 노광 영역의 중첩되는 영역이 저장전극용 콘택홀이 되도록 하는 반도체 소자의 패턴 형성방법.And forming a contact hole for the storage electrode. 청구항 6에 있어서,The method according to claim 6, a × b의 피치를 갖는 저장전극용 콘택홀을 형성하는 방법으로서,A method of forming a contact hole for a storage electrode having a pitch of a × b, 1.5a × 1.5b 크기의 투광영역이 2.0 × 2.0b 의 피치로 배열된 제1 노광 마스크를 이용하여 1차 노광하는 단계와,Performing first exposure using a first exposure mask in which a transmissive area of 1.5a x 1.5b is arranged at a pitch of 2.0 x 2.0b; 상기 1차 노광 위치로부터 a × b 피치 이동한 위치에서 동일한 크기의 투광영역을 갖는 2차 노광 마스크를 이용하여 2차 노광하는 단계를 포함하고,Performing secondary exposure using a secondary exposure mask having a light-transmitting area having the same size at a position shifted a × b pitch from the primary exposure position, 상기 1차 노광 영역과 2차 노광 영역의 중첩되는 영역이 저장전극용 콘택홀이 되도록 하는 반도체 소자의 패턴 형성방법.And forming a contact hole for the storage electrode. 청구항 7에 있어서, 상기 방법은The method of claim 7, wherein the method is 반도체 기판 상부에 피식각층을 형성하는 단계와,Forming an etched layer on the semiconductor substrate; 상기 피식각층 위에 순차적으로 제1 하드마스크막, 제2 하드마스크막 및 제1 감광막을 형성하는 단계와,Sequentially forming a first hard mask film, a second hard mask film, and a first photoresist film on the etched layer; 1.5a × 1.5b 크기의 투광영역이 2.0 × 2.0b 의 피치로 배열된 제1 노광 마스크를 이용하여 1차 노광 및 현상하여 제1 감광막 패턴을 형성하는 단계와,Forming a first photoresist pattern by first exposure and development using a first exposure mask having a 1.5a × 1.5b sized light transmissive region arranged at a pitch of 2.0 × 2.0b; 제1 감광막 패턴을 식각마스크로 제2 하드마스크막을 식각하여 제2 하드마스크막 패턴을 형성하는 단계와,Etching the second hard mask layer using the first photoresist pattern as an etch mask to form a second hard mask layer pattern; 제2 하드마스크막 패턴 상부에 제2 감광막을 형성하는 단계와,Forming a second photoresist layer on the second hard mask layer pattern; 상기 1차 노광 위치로부터 a × b 피치 이동한 위치에서 상기와 동일한 크기의 투광영역을 갖는 제2 노광 마스크를 이용하여 2차 노광 및 현상하여 제2 감광막 패턴을 형성하는 단계와,Forming a second photoresist pattern by performing secondary exposure and development using a second exposure mask having a light transmitting area having the same size as above at a position shifted by a × b pitch from the primary exposure position; 제2 하드마스크막 패턴과 제2 감광막 패턴을 식각마스크로 제1 하드마스크막을 식각하여 제1 하드마스크막 패턴을 형성하는 단계와,Etching the first hard mask layer using the second hard mask layer pattern and the second photoresist layer pattern as an etching mask to form a first hard mask layer pattern; 상기 제1 하드마스크막 패턴을 식각 마스크로 하여 피식각층을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성방법.And etching the etched layer using the first hard mask layer pattern as an etch mask. 청구항 7 또는 8에 있어서,The method according to claim 7 or 8, 상기 제2 노광 마스크는 제1 노광 마스크와 별도로 형성한 마스크이거나, 제 2 노광 마스크는 제2 노광 마스크로 이동된 제1 노광 마스크인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.And the second exposure mask is a mask formed separately from the first exposure mask, or the second exposure mask is a first exposure mask moved to the second exposure mask.
KR1020070115648A 2007-11-13 2007-11-13 Pattern Forming Method of Semiconductor Device Using Double Exposure KR101051177B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070115648A KR101051177B1 (en) 2007-11-13 2007-11-13 Pattern Forming Method of Semiconductor Device Using Double Exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115648A KR101051177B1 (en) 2007-11-13 2007-11-13 Pattern Forming Method of Semiconductor Device Using Double Exposure

Publications (2)

Publication Number Publication Date
KR20090049407A true KR20090049407A (en) 2009-05-18
KR101051177B1 KR101051177B1 (en) 2011-07-21

Family

ID=40858165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115648A KR101051177B1 (en) 2007-11-13 2007-11-13 Pattern Forming Method of Semiconductor Device Using Double Exposure

Country Status (1)

Country Link
KR (1) KR101051177B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996604A (en) * 2014-06-09 2014-08-20 上海华力微电子有限公司 Method for forming ultralow-size patterns by adopting double-side-wall process
CN104281014A (en) * 2014-10-24 2015-01-14 京东方科技集团股份有限公司 Mask plate, exposure equipment and preparation method of ultraviolet mask substrate
CN107799401A (en) * 2017-10-20 2018-03-13 上海华力微电子有限公司 A kind of method for increasing high-aspect-ratio level lithographic process window
CN109116674A (en) * 2017-06-22 2019-01-01 华邦电子股份有限公司 Light shield group and its photolithography method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064782A (en) * 2003-12-24 2005-06-29 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996604A (en) * 2014-06-09 2014-08-20 上海华力微电子有限公司 Method for forming ultralow-size patterns by adopting double-side-wall process
CN104281014A (en) * 2014-10-24 2015-01-14 京东方科技集团股份有限公司 Mask plate, exposure equipment and preparation method of ultraviolet mask substrate
CN109116674A (en) * 2017-06-22 2019-01-01 华邦电子股份有限公司 Light shield group and its photolithography method
CN107799401A (en) * 2017-10-20 2018-03-13 上海华力微电子有限公司 A kind of method for increasing high-aspect-ratio level lithographic process window

Also Published As

Publication number Publication date
KR101051177B1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP2007163867A (en) Method for manufacturing photomask, method for manufacturing device, and method for monitoring photomask
KR101154007B1 (en) Method for fabricating fine pattern
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
KR101051177B1 (en) Pattern Forming Method of Semiconductor Device Using Double Exposure
JP4139859B2 (en) Irradiation pattern tool and method of forming irradiation pattern tool
KR20010004612A (en) Photo mask and method for forming fine pattern of semiconductor device using the same
KR100907898B1 (en) Semiconductor device manufacturing method
KR20090001130A (en) Exposure mask and method for manufacturing semiconductor device using the same
US20080057414A1 (en) Hybrid photomask and method of fabricating the same
KR20080026832A (en) Methods of forming fine pattern of semiconductor device
TW201515267A (en) Photolithographic method for making a structure in a light-emitting semiconductor component
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
JP2010113195A (en) Exposure mask, and method of manufacturing semiconductor device
KR100882091B1 (en) Exposure mask and method for manufacturing semiconductor device using the same
KR100390963B1 (en) Method of forming a contact hole in a semiconductor device
KR100915064B1 (en) Overlay vernier and method for forming the same
JP2008151821A (en) Photomask and transfer method
KR20040046702A (en) Method for forming fine pattern of semiconductor device using double exposure
KR20090069091A (en) Method for forming overlay vernier
KR20090072672A (en) Photo mask for overlay vernier and method for forming the overlay vernier using the same
KR100914296B1 (en) Method for fabricating photomask having assist pattern
KR100305399B1 (en) Mask of overlap error-measuring mark and method for forming overlap error-measuring mark
KR100436771B1 (en) Method of forming photoresist pattern with good properties of semiconductor device
US7807319B2 (en) Photomask including contrast enhancement layer and method of making same
US7306882B2 (en) Phase shift mask including a substrate with recess

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee