KR20090049342A - 플라즈마 디스플레이 패널 및 그 제조방법 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널의 방전 효율 향상에 관한 것이다.

본 발명은 어드레스 전극과 유전체와 형광체 및 격벽이 구비된 제 1 패널; 격벽을 사이에 두고 상기 제 1 패널과 결합되며, 스캔 전극과 서스테인 전극과 유전체 및 단결정의 산화 마그네슘 나노 파우더를 포함한 보호막이 구비된 제 2 패널; 및 상기 어드레스 전극에 공급되는 데이터의 변화량에 따라 충전되는 전압이 조절되는 전력회수장치와, 어드레스 기간에 어드레스 펄스 전압과 같은 방향의 바이어스 전압을 상기 어드레스 전극에 공급하는 구동 장치를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.

따라서, 본 발명에 의하면, 2층 구조의 보호막이 방전 전압을 효과적으로 낮추어 패널의 전력소모를 줄여서 생산비를 절감시킬 뿐만 아니라 휘도와 방전효율 등의 향상을 도모할 수 있고, 어드레스 전극에 인가되는 어드레스 펄스 전압을 높게 인가하지 않고도 어드레스 방전시간을 단축시켜 고해상도의 플라즈마 디스플레이 패널을 구현할 수 있으며, 고속 어드레싱을 하고 전력 소모를 줄일 수 있다.

보호막, 바이어스 전압, 전력회수장치

Description

플라즈마 디스플레이 패널 및 그 제조방법{Plasma display panel and method for manufacturing the same}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널의 방전 효율 향상에 관한 것이다.

멀티 미디어 시대의 도래와 함께 더 세밀하고, 더 크고, 더욱 자연색에 가까운 색을 표현해줄 수 있는 디스플레이 장치의 등장이 요구되고 있다. 그런데, 40인치 이상의 큰 화면을 구성하기에는 현재의 CRT(Cathode Ray Tube)는 한계가 있어서, LCD(Liquid Crystal Display)나 PDP(Plasma Display Panel) 및 프로젝션 TV(Television) 등이 고화질 영상의 분야로 용도확대를 위해 급속도로 발전하고 있다.

플라즈마 디스플레이 패널은 플라즈마 방전을 이용하여 화상을 표시하는 전자 장치로서, PDP의 방전 공간에 배치된 전극에 소정의 전압을 인가하여 이들 사이에서 플라즈마 방전이 일어나도록 하고, 이 플라즈마 방전 시 발생되는 진공자외선(VUV)에 의해 소정의 패턴으로 형성된 형광체층을 여기시켜 화상을 형성한다.

그런데, 플라즈마 디스플레이 패널의 방전시에 (+) 이온의 충격 때문에 상부 패널에 구비된 상판 유전체가 닳아 없어지고, 이 때 나트륨(Na) 등의 금속 물질이 전극을 단락(short)시키기도 한다.

따라서, 상부 패널에 구비된 상판 유전체 상에 보호막을 형성하는데, 보호막으로 (+) 이온의 충격에 잘 견디고 2차 전자 방출 계수가 높은 산화 마그네슘(MgO)을 코팅하여 형성하기도 한다.

그리고, 플라즈마 디스플레이 패널은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어 구동된다. 리셋 기간에는 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 그리고, 어드레스 기간에는 부극성 스캔 펄스(scan)가 스캔 전극들에 순차적으로 인가되며, 동시에 스캔 펄스와 동기되어 어드레스 전극들에 정극성의 데이터펄스가 인가된다. 또한, 서스테인 기간에는 스캔 전극들과 서스테인 전극들에 교번적으로 서스테인 펄스(sus)가 인가된다.

상술한 종래의 플라즈마 디스플레이 패널은 다음과 같은 문제점이 있었다.

종래의 플라즈마 디스플레이 패널은, 전극에 전압이 인가되어 방전 가스가 해리되어 플라즈마를 형성할 때, 플라즈마 내의 이온이 보호막에 입사하여 보호막 표면으로부터 2차 전자가 방출되므로 결과적으로 보다 낮은 전압에서 가스 방전이 일어날 수 있도록 도와준다. 즉, 보호막은 (+) 이온의 충격에 잘 견딜 뿐만 아니라, 방전 개시전압을 약간 낮추는 효과가 있다. 따라서, 보호막을 적용함으로써 패널의 저전압화가 이루어지고 있으며, 이러한 저전압화는 패널의 전력소모를 줄여서 생산비를 절감시킬 뿐만 아니라, 휘도와 방전효율 등의 향상을 도모할 수 있다.

그러나, 현재 보호막의 재료로 사용중인 MgO는 방전전압을 효과적으로 낮추 지 못하고 있는데, 이는 MgO의 물질 특성에 기인하며 구체적으로 플라즈마로부터 입사하는 이온에 대한 2차 전자의 방출계수가 작기 때문이다.

또한, 어드레스 구동부의 앞 단에 전력회수장치가 구비되기도 하는데, 어드레스 전극에 공급되는 데이터의 변화가 많을 경우에는 소비 전력을 줄일 수 있지만, 데이터의 변화가 없는 풀 화이트 및 블랭크 데이터의 경우에는 전력회수장치의 불필요한 스위치 동작에 의하여 오히려 전력이 낭비될 수 있다. 즉, 풀 화이트의 경우 모든 어드레스 전극에 어드레스 데이터가 공급되어야 하고, 어드레스 구동부는 항상 데이터 펄스를 출력하여야 한다. 이 때, 전력회수장치는 불필요한 스위칭 동작을 하기 때문에 많은 전력이 낭비되고 있다. 따라서, 종래에는 데이터를 체크하여 풀 화이트 및 블랭크 데이터의 경우 전력회수장치를 동작시키지 않았다, 그러나, 다양하게 변화되는 데이터 중 풀 화이트 및 블랭크 데이터의 경우에만 전력회수장치를 온/오프 시킬 수 있으므로 많은 부분에서 불필요한 전력이 소모되고 있다.

또한, 고해상도의 플라즈마 디스플레이 패널을 구현하기 위해서는 방전 지연 시간을 줄여야 하는데, 이는 어드레스 전극에 인가되는 전압을 크게 하여야 하는 문제점도 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 플라즈마 디스플레이 패널의 방전 전압을 효과적으로 낮추어 패널의 전력소모를 줄여서 생산비를 절감하고, 휘도와 방전효율 등을 향상하는 것이다.

본 발명의 다른 목적은, 어드레스 전극에 인가되는 어드레스 펄스 전압을 높게 인가하지 않고도 어드레스 방전시간을 단축시켜 고해상도의 플라즈마 디스플레이 패널을 구현하는 것이다.

본 발명의 또 다른 목적은, 고속 어드레싱을 하고 전력 소모를 줄일 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.

상술한 문제점을 해결하기 위하여 본 발명은, 어드레스 전극과 유전체와 형광체 및 격벽이 구비된 제 1 패널; 격벽을 사이에 두고 상기 제 1 패널과 결합되며, 스캔 전극과 서스테인 전극과 유전체 및 단결정의 산화 마그네슘 나노 파우더를 포함한 보호막이 구비된 제 2 패널; 및 상기 어드레스 전극에 공급되는 데이터의 변화량에 따라 충전되는 전압이 조절되는 전력회수장치와, 어드레스 기간에 어드레스 펄스 전압과 같은 방향의 바이어스 전압을 상기 어드레스 전극에 공급하는 구동 장치를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.

본 발명의 다른 실시 형태에 따르면, 제 1 기판 상에 어드레스 전극과 유전 체와 격벽 및 형광체를 형성하는 단계; 제 2 기판 상에 스캔 전극과 서스테인 전극과, 유전체, 및 200~500 나노미터의 파장 영역에서 음극선 발광이 최대값을 갖는 단결정의 산화 마그네슘 나노 파우더가 포함된 보호막을 형성하는 단계; 상기 제 1 기판과 제 2 기판을 합착하는 단계; 상기 어드레스 전극에 공급되는 데이터의 변화량에 따라 충전되는 전압이 조절되는 전력회수장치를 포함하고, 어드레스 기간에 어드레스 펄스 전압과 같은 방향의 바이어스 전압을 상기 어드레스 전극에 공급하는 구동 장치를 준비하는 단계; 및 상기 구동 장치를 상기 어드레스 전극과 스캔 전극 및 서스테인 전극과 연결하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법을 제공한다.

상술한 종래의 플라즈마 디스플레이 패널 및 그 제조방법은, 2층 구조의 보호막이 방전 전압을 효과적으로 낮추어 패널의 전력소모를 줄여서 생산비를 절감시킬 뿐만 아니라, 휘도와 방전효율 등의 향상을 도모할 수 있다.

그리고, 어드레스 전극에 인가되는 어드레스 펄스 전압을 높게 인가하지 않고도 어드레스 방전시간을 단축시켜 고해상도의 플라즈마 디스플레이 패널을 구현할 수 있다.

또한, 플라즈마 디스플레이 패널의 구동시에, 고속 어드레싱을 하고 전력 소모를 줄일 수 있다.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 상기 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다.

첨부된 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타냈으며, 도면에 나타난 각 층간의 두께 비가 실제 두께 비를 나타내는 것은 아니다. 한편, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 형성 또는 위치한다고 할 때, 이는 다른 부분의 바로 위에 형성되어 직접 접촉하는 경우뿐만 아니라 그 중간에 또 다른 부분이 존재하는 경우도 포함하는 것을 이해하여야 한다.

본 발명에 따른 플라즈마 디스플레이 패널은, 상부 패널과 하부 패널이 합착되어 이루어지는 패널부와 상기 패널부에 구동 신호를 공급하는 구동부를 포함하여 이루어진다. 먼저, 도 1을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 패널부의 일실시예를 설명한다.

도 1에 도시되어 있는 바와 같이, 본 발명의 플라즈마 디스플레이 패널은 전면기판(170) 상에 일방향으로 구비된 스캔 전극(180a)과 서스테인 전극(180a, 180b)의 서스테인 전극쌍과 통상 금속 재료로 이루어지는 버스전극(180a', 180b')이 형성된다. 그리고, 스캔 전극과 서스테인 전극 및 버스전극을 덮으면서 전면기판(170) 상에 유전체(190)와 보호막이 순차적으로 형성되어 이루어진다.

전면 기판(170)은 디스플레이 기판용 글라스의 밀링(milling) 및 클리닝(cleaning) 등의 가공을 통하여 형성된다. 여기서, 스캔 전극(180a)과 서스테인 전극(180b)은 ITO(Indium-Tin-Oxide) 또는 SnO₂ 등을, 스퍼터링(sputtering)에 의한 포토에칭(photoetching)법 또는 CVD에 의한 리프트 오프(lift-off)법 등으로 형성된 것이다. 그리고, 버스 전극(180a', 180b')은 은(Ag) 등을 포함하여 이루어진다. 또한, 스캔 전극과 서스테인 전극에는 블랙 매트릭스가 형성될 수 있는데, 저융점 유리와 흑색 안료 등을 포함하여 이루어진다.

그리고, 스캔 전극과 서스테인 전극 및 버스전극이 형성된 전면 기판(170) 상에는, 유전체(190)가 형성된다. 여기서, 유전체(190)는 투명한 저융점 유리를 포함하여 이루어지며, 구체적인 조성은 후술한다. 그리고, 상판 유전층(190) 상에는 산화 마그네슘 등으로 이루어진 보호막이 형성되어, 방전시 (+) 이온의 충격으로부터 유전체를 보호하고, 2차 전자 방출을 증가시키기도 한다. 이하에서 보호막을 상세히 설명한다.

본 실시예에 따른 보호막은, 산화 마그네슘 박막을 포함하여 이루어지는 제 1 층(195a)과, 상기 제 1 층 상에 형성되고 단결정의 MgO 나노 파우더를 포함하여 형성된 파티클이 제 2 층(195b)을 포함하여 이루어진다. 그리고, 단결정의 산화 마그네슘 나노 파우더는 300~500 나노미터의 파장 영역에서 음극선 발광(cathode luminescence)이 최대값을 갖는 것을 특징으로 한다. 여기서, 제 1 층(195a)의 두께는 500∼800㎚로 하고, 제 2 층(195b)의 두께는 100㎚∼1.5㎛로 하여 형성하며, 사용되는 단결정의 MgO 나노 파우더 입자의 크기는 50~1000㎚인 것을 사용한다.

또한, 상기 제 1 층(195a) 상의 일부분에, 단결정의 MgO 나노 파우더가 포함 된 파티클이 일종의 군집 형태로 제 2 보호막(195b)를 이루어, 전체적으로 보호막의 표면이 평탄하지 않고 울퉁불퉁한 형상을 이루게 된다. 따라서, 플라즈마 디스플레이 패널의 가스 방전시에 자외선 이온이 보호막에 충돌하는 표면적이 증가하여 이차전자의 방출량이 증가하고, 방전개시전압을 낮출 수 있으므로, 결과적으로 방전효율을 높이고 지터(jitter)를 감소시킨다.

한편, 배면기판(110)의 일면에는 상기 서스테인 전극쌍과 교차하는 방향을 따라 어드레스 전극(120)이 형성되고, 이 어드레스 전극(120)을 덮으면서 배면기판(110)의 전면에 백색 유전층(130)이 형성된다. 백색 유전층(130)은 인쇄법 또는 필름 라미네이팅(laminating) 방법에 의하여 도포된 후, 소성 공정을 통하여 완성된다. 그리고, 백색 유전층(130) 위로 각 어드레스 전극(120) 사이에 배치되도록 격벽(140)이 형성된다. 그리고, 격벽(140)은 스트라이프형(stripe-type), 웰형(well-type), 또는 델타형(delta-type)일 수 있다.

여기서, 격벽 (140) 상에는 블랙 탑(145a)이 형성될 수 있다. 그리고, 각각의 격벽(140) 사이에 적색(R), 녹색(G), 청색(B)의 형광체층(150a, 150b, 150c)이 형성된다. 배면기판(110) 상의 어드레스 전극(120)과 전면기판(110) 상의 서스테인 전극쌍이 교차하는 지점이 각각 방전셀을 구성하는 부분이 된다.

이하에서 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치의 일실시예를 설명하면 다음과 같다.

도 2는 본 발명에 따른 본 발명에 따른 플라즈마 디스플레이 패널의 전력회수장치의 일실시예를 나타낸 도면이다.

본 실시예에 따른 전력 회수 장치(250) 제 1 어드레스 구동부(230A)와 에너지 회수용 커패시터(Cs) 사이에 접속된 인덕터(L)와 , 에너지 회수용 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1, S3)와, 인덕터(L)와 제 1 어드레스 구동부(230A) 사이에 접속된 제 2 스위치(S2)를 구비한다. 즉, 인덕터(L)와 제 1 어드레스 구동부(230A) 사이에 하나의 스위치 만이 설치되어 있다.

제 1 어드레스 구동부(230A)는 전력회수장치(250)와 패널 커패시터(Cs) 사이에 접속된 제 4 및 제 5 스위치(S4, S5)로 이루어진다. 패널 커패시터(Cp)는 어드레스 전극(X) 사이에 형성되는 정전용량을 등가적으로 나타낸다. 그리고, 제 2 스위치(S2)는 전압원(Vd)에 접속되고, 제 5 스위치(S5)는 기저전압원(GND)에 접속된다. 또한, 에너지 회수용 커패시터(Cs)는 어드레스 방전시에 패널 커패시터(Cp)에 충전된 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 공급한다. 이 때, 에너지 회수용 커패시터(Cs)에 충전되는 전압은 공급되는 데이터에 따라 변화된다. 인덕터(L)는 패널 커패시터와 함께 공진회로를 이룬다. 제 4 스위치(S4)는 데이터 펄스가 공급될 때 턴-온되고, 공급이 중단되면 오프된다. 그리고, 제 2 어드레스 구동부(230B)의 앞 단에 형성된 전력회수장치는 패널 커패시터(Cp)를 중심으로 제 1 어드레스 구동부(230A) 및 전력회수장치(250)와 대칭적으로 형성된다.

도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다. 이하에서 도 2 및 도 3을 참조하여 본 실시예에 따른 전력회수장치의 동작과정을 설명한다.

먼저, T1 기간 이전에 어드레스 전극(X) 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압은 0 볼트라고 가정한다. 또한, 에너지 회수용 커패시터(Cs)에는 소정의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 1 및 제 4 스위치(S1, S4)가 턴-온된다. 이 때, 방전셀이 선택되지 않는다면, 즉 어드레스 전극(X)에 데이터 펄스가 공급되지 않는다면 제 4 스위치(S4)는 턴-오프 상태를 유지한다. 그리고, 제 1 및 제 4 스위치(S1, S4)가 턴-온되면, 에너지 회수용 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L), 제 4 스위치(S4) 및 패널 커패시터(Cp)로 이러지는 전류 패스가 형성된다. 이 때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성하여 패널 커패시터(CP)에 어드레스 전압(Vd)를 공급한다.

그리고, T2 기간에는 제 2 스위치가 턴-온된다. 제 2 스위치(S2)가 턴 온되면, 어드레스 전압(Vd)이 어드레스 전극(X)에 공급된다. 어드레스 전극(X)에 공급되는 어드레스 전압(Vd)은 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd) 이하로 떨어지는 것을 방지하여 어드레스 방전이 정상적으로 일어나도록 한다.

T3 기간에는 제 1 스위치(S1)가 턴-오프됨과 아울러 어드레스 전극(X)에 공급되는 어드레스 전압(Vd)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 제 4 스위치(S4), 인덕터(L) 및 제 3 스위치(S3)를 통해 에너지 회수용 커패시터(Cs)로 이어지는 전류 패스가 형성되어, 패널 커패시터(Cp)에 충전된 전압이 에너지 회수용 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하고, 이와 동시에 에너지 회수용 커패시터(Cs)에 는 소정의 전압이 충전된다.

그리고, T5 기간에는 T1 기간의 동작을 반복하며 어드레스 펄스를 어드레스 전극(X)에 공급한다. 실제 어드레스 전극(X)에 공급되는 데이터 펄스는 T1 내지 T4 기간 동안의 동작 과정이 주기적으로 반복되면서 얻어지게 된다. 실제로 어드레스 구동부(230A)에는 도 4처럼 소정 개수의 어드레스 전극(X)이 접속되어 있다. 이하에서, 도 4 내지 도 5를 참조하여 데이터 변화에 따른 전력회수장치(250)의 동작과정을 설명하기로 한다.

도 5의 (a) 및 (b)에는 제 n-1 및 n 스캔/서스테인 전극(Yn-1, Yn)에 공급되는 어드레스 데이터가 도시되어 있다. 먼저, 도 5의 (a) 및 (b)의 제 n-1 및 n 스캔/서스테인 전극(Yn-1, Yn)의 모든 방전셀에 어드레스 데이터가 공급된다. 즉, 제 3 및 제 n-1 어드레스 전극(X3, Xn-1)에는 어드레스 데이터가 공급되지 않는다. 이 때, 어드레스 데이터가 공급되지 않는 제 3 및 제 n-1 어드레스 전극(X3, Xn-1)에 충전되어 있던 전압은 에너지 회수용 커패시터(Cs)로 회수된다. 이 때, 에너지 회수용 커패시터(Cs)로 회수되는 전압은 제 1 어드레스 구동부(230A) 내에 형성된 제 4 스위치(S4)의 도시되지 않은 내부 다이오드를 거쳐 에너지 회수용 커패시터(Cs)로 회수된다.

(b)에서는 제 n 스캔/서스테인 전극(Yn)의 모든 방전 셀에 어드레스 데이터가 공급되지 않는다. 이와 같이, 어드레스 데이터가 공급되지 않으면 제 1 내지 제 n 어드레스 전극(X1 내지 Xn)에 충전되어 있던 전압은 에너지 회수용 커패시터(Cs)로 회수된다. 즉, 어드레스 전극(X)에 공급되는 어드레스 데이터에 따라 에너지 회 수용 커패시터(Cs)로 회수되는 전압의 차이가 발생한다.

여기서, 종래의 전력회수장치에서는 전압이 회수된 후, 기저전압원(GND)에 접속되어 에너지 회수용 커패시터(Cs)의 전압을 항상 Vd/2로 유지하였다. 그러나, 본 실시예에서는 전압이 회수된 후, 기저 전압원(GND)에 접속되는 과정이 생략되었으므로, 어드레스 전극(X)에 공급되는 어드레스 데이터에 따라 회수되는 전압의 차이가 발생한다. 즉, 도 5에 도시된 바와 같이, 어드레스 데이터의 변화량에 따라 에너지 회수용 커패시터(Cs)에 충전되는 전압값이 상이하게 된다.

도 6은 도 2에 도시된 에너지 회수용 커패시터에 충전되는 전압 및 출력 데이터를 나타내는 도면이다. (a)는 어드레스 전극(X)에 격행으로 어드레스 데이터가 공급되는 경우의 출력 데이터(320)와 에너지 회수용 커패시터(Cs)에 충전되는 전압(340)을 나타낸다. 어드레스 전극(X)에 격행으로 어드레스 데이터가 공급되면, 어드레스 데이터가 100% 변환될 때 에너지 회수용 커패시터(Cs)에는 어드레스 전압(Vd)의 1/2인 30V가 충전된다. 즉, 어드레스 데이터가 격행으로 변환되면 전력회수장치(250)에 충전되는 전압과 방전되는 전압이 균형을 이루므로 에너지 회수용 커패시터(Cs)에는 어드레스 전압(Vd)의 1/2인 30V가 충전된다.

(b)는 어드레스 전극(X)에 공급되는 어드레스 데이터가 50% 변화되는 경우 출력 데이터(260)와 에너지 회수용 커패시터(Cs)에 충전되는 전압(380)을 나타낸다. 어드레스 전극(X)에 공급되는 어드레스 데이터가 50% 변화되면 에너지 회수용 커패시터(Cs)에는 약 40%의 전압이 충전된다. 즉, 도 (a)보다 어드레스 데이터의 변화가 적기 때문에 에너지 회수용 커패시터(Cs)에 충전되는 전압(380)은 (a)의 충 전 전압(340)보다 약 10V 상승된다.

(b)는 어드레스 전극(X)에 풀 화이트의 데이터가 공급되는 경우의 출력 데이터(60)와 에너지 회수용 커패시터(Cs)에 충전되는 전압(320)을 나타낸다. 어드레스 전극(X)에 풀 화이트의 데이터가 공급되면, 즉 어드레스 데이터의 변화가 없는 경우 에너지 회수용 커패시터(Cs)에는 어드레스 전압(Vd)인 60V가 충전된다. 어드레스 전극(X)에 공급되는 데이터가 변화가 없는 경우, 패널 커패시터(Cp)에는 충전된 전압이 에너지 회수용 커패시터(Cs)로 회수되지만 패널 커패시터(Cp)에 충전된 전압이 에너지 회수용 커패시터(Cs)로 방전되지 않는다. 그러므로, 실질적인 전력회수장치(250)의 동작이 이루어지지 않아서, 에너지 회수용 커패시터(Cs)의 전압은 어드레스 전압(Vd)까지 증가하게 된다. 즉, 본 실시예에서 전력회수장치(250)는 공급되는 어드레스 데이터에 따라 동작의 유무가 결정되어, 불필요한 전력이 소모되지 않는다.

도 7은 도 2에 도시된 전력회수장치에 의하여 생성된 데이터를 나타낸 파형도이다. 도시된 바와 같이, 데이터 펄스는 패널 커패시터(Cp)에 충전되는 T1 기간, 데이터 펄스가 어드레스 전극라인(X)에 공급되는 T2 기간, 패널 커패시터(Cp)에 충전된 전압을 회수하여 에너지 회수용 커패시터(Cs)에 충전시키는 T3 기간으로 나뉘어진다. 따라서, 에너지 회수용 커패시터(Cs)의 전압을 Vd/2로 유지시키기 위한 구간이 필요 없다. 그리고, 본 실시예의 전력회수장치(250)는 인덕터(L)와 제 1 어드레스 구동부(230a) 사이에 제 4 스위치(S4)가 추가되어, 한 프레임 후에 턴-온되어 전력회수장치의 동작을 안정화시킬 수 있다.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치의 파형의 일실시예를 나타낸 도면이다.

도시된 바와 같이, 본 실시예에 따른 구동 파형은, 리셋 기간과 어드레스 기간 및 유지 기간을 포함하여 이루어진다. 그리고, 플라즈마 디스플레이 패널에는 각 기간에서 스캔 전극(Y)과 서스테인 전극(Z)에 구동 전압을 인가하는 스캔/서스테인 구동 회로(도시되지 않음)와 어드레스 전극(X)에 구동 전압을 인가하는 어드레스 구동 회로(도시되지 않음)가 연결된다. 리셋 기간은 서스테인 기간 동안 형성된 벽전하를 제거하는 기간이고, 어드레스 기간은 방전 셀 중에서 표시하고자 하는 방전 셀을 선택하는 기간이다. 그리고, 서스테인 기간에서 선택된 방전 셀을 방전시키는 기간이다.

리셋 기간은, 상승하는 램프 전압에 의하여 모든 방전 셀이 방전되어 스캔 전극(Y)에는 많은 양의 음 전하가 축적되고, 어드레스 전극(X)에는 많은 양의 양 전하가 축적된다. 그리고, 스캔 전극(Y)에 하강하는 램프 전압이 인가되어 방전 셀이 벽전하 구조를 유지하며, 그라운드 레벨로 전위를 내린다. 이 때, 상승하는 램프 전압에 의하여 방전 셀에 형성된 벽전하가 소거된다. 즉, 방전 셀에 쌓아두었던 벽전하를 다시 지우는 동작이다.

이어서, 어드레스 기간에는 어드레스 전극(X)에 일정한 전압이 바이어스되도록, 어드레스 바이어스 전압(Vb)을 인가한다. 이 때, 어드레스 바이어스 전압(Vb)은 어드레스 전극(X)에 인가되는 어드레스 펄스 전압(Vp)와 같은 방향이고 0V가 아인 전압을 인가한다. 상기 어드레스 바이어스 전압(Vb)을 인가한 상태에서 주사 전 극에 방전 셀을 선택하기 위한 어드레스 펄스 전압(Vp)을 인가한다. 즉, 어드레스 기간에서는 어드레스 전극(X)에 일정한 바이어스 전압을 걸어준 상태에서 어드레스 전압을 인가한다. 또한, 방전 셀을 선택하기 위하여 스캔 전극(Y)에는 0V를 인가한다. 따라서, 어드레스 방전시에 스캔 전극(Y)에 걸리는 전압은 Vb+Vp가 되며, 벽전하 등 다른 요소들의 영향을 무시하였을 때, Vb+Vp가 방전 개시 전압보다 높은 경우 방전이 개시된다.

상술한 어드레스 바이어스 전압(Vb)의 정압으 어드레스 전극(X)에 인가하는 방법은 어드레스 구동 회로에 의하여 구동이 가능하며, 이는 커패시터를 이용해 일정한 전압을 충전함으로써 구현할 수 있다. 또한, 서스테인 기간에서는 스캔 전극(Y)과 서스테인 전극(Z) 간에 교차로 유지 전압(Vs)를 인가함으로써, 어드레스 기간에서 선택된 셀에서 방전이 발생한다. 서스테인 기간에서는 벽 전하 전압가 서스테인 전압의 합에 해당하는 값을 통해 방전이 발생한다.

구체적으로 설명하면 다음과 같다.

본 실시예에서는, 어드레스 전극에 바이어스 전압을 인가할 경우 방전 개시 전압은 플라즈마 디스플레이 패널마다 정하여지는 상수이기 때문에, 어드레스 펄스 전압(Vp)과 어드레스 바이어스 전압(Vb)은 자유도를 하나 가지게 된다. 즉, 어드레스 바이어스 전압(Vb)이 증가하면 어드레스 펄스 전압(Vp)이 감소하고, 어드레스 바어어스 전압(Vb)이 감소하면 어드레스 펄스 전압(Vp)가 증가한다. 따라서, 어드레스 바이어스 전압(Vb)을 인가함에 의하여 어드레스 펄스 전압(Vp)을 변화시킬 수 있다. 따라서, 이를 통하여 어드레스 펄스 전압(Vp)이 일정한 범위 내에서 인가되 더라도, 어드레스 전극(X)과 스캔 전극(Y) 사이에 인가되는 전압은 바이어스 전압을 인가하지 않을 때보다 높은 전압이 인가된다. 이를 통하여 어드레스 전극(X)과 스캔 전극(Y) 사이에 높은 전압이 인가되어, 어드레스 기간 동안 방전 지연이 감소하고, 방전이 더욱 활발하게 발생하여 어드레스 기간이 단축된다.

상술한 어드레스 기간의 단축은, 단위 시간에 많은 수평 라인을 어드레스할 수 있으므로, 고해상도의 화상 표시가 가능하다. 또한, 일반적으로 사용되는 복수 개의 어드레스 회로를 하나로 줄일 수 있다. 즉, 단위 시간의 단축으로 더블 스캔에서 싱글 스캔으로 바꿀 수 있어 회로 수를 줄일 수 있다. 그리고, 어드레스 기간에서 보다 높은 전압을 인가할 수 있으므로, 효율이 좋으나 방전시키기 힘들어 어드레스 방전을 일으키기 어려운 가스 등을 비교적 쉽게 어드레스 방전을 유도할 수 있으므로, 고효율의 플라즈마 디스플레이 패널을 구현할 수 있다. 또한, 어드레스 바이어스 전압(Vb)을 인가함으로써 어드레스 펄스 전압(Vp)을 줄일 수 있는 효과가 있다.

어드레스 바이어스 전압(Vb)을 인가할 경우, 도 8에 도시된 바와 같이 어드레스 선택 영역 이외의 영역에서는 스캔 전극(Y)과 어드레스 전극(X) 간의 전압 차이가 ｜Vb-Vsc｜이 되며, 이는 선택 영역이 아닌 영역에서 방전이 발생하는 효과를 방지할 수 있다. 즉, 종전에는 선택 영역이 아닌 영역세서 Vsc의 전압 차이가 발생하는데, 이는 오방전을 유발할 수 있으나 본 실시예는 이러한 오방전을 방지할 수 있다.

그리고, 일반적으로 어드레스 기간에서 선택 영역이 아닌 영역에서 스캔 전 극(Y)과 어드레스 전극(X) 간에 전압 차이가 크기 때문에, 본 실시예와 같이 어드레스 기간에서 어드레스 바이어스 전압(Vb)을 인가할 경우, 도시된 바와 같이 서스테인 전극(Z)과 어드레스 전극(X) 간의 전압 차이가 감소(｜Ve-Vb｜)하여 서스테인 전극(Z)과 어드레스 전극(X) 간에 원치 않는 방전을 방지할 수 있다.

또한, 상술한 실시예는 2층 구조의 보호막이 방전 전압을 효과적으로 낮추어 휘도와 방전 효율을 향상시키고, 지터를 단축시킬 수 있다. 또한, 저온에서의 오방전과 관련하여, 저온에서 구동될 때 상승램프 파형의 인가 시간을 고온에서보다 넓게 설정함으로써 안정적인 셋-업 방전을 일으킬 수 있다.

도 9a 내지 9k는 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법의 일실시예를 나타낸 도면이다. 도 9a 내지 9k를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하면 다음과 같다.

먼저, 도 9a에 도시된 바와 같이 전면 기판(170) 상에 스캔 전극(180a)과 서스테인 전극(180b)과 버스 전극(180a', 180b')을 형성한다. 여기서, 전면 기판(170)은 디스플레이 기판용 글래스 또는 소다라임 유리를 밀링(milling) 및 클리닝(cleaning)하여 제조된다. 그리고, 스캔 전극(180a)과 서스테인 전극(180b)은 ITO 또는 SnO₂ 등을, 스퍼터링에 의한 포토에칭법(photoetching) 또는 CVD에 의한 리프트 오프(lift-off)법 등으로 형성한다. 그리고, 버스 전극(180a', 180b')은 은(Ag) 등의 재료를, 스크린 인쇄법 또는 감광성 페이스트법 등으로 형성한다. 또한, 서스테인 전극쌍에는 상에는 블랙 매트릭스가 형성될 수 있는데, 저융점 유리 와 흑색 안료 등을 스크린 인쇄법 또는 감광성 페이스트법 등으로 형성할 수 있다.

이어서, 도 9b에 도시된 바와 같이 스캔 전극(180a)과 서스테인 전극(180b) 및 버스 전극(180b)이 형성된 전면 기판(170) 상에 유전체(190)를 형성한다. 여기서, 유전체(190)는 저융점 유리 등을 포함한 재료를 스크린 인쇄법이나 코팅법 또는 그린 시트를 라미네이팅하는 방법 등으로 적층한다.

이어서, 도 9c에 도시된 바와 같이 유전체(190) 상에 보호막을 증착한다. 보호막은 제 1 보호막(195a)과 제 2 보호막(1950b)로 이루어져 있다. 제 1 보호막(195a)은 유전체(190) 상에 형성된다. 그리고, 실리콘(Si) 등의 도펀트를 포함할 수 있다. 여기서, 제 1 보호막(195a)은 화학적 기상 증착(CVD)법, 전자빔(E-beam)법, 이온 도금(Ion-plating)법, 졸겔법 및 스퍼터링법 등으로 형성될 수 있다. 이 때, 제 1 보호막 내에 실리콘이 도핑되면 어드레스 기간의 지터 값이 줄어들게 되나, 실리콘의 함유량이 일정 값 이상으로 커지면 지터 값이 증가될 수 있다. 따라서, 실리콘은 지터 값이 최소화되는 범위로 도핑되는 것이 바람직하며, 최적 함량으로 보호막 내에 20~500 ppm(parts per million)의 비율로 포함되는 것이 바람직하다. 그리고, 지터 값을 줄이기 위하여 실리콘 대신 다른 물질을 도펀트로 사용할 수도 있을 것이다.

그리고, 1 보호막(195a) 상에는 도시된 바와 같이 제 2 보호막(1950b)이 형성된다. 여기서, 제 2 보호막(195b)은 단결정의 산화 마그네슘 나노 파우더를 포함하여 이루어진다. 그리고, 제 2 보호막(195b)은 화학적 기상 증착법, 전자빔법, 졸겔법, 이온 도금법 및 스퍼터링법 등으로 형성될 수 있다. 그리고, 제 2 보호 막(195b) 내에서 단결정의 산화 마그네슘 나노 파우더는 크기가 50~100 마이크로 미터이다. 여기서, '크기'는 결정이 구의 형상이면 지름을 의미하고, 육면체의 형상이면 한 변의 길이를 의미한다. 단결정은 결정 전체가 일정한 결정축을 따라 규칙적으로 생성된 고체를 의미하며, 배향이 서로 다른 조그만 단결정들의 집합인 다결정과 구분된다.

그리고, 도 9d에 도시된 바와 같이, 배면 기판(110) 상에 어드레스 전극(120)을 형성한다. 여기서, 배면 기판(110)은 디스플레이 기판용 글래스 또는 소다리임 유리를 밀링(milling) 또는 클리닝(cleaning) 등의 가공을 통하여 형성한다. 이어서, 배면 기판(110) 상에 어드레스 전극(120)을 형성한다. 어드레스 전극(120)은 은(Ag) 등을 스크린 인쇄법, 감광성 페이스트법 또는 스퍼터링 후 포토에칭법 등으로 형성한다.

그리고, 도 9e에 도시된 바와 같이 어드레스 전극(120)이 형성된 배면 기판(110) 상에 유전체(130)를 형성한다. 상기 유전체(130)는 저융점 유리와 TiO₂ 등의 필러를 포함한 재료를 스크린 인쇄법 또는 그린 시트의 라미네이팅 등의 방법으로 형성한다. 여기서, 하판 유전체(130)는 플라즈마 디스플레이 패널의 휘도를 증가시키기 위하여 백색을 나타내는 것이 바람직하다.

이어서, 도 9f 내지 9i에 도시된 바와 각각의 방전 셀을 구분하기 위한 격벽을 형성한다. 이 때, 격벽 재료(140a)는, 모상 유리와 충진재(filer)를 포함하여 이루어진다. 모상 유리는 PbO와 SiO₂와 B₂O₃ 및 Al₂O₃를 포함하여 이루어지고, 충진 재는 TiO₂ 및 Al₂O₃를 포함하여 이루어질 수 있다.

그리고, 격벽 재료(140a) 상에 블랙 탑 재료(145a)를 도포한다. 여기서, 블랙 탑 재료(145a)는, 솔벤트와 무기 파우더 및 첨가제를 포함하여 이루어진다. 그리고, 무기 파우더는 글래스 프릿과 블랙 안료를 포함하여 이루어진다. 이어서, 격벽 재료(140a)와 블랙 탑 재료(145a)를 패터닝하여, 격벽과 블랙 탑을 형성한다.

이 때, 패터닝 공정은 마스크를 씌우고 노광한 후, 현상하여 수행된다. 즉, 어드레스 전극과 대응되는 부분에 마스크를 위치시키고 노광하면, 현상 및 소성 공정 후에는 빛을 조사받은 부분만이 남아서 격벽과 블랙 탑을 형성한다. 여기서, 블랙 탑 재료에 포토 레지스트(photoresist) 성분을 포함하면, 격벽 및 블랙 탑 재료의 패터닝을 용이하게 수행할 수 있다. 또한, 블랙 탑 재료와 격벽 재료를 함께 소성하면, 격벽 재료 내의 모상 유리는 블랙 탑 재료 내의 무기 파우더 등과 결합력이 증대되어 내구성의 강화를 기대할 수 있다.

이어서, 도 9j에 도시된 바와 같이 상기 하판 유전층(130) 중 방전 공간에 접하는 면과, 격벽의 측면에 형광체(150a, 150b, 150c)를 도포한다. 형광체는 각각의 방전셀에 따라 R,G,B의 형광체가 차례로 도포되는데, 스크린 인쇄법이나 감광성 페이스트법으로 도포된다.

그리고, 도 9k에 도시된 바와 같이 상부 패널을 격벽을 사이에 두고 하부 패널과 접합하고 실링한 후, 내부의 불순물 등을 배기한 후 방전 가스(160)를 주입한다.

이어서, 상부 패널과 하부 패널에, 상술한 구동 장치를 연결한다. 여기서, 구동 장치는 도 2에 도시된 바와 같은 전력회수장치를 구비하고 있다. 즉, 전력회수장치(250)는 제 1 어드레스 구동부(230A)와 에너지 회수용 커패시터(Cs) 사이에 접속된 인덕터(L)와 , 에너지 회수용 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1, S3)와, 인덕터(L)와 제 1 어드레스 구동부(230A) 사이에 접속된 제 2 스위치(S2)를 구비한다. 즉, 인덕터(L)와 제 1 어드레스 구동부(230A) 사이에 하나의 스위치 만이 설치되어 있다.

그리고, 상기 구동 장치는 어드레스 전극을 기저전압으로 방전시키기 위하여 리셋 구간을 생략하는데, 구체적으로 어드레스 기간에서 상기 서스테인 전극에 정극성의 제 1 전압을 인가한 상태에서 선택하고자 하는 방전 셀에 대응되는 스캔 전극에 제 2 전압을 인가하고, 상기 제 2 전압이 인가되는 동안 선택하고자 하는 방전 셀에 대응되는 어드레스 전극에 제 3 전압에 중첩되는 제 1 펄스를 인가한다. 여기서, 제 3 전압은 정극성 전압이고, 구동 장치는 리셋 기간에 상기 스캔 전극의 전압을 점진적으로 상승시킨 후 하강시키고, 서스테인 기간에서 상기 스캔 전극과 서스테인 전극에 교대로 정극성의 유지 전압을 인가한다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능해도 이러한 변형은 본 발명의 범위에 속한다.

본 발명에 따른 플라즈마 디스플레이 패널은, 따라서, 본 발명에 의하면, 2 층 구조의 보호막이 방전 전압을 효과적으로 낮추어 패널의 전력소모를 줄여서 생산비를 절감시킬 뿐만 아니라 휘도와 방전효율 등의 향상을 도모할 수 있고, 어드레스 전극에 인가되는 어드레스 펄스 전압을 높게 인가하지 않고도 어드레스 방전시간을 단축시켜 고해상도의 플라즈마 디스플레이 패널을 구현할 수 있으며, 고속 어드레싱을 하고 전력 소모를 줄일 수 있다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 일실시예의 방전 셀 구조를 나타낸 도면이고,

도 2 및 도 4는 본 발명에 따른 본 발명에 따른 플라즈마 디스플레이 패널의 전력회수장치의 일실시예를 나타낸 도면이고,

도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이고,

도 5는 어드레스 전극에 공급되는 데이터를 나타낸 도면이고,

도 6은 도 2에 도시된 에너지 회수용 커패시터에 충전되는 전압 및 출력 데이터를 나타내는 도면이고,

도 7은 도 2에 도시된 전력회수장치에 의하여 생성된 데이터를 나타낸 파형도이고,

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치의 파형의 일실시예를 나타낸 도면이다.

도 9a 내지 9k는 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법의 일실시예를 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

110 : 배면 기판 120 : 어드레스 전극

130 : 하판 유전체 140a : 격벽 재료

140 : 격벽 145a : 블랙 탑 재료

145 : 블랙 탑 150a, 150b, 150c : 형광체

160 : 방전 가스 170 : 전면 기판

180a : 스캔 전극 180b : 서스테인 전극

180a', 180b' : 버스 전극 190 : 상판 유전체

195a : 제 1 보호막 195b : 제 2 보호막

230A : 제 1 어드레스 구동부 230B : 제 2 어드레스 구동부

250 : 전력회수장치 L : 인덕터

Cs : 에너지 회수용 커패시터 Cp : 패널 커패시터

Claims (20)

1. 어드레스 전극과 유전체와 형광체 및 격벽이 구비된 제 1 패널;

   격벽을 사이에 두고 상기 제 1 패널과 결합되며, 스캔 전극과 서스테인 전극과 유전체 및 단결정의 산화 마그네슘 나노 파우더를 포함한 보호막이 구비된 제 2 패널; 및

   상기 어드레스 전극에 공급되는 데이터의 변화량에 따라 충전되는 전압이 조절되는 전력회수장치와, 어드레스 기간에 어드레스 펄스 전압과 같은 방향의 바이어스 전압을 상기 어드레스 전극에 공급하는 구동 장치를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서, 상기 전력회수장치는,

   상기 어드레스 전극 간에 형성된 용량성 부하와 함께 공진회로를 이루는 인덕터; 및

   상기 어드레스 전극을 기저전압으로 방전시키기 위한 리셋구간을 생략하기 위하여 상기 공진회로를 이용하여, 데이터를 상기 어드레스 전극에 공급하기 위한 절환소자를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
3. 제 2 항에 있어서, 상기 절환소자는,

   상기 인덕터와 외부 커패시터 사이에 병렬로 접속되는 제 1 절환소자와 제 2 절환소자; 및

   상기 인덕터와 어드레스 구동부 사이에 접속되는 제 3 절환소자를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
4. 제 3 항에 있어서,

   상기 인덕터와 상기 어드레스 구동부 사이에 접속되어 상기 전력회수장치의 동작을 안정화하기 위하여 각각이 프레임 사이에 단락되는 제 4 절환소자를 더 포함하는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서, 상기 구동 장치는,

   상기 어드레스 전극을 기저전압으로 방전시키기 위하여 리셋 구간을 생략하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
6. 제 1 항에 있어서, 상기 구동 장치는,

   어드레스 기간에서 상기 서스테인 전극에 정극성의 제 1 전압을 인가한 상태에서, 선택하고자 하는 방전 셀에 대응되는 스캔 전극에 제 2 전압을 인가하고,

   상기 제 2 전압이 인가되는 동안 선택하고자 하는 방전 셀에 대응되는 어드레스 전극에 제 3 전압에 중첩되는 제 1 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
7. 제 6 항에 있어서,

   상기 제 3 전압은 정극성 전압이고,

   상기 구동 장치는, 리셋 기간에 상기 스캔 전극의 전압을 점진적으로 상승시킨 후 하강시키고, 서스테인 기간에서 상기 스캔 전극과 서스테인 전극에 교대로 정극성의 유지 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
8. 제 1 항에 있어서, 상기 보호막은,

   상기 산화 마그네슘 박막이 제 1 층을 이루고, 상기 제 1 층 상에 200~500 나노미터의 파장 영역에서 음극선 발광(cathode luminescence)이 최대값을 갖는 단결정의 산화 마그네슘 나노 파우더가 제 2 층을 이루는 것을 특징으로 하는 플라즈마 디스플레이 패널.
9. 제 8 항에 있어서, 상기 단결정의 산화 마그네슘 나노 파우더는,

   상기 산화 마그네슘 박막 상 소정 부분에 군집 형태로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
10. 제 1 항에 있어서, 상기 보호막은,

    결정형 산화물로 이루어진 도펀트를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
11. 제 10 항에 있어서, 상기 결정형 산화물은,

    SiO₂, TiO₂, Y₂O₃, ZrO₂, Ta₂O₅, ZnO, La₂O₃, CeO₂, Eu₂O₃ 및 Gd₂O₃ 으로 구성되는 군으로부터 선택되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
12. 제 10 항에 있어서, 상기 결정형 산화물은,

    알칼리 금속 산화물 또는 알칼리 토금속 산화물인 것을 특징으로 하는 플라즈마 디스플레이 패널.
13. 제 1 항에 있어서, 상기 제 1 패널에 구비된 유전체는,

    차등 구조를 가진 것을 특징으로 하는 플라즈마 디스플레이 패널.
14. 제 1 기판 상에 어드레스 전극과 유전체와 격벽 및 형광체를 형성하는 단계;

    제 2 기판 상에 스캔 전극과 서스테인 전극과, 유전체, 및 200~500 나노미터의 파장 영역에서 음극선 발광이 최대값을 갖는 단결정의 산화 마그네슘 나노 파우더가 포함된 보호막을 형성하는 단계;

    상기 제 1 기판과 제 2 기판을 합착하는 단계;

    상기 어드레스 전극에 공급되는 데이터의 변화량에 따라 충전되는 전압이 조절되는 전력회수장치를 포함하고, 어드레스 기간에 어드레스 펄스 전압과 같은 방향의 바이어스 전압을 상기 어드레스 전극에 공급하는 구동 장치를 준비하는 단계; 및

    상기 구동 장치를 상기 어드레스 전극과 스캔 전극 및 서스테인 전극과 연결하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
15. 제 14 항에 있어서, 상기 전력회수장치를 준비하는 단계는,

    상기 어드레스 전극 간에 형성된 용량성 부하와 함께 공진회로를 이루는 인덕터; 및

    상기 어드레스 전극을 기저전압으로 방전시키기 위한 리셋구간을 생략하기 위하여 상기 공진회로를 이용하여, 데이터를 상기 어드레스 전극에 공급하기 위한 절환소자를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
16. 제 15 항에 있어서, 상기 절환소자는,

    상기 인덕터와 외부 커패시터 사이에 병렬로 접속되는 제 1 절환소자와 제 2 절환소자; 및

    상기 인덕터와 어드레스 구동부 사이에 접속되는 제 3 절환소자를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
17. 제 16 항에 있어서, 상기 인덕터와 상기 어드레스 구동부 사이에 접속되어 상기 전력회수장치의 동작을 안정화하기 위하여 각각이 프레임 사이에 단락되는 제 4 절환소자를 더 포함하는 플라즈마 디스플레이 패널.
18. 제 14 항에 있어서, 상기 단결정의 산화 마그네슘 나노 파우더는,

    용매와 분산제 그리고 단결정의 산화 마그네슘 나노 파우더를 혼합하여 액상을 제조하는 단계(Pre-mixing);

    상기 제조된 액상을 밀링(milling)하는 단계;

    상기 산화 마그네슘 박막 상에 상기 밀링된 액상을 도포하는 단계; 및

    상기 액상을 건조하는 단계를 통하여 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
19. 제 18 항에 있어서, 상기 액상을 도포하는 단계는,

    스크린 프린팅(Screen printing), 디스펜싱(dispensing), 포토리소그래피(photolithography), 잉크젯(Ink-jet) 법 중 어느 하나의 방법을 이용하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
20. 제 14 항에 있어서, 상기 제 2 기판 상에 구비된 유전체는,

    상기 스캔 전극과 서스테인 전극이 형성된 제 2 기판 상에 제 1 유전체를 도포하는 단계; 및

    상기 제 1 유전체 상에 단차를 갖는 제 2 유전체를 도포하는 단계를 통하여 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.

Images