KR20090048163A - 플래시 메모리 장치 및 그것을 포함한 스마트 카드 - Google Patents

플래시 메모리 장치 및 그것을 포함한 스마트 카드 Download PDF

Info

Publication number
KR20090048163A
KR20090048163A KR1020070114415A KR20070114415A KR20090048163A KR 20090048163 A KR20090048163 A KR 20090048163A KR 1020070114415 A KR1020070114415 A KR 1020070114415A KR 20070114415 A KR20070114415 A KR 20070114415A KR 20090048163 A KR20090048163 A KR 20090048163A
Authority
KR
South Korea
Prior art keywords
current
program
memory cells
data
high voltage
Prior art date
Application number
KR1020070114415A
Other languages
English (en)
Inventor
김영택
이병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070114415A priority Critical patent/KR20090048163A/ko
Publication of KR20090048163A publication Critical patent/KR20090048163A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시예에 따른 플래시 메모리 장치는 행들과 열들로 배열된 메모리 셀들을 갖는 어레이와; 프로그램 동작시 상기 어레이로 공급되는 고전압을 발생하도록 구성된 고전압 발생 회로와; 선택된 메모리 셀들에 각각 대응하며, 입력 데이터에 응답하여 상기 선택된 메모리 셀들을 프로그램 전압 또는 프로그램 금지 전압으로 각각 구동하도록 구성된 쓰기 버퍼들과; 프로그램 동작시 상기 선택된 셀들 중에서 프로그램 금지 전압이 설정된 메모리 셀들의 수에 비례하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 더미 전류 소오스 회로; 랜덤한 데이터를 생성하는 램덤 넘버 생성기; 그리고 상기 램덤 넘버 생성기로부터 상기 랜덤한 데이터에 대응하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 랜덤 넘버 전류 소오스 회로를 포함한다.

Description

플래시 메모리 장치 및 그것을 포함한 스마트 카드{FLASH MEMORY DEVICE AND SMART CARD INCLUDING THE SAME}
본 발명은 반도체 집적 회로 장치에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치 및 그것을 포함한 스마트 카드에 관한 것이다.
반도체 메모리 장치들은 메모리 장치가 전원 제거시 메모리 내용을 유지할 수 있는 지의 여부에 따라 휘발성 또는 비휘발성으로 여겨질 것이다. 일반적이고 잘 알려진 휘발성 메모리 장치들은 SRAM 및 DRAM과 같은 랜덤 액세스 메모리들을 포함하고, 불휘발성 메모리 장치들은 읽기 전용 메모리들(ROM)을 포함할 것이다. 소거 및 프로그램 가능한 읽기 전용 메모리(erasable and programmable read only memory) (EEPROM), 전기적으로 소거 및 프로그램 가능한 읽기 전용 메모리(EEPROM), 그리고 플래시 메모리를 포함한 많은 형태의 ROM 장치들이 존재한다.
최근, 플래시 메모리 장치들은 보다 작은 크기, 저전력 소모, 향상된 읽기/쓰기 성능으로 인해 상당한 인기를 얻고 있다. 예를 들면, 플래시 메모리 장치들은 셀룰러 폰들, 디지털 카메라들, 오디오/비디오 리코더들, 모뎀들, 스마트 카드들, 등과 같은 포터블 장치들을 위한 온-칩 메모리를 제공하는 데 종종 사용되며, 그러 한 포터블 장치들에는 빠른 업데이트를 필요로 하는 정보를 저장하는 것이 요구된다.
보안이 요구되는 스마트 카드에 있어서, 카드 내부에서의 동작이 어떤 경로를 통해서든 스마트 카드 외부에 알려지는 것은 바람직하지 않다. 특히, 최근의 해킹 기술은 스마트 카드의 내부 동작 중 발생하는 전류 소모나 전자기장의 변화를 감지하여 스마트 카드의 내부 동작을 유추하는 것이 일반적이다. 그러한 까닭에, 보안 기능이 요구되는 스마트 카드의 내부 동작이 전류 소모나 전자기장 변화와 같은 현상으로 인해 외부로 누설되지 않도록 해야 한다.
플래시 메모리 셀 예를 들면, 분리-게이트 플래시 메모리 셀은 소거를 위해서 F-N 터널링을 그리고 프로그램을 위해서 소오스 사이드 채널 핫 일렉트론 주입(source side channel hot electron injection)을 이용한다. 프로그램될 메모리 셀의 소오스 사이드 채널 핫 일렉트론 주입을 위해서, 예를 들면, 선택된 메모리 셀의 워드 라인은 약 1.2V의 전압으로 구동되고, 선택된 메모리 셀의 소오스 라인은 약 9V의 전압으로 구동된다. 프로그램 데이터의 경우, 선택된 메모리 셀의 비트 라인은 약 0.3V의 전압으로 구동될 것이다. 이러한 바이어스 조건에 따르면, 선택된 메모리 셀을 통해 소오스 라인에서 비트 라인으로 전류가 흐르게 된다. 이는 전류가 소모됨을 의미한다. 이에 반해서, 프로그램 금지 데이터의 경우, 선택된 메모리 셀의 비트 라인은 전원 전압으로 구동될 것이다. 이는 메모리 셀이 턴 오프되게 하며, 그 결과 소오스 라인에서 비트 라인으로 전류가 흐르지 않는다.
상술한 바와 같은 플래시 메모리 셀들을 갖는 플래시 메모리 장치를 탑재한 보안 집적 회로 카드에 있어서, 전기적으로 특정 정보를 쓰거나 지우기 위해서 전원 전압보다 높은 고전압이 주로 사용되고 있다. 그러한 고전압을 생성하기 위한 고전압 발생 장치는, 일반적으로, 낮은 전류 효율을 가지며, 프로그램 동작 동안 소모되는 전류량은 프로그램 데이터 비트들의 수에 따라 가변될 것이다. 예를 들면, 32개의 메모리 셀들을 동시에 프로그램할 때 소모되는 전류량은 16개의 메모리 셀들을 동시에 프로그램할 때 소모되는 전류량과 다를 것이다. 그러한 까닭에, 고전압에서의 작은 전류 소모의 차이는 전원 전압에서는 큰 전류로 감지될 수 있으며, 이는 보안상 취약점이 될 수 있다.
따라서, 프로그램 데이터 비트 수에 관계없이 전류 소모를 일정하게 유지할 수 있는 새로운 기술이 요구되고 있다.
본 발명의 목적은 프로그램 데이터 비트 수에 관계없이 전류 소모를 랜덤하게 유지할 수 있는 플래시 메모리 장치 및 그것을 포함한 스마트 카드를 제공하는 것이다.
본 발명의 실시예에 따른 플래시 메모리 장치는 행들과 열들로 배열된 메모리 셀들을 갖는 어레이와; 프로그램 동작시 상기 어레이로 공급되는 고전압을 발생하도록 구성된 고전압 발생 회로와; 선택된 메모리 셀들에 각각 대응하며, 입력 데이터에 응답하여 상기 선택된 메모리 셀들을 프로그램 전압 또는 프로그램 금지 전압으로 각각 구동하도록 구성된 쓰기 버퍼들과; 그리고 프로그램 동작시 상기 선택된 셀들 중에서 프로그램 금지 전압이 설정된 메모리 셀들의 수에 비례하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 더미 전류 소오스 회로를 포함한다.
이 실시예에 있어서, 랜덤한 데이터를 생성하는 램덤 넘버 생성기; 그리고 상기 램덤 넘버 생성기로부터 상기 랜덤한 데이터에 대응하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 랜덤 넘버 전류 소오스 회로를 더 포함한다.
이 실시예에 있어서, 상기 선택된 메모리 셀들이 프로그램될 때 소모되는 전류의 양과 상기 더미 전류 소오스 회로에 의해서 소모되는 전류의 양의 합한 토탈 더미 소모 전류는 상기 입력 데이터 중 프로그램 데이터 비트들의 수에 관계없이 일정하게 유지된다.
이 실시예에 있어서, 상기 랜덤 넘버 전류 소오스 회로로부터 방전되는 전류는 상기 입력 데이터 중 프로그램 데이터 비트들의 수에 관계없이 상기 토탈 더미 소모 전류를 기준으로 소정의 범위 사이에서 랜덤하게 유지된다.
상술한 바와 같이, 플래시 메모리 셀들이 각각 소모하는 전류의 양이 일정하지 않은 경우 프로그램 동작시 소모되는 메모리 셀 전류의 양을 램덤하게 유지하여 외부에서 유추하는 것을 어렵게 한다.
본 발명의 실시예에 따른 플래시 메모리 장치는 행들과 열들로 배열된 메모리 셀들을 갖는 어레이와; 프로그램 동작시 상기 어레이로 공급되는 고전압을 발생하도록 구성된 고전압 발생 회로와; 선택된 메모리 셀들에 각각 대응하며, 입력 데이터에 응답하여 상기 선택된 메모리 셀들을 프로그램 전압 또는 프로그램 금지 전압으로 각각 구동하도록 구성된 쓰기 버퍼들과; 프로그램 동작시 상기 선택된 셀들 중에서 프로그램 금지 전압이 설정된 메모리 셀들의 수에 비례하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 더미 전류 소오스 회로; 랜덤한 데이터를 생성하는 램덤 넘버 생성기; 그리고 상기 램덤 넘버 생성기로부터 상기 랜덤한 데이터에 대응하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 랜덤 넘버 전류 소오스 회로를 포함한다.
따라서, 본 발명에 따른 플래시 메모리 장치는 프로그램 동작시 플래시 메모 리 셀들간의 방전되는 전류의 양이 일정하지 않은 경우 외부로부터 노출을 차단하기 위하여 소모되는 전류의 양을 랜덤하게 변화시킨다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명에 따른 플래시 메모리 장치(10)는 N-비트 데이터 정보(N은 1 또는 그보다 큰 정수)를 저장하는 메모리 셀 어레이(110)를 포함한다. 비록 도면에는 도시되지 않았지만, 메모리 셀 어레이(110)는 행들(또는 워드 라인들)과 열들(또는, 비트 라인들)로 배열된 메모리 셀들로 구성될 것이다. 메모리 셀들은, 예를 들면, F-N 터널링 방식으로 소거되고 소오스 사이드 채널 핫 일렉트론 주입 방식으로 프로그램되는 분리-게이트 플래시 메모리 셀 트랜지스터로 구성될 것이다. 하지만, 본 발명에 따른 메모리 셀들이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 셀 어레이(110)의 행들 즉, 워드 라인들은 행 선택기 회로(120)에 의해서 선택 및 구동될 것이다. 열 선택기 회로(130)는 메모리 셀 어레이(110)의 열들 즉, 비트 라인들을 미리 결정된 단위(예를 들면, x32)로 선택할 것이다. 선택된 비트 라인들은 쓰기 버퍼 회로(140)에 연결될 것이다. 열 선택기 회로(130)는 프로그램 동작시 전원 전압으로 그리고 소거/프로그램 동작시 접지 전압으로 비선택된 비트 라인들을 구동하도록 구성될 것이다.
쓰기 버퍼 회로(140)는, 프로그램 동작 동안, 입력 데이터에 따라 선택된 비트 라인들을 프로그램 전압 또는 프로그램 금지 전압으로 구동할 것이다. 예를 들면, 입력 데이터가 프로그램 데이터인 경우, 쓰기 버퍼 회로(140)는 선택된 비트 라인을 프로그램 전압(예를 들면, 0.3V)으로 구동할 것이다. 입력 데이터가 프로그램 금지 데이터인 경우, 쓰기 버퍼 회로(140)는 선택된 비트 라인을 프로그램 금지 전압(예를 들면, Vdd)으로 구동할 것이다. 쓰기 버퍼 회로(140)는 입출력 비트 라인 구조에 따라 복수의 쓰기 버퍼들로 구성될 것이다. 예를 들면, 입출력 비트 구조가 x32인 경우, 쓰기 버퍼 회로(140)는 32개의 쓰기 버퍼들로 구성될 것이다.
쓰기 버퍼 회로(140)는 외부로부터 제공되는 입력 데이터에 따라 프로그램 전압이 인가되는 메모리 셀들과 프로그램 금지 전압이 인가되는 메모리 셀들을 설정한다. 더미 전류 소오스 회로(180)는 컨트롤러(170)의 제어에 응답하여 쓰기 버퍼 회로(140)로부터 제공되는 프로그램 금지 전압이 인가되는 메모리 셀들의 수에 비례하여 전류를 방전한다. 랜덤 넘버 생성기(200)는 무작위의 가변적인 데이터(즉, 랜덤 데이터(RNG_Data[31:0]))를 생성한다. 랜덤 전류 소오스 회로(190)은 램덤 넘버 생성기(200)로부터 랜덤 데이터(RNG_data[31:0])를 전송받고, 랜덤 데이터(RNG_Data[31:0])에 대응하는 전류의 양을 방전한다.
즉, 더미 전류 소오스 회로(180)는 프로그램 금지 전압이 인가되는(즉, inhibit되는) 셀들에 해당하는 보상 전류를 소모하고, 랜덤 전류 소오스 회로(190)는 셀 간의 프로그램 전류의 산포를 보상하기 위한 랜덤 넘버 생성기(200)로부터 제공되는 랜덤 데이터(RNG_Data[31:0])을 입력 받아 랜덤 데이터(RNG_Data[31:0])에 대응하는 전류를 소모한다.
계속해서 도 1을 참조하면, 플래시 메모리 장치(100)는 펌프 회로(150) 및 레귤레이터(160)를 더 포함할 것이다. 펌프 회로(150)는 잘 알려진 방식에 따라 펌프 전압(Vpump)을 발생하고, 레귤레이터(160)는 펌프 전압(Vpump)을 조정하여 고전압(Vpp)을 발생한다. 고전압(Vpp)은 프로그램 동작시 메모리 셀 어레이(110)의 선택된 메모리 셀의 소오스 라인으로 공급될 것이다.
이상의 설명으로부터 알 수 있듯이, 본 발명에 따른 플래시 메모리 장치(100)는 프로그램 데이터 비트 수에 관계없이 선택된 메모리 셀들이 모두 프로그램될 때와 동일한 범위내에서 전류를 소모할 것이다.
즉, 플래시 메모리 셀들이 각각 소모하는 전류의 양이 일정하지 않은 경우 프로그램 동작시 소모되는 셀 전류의 양을 램덤하게 유지하여 외부에서 유추하는 것을 어렵게 한다.
도 2는 도 1에 도시된 메인 어레이, 더미 전류 소오스 회로 및 RNG 전류 소오스 회로를 상세히 도시한 회로도이고, 도 3은 도 1에 도시된 플래시 메모리 장치의 방전되는 토탈 소모 전류를 도시한 그래프이다.
도 1 및 도 2를 참조하면, 플래시 메모리 장치(100)는 프로그램 금지된 셀들에 관한 정보를 쓰기 버퍼 회로(140)로부터 입력받아 이에 해당하는 소정의 전류 보상치(즉, 통상 inhibit된 셀들이 inhibit되지 않았다면 소모할 것이라고 추정되는 평균 전류)를 더미 전류 소오스 회로(180)에서 소모하게 하고, 추가로 셀 간의 프로그램 전류의 산포를 보상하기 위해서 랜덤 넘버 생성기(200)로부터 랜덤 데이터(RNG_Data[31:0])을 입력받아 랜덤 데이터(RNG_Data[31:0])에 대응하는 전류를 랜덤 전류 소오스 회로(190)에서 추가로 소모한다. 즉, 본 발명에 따른 플래시 메모리 장치(100)는 메인 셀에서의 전류를 완전히 보상할 수 없지만 매번 측정할 때마다 전류 소모량이 평균치를 중심으로 매번 달라지기 때문에 어떤 데이타가 프로그램되고 있는지를 유추하기가 더욱 어려워진다.
또한, 플래시 메모리 장치(100)는 프로그램 금지되는 셀들의 전류를 소모할 수 있는 더미 전류 소오스 회로(180)를 통하여 전류를 소모하되, 셀 간의 프로그램 전류의 산포를 보상하기 위해서 메인 셀의 프로그램 전류에 가장 크게 영향을 미치는 프로그램 전압(Vpp)을 램덤 넘버 생성기(200)로부터 입력받은 랜덤 데이터(RNG_Data[31:0])에 대응하여 전류 소모를 보상한다.
이러한 방법을 통하여 외부의 공격자는 동일한 데이터를 프로그램해도 전류는 매번 달라진다. 따라서, 본 발명은 외부로부터의 공격자가 데이터 유추하는 것을 어렵게 한다.
또한, 플래시 메모리 장치(100)는 프로그램 전압(Vpp)뿐 아니라 프로그램 전류(Vpp)에 영향을 미치는 비트라인(bit line) 전압, 워드라인(WL;Word line)전압 등을 가변시킬 수도 있다.
도 3을 참조하면, 본 발명에 따른 플래시 메모리 장치의 소모된 전류(Total consumption current)는 최소치(MIN)를 기준으로 최소치(MIN)와 최대치(MAX) 사이에서 랜덤하게 변화된다.
도 4는 본 발명의 예시적인 실시예들에 따른 플래시 메모리 장치를 포함한 스마트 카드를 개략적으로 보여주는 블록도이다.
도 4을 참조하면, 스마트 카드(1000)는 데이터 및 프로그램 메모리로서 사용되는 불휘발성 메모리 장치(100), 데이터 메모리로서 사용되는 램(200), 중앙처리장치 또는 마이크로프로세서와 같은 처리 유니트(300), 외부(예를 들면, 카드 리더기)와의 통신(무선 그리고/및 유선 통신)을 위한 입출력 인터페이스(400), 저장되는 데이터를 암호화하고, 출력시에 암호화된 데이터를 복호화하는 암호화 및 복호화 처리 유니트(500), 스마트 카드(100)의 칩 외부로부터 물리적 공격을 감지하고, 방어하기 위한 해킹 방지용 보안 감지 유니트(Active Shield ; 600) 등을 포함할 것이다.
불휘발성 메모리 장치(100)는 도 1에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 비록 도면에는 도시되지 않았지만, 스마트 카드(1000)에는 에러 정정 유니트, 메모리 관리 유니트 등이 더 제공됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정 해져야 할 것이다.
도 1은 본 발명의 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도.
도 2는 도 1에 도시된 메인 어레이, 더미 전류 소오스 회로 및 RNG 전류 소오스 회로를 상세히 도시한 회로도.
도 3은 도 1에 도시된 플래시 메모리 장치의 방전되는 토탈 소모 전류를 도시한 그래프.
도 4은 본 발명의 예시적인 실시예들에 따른 플래시 메모리 장치를 포함한 스마트 카드를 개략적으로 보여주는 블록도.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 플래시 메모리 장치 110 : 메인 어레이
120 : X축 선택기 130 : Y축 선택기
140 : 쓰기 버퍼 150 : 펌프
160 : 레귤레이터 170 : 컨트롤러
180 : 더미 전류 소오스 회로 190 : RNG 전류 소오스 회로
200 : 랜덤 넘버 생성기

Claims (5)

  1. 행들과 열들로 배열된 메모리 셀들을 갖는 어레이와;
    프로그램 동작시 상기 어레이로 공급되는 고전압을 발생하도록 구성된 고전압 발생 회로와;
    선택된 메모리 셀들에 각각 대응하며, 입력 데이터에 응답하여 상기 선택된 메모리 셀들을 프로그램 전압 또는 프로그램 금지 전압으로 각각 구동하도록 구성된 쓰기 버퍼들과; 그리고
    프로그램 동작시 상기 선택된 셀들 중에서 프로그램 금지 전압이 설정된 메모리 셀들의 수에 비례하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 더미 전류 소오스 회로를 포함하는 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    랜덤한 데이터를 생성하는 램덤 넘버 생성기; 그리고
    상기 램덤 넘버 생성기로부터 상기 랜덤한 데이터에 대응하여 상기 고전압 발생 회로의 출력으로부터 전류를 방전하는 랜덤 넘버 전류 소오스 회로를 더 포함하는 플래시 메모리 장치.
  3. 제 2 항에 있어서,
    상기 선택된 메모리 셀들이 프로그램될 때 소모되는 전류의 양과 상기 더미 전류 소오스 회로에 의해서 소모되는 전류의 양의 합한 토탈 더미 소모 전류는 상기 입력 데이터 중 프로그램 데이터 비트들의 수에 관계없이 일정하게 유지되는 플래시 메모리 장치.
  4. 제 3 항에 있어서,
    상기 랜덤 넘버 전류 소오스 회로로부터 방전되는 전류는 상기 입력 데이터 중 프로그램 데이터 비트들의 수에 관계없이 상기 토탈 더미 소모 전류를 기준으로 소정의 범위 사이에서 랜덤하게 유지되는 플래시 메모리 장치.
  5. 청구항 1에 기재된 플래시 메모리 장치를 포함한 스마트 카드.
KR1020070114415A 2007-11-09 2007-11-09 플래시 메모리 장치 및 그것을 포함한 스마트 카드 KR20090048163A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114415A KR20090048163A (ko) 2007-11-09 2007-11-09 플래시 메모리 장치 및 그것을 포함한 스마트 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114415A KR20090048163A (ko) 2007-11-09 2007-11-09 플래시 메모리 장치 및 그것을 포함한 스마트 카드

Publications (1)

Publication Number Publication Date
KR20090048163A true KR20090048163A (ko) 2009-05-13

Family

ID=40857391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114415A KR20090048163A (ko) 2007-11-09 2007-11-09 플래시 메모리 장치 및 그것을 포함한 스마트 카드

Country Status (1)

Country Link
KR (1) KR20090048163A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240041833A (ko) 2022-09-21 2024-04-01 연세대학교 산학협력단 섬유화 질환의 예방 또는 치료용 신규 항체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240041833A (ko) 2022-09-21 2024-04-01 연세대학교 산학협력단 섬유화 질환의 예방 또는 치료용 신규 항체

Similar Documents

Publication Publication Date Title
CN111226279B (zh) 用于闪存存储器设备的防黑客入侵机构
KR100850516B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US9324436B2 (en) Method and apparatus for controlling operation of flash memory
KR101391362B1 (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
US7586790B2 (en) Flash memory device and refresh method
US7697359B2 (en) Flash memory device and refresh method thereof
KR101333503B1 (ko) 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
US7313029B2 (en) Method for erasing flash memories and related system thereof
KR20100032704A (ko) 메모리 장치 및 그것의 프로그램 방법
US8027208B2 (en) Flash memory device and programming method thereof
US9245644B2 (en) Method and apparatus for reducing erase disturb of memory by using recovery bias
KR20150045644A (ko) 반도체 장치 및 그 동작 방법
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
US7450451B2 (en) Nonvolatile memory system and method for controlling nonvolatile memory
KR100830584B1 (ko) 플래시 메모리 장치 및 그것을 포함한 스마트 카드
US8467230B2 (en) Data security for dynamic random access memory using body bias to clear data at power-up
KR100909362B1 (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것을 포함한 스마트 카드
JP2008097705A (ja) 半導体記憶装置
US20120036310A1 (en) Data processing device
US20070038828A1 (en) Chip protection register lock circuit in a flash memory device
US8811086B2 (en) Flash memory device and programming method thereof
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
KR20090048163A (ko) 플래시 메모리 장치 및 그것을 포함한 스마트 카드
US9478294B2 (en) Dummy memory erase or program method protected against detection
KR100823178B1 (ko) 플래시 메모리 장치 및 그것을 포함한 스마트 카드

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination