KR20090045717A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090045717A
KR20090045717A KR1020070111675A KR20070111675A KR20090045717A KR 20090045717 A KR20090045717 A KR 20090045717A KR 1020070111675 A KR1020070111675 A KR 1020070111675A KR 20070111675 A KR20070111675 A KR 20070111675A KR 20090045717 A KR20090045717 A KR 20090045717A
Authority
KR
South Korea
Prior art keywords
semiconductor device
dielectric constant
manufacturing
low dielectric
spacer
Prior art date
Application number
KR1020070111675A
Other languages
English (en)
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111675A priority Critical patent/KR20090045717A/ko
Publication of KR20090045717A publication Critical patent/KR20090045717A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 본 발명에 의한 반도체 소자의 제조 방법은 기판 상에 저유전율막을 형성하는 단계; 상기 저유전율막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 베리어로 상기 저유전율막을 식각하여 상기 기판을 노출시키는 개구부를 형성하는 단계; 상기 개구부의 측벽에 탄소를 포함하지 않는 스페이서를 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하고, 상술한 본 발명에 의한 반도체 소자의 제조 방법은, 저유전율막 식각 후 그 측벽에 스페이서를 형성함으로써 후속 포토레지스트 스트립 공정시 저유전율막의 손상을 방지할 수 있다.
저유전율막, 포토레지스트 스트립, 스페이서

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 저유전율(low-k) 물질을 층간 절연막으로 이용하는 반도체 소자의 제조 방법에 관한 것이다.
최근 다층 금속 배선 구조를 갖는 반도체 소자의 제조에 있어서 층간 정전용량 감소를 위하여 층간 절연막으로 저유전율 물질을 이용하고 있다.
도1a 내지 도1d는 종래 기술에 따른 반도체 소자의 제조 방법이다.
도1a에 도시된 바와 같이, 공지의 방법으로 금속 콘택(12)을 구비한 절연막(11)을 형성하고 그 상부에 확산 방지막(13)을 형성한다.
이어서, 확산 방지막(13) 상에 층간 절연막으로 유전 상수가 3보다 작은 저유전율막(14)을 형성한다.
이어서, 저유전율막(14) 상에 하드마스크용 산화막(15)을 형성한 후, 산화막(15) 상에 콘택 형성을 위한 포토레지스트 패턴(16)을 형성한다.
도1b에 도시된 바와 같이, 포토레지스트 패턴(16)을 식각 베리어로 산화 막(15) 및 저유전율막(14)을 식각하여 확산 방지막(13)을 노출시키는 초기 콘택홀(17)을 형성한다.
도1c에 도시된 바와 같이, 잔류하는 포토레지스트 패턴(16)을 제거한다. 이때, 포토레지스트 패턴(16)의 제거는 O2 플라즈마를 이용하는 포토레지스트 스트립 공정으로 수행된다.
도1d에 도시된 바와 같이, 산화막(15)을 식각 베리어로 확산 방지막(13)을 식각함으로써 금속 콘택(12)을 노출시키는 최종 콘택홀(17´)을 형성한다.
그러나, 상기의 종래 기술은 다음과 같은 문제점을 갖는다.
층간 절연막으로 이용되는 저유전율막의 유전 상수가 작을수록 층간 정전용량 감소에 유리함은 전술한 바와 같다. 그러나, 일반적으로 저유전율막의 유전 상수가 작을수록 저유전율막에 함유되는 탄소의 함량이 증가하여 포토레지스트 스트립 공정시 저유전율막이 크게 손상되는 문제점이 발생한다.
도2는 포토레지스트 스트립 공정시 저유전율막의 손상 정도를 나타내는 사진이다.
도2를 참조하면, (c)에서 (a)로 갈수록 저유전율막의 유전 상수는 감소하고 그 탄소 함량은 증가함에 따라 저유전율막의 손상 정도가 증가함을 알 수 있다. 이는 포토레지스트 스트립 공정시 이용되는 플라즈마 상태의 산소 원자가 탄소와 반응하여 저유전율막을 손상시키기 때문이다.
따라서, 층간 절연막으로 저유전율막을 이용하면서도 저유전율막 식각을 위 한 포토레지스트 패턴의 제거 공정시 저유전율막의 손상을 최소화할 수 있는 기술의 개발이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저유전율막 식각 후 그 측벽에 스페이서를 형성함으로써 후속 포토레지스트 스트립 공정시 저유전율막의 손상을 방지할 수 있는 반도체 소자의 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 반도체 소자의 제조 방법은, 기판 상에 저유전율막을 형성하는 단계; 상기 저유전율막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 베리어로 상기 저유전율막을 식각하여 상기 기판을 노출시키는 개구부를 형성하는 단계; 상기 개구부의 측벽에 탄소를 포함하지 않는 스페이서를 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함한다.
상술한 본 발명에 의한 반도체 소자의 제조 방법은, 저유전율막 식각 후 그 측벽에 스페이서를 형성함으로써 후속 포토레지스트 스트립 공정시 저유전율막의 손상을 방지할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3e는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법이다.
도3a에 도시된 바와 같이, 공지의 방법으로 금속 콘택(32)을 구비한 절연막(31)을 형성하고 그 상부에 확산 방지막(33)을 형성한다.
이어서, 확산 방지막(33) 상에 층간 절연막으로 유전 상수가 3보다 작은 저유전율막(34)을 형성한다.
이어서, 저유전율막(34) 상에 하드마스크용 산화막(35)을 형성한 후, 산화막(35) 상에 포토레지스트 패턴(36)을 형성한다.
도3b에 도시된 바와 같이, 포토레지스트 패턴(36)을 식각 베리어로 산화막(35) 및 저유전율막(34)을 식각하여 확산 방지막(33)을 노출시키는 초기 개구부(37)를 형성한다.
도3c에 도시된 바와 같이, 개구부(37)의 측벽에 후속 포토레지스트 스트립 공정시 저유전율막(34)의 손상을 방지하기 위한 스페이서(38)를 형성한다. 이때, 스페이서(38)는 탄소를 함유하지 않아야 한다. 더욱 바람직하게는, 스페이서(38) 형성은 Si 포함 기체와 CxHyFz 기체와 N2 기체를 사용하여 수행될 수 있고, 그에 따라 스페이서(38)는 SixOyNz 폴리머, 산화막, 질화막 또는 산화질화막으로 이루어질 수 있다. 이와 같은 스페이서(38) 형성 공정은 증착과 식각을 반복 수행하여 개구부(37)의 측벽에만 형성되도록 수행될 수 있다.
도3d에 도시된 바와 같이, 잔류하는 포토레지스트 패턴(36)을 제거한다. 이때, 포토레지스트 패턴(36)의 제거는 O2 또는 N2 플라즈마를 이용하는 포토레지스트 스트립 공정으로 수행된다. 이와 같은 포토레지스트 패턴(36) 제거시 스페이서(38)가 저유전율막(34) 측벽을 덮어 그 손상을 방지한다.
도3e에 도시된 바와 같이, 식각된 산화막(35)을 식각 베리어로 확산 방지막(33)을 식각함으로써 금속 콘택(32)을 노출시키는 최종 개구부(37´)를 형성한다. 이때, 스페이서(38)가 제거될 수도 있으나, 이에 한정되는 것은 아니며, 최종 개구부(37´) 형성 후 별도의 제거 공정을 통하여 스페이서(38)를 제거할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1a 내지 도1d는 종래 기술에 따른 반도체 소자의 제조 방법.
도2는 포토레지스트 스트립 공정시 저유전율막의 손상 정도를 나타내는 사진.
도3a 내지 도3e는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법.
* 도면의 주요 부분에 대한 부호의 설명
31 : 절연막 32 : 금속 콘택
33 : 확산 방지막 34 : 저유전율막
35 : 산화막 36 : 포토레지스트 패턴
37 : 개구부 38 : 스페이서

Claims (9)

  1. 기판 상에 저유전율막을 형성하는 단계;
    상기 저유전율막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 베리어로 상기 저유전율막을 식각하여 상기 기판을 노출시키는 개구부를 형성하는 단계;
    상기 개구부의 측벽에 탄소를 포함하지 않는 스페이서를 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 저유전율막의 유전 상수는 3보다 작은
    반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 스페이서 형성 단계는,
    Si 포함 기체와 CxHyFz 기체와 N2 기체를 사용하여 수행되는
    반도체 소자의 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 스페이서 형성 단계는,
    증착과 식각을 반복 수행하여 상기 개구부의 측벽에만 상기 스페이서가 형성되도록 수행되는
    반도체 소자의 제조 방법.
  5. 제1항 또는 제3항에 있어서,
    상기 스페이서는,
    SixOyNz 폴리머, 산화막, 질화막 또는 산화질화막으로 이루어지는
    반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 포토레지스트 패턴 제거 단계는,
    O2 또는 N2 플라즈마를 이용하는 포토레지스트 스트립 공정으로 수행되는
    반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 포토레지스트 패턴 하부에는 하드마스크가 개재되는
    반도체 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 기판은 최상부에 확산 방지막을 포함하고,
    상기 포토레지스트 패턴 제거 단계 후에,
    노출되는 확산 방지막을 식각하는 단계를 더 포함하는
    반도체 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 확산 방지막 식각 단계에서,
    상기 스페이서가 제거되는
    반도체 소자의 제조 방법.
KR1020070111675A 2007-11-02 2007-11-02 반도체 소자의 제조 방법 KR20090045717A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111675A KR20090045717A (ko) 2007-11-02 2007-11-02 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111675A KR20090045717A (ko) 2007-11-02 2007-11-02 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090045717A true KR20090045717A (ko) 2009-05-08

Family

ID=40855772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111675A KR20090045717A (ko) 2007-11-02 2007-11-02 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090045717A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142490B2 (en) 2013-07-25 2015-09-22 Samsung Electronics Co., Ltd. Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142490B2 (en) 2013-07-25 2015-09-22 Samsung Electronics Co., Ltd. Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device

Similar Documents

Publication Publication Date Title
US7670891B2 (en) Method of manufacturing semiconductor device
KR100834396B1 (ko) 반도체 소자의 패턴 형성 방법
KR100875660B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20110254142A1 (en) Stacked structure
US7691741B2 (en) Method of forming bit line in semiconductor device
US7262103B2 (en) Method for forming a salicide in semiconductor device
US9449922B2 (en) Contact critical dimension control
KR20090045717A (ko) 반도체 소자의 제조 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
US20080233490A1 (en) Mask rework method
US7514357B2 (en) Method of manufacturing a semiconductor device
US7691754B2 (en) Method for removing photoresist layer and method of forming opening
KR101004526B1 (ko) 반도체 소자의 캐패시터 형성 방법
US20080233735A1 (en) Etching method for semiconductor element
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20080060349A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2008047821A (ja) 半導体装置の製造方法
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR101123041B1 (ko) 반도체 소자의 형성 방법
KR20090030507A (ko) 반도체 소자의 제조방법
KR100613353B1 (ko) 단일 다마신 공정을 이용한 반도체 소자의 구리 배선 형성방법
KR100548562B1 (ko) 스토리지노드 플러그 형성 방법
KR100760919B1 (ko) 반도체 소자의 인덕터 형성 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application