KR20090043264A - Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터 - Google Patents

Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터 Download PDF

Info

Publication number
KR20090043264A
KR20090043264A KR1020070109030A KR20070109030A KR20090043264A KR 20090043264 A KR20090043264 A KR 20090043264A KR 1020070109030 A KR1020070109030 A KR 1020070109030A KR 20070109030 A KR20070109030 A KR 20070109030A KR 20090043264 A KR20090043264 A KR 20090043264A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
nanoparticle dispersion
substrate
forming
Prior art date
Application number
KR1020070109030A
Other languages
English (en)
Inventor
이성은
김형석
안진형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070109030A priority Critical patent/KR20090043264A/ko
Publication of KR20090043264A publication Critical patent/KR20090043264A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, CI(G)S 나노입자가 분산된 CI(G)S 나노입자 분산잉크를 이용하여 박막트랜지스터를 제조함으로써 고신뢰성, 고성능을 갖는 CI(G)S 박막트랜지스터를 얻을 수 있는 CI(G)S 박막트랜지스터의 제조방법 및 이에 따라 제조되는 CI(G)S 박막트랜지스터에 관한 것이다.
기판 상에 소스/드레인 전극을 형성하는 단계, 상기 소스/드레인 전극이 형성된 상기 기판 상에 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계, 상기 패터닝된 CI(G)S 나노입자 분산잉크가 도포된 상기 기판 전면에 절연막을 증착하는 단계, 및 상기 절연막 상에 게이트 전극을 형성하는 단계를 포함하는, CI(G)S 박막트랜지스터 제조방법이 제공된다.
CI(G)S, 나노입자, 잉크, 프린팅, 박막트랜지스터, TFT

Description

ＣＩ（Ｇ）Ｓ 박막트랜지스터의 제조방법 및 이에 따라 제조되는 ＣＩ（Ｇ）Ｓ 박막트랜지스터 {METHOD FOR MANUFACTURING CI(G)S THIN FILM TRANSISTOR AND CI(G)S THIN FILM TRANSISTOR MANUFACTURED BY THE METHOD}
본 발명은 CI(G)S 박막트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 CI(G)S 나노입자가 분산된 CI(G)S 나노입자 분산잉크를 이용하여 박막트랜지스터를 제조함으로써 고신뢰성, 고성능을 갖는 CI(G)S 박막트랜지스터를 얻을 수 있는 CI(G)S 박막트랜지스터의 제조방법 및 이에 따라 제조되는 CI(G)S 박막트랜지스터에 관한 것이다.
최근 위성 및 디지털 방송이 본격적으로 추진되면서 고해상도를 갖는 대형 화면 디스플레이에 대한 수요와 관심이 증가함으로써 평판디스플레이에 대한 기대와 역할이 매우 중요시되고 있다.
이와 아울러 고해상도를 가지면서도 고휘도, 고선명도를 갖는 화상정보에 대한 요구가 더욱 강해지고 있고 이에 부합하는 대화면의 액정디스플레이(Liquid crystal display), 플라즈마 디스플레이(Plasma display) 등에 대한 연구와 투자가 활발히 이루어지고 있다.
특히 이상적인 디스플레이로 간주되는 유기전계발광 디스플레이 (Organic light emitting display)에 대한 관심이 높아지면서 최근에 대화면 구현을 위한 AMOLED(active matrix OLED)에 대한 연구와 투자 역시 활발히 진행되고 있다.
특히, 능동 매트릭스형 디스플레이(active matrix display)를 구현하기 위해서는 표시 모드와 더불어 능동 후면 (active backplane)에 대한 공정기술 확보가 무엇보다 중요다. 이러한 점을 반영하여 최근에는 전통적인 실리콘 기반 박막트랜지스터와 더불어 금속 산화물 기반 박막트랜지스터, 유기물 기반 박막트랜지스터 등 박막트랜지스터의 재료면에서 다양한 접근이 시도되고 있다.
아울러 디스플레이 가격경쟁이 심화되면서 저가이면서도 면적이 큰 디스플레이 제작을 위한 프린팅 공정에 대한 요구가 높아지고 있다. 궁극적으로 롤투롤 프로세스(roll-to-roll process)를 추구하고 있는 프린팅 프로세서는 최근에 잉크젯 및 접촉 프린팅 방법을 중심으로 점차 기존 평판디스플레이 제작공정에 도입을 모색하고 있는 추세이다.
또한, 나노재료의 개발과 더불어 나노재료를 이용한 전자소자 구현에 대한 관심이 높아지고 있고 나노재료 분산잉크를 이용한 프린팅 소자제작에 대한 연구개발도 활발히 진행되고 있다.
최근에 실리콘 태양전지와 더불어 화합물 반도체 태양전지로 가장 주목을 받고 있는 I-III-VI족 화합물 반도체인 CI(G)S 기반의 태양전지에 대한 연구가 활발히 진행되어 거의 양산수준에 이르고 있다. 태양전지 구성을 위해 반도체 층을 형성하는 방법으로 동시증착법, 박막 스퍼터링법, 전기화학적 증착법, 스프레이 열분 해법 등 다양한 방법들이 제시되고 있다. 이러한 방법들 가운데 저가이면서도 대면적으로 소자를 제작하기 위해서는 진공방식보다는 비진공 방식으로 반도체층을 제조하는 것이 필수적이다.
상기의 방법 가운데 CI(G)S 나노 입자를 이용한 저온 박막형성이 가능한 스프레이 열분해 방법이 가장 주목을 받고 있다. 본 발명에 앞서 CI(G)S 박막 트랜지스터에 대한 연구내용을 살펴보면 IBM에서 액상 전구체를 이용한 CIS TFT 구현을 보고하고 있다 (David B. Mitzi et. al., Chem. Mat., 18(3), 2006 ). 하지만 인용문헌에서는 열분해를 위해 고온이 요구되고 열분해 시 산소와 수분을 1 ppm이하로 엄격히 관리해야 하고 용해도로 인해 유독성 용매를 사용해야 단점이 있음에도 불구하고 소자의 특성이 그다지 뛰어나지 않고 특히, 소자구동에 따른 신뢰성이 급격히 열화되는 문제로 인해 박막 트랜지스터로서 사용하기 위해서는 신뢰성에 대한 검증이 필요하다고 보고하고 있다.
따라서, 제조가 간편하면서도 고신뢰성, 고성능의 박막트랜지스터를 얻을 수 있는 기술에 대한 개발이 필요하다.
본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, CI(G)S 나노입자 분산잉크를 프린팅하는 방법을 이용함으로써, 제조비용이 최소화되면서도 그 제조가 용이한 CI(G)S 박막트랜지스터의 제조방법을 제공하는 데에 그 목적이 있다.
또한, 본 발명의 다른 목적은, CI(G)S 나노입자 분산 잉크의 프린팅 공정을 이용함으로써, 원하는 비율의 화합물을 포함하는 반도체를 형성할 수 있고, 고신뢰성, 고성능을 갖는 CI(G)S 박막트랜지스터 소자를 얻을 수 있는 CI(G)S 박막트랜지스터의 제조방법을 제공하는 것이다.
한편, 본 발명의 다른 목적은, CI(G)S 나노입자 분산 잉크의 프린팅 공정을 이용하여 제조되는, 고신뢰성 및 고성능을 갖는 CI(G)S 박막트랜지스터를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 일 실시형태에 따르면, 기판 상에 소스/드레인 전극을 형성하는 단계, 상기 소스/드레인 전극이 형성된 상기 기판 상에 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계, 상기 패터닝된 CI(G)S 나노입자 분산잉크가 도포된 상기 기판 전면에 절연막을 증착하는 단계, 및 상기 절연막 상에 게이트 전극을 형성하는 단계를 포함하는, CI(G)S 박막트랜지스터 제조방법이 제공된다.
상기 소스/드레인 전극을 형성하는 단계는 포토리소그래피법에 의해 수행될 수 있다.
한편, 상술한 목적을 달성하기 위한 본 발명의 다른 실시형태에 따르면, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극이 형성된 상기 기판 상 전면에 절연막을 증착하는 단계, 상기 절연막 상에 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계, 및 상기 패터닝된 CI(G)S 나노입자 분산잉크가 도포된 상기 절연막 상에 소스/드레인 전극을 형성하는 단계를 포함하는 CI(G)S 박막트랜지스터 제조방법이 제공된다.
상기 게이트 전극을 형성하는 단계는 포토리소그래피법 또는 직접 프린팅법에 의해 수행될 수 있다.
상기 소스/드레인 전극을 형성하는 단계는 섀도마스크(shadow mask)를 이용한 열 증착법 또는 금속 잉크(metal ink)를 이용한 직접 프린팅법에 의해 수행될 수 있다.
상기 기판은 장벽층(barrier layer)가 형성된 기판일 수 있다.
상기 CI(G)S 나노입자 분산잉크는 잉크젯(ink-jet) 프린팅법 또는 스핀코팅법에 의해 도포될 수 있다.
상기 CI(G)S 나노입자 분산잉크는 CuxIny(Ga)1- ySez 의 나노입자로서 입경이 1nm 내지 100nm 일 수 있다. 단, 상기 조성비는 특별히 한정되지 않으나 x=0.5 ~ 1.5, y=0.1 ~ 1.0, z=1 ~ 3일 수 있다.
상기 절연막은 액상 전구체를 이용한 잉크젯 프린팅법, 스핀코팅법, 또는 진 공증착법에 의해 형성되는 산화막일 수 있다.
상기 CI(G)S 박막트랜지스터 제조방법은, 상기 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계 이후에 열처리하는 단계를 더 포함할 수 있다.
상기 열처리하는 단계는 300℃의 핫 플레이트(hot plate)에서 1시간동안 수행될 수 있다.
한편, 상술한 목적을 달성하기 위한 본 발명의 또 다른 실시형태에 따르면, 상기 CI(G)S 박막트랜지스터 제조방법을 이용하여 제조되는 CI(G)S 박막트랜지스터가 제공된다.
본 발명의 CI(G)S 박막트랜지스터의 제조방법에 따르면, CI(G)S 나노입자 분산잉크를 프린팅하는 방법을 이용함으로써, 제조비용이 최소화되면서도 박막트랜지스터의 제조가 용이해진다.
또한, CI(G)S 나노입자 분산 잉크의 프린팅 공정을 이용함으로써, 원하는 비율의 화합물을 포함하는 반도체를 형성할 수 있고, 고신뢰성, 고성능을 갖는 CI(G)S 박막트랜지스터 소자를 얻을 수 있다.
이하, 첨부되는 도면을 참조하여 본 발명의 다양한 실시형태들을 상세히 설명한다.
도 1a 내지 도 1f는 본 발명의 일 실시형태에 따른 CI(G)S 박막트랜지스터 소자의 제조과정을 설명하는 공정도이다. 도 1a 내지 도 1f의 제조방법에 따르면 상부 게이트(top gate) 형 CI(G)S 박막트랜지스터 소자가 제조된다.
먼저, 도 1a 및 도 1b에 도시되는 바와 같이, 장벽층(barrier layer)이 형성된 기판(110) 상에 소스/드레인 전극(130)을 형성시킨다.
상기 기판(110)은 통상의 반도체 또는 박막트랜지스터 제조에 사용되는 유기 기판 또는 금속 호일 기판일 수 있다. 한편, 기판(110) 상에 소스/드레인 전극의 재료를 증착시키고 그 위에 포토레지스트를 도포한 후, 이를 노광 및 현상하는 포토리소그래피 방법을 통해 소스/드레인 전극(130)이 형성될 수 있다.
그 후, 도 1c에 도시되는 바와 같이, 소스/드레인 전극(130)이 형성된 기판 (110) 상에 잉크젯(ink-jet) 프린팅 또는 스핀코팅방법으로 CI(G)S 나노입자가 분산된 CI(G)S 나노입자 분산잉크(150)를 도포하고 이를 패터닝한다. 상기 패터닝은 다양한 공지의 패터닝법을 이용하여 수행될 수 있다.
다음으로, 패터닝된 CI(G)S 나노입자 분산잉크(150)가 도포되어 형성된 반도체층을 열처리한다. 열처리는 약 300℃의 핫 플레이트(hot plate)에서 1 시간 정도 하는 것이 바람직하다. 그 후, 도 1d에 도시되는 바와 같이, 열처리된 반도체층 전면에 절연막(170)을 증착한다. 상기 절연막(170)으로는 액상 전구체를 이용한 산화막 또는 진공증착 방법으로 형성되는 산화막 등을 이용할 수 있다.
그 후, 도 1e에 도시되는 바와 같이, 증착된 절연막(170) 상에 게이트 전극(190)을 형성시킨다. 게이트 전극(190) 또한 상기 소스/드레인 전극(130)을 형성하는 방법과 동일한 방법으로 형성될 수 있다.
마지막으로, 공지의 패터닝법을 이용하여 적절한 패터닝을 형성함으로써, 도 1f에 도시되는 바와 같은 단위 박막트랜지스터 소자가 완성된다.
액상 전구체 방법으로 박막트랜지스터 소자를 제작할 경우에는, 열처리 과정에서 산소 및 수분에 대한 엄격한 제어가 요구되며, 유독성 용매를 사용함으로 인한 관리의 어려움이 있었으나, 본 발명은 조성이 확립된 나노입자 분산 잉크를 이용함으로써, 상기와 같은 문제점 없이 박막트랜지스터 소자를 용이하게 형성시킬 수 있고, 상기 제조방법에 의해 박막트랜지스터를 제조하게 되면 상대적으로 뛰어난 박막트랜지스터 특성을 나타내는 소자를 얻을 수 있다. 또한, 이렇게 제조된 소자는 상온에서 장시간 보관할 때에도 소자의 노화가 쉽게 일어나지 않게 된다.
따라서, 본 발명에 따른 박막트랜지스터 소자 제조방법에 따르면, 나노입자 분산 잉크를의 프린팅 공정을 이용함으로써, 고신뢰성, 고성능을 갖는 CI(G)S 박막트랜지스터 소자를 구현할 수 있다.
도 2a 내지 도 2f는 본 발명의 다른 실시형태에 따른 CI(G)S 박막트랜지스터 소자의 제조과정을 설명하는 공정도이다. 도 2a 내지 도 2f에 도시되는 제조과정을 따르면, 하부 게이트(bottom gate) 형 CI(G)S 박막트랜지스터 소자가 제조된다.
하부 게이트 형 CI(G)S 박막트랜지스터 소자의 제조과정은 도 1a 내지 도 1f를 참조하여 설명한 상부 게이트(top gate) 형 CI(G)S 박막트랜지스터 소자의 제조과정과 실질적으로 동일하지만 게이트 전극이 하부에 배치됨에 따라 소자의 형성순서가 달라지게 된다.
먼저, 도 2a 및 도 2b에 도시되는 바와 같이, 장벽층이 형성된 기판(210) 상에 게이트 전극(230)을 형성시킨다.
상기 기판(210)은 도 1a에 도시되는 기판(110)과 동일한 기판일 수 있다. 한편, 기판(210) 상에 직접 프린팅하거나, 포토리소그래피 공정을 이용함으로써 게이트 전극(230)을 형성시킬 수 있다. 상기 포토리소그래피 공정은 도 1b에서 소스/드레인 전극(130)을 형성할 때와 동일한 공정일 수 있다.
그 후, 도 2c에 도시되는 바와 같이, 게이트 전극(230)이 형성된 기판(210) 상에 절연막(250)을 전면에 증착한다. 이 때, 절연막(250)은 액상 전구체를 이용한 잉크젯 프린팅 또는 스핀코팅 방법으로 형성되는 산화막 또는 진공증착 방법으로 형성되는 산화막 등일 수 있다.
다음으로, 도 2d에 도시되는 바와 같이, 게이트 전극(230) 상에 CI(G)S 나노입자가 분산된 CI(G)S 나노입자 분산잉크(270)를 잉크젯 프린팅 또는 스핀코팅 방법으로 도포한 후, 열처리하여 나노입자 채널을 형성한다. 상기 열처리는 약 300℃의 핫 플레이트에서 1 시간 정도 하는 것이 바람직하다. 한편, 상기 나노입자 분산잉크(270)는 공지의 방법을 이용하여 도 2d에 도시되는 바와 같이 패터닝될 수 있다.
그 후, 도 2e에 도시되는 바와 같이, 패터닝된 나노입자 분산잉크(270)가 증착되어 있는 절연막(250) 상에 소스/드레인 전극(290)을 형성한다. 소스/드레인 전극(290)은 섀도 마스크(shadow mask)를 이용한 열 증착(thermal evaporation) 방법 또는 금속 잉크(metal ink)를 이용한 직접 프린팅 방법을 이용하여 형성될 수 있다.
마지막으로, 공지의 패터닝법을 이용하여 적절한 패터닝을 형성함으로써, 도 2f에 도시되는 바와 같은 단위 박막트랜지스터 소자가 완성된다.
이러한 하부 게이트 형 CI(G)S 박막트랜지스터의 제조 방법에 따르면, 소스/드레인 전극형성공정이 최종적으로 이루어지기 때문에, 별도의 금속 섀도마스크를 이용하거나 금속 잉크를 이용한 직접 프린팅 프로세스로 소스/드레인 전극을 형성시킬 수 있다.
이에 따라, 표면이 매우 거친 나노입자 및 박막트랜지스터의 반도체 층 표면의 형상에 따라 공극없이 소스/드레인 전극이 형성될 수 있어 평면상에 형성되는 소스/드레인 전극에서의 접촉면과 접촉저항에 비해 현저히 뛰어난 특성을 보이는 박막트랜지스터가 제조될 수 있다.
도 3은 본 발명의 CI(G)S 박막트랜지스터의 제조에 사용되는 CI(G)S 나노입자 분산잉크를 주사전자현미경/투과전자현미경(SEM/TEM)을 통해서 본 이미지이다.
도 3에 도시되는 바와 같이, CI(G)S 나노입자 분산잉크는, 구형의 나노형상들이 서로 연결되어 있는 것처럼 보이지만 그 입자들은 대체적으로 수 nm 에서 수십 nm 까지 직경을 가지고 있음을 알 수 있다. 바람직하게는 1nm 내지 100nm 일 수 있다.
CI(G)S 나노입자 분산잉크는 CuxIny(Ga)1- ySez 의 나노입자일 수 있으며 그 조성비는 특별히 한정되지 않으나, 바람직하게는 x=0.5 ~ 1.5, y=0.1 ~ 1.0, z=1 ~ 3이다.
전체적인 CI(G)S 나노입자 분산잉크의 밀도는 분산용매의 량을 제어함으로써 수 mg/ml에서 수백 mg/ml까지 조절이 가능하다. 나노입자 분산잉크의 나노입자 분산안정화를 위해 표면에 캡핑층(capping layer) 및 분산안정제를 처리하여 저장안정성을 도모할 수 있다. 한편, CI(G)S 나노입자 분산잉크의 제조에 사용되는 용매 역시 비극성 용매로 하는 것이 바람직하다.
도 4는 본 발명의 CI(G)S 박막트랜지스터 제조에 사용되는 CI(G)S 나노입자 분산잉크를 스핀 코팅으로 형성시켜 얻어지는 박막의 단면 이미지이다.
도 4에 도시되는 바와 같이, 스핀 속도 및 분산된 나노입자의 함량에 따라 원하는 두께를 쉽게 조절할 수 있으며, 열처리 후 막의 밀도 또한 공극없이 조밀하게 형성됨을 알 수 있다. 이는 프린팅 공정으로 원하는 반도체 막을 형성할 수 있다는 것이다.
따라서, 본 발명에 따르면 CI(G)S 나노입자가 분산된 CI(G)S 나노입자 분산잉크를 프린팅하는 방법으로 CI(G)S 박막트랜지스터를 용이하게 제조할 수 있으며, 이러한 방법으로 형성되는 박막트랜지스터는 고성능, 고신뢰성을 지니게 된다.
한편, 본 발명에 따르면, CI(G)S 박막트랜지스터를 상압 환경에서 제조할 수 있음으로써, 진공장비의 필요가 없어지게 된다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업 자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
도 1a 내지 도 1f는 본 발명의 일 실시형태에 따른 CI(G)S 박막트랜지스터 소자의 제조과정을 설명하는 공정도이다.
도 2a 내지 도 2f는 본 발명의 다른 실시형태에 따른 CI(G)S 박막트랜지스터 소자의 제조과정을 설명하는 공정도이다.
도 3은 본 발명의 CI(G)S 박막트랜지스터의 제조에 사용되는 CI(G)S 나노입자 분산잉크를 주사전자현미경/투과전자현미경(SEM/TEM)을 통해서 본 이미지이다.
도 4는 본 발명의 CI(G)S 박막트랜지스터 제조에 사용되는 CI(G)S 나노입자 분산잉크를 스핀 코팅으로 형성시켜 얻어지는 박막의 단면 이미지이다.
<도면의 주요부분에 대한 부호의 설명>
110, 210: 기판 130, 290: 소스/드레인 전극
150, 270: CI(G)S 나노입자 분산잉크 170, 250: 절연막
190, 230: 게이트 전극

Claims (12)

  1. 기판 상에 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극이 형성된 상기 기판 상에 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계;
    상기 패터닝된 CI(G)S 나노입자 분산잉크가 도포된 상기 기판 전면에 절연막을 증착하는 단계; 및
    상기 절연막 상에 게이트 전극을 형성하는 단계를 포함하는, CI(G)S 박막트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 소스/드레인 전극을 형성하는 단계는 포토리소그래피법에 의해 수행되는, CI(G)S 박막트랜지스터 제조방법.
  3. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 상기 기판 상 전면에 절연막을 증착하는 단계;
    상기 절연막 상에 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계; 및
    상기 패터닝된 CI(G)S 나노입자 분산잉크가 도포된 상기 절연막 상에 소스/드레인 전극을 형성하는 단계를 포함하는 CI(G)S 박막트랜지스터 제조방법.
  4. 제3항에 있어서,
    상기 게이트 전극을 형성하는 단계는 포토리소그래피법 또는 직접 프린팅법에 의해 수행되는, CI(G)S 박막트랜지스터 제조방법.
  5. 제3항에 있어서,
    상기 소스/드레인 전극을 형성하는 단계는 섀도마스크(shadow mask)를 이용한 열 증착법 또는 금속 잉크(metal ink)를 이용한 직접 프린팅법에 의해 수행되는, CI(G)S 박막트랜지스터 제조방법.
  6. 제1항 또는 제3항에 있어서,
    상기 기판은 장벽층(barrier layer)가 형성된 기판인, CI(G)S 박막트랜지스터 제조방법.
  7. 제1항 또는 제3항에 있어서,
    상기 CI(G)S 나노입자 분산잉크는 잉크젯(ink-jet) 프린팅법 또는 스핀코팅법에 의해 도포되는, CI(G)S 박막트랜지스터 제조방법.
  8. 제1항 또는 제3항에 있어서,
    상기 CI(G)S 나노입자 분산잉크는 CuxIny(Ga)1- ySez 의 나노입자로서 입경이 1nm 내지 100nm 인 것을 특징으로 하는 CI(G)S 박막트랜지스터 제조방법.
    단, x=0.5 ~ 1.5, y=0.1 ~ 1.0, z=1 ~ 3.
  9. 제1항 또는 제3항에 있어서,
    상기 절연막은 액상 전구체를 이용한 잉크젯 프린팅법, 스핀코팅법, 또는 진공증착법에 의해 형성되는 산화막인, CI(G)S 박막트랜지스터 제조방법.
  10. 제1항 또는 제3항에 있어서,
    상기 CI(G)S 나노입자 분산잉크를 도포하고 패터닝하는 단계 이후에 열처리하는 단계를 더 포함하는, CI(G)S 박막트랜지스터 제조방법.
  11. 제10항에 있어서,
    상기 열처리하는 단계는 300℃의 핫 플레이트(hot plate)에서 1시간동안 수행되는, CI(G)S 박막트랜지스터 제조방법.
  12. 제1항 또는 제3항의 CI(G)S 박막트랜지스터 제조방법을 이용하여 제조되는 CI(G)S 박막트랜지스터.
KR1020070109030A 2007-10-29 2007-10-29 Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터 KR20090043264A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109030A KR20090043264A (ko) 2007-10-29 2007-10-29 Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109030A KR20090043264A (ko) 2007-10-29 2007-10-29 Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터

Publications (1)

Publication Number Publication Date
KR20090043264A true KR20090043264A (ko) 2009-05-06

Family

ID=40854131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109030A KR20090043264A (ko) 2007-10-29 2007-10-29 Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR20090043264A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933180A (zh) * 2018-07-06 2018-12-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933180A (zh) * 2018-07-06 2018-12-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US11011645B2 (en) 2018-07-06 2021-05-18 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device

Similar Documents

Publication Publication Date Title
US12069939B2 (en) Method for patterning a coating on a surface and device including a patterned coating
US11706969B2 (en) Method for patterning a coating on a surface and device including a patterned coating
US20190305246A1 (en) Device including a conductive coating disposed over emissive regions and method therefor
CN103236443B (zh) 一种金属氧化物薄膜晶体管及其制备方法
WO2013135053A1 (zh) 发光二极管显示背板及其制造方法、显示装置
US20050202587A1 (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
CN104681126A (zh) 透明电极层积体
CN112259694A (zh) 显示面板及其制作方法
KR101023021B1 (ko) 인버티드 유기 태양전지 및 인버티드 유기 태양전지 제조방법
CN110364559B (zh) Qled显示屏及制备方法
CN111463248A (zh) 一种阵列基板及其制作方法、显示面板
WO2017132907A1 (en) A shadow mask with tapered openings formed by double electroforming
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
KR100805270B1 (ko) 유기투명전극을 적용한 플렉시블 유기 발광 소자, 이를이용한 디스플레이 패널 및 그 제조 방법
KR20090043264A (ko) Ｃｉ（ｇ）ｓ 박막트랜지스터의 제조방법 및 이에 따라제조되는 ｃｉ（ｇ）ｓ 박막트랜지스터
CN114023797B (zh) 一种显示面板及显示面板制作方法
TWI764676B (zh) 用於在表面上圖案化塗層之方法及包括經圖案化的塗層之裝置
KR20090024528A (ko) 나노 구조물을 이용한 박막 트랜지스터 및 그의 제조 방법
US20240170492A1 (en) Array substrate, manufacturing method thereof, and display panel thereof
Li et al. Effect of hydrochloric acid solvent vapor annealing on spray coated silver electrode
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination