KR20090043033A - 반도체 메모리장치 및 그 동작 방법 - Google Patents

반도체 메모리장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20090043033A
KR20090043033A KR1020070108650A KR20070108650A KR20090043033A KR 20090043033 A KR20090043033 A KR 20090043033A KR 1020070108650 A KR1020070108650 A KR 1020070108650A KR 20070108650 A KR20070108650 A KR 20070108650A KR 20090043033 A KR20090043033 A KR 20090043033A
Authority
KR
South Korea
Prior art keywords
column
memory device
command
column select
semiconductor memory
Prior art date
Application number
KR1020070108650A
Other languages
English (en)
Inventor
주용석
조주환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070108650A priority Critical patent/KR20090043033A/ko
Publication of KR20090043033A publication Critical patent/KR20090043033A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 컬럼 동작(리드/라이트 동작)시 피크 전류(peak current) 소모를 줄인 반도체 메모리장치 및 그 동작 방법에 관한 것으로, 본 발명에 따른 반도체 메모리장치는, 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들; 및 컬럼 커맨드에 응답하여 상기 셀영역들 내의 특정 비트라인들과 데이터 입/출력라인들을 연결하기 위한 컬럼 선택 신호들을 인에이블 하며, 하나의 컬럼 커맨드에 응답하여 인에이블된 상기 컬럼 선택 신호들도 상기 셀영역들 중 어느 셀영역을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성부를 포함한다.
Figure P1020070108650
메모리장치, 리드/라이트 동작, 컬럼 선택 신호

Description

반도체 메모리장치 및 그 동작 방법{Semiconductor Memory Device and Operating Methord of the same}
본 발명은 반도체 메모리장치 및 그 동작 방법에 관한 것으로, 반도체 메모리장치의 컬럼 동작을 개선해 컬럼 동작시 순간적으로 소모되는 피크 전류(peak current)를 줄이기 위한 것이다.
도 1은 종래의 반도체 메모리장치 내부의 셀영역 및 뱅크의 배치를 나타낸 도면이다.
도 1은 반도체 메모리장치 중 GDDR4 반도체 메모리장치의 셀영역 및 뱅크의 배치를 나타낸 것인데, 도면에 도시된 바와 같이, GDDR4 반도체 메모리장치는 내부에 셀영역 0~3, 총 4개의 셀영역을 가지고 있으며 각 셀영역(0~3) 내에는 뱅크0~뱅크7까지 8개의 뱅크가 배치되어 있다. 즉, 뱅크0~7은 하나의 셀영역 내에 모두 배치되는 것이 아니라 셀영역0~3에 4부분으로 나뉘어 배치된다.
도 2a,b는 종래의 반도체 메모리장치의 리드/라이트 동작을 나타내기 위한 도면이다.
도 2a는 리드 동작을 나타내는데, 그 동작은 다음과 같이 이루어진다. 액티브 명령(Active)이 인가되면 워드라인 인에이블 회로(210)는 셀영역 0~4(220) 내에서 선택된 워드라인(woldline)들을 인에이블한다. 그리고 그 결과로 데이터가 비트라인(bitline)들로 실리고 이는 비트라인 센스앰프들에 의해 증폭된다(액티브 동작). 그리고 컬럼 선택 신호 생성회로(230)는 리드 명령(READ)의 인가에 의해 컬럼 선택 신호들(YI)을 인에이블 한다. 그 결과 비트라인들의 데이터는 데이터 입/출력라인에 실리게 되고, 이는 파이프 래치(pipe latch) 등에 의해 정렬된 후 데이터 핀(DQ)을 통해 칩/외부로 출력된다.
도 2b는 라이트 동작을 나타내는데, 액티브 명령(Active)이 인가되면 워드라인 인에이블 회로(210)는 셀영역 0~4(220) 내에서 선택된 워드라인들을 인에이블 한다. 그리고 그 결과로 인에이블된 워드라인들의 제어를 받는 메모리셀들이 액티브된다.(액티브 동작) 그리고 컬럼 선택 신호 생성회로(230)는 라이트 명령(WRITE)의 인가에 의해 컬럼 선택 신호들(YI)을 인에이블 한다. 그 결과 데이터핀(DQ)으로부터 입력된 데이터 입/출력라인의 데이터는 비트라인들에 실리게 되고, 이는 비트라인 센스앰프들에 의해 증폭되어 액티브된 메모리셀들에 저장된다.
비록 도면에는 워드라인 인에이블 회로(210)와 컬럼 선택 신호 생성회로(230)를 각각 하나씩으로 도시하였으나, 잘 알려진 바와 같이, 이들은 설계에 따라 각 셀영역(0~3)별로 나위어 또는 각 뱅크별로 나뉘어 배치될 수 있다.
도 3은 종래의 반도체 메모리장치의 라이트 동작을 도 4는 리드 동작을 설명 하기 위한 타이밍도이다.
도 3,4에는 GDDR4 반도체 메모리장치가 버스트길이(BL) 8로 동작하는 경우 하나의 데이터 핀(DQ)으로 들어오는 데이터의 리드/라이트 동작을 나타냈다.(하나의 데이터 핀으로 한번에 입/출력되는 데이터의 리드/라이트 동작을 도시)
도 3을 참조하면, 라이트 커맨드(WT)가 들어오고 데이터 핀(DQ)을 통해 8개의 데이터가 직렬로 입력된다(BL=8이므로). 그리고 데이터가 한 번에 라이트될 수 있도록 직렬(serial)로 입력된 데이터는 병렬(parallel)로 정렬된다(Align data). 그 후 8개의 데이터를 라이트 하기 위해 컬럼 선택 신호(YI) 8개가 인에이블 되고(8개라는 의미는 동일하게 디코딩된 컬럼 선택 신호라 하더라도 8곳의 비트라인에서 인에이블 된다는 의미임), 이에 의해 8개의 데이터는 동시에 메모리셀로 라이트된다. 즉 하나의 커맨드(WT)와 함께 입력된 데이터들은 동시에 메모리셀에 병렬로 라이트 된다.
도 4를 참조하면, 리드 커맨드(RD)가 들어오면 8개의 컬럼 선택 신호(YI)가 인에이블 되어(마찬가지로 동일하게 디코딩된 신호라 하더라도 8곳의 비트라인에서 컬럼 선택 신호가 인에이블 된다는 의미임), 8개의 데이터가 동시에 병렬로 리드된다. 그리고 8개의 데이터들은 버스트길이(BL)에 맞게 데이터핀(DQ)으로 출력되기 위해 직렬로 정렬된다(data). 그 후 정렬된 데이터들(data)은 데이터핀(DQ)을 통해 직렬로 출력된다.
도 5와 도 6은 컬럼 선택 신호(YI)가 생성되는 과정을 설명하기 위한 도면이다.
도 5에서 확인할 수 있는 것과 같이, 컬럼 선택 신호(YI)는 어드레스들(LADD234<0:7>, LADD56<0:3>, LADD78<0:3>)의 조합으로 생성되는데, 도면의 LADD234<0:7>은 어드레스(Address) 2,3,4를, LADD56<0:3>은 어드레스 5,6을, LAD78<0:3>은 어드레스 7,8을 내부적으로 디코딩(decoding)해 생성한 신호를 나타낸다. 도 6은 도 5의 컬럼 선택 신호(YI<0:7>)을 생성하는 부분을 상세히 도시한 회로도이며, 도면에 도시된 신호들(LADD234<0:7>, LADD56<0>, LADD78<0>)의 조합에 의해 컬럼 선택 신호(YI<0:7>)는 인에이블 된다. 도 5와 도 6은 컬럼 선택 신호(YI)를 디코딩하는 방식에 있어서 하나의 예시일 뿐이며, 반도체 메모리장치에 따라 여러 방식으로 컬럼 선택 신호를 생성하게 된다.
본 발명은 컬럼 선택 신호(YI)의 인에이블 타이밍(timing)에 관한 것이고, 이의 디코딩 방식에 관한 것이 아니므로, 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
GDDR4 반도체 메모리장치는 32개의 데이터 핀(DQ)을 가지며 버스트길이(BL) 8로 동작한다. 따라서 한번에 반도체 메모리장치 내로 32*8=256개의 데이터가 입력되게 된다. 그 결과 하나의 리드/라이트(RD/WT) 커맨드에 의해 256개의 컬럼 선택 신호(YI)가 한번에 인에이블 되고, 256개의 데이터가 한번에 256개의 메모리셀로(로부터) 리드/라이트 된다. 이렇게 한번에 256개의 데이터를 리드/라이트 하게 되면 메모리장치의 셀영역에서는 한꺼번에 많은 전류를 소모하게 되고, 이는 안정적이어야 할 전원전압의 레벨을 떨어뜨리게 된다.
즉, 한번에 256개의 데이터를 리드/라이트하게 됨으로 인해 피크 전류(peak current) 소모가 증가하게 되고, 이는 전원전압의 레벨을 불안정하게 한다는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 리드/라이트 동작시의 피크 전류 소모를 줄임으로써 안정적인 전원전압을 확보하는 것이 가능한 반도체 메모리장치 및 이의 리드/라이트 방법을 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 메모리장치는, 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들; 및 컬럼 커맨드에 응답하여 상기 셀영역들 내의 특정 비트라인들과 데이터 입/출력라인들을 연결하기 위한 컬럼 선택 신호들을 인에이블 하며, 하나의 컬럼 커맨드에 응답하여 인에이블된 상기 컬럼 선택 신호들도 상기 셀영역들 중 어느 셀영역을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성부를 포함한다.
여기서 상기 복수의 셀영역들은, 내부에 뱅크로 구분되어진 다수의 영역을 포함하는 것을 특징으로 할 수 있다.
또한, 본 발명의 일실시예에 따른 반도체 메모리장치의 동작방법은, 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들을 포함하는 메모리장치의 컬럼 동작 방법에 있어서, 액티브 명령에 응답하여 워드라인들을 인에이블하는 단계; 컬럼 커맨드에 응답하여 액티브된 상기 워드라인들 중 특정 컬럼들을 선택하기 위한 컬럼 선택 신호들을 인에이블 하며, 하나의 컬럼 커맨드에 응답하여 인에이블된 상기 컬럼 선택 신호들도 상기 셀영역들 중 어느 셀영역을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성단계를 포함한다.
본 발명은 하나의 리드 또는 라이트 명령에 의해 생성되는 컬럼 선택 신호들의 인에이블 시간을 셀 영역 구간별로 나누어 달리한다. 따라서 하나의 컬럼 커맨드에 의해 여러 개의 데이터가 리드/라이트 될 때, 모두 동시에 리드/라이트 되지 않으며 셀영역별로 약간의 시간차를 두고 리드/라이트 되게 된다.
그러므로 리드/라이트 동작시 전류소모가 한꺼번에 일어나지 않아, 반도체 메모리장치의 전원전압을 안정적으로 유지시키게 된다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 7은 본 발명에 따른 반도체 메모리장치의 일실시예 구성도이다.
도면에 도시된 바와 같이, 본 발명에 따른 반도체 메모리장치는, 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들(720); 및 컬럼 커맨드(READ/WRITE)에 응답하여 셀영역들(720) 내의 특정 비트라인(bitline)들과 데이터 입/출력라인들을 연결하기 위한 컬럼 선택 신호들(YI)을 인에이블 하며, 하나의 컬럼 커맨드(READ/WRITE)에 응답하여 인에이블된 컬럼 선택 신호들(YI)도 셀영역들(320) 중 어느 셀영역을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성부(730)를 포함하는 것을 특징으로 한다.
복수의 셀영역들(720)은 각각 다수의 메모리셀(memory cell)들을 포함하는 영역을 의미하는데, 이 영역들은 도 1과 같이 다수개의 뱅크를 포함하는 영역일 수도 있으며, 각 영역이 각 뱅크일 수도 있다. 본 발명은 하나의 컬럼(column) 커맨드(리드 또는 라이트 커맨드를 의미한다.)에 의해 인에이블 되는 컬럼 선택 신호들(YI)의 타이밍을 모두 동일하게 제어하는 것이 아니라 몇가지 구간으로 나누어 인에이블 한다는데 그 핵심이 있으므로, 컬럼 선택 신호들(YI)의 인에이블 타이밍을 달리하는 셀영역들은 설계에 따라 여러 가지로 나누어질 수 있다.
컬럼 선택 신호 생성부(730)는 종래와 마찬가지로 컬럼 커맨드(READ/WRITE)에 의해 컬럼 선택 신호들(YI)을 인에이블 하지만 컬럼 선택 신호들(YI)의 인에이블 타이밍은 컬럼 선택 신호들(YI)이 어느 셀영역(721, 722, 723, 724)에 입력되는 컬럼 선택 신호들(YI)인지에 따라 다르게 조절한다. 따라서 컬럼 선택 신호 생성부(730)는 도면에 도시된 바와 같이, 종래의 컬럼 선택 신호 생성회로(도 2의 230)의 출력단에 각 셀영역(720) 별로 구비되는 서로 다른 지연값을 가지는 지연라인을 추가함으로써 구현될 수 있다.
그 동작을 보면, 액티브 명령(ACTIVE)의 인가에 의해 워드라인 인에이블 회로(710)는 셀영역들 내의 워드라인들을 인에이블 한다. 그리고 컬럼 커맨 드(READ/WRITE)의 인가에 의해 컬럼 선택 신호들(YI)을 인에이블 한다. 인에이블 되는 컬럼 선택 신호들(YI)의 종류, 갯수 등은 종래와 차이가 없지만 컬럼 선택 신호들(YI)이 어느 셀영역(721, 722, 723, 724)에 입력되는 지에 따라 각각 거쳐가는 지연값이 다르게 된다. 따라서 컬럼 선택 신호들(YI)은 셀영역(721, 722, 723, 724)에 따라 그 인에이블 타이밍이 조금씩 달라진다. 따라서 본 발명은 하나의 컬럼 커맨드(READ/WRITE)에 의해 리드 또는 라이트 동작이 이루어질 때 약간의 시간을 두고 데이터들이 라이트되거나 리드된다.
GDDR4 메모리장치의 경우 하나의 컬럼 커맨드에 의해 256개의 데이터가 리드 또는 라이트되는데 종래의 경우 256개의 데이터가 동시에 리드 또는 라이트되어 피크 전류(peak cyrrent) 소모가 커졌다. 그러나 본 발명은 약간의 시간차를 두고 한번에 하나의 셀영역씩(721, 722, 723, 724) 데이터가 리드 또는 라이트를 된다. 따라서 도면처럼 4개의 셀영역(721, 722, 723, 724)이 존대하는 경우, 한번에 64개의 데이터씩 리드 또는 라이트 된다.
반도체 메모리장치가 고속화 되더라도 아직은 코어(core)지역의 리드/라이트 시간에는 어느 정도의 마진(margin)이 존재하기 때문에 본 발명과 같이 하나의 커맨드에 의해 4번에 걸쳐서 데이터가 리드 또는 라이트 되는 것이 가능하다. 또한, 코어지역의 마진이 부족한 경우에는 셀영역(720)의 갯수를 적게 나누면 된다. 예를 들어 반도체 메모리장치 내의 셀영역(720)의 갯수를 2개로 하는 경우 코어지역에서의 리드 또는 라이트는 2번에 걸쳐서 행해지기 때문에 마진을 더욱 확보할 수 있다.
도 8은 본 발명에 따른 반도체 메모리장치 내에서 데이터가 라이트되는 과정을 도시한 타이밍도이다.
도면은 GDDR4 반도체 메모리장치가 버스트길이(BL) 8로 동작하는 경우 하나의 데이터 핀으로 들어오는 데이터의 라이트 동작을 나타낸다.
먼저 라이트 커맨드(WT)가 들어오고 데이터 핀을 통해 8개의 데이터가 직렬로 입력된다. 그리고 데이터가 한번에 라이트될 수 있도록 직렬로 입력된 데이터는 병렬로 정렬된다(Align data). 그 후 8개의 데이터를 라이트 하기 위해 컬럼 선택 신호(YI) 8개가 인에이블 된다(8개라는 의미는 동일하게 디코딩된 컬럼 선택 신호라 하더라도 8곳의 비트라인에서 인에이블 된다는 의미임). 그러나 종래와 같이 컬럼 선택 신호 8개가 모두 동시에 인에이블 되는 것이 아니라 도면처럼 셀영역에 따라 4번에 걸쳐서 인에이블 된다. 예를 들어 셀영역 0~3에 각각 2개씩의 컬럼 선택 신호가 인에이블 된다. 따라서 본 발명에 따르면 라이트 동작시 코어지역에서의 전류 소비가 분산된다.
도 9는 본 발명에 따른 반도체 메모리장치 내에서 데이터가 리드되는 과정을 도시한 타이밍도이다.
도 8에서와 마찬가지로 도 9는 GDDR 반도체 메모리장치가 버스트길이(BL) 8로 동작하는 경우 하나의 데이터 핀으로 들어오는 데이터의 리드 동작을 나타낸다.
먼저 리드 커맨드(RD)가 들어오면 8개의 컬럼 선택 신호(YI)가 인에이블 된다(마찬가지로 동일하게 디코딩된 신호라 하더라도 8곳의 비트라인에서 컬럼 선택 신호가 인에이블 된다는 의미임). 그러나 종래와 같이 컬럼 선택 신호 8개가 모두 동시에 인에이블 되는 것이 아니라 도면처럼 셀영역에 따라 4번에 걸쳐서 인에이블 된다. 따라서 비트라인으로부터 데이터 입/출력라인으로 데이터가 전달되는 동작은 4번에 걸쳐서 이루어지게 된다. 그리고 8개의 데이터들은 버스트길이(BL)에 맞게 데이터핀(DQ)으로 출력되기 위해 직렬로 정렬된다(data). 그 후 정렬된 데이터들(data)은 데이터핀(DQ)을 통해 직렬로 출력된다. 따라서 본 발명에 따르면 리드 동작시 코어지역에서의 전류 소비가 분산된다.
도 7~9를 다시 참조하여 본 발명에 따른 반도체 메모리장치의 동작방법에 대해 살펴본다. 본 발명에 따른 반도체 메모리장치의 동작방법은, 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들(720)을 포함하는 메모리장치의 동작 방법에 있어서, 액티브 명령(Active)에 응답하여 워드라인들을 인에이블하는 단계; 및 컬럼 커맨드(READ/WRITE)에 응답하여 액티브된 워드라인들 중 특정 컬럼들을 선택하기 위한 컬럼 선택 신호들(YI)을 인에이블 하며, 하나의 컬럼 커맨드에 응답하여 인에이블된 컬럼 선택 신호들(YI)도 셀영역들(720) 중 어느 셀영역(721, 722, 723, 724)을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성단계를 포함한다.
즉, 컬럼 선택 신호(YI)는 어느 셀영역(721, 722, 723, 724)을 제어하는 신호인지에 따라 각각 타이밍을 조금씩 달리하여 인에이블 된다. 따라서 종래에 비해 코어(core)지역에서의 전류소모가 분산되기 때문에 전원전압의 레벨이 떨어지는 일은 발생하지 않는다.
상기 동작 방법은 리드/라이트 동작의 구별없이 적용되는데(즉, 컬럼 동작에 적용된다.), 상세하게 상기 컬럼 커맨드가 리드 커맨드(READ)여서, 상기 동작이 리드 동작일 경우에는, 컬럼 선택 신호들(YI)에 의해 데이터 입/출력라인들에 실리는 데이터가 칩 외부로 출력되는 단계를 더 포함해 리드 동작이 마무리된다.
또한, 상기 컬럼 커맨드가 라이트 커맨드(WRITE)여서, 상기 동작이 라이트 동작일 경우에는, 상기 컬럼 선택 신호들(YI)에 의해 데이터가 해당 컬럼들의 액티브된 워드라인들의 메모리셀들에 저장되는 단계를 더 포함해 라이트 동작이 마무리된다.
본 발명의 기술사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 반도체 메모리장치 내부의 셀영역 및 뱅크의 배치를 나타낸 도면.
도 2a,b는 종래의 반도체 메모리장치의 리드/라이트 동작을 나타내기 위한 도면.
도 3은 종래의 반도체 메모리장치의 라이트 동작을 도 4는 리드 동작을 설명하기 위한 타이밍도.
도 5와 도 6은 컬럼 선택 신호(YI)가 생성되는 과정을 설명하기 위한 도면.
도 7은 본 발명에 따른 반도체 메모리장치의 일실시예 구성도.
도 8은 본 발명에 따른 반도체 메모리장치 내에서 데이터가 라이트되는 과정을 도시한 타이밍도.
도 9는 본 발명에 따른 반도체 메모리장치 내에서 데이터가 리드되는 과정을 도시한 타이밍도.

Claims (7)

  1. 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들; 및
    컬럼 커맨드에 응답하여 상기 셀영역들 내의 특정 비트라인들과 데이터 입/출력라인들을 연결하기 위한 컬럼 선택 신호들을 인에이블 하며, 하나의 컬럼 커맨드에 응답하여 인에이블된 상기 컬럼 선택 신호들도 상기 셀영역들 중 어느 셀영역을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성부
    를 포함하는 반도체 메모리장치.
  2. 제 1항에 있어서,
    상기 복수의 셀영역들은,
    내부에 뱅크로 구분되어진 다수의 영역을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제 1항에 있어서,
    상기 하나의 리드 또는 라이트 명령에 의해 생성된 상기 컬럼 선택 신호들은,
    자신이 제어하는 비트라인이 속한 셀영역이 상기 셀영역들 중 어느 셀영역이 냐에 따라 자신이 거쳐가는 지연라인의 지연값이 다른 것을 특징으로 하는 반도체 메모리장치.
  4. 각각 다수의 메모리셀들을 포함하는 복수의 셀영역들을 포함하는 메모리장치의 동작 방법에 있어서,
    액티브 명령에 응답하여 워드라인들을 인에이블하는 단계; 및
    컬럼 커맨드에 응답하여 액티브된 상기 워드라인들 중 특정 컬럼들을 선택하기 위한 컬럼 선택 신호들을 인에이블 하며, 하나의 컬럼 커맨드에 응답하여 인에이블된 상기 컬럼 선택 신호들도 상기 셀영역들 중 어느 셀영역을 제어하는지에 따라 각각 타이밍이 달라지게 하는 컬럼 선택 신호 생성단계
    를 포함하는 반도체 메모리장치의 동작 방법.
  5. 제 4항에 있어서,
    상기 컬럼 커맨드가 리드 커맨드일 경우 상기 동작 방법은,
    상기 컬럼 선택 신호들에 의해 데이터 입/출력라인들에 실리는 데이터가 칩 외부로 출력되는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 동작 방법.
  6. 제 4항에 있어서,
    상기 컬럼 커맨드가 라이트 커맨드일 경우 상기 동작 방법은,
    상기 컬럼 선택 신호들에 의해 데이터가 해당 컬럼들의 액티브된 워드라인들의 메모리셀들에 저장되는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 동작 방법.
  7. 제 4항에 있어서,
    상기 복수의 셀영역들은,
    내부에 뱅크로 구분되어진 다수의 영역을 포함하는 것을 특징으로 하는 반도체 메모리장치의 동작 방법.
KR1020070108650A 2007-10-29 2007-10-29 반도체 메모리장치 및 그 동작 방법 KR20090043033A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108650A KR20090043033A (ko) 2007-10-29 2007-10-29 반도체 메모리장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108650A KR20090043033A (ko) 2007-10-29 2007-10-29 반도체 메모리장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20090043033A true KR20090043033A (ko) 2009-05-06

Family

ID=40853934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108650A KR20090043033A (ko) 2007-10-29 2007-10-29 반도체 메모리장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20090043033A (ko)

Similar Documents

Publication Publication Date Title
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
JP4908560B2 (ja) 強誘電体メモリ及びメモリシステム
CN101572118B (zh) 半导体存储器装置及其存取方法
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
KR960038618A (ko) 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의 동시어드레스방법
KR102161278B1 (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
US7401179B2 (en) Integrated circuit including a memory having low initial latency
US6868020B2 (en) Synchronous semiconductor memory device having a desired-speed test mode
US7120067B2 (en) Memory with data latching circuit including a selector
JP2006018984A (ja) 入出力回路
US6339560B1 (en) Semiconductor memory based on address transitions
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
US9036429B2 (en) Nonvolatile memory device and operating method thereof
US6667919B1 (en) Semiconductor memory device and test method thereof using row compression test mode
US7127598B2 (en) Semiconductor device comprising transition detecting circuit and method of activating the same
KR20040014155A (ko) 메모리 셀로부터의 데이터의 판독 또는 기록의 테스트,또는 센스 앰프 성능의 테스트에 필요한 시간을 단축한반도체 기억 장치
KR20090043033A (ko) 반도체 메모리장치 및 그 동작 방법
KR100543911B1 (ko) 반도체 테스트 회로
US6965528B2 (en) Memory device having high bus efficiency of network, operating method of the same, and memory system including the same
KR20110006449A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치 및 그 구동 방법
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
US6415399B1 (en) Semiconductor memory device requiring performance of plurality of tests for each of plurality of memory circuits and method for testing the same
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
US20110228620A1 (en) Testing method for semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination