KR20090037490A - 전기 스위치 장치 및 그 제조 방법 - Google Patents

전기 스위치 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090037490A
KR20090037490A KR1020097004158A KR20097004158A KR20090037490A KR 20090037490 A KR20090037490 A KR 20090037490A KR 1020097004158 A KR1020097004158 A KR 1020097004158A KR 20097004158 A KR20097004158 A KR 20097004158A KR 20090037490 A KR20090037490 A KR 20090037490A
Authority
KR
South Korea
Prior art keywords
polymer electrolyte
electrolyte layer
layer
solid electrode
polymer
Prior art date
Application number
KR1020097004158A
Other languages
English (en)
Inventor
올렉산드르 시도렌코
니콜라이 비 지테네브
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20090037490A publication Critical patent/KR20090037490A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/13Dissociation, i.e. using memory material including molecules which, during a write operation, are dissociated in ions which migrate further in the memory material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Manufacture Of Switches (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)

Abstract

본 발명에 따른 장치는 기판 상의 제 1 고체 전극과, 제 1 고체 전극의 일부분 위의 고분자전해질층과, 고분자전해질층의 일부분 상의 제 2 고체 전극과, 제 1 고체 전극의 일부분 상의 고정층을 포함한다. 고분자전해질층은 고정층에 화학적으로 결합되거나 약 20㎚ 미만의 두께를 갖는다.

Description

전기 스위치 장치 및 그 제조 방법{PROGRAMMABLE POLYELECTROLYTE ELECTRICAL SWITCHES}
본 발명은 전기 스위치 및 전기 스위치 제조 및 동작 방법에 관한 것이다.
먼저, 본 발명을 보다 잘 이해할 수 있도록 도와주는 측면들을 소개한다. 따라서, 여기서 언급하는 사항들은 이러한 점을 감안하여 이해해야 한다. 여기서 언급하는 사항들은 그것이 종래 기술인지 아닌 지의 여부를 인정하는 것으로 이해해서는 안 된다.
작은 측면 피처 크기를 갖는 종래의 회로 디바이스의 제조를 목표로 하여 많은 연구 활동(significant research activity)이 이루어져 왔다. 실질적인 효과는 약 0.5 마이크로미터보다 작은 측면 피처 크기를 갖는 전기 스위치 및 트랜지스터를 생산하는 것을 목표로 하였다.
또한 활성 층이 유기물인 종래의 회로 디바이스의 제조를 목표로 많은 연구 활동이 이루어졌다. 그러한 디바이스에서, 금속 고체 전극과 활성 유기층 사이의 계면에서의 효과는 디바이스의 전기 동작을 제어할 수 있다.
전기 스위치의 일부 실시예는 메모리 특성을 나타내는 활성 유기 채널을 갖는다. 메모리 특성은 제어 전압으로 활성 유기 채널이 실질적으로 도통 상태와 실질적으로 비도통 상태 사이를 스위칭할 수 있게 한다. 메모리 특성은 제어 전압이 제거된 후에 활성 유기 채널이 도통 상태 및 비도통 상태로 유지될 수 있게 한다.
일실시예는 기판 상에 제 1 고체 전극을 제공하는 단계와, 제 1 고체 전극의 일부분 위에 고분자전해질층(polyelectrolyte layer)을 형성하는 단계와, 고분자전해질층의 일부분 상에 제 2 고체 전극을 형성하는 단계를 포함하는 방법을 특징으로 한다. 고분자전해질층을 형성하는 단계는 고분자전해질층의 폴리머 분자를 고정층에 화학적으로 결합하는 단계를 포함한다.
다른 실시예는 기판 상에 제 1 고체 전극을 제공하는 단계와, 제 1 고체 전극의 일부분 위에 고분자전해질층(polyelectrolyte layer)을 형성하는 단계와, 고분자전해질층의 일부분 상에 제 2 고체 전극을 형성하는 단계를 포함하는 방법을 특징으로 한다. 고분자전해질층은 제 1 및 제 2 고체 전극들 사이에 약 20㎚ 미만의 두께를 갖는다.
위 방법들의 일부 실시예에서, 제 2 고체 전극을 형성하는 단계는 제 1 고체 전극의 부분 위에서 고분자전해질의 고분자 단층 상에 제 2 고체 전극을 생성한다.
위 방법들의 일부 실시예에서, 고분자전해질층을 형성하는 단계는 고분자전해질층의 폴리머 분자를 제 1 고체 전극의 부분 상의 고정층에 화학적으로 결합하는 단계를 포함한다.
일부 실시예에서, 위 방법들은 금속 이온 또는 암모늄 양이온 또는 피리딘, 아민, 아닐린, 피리딘의 유도물 및 아닐린의 유도물 중 하나를 포함하는 용액으로 고분자전해질층을 처리하는 단계를 포함한다.
일부 실시예에서, 위 방법들은 기판의 상부면 상에 새도우 마스크를 통합하는 단계를 포함한다.
위 방법들의 일부 실시예에서, 고분자전해질층은 약 12㎚ 미만의 두께를 갖는 층을 생성한다.
다른 실시예는 기판 상의 제 1 고체 전극과, 제 1 고체 전극의 일부분 위의 고분자전해질층과, 고분자전해질층의 일부분 상의 제 2 고체 전극과, 제 1 고체 전극의 일부분 상의 고정층을 포함하는 장치를 특징으로 한다. 고분자전해질층은 고정층에 화학적으로 결합된다.
다른 실시예는 기판 상의 제 1 고체 전극과, 제 1 고체 전극의 일부분 위의 고분자전해질층과, 고분자전해질층의 일부분 상의 제 2 고체 전극을 포함하는 장치를 특징으로 한다. 두 고체 전극 사이에서, 고분자전해질층은 약 20㎚ 미만의 두께를 갖는다. 이 장치는 고정층에 화학적으로 결합된 고분자전해질층을 갖는 제 1 고체 전극 상에 위치한 고정층을 포함할 수도 있다.
위 장치의 일부 실시예에서, 고분자전해질층은 고분자전해질 분자의 고분자 단층이다.
위 장치의 일부 실시예에서, 고분자전해질층은 금속 양이온 또는 암모늄 양이온, 피리딘, 아민, 아닐린, 피리딘의 유도물 또는 아닐린의 유도물을 더 포함한다.
위 장치의 일부 실시예에서, 고분자전해질층은 두 고체 전극 사이에 약 12㎚ 미만의 두께를 갖는다.
위 장치의 일부 실시예에서, 고분자전해질층은 고체 전극 양단에 전압을 인가함으로써 비교적 높은 전도성 상태와 비교적 낮은 전도성 상태 사이에서 반복적으로 스위칭될 수 있는 도전성을 갖는다.
도 1은 메모리 동작을 나타내는 2 단자 전기 스위치의 단면도.
도 2는 도 1의 2 단자 전기 스위치의 일특정 실시예를 도시한 도면.
도 3은 예를 들어 도 2의 전기 스위치와 같은, 메모리 동작을 나타내는 2 단자 전기 스위치의 전류/전압(I/V)을 개략적으로 도시한 도면.
도 4는 예를 들어 도 2의 전기 스위치와 같은 메모리 동작을 갖는 2 단자 스위치의 ON 상태의 I/V 특성을 개략적으로 도시한 도면.
도 5는 고분자전해질(polyelectrolyte)층의 다양한 화학적 처리 후의, 예를 들어 도 2의 전기 스위치와 같은 메모리 동작을 갖는 전기 스위치의 I/V 특징을 도시한 도면.
도 6은 도 1 및 2의 전기 스위치와 같은 메모리 동작을 나타내는 2 단자 전기 스위치를 작동하는 방법을 도시한 순서도.
도 7은 도 1 및 2의 전기 스위치와 같은 고분자전해질 채널을 갖는 2 단자 전기 스위치를 제조하는 방법을 도시한 순서도.
도 8은 도 2의 전기 스위치의 특정 실시예의 제조에 사용될 수 있는 새도우 마스크 구조의 배치를 도시한 도면.
도면에서, 유사한 참조번호는 유사한 기능을 갖는 요소를 나타낸다.
도면에서, 그 내부의 하나 이상의 구조물을 보다 명확히 도시하기 위해 일부 피처의 상대적인 크기가 과장되었을 수도 있다.
여기서, 고분자전해질이란 용어는 그 자체가 전해질인 폴리머(polymer)를 지칭한다. 고분자전해질은 용매에 이온화되어 염(salt)을 생성하는 작용기(functional group)를 갖는 폴리머 분자를 갖는다.
여기서는, 도면 및 예시적인 실시예의 상세한 설명을 통해 다양한 실시예를 보다 상세히 설명한다. 그러나, 본 발명은 다양한 형태로 실시될 수 있으며, 도면 및 이하의 예시적인 실시예의 상세한 설명에 기재된 실시예에 한정되지 않는다.
도 1은 히스테리시스 기반의 전기 스위치(10), 즉 메모리 동작을 나타내는 스위치의 일실시예를 도시한 것이다. 이 스위치는 기판(12)과, 하부 및 상부 고체 전극(14, 16) 및 고분자전해질층(18)을 포함한다. 2개의 고체 전극(14, 16) 및 고분자전해질층(18)은 기판(12)의 상부면(13) 상에 위치한다. 고분자전해질층(18)은 상부 및 하부 고체 전극(16, 14) 사이와 그 근방에 삽입되며, 일부 실시예에서는 하부 고체 전극(14) 또는 그 위의 부착 영역에 화학적으로 결합될 수도 있다.
전기 스위치(10)에서, 기판(12)은 물리적 지지부를 제공한다. 기판(12)은 예를 들어 종래의 p+ 도핑, n- 도핑 또는 도핑되지 않은 결정 반도체와 같은 결정 반도체, 또는 실리카 유리 기판과 같은 종래의 유전체 기판, 또는 유전체 및/또는 반도체 다층(multilayer)일 수 있다. 기판(12)은, 예를 들어 전기 스위치(10)로부터 전기 절연을 제공하는 유전체층을 포함할 수도 있다.
전기 스위치(10)에서, 각각의 고체 전극(14, 16)은 금속층, 금속 다층, 또는 다른 양호한 도체의 구조물일 수도 있다. 예를 들어, 하부 고체 전극(14)은 금(Au)과 티타늄(Ti)의 금속 다층일 수 있으며, 상부 고체 전극(16)은 Au 층일 수 있다. 이러한 Ti 층은 하부 고체 전극(14)을 기판(12)의 상부면에 부착하는 것을 돕는다. 이와 달리, 하부 고체 전극(14)은 강하게 도핑된 반도체 층 또는 기판(12)의 도통 영역(conducting region)일 수 있다.
전기 스위치(10)에서, 고분자전해질층(18)은 하부 고체 전극(14)과 상부 고체 전극(16) 사이에 수직으로 삽입된 영역을 실질적으로 채우는 폴리머 분자(20)의 배열을 포함한다. 폴리머 분자(20)는 각각의 고체 전극에 접촉하거나 또는 예를 들어 각각의 고체 전극(14, 16)으로부터 3㎚ 미만, 바람직하게는 1.5㎚ 미만만큼 이격될 정도로 각각의 고체 전극(14, 16) 가까이에 위치한다. 예시적인 고분자전해질 층(18)은 두께가 약 5㎚ 내지 20㎚ 사이, 예를 들면 12㎚ 미만 또는 심지어 약 8㎚ 미만인 고분자 단층일 수 있다.
고분자전해질층(18)에서, 폴리머 분자(20)의 배열은 층(18)이 고체 전극(14) 위의 영역 내의 기상 증착된 금속을 뚫지 못하도록 한다. 예시적인 고분자전해질층(18)은 예를 들어 서로 얽혀있는 폴리머 브러시(inter-tangled polymer brushes)와 같은 폴리머 분자(20)의 조밀한 패킹을 포함한다. 폴리머 분자(20)의 이러한 조밀한 패킹은, 상부 고체 전극(16)을 제조하는 동안에 단락을 일으킬 수도 있는 수직 공극(vertical voids)을 생성할 위험을 감소시킬 수 있다. 고분자전해질층(18)에서, 임의의 수직 공극의 직경은 상부 고체 전극(14) 상의 영역에서 약 5㎚ 미만이 바람직하고, 약 1㎚ 미만이 보다 바람직하다. 보다 일반적으로는, 폴리머 분자(20)의 조밀한 패킹은 고분자전해질층(18)이 그 표면에 기상 증착되는 금속에 침투할 수 없게 한다.
고분자전해질층(18)에서, 폴리머 분자(20)의 일부분 또는 전부는 그들의 길이를 따라 분산된 하나 이상의 이온화 및/또는 이온 작용기(ionizable and/or ionic functional group)를 포함한다. 이온화 및/또는 이온 작용기의 예로는 카르복실산기 또는 그 이온을 들 수 있다. 폴리머 분자(20)에 대한 예시적인 종으로는 폴리아크릴아미드-폴리아크릴산(PAm-PAAc)의 코폴리머 및/또는 이것의 부분적인 또는 완전한 음이온이 있다. 이러한 PAm-PAAc 코폴리머는 50 % 내지 100 %의 PAAc(polyacrylic acid) 모노머 및/또는 그 이온을 가질 수도 있고, 50 % 이하의 PAm(polyacrylamide) 모노머를 가질 수도 있다.
고분자전해질층(18)에서, 소정 농도 또는 분포의 하나 이상의 첨가제가 존재할 수도 있으며, 소정 농도의 물 또는 수증기를 포함할 수도 있고 포함하지 않을 수도 있다. 첨가제들은 고분자전해질을 갖는 염을 형성할 수 있는 화합물을 포함 하거나 카르복실산에 대한 강한 수소 결합을 형성하는 유기 화합물을 포함할 수도 있다. 고분자 화합물을 갖는 염을 형성할 수 있는 예시적인 화합물은 아닐린 및 이온과 같은 화합물을 포함한다. 이들 이온은, 예를 들어 NH4 +, N(CH3)4 +, 또는 N(C2H5)4 +와 같은 암모늄 양이온 또는 Ag+, Cu+, Na+, Ca+, Cu+와 같은 금속 이온과 같은 양이온일 수 있다. 이러한 양이온들은 카르복실 음이온과 결합하여 고분자전해질 분자 상의 카르복실산기의 일부 수소 원자를 대체하는 염을 형성할 수 있다. 카르복실산기에 대한 강한 수소 결합을 형성할 수 있는 유기 화합물의 예로는 피리딘(pyridine), 트리에틸아민(triethylamine) 및 이들 화합물의 유도물을 들 수 있다.
일부 실시예에서, 고분자전해질층(18)의 고분자전해질 분자는 하부 부착 영역에 화학적으로 결합된다. 이러한 화학적 결합은 고분자전해질층(18)의 고분자전해질 분자가 용매에 세척되어 제거되지 않게 한다. 화학적 결합은 예를 들어 하부 고체 전극(14) 또는 그 위에 있는 부착 영역에 대한 고분자전해질 분자의 공유 결합을 포함할 수 있다.
도 2는 도 1에 도시된 전기 스위치(10)의 일특정 실시예(10')를 도시한 것이다. 전기 스위치(10')는 기판(12), 하부 및 상부 고체 전극(14, 16) 및 도 1과 관련하여 설명한 고분자전해질층(18)을 포함한다. 전기 스위치(10')에서, 하부 및 상부 고체 전극(14, 16)은 금속, 예를 들면 패터닝된 Au 층 또는 패터닝된 Au/Ti 층이다. 또한, 하부 및 상부 고체 전극(14, 16)은 그 종단 부분(22, 24)만이 수직으로 포개지도록 측면으로 오프셋되어 있다. 이와 같은 이유로, 스위칭 디바이스(10')는 실질적으로 전류를 수직으로 정렬된 종단 부분(22, 24) 사이 또는 그 근방에 위치한 고분자전해질층(18')의 부분으로 한정한다. 하부 및 상부 고체 전극(14, 16)의 수직 중첩 영역이 이 종단 부분(22, 24)으로 측면 연장하는 것을 제한하면, 제조 과정에서 단락이 일어날 위험이 낮아질 수 있다. 예를 들어, 수직 중첩 영역의 측면 선형 크기는 1 마이크로미터 이하 또는 심지어 200㎚ 이하일 수도 있다. 특히, 이 구성은 금속 원자들이 두께가 20㎚ 이하인 고분자전해질층(18) 상의 상부 고체 전극(16)을 형성하기 위한 금속의 기상 증착 동안에 브리징 단락을 일으킬 위험을 감소시킬 것이다. 고분자전해질층(18)은 PAm-PAAc 코폴리머 또는 그 이온인 고분자전해질 분자를 포함하며 또한, 전술한 금속 또는 암모늄 양이온 및 강한 수소 결합 화합물과 같은 첨가제를 포함할 수도 있다.
스위칭 디바이스(10')는 또한 금속의 하부 고체 전극(14) 및 기판(12)의 상부면(13)의 노출된 부분에 부착되는 얇은 유기 고정층(a thin organic anchoring layer)(26)을 포함한다. 부착층은 예를 들어 부분적으로 교차결합될 수 있는 PGMA(poly(glycidyl methacrylate)) 폴리머로 형성된다. 유기 고정층(26)은 두께가 약 1.5㎚ 이하일 수 있다. 고분자전해질층(18)의 전해질 PAm-PAAc 코폴리머 분자는 예를 들어 PGMA 고정층(26)의 분자에 공유 결합된다.
도 3 내지 4는 도 1 및 2에서 설명한 전기 스위치(10, 10')에 대한 예시적인 전류-전압(I/V) 특성의 형태를 정량적으로 도시한 것이다. 특히, 이들 I/V 특성은 이들 전기 스위치(10, 10')가 히스테리시스 또는 메모리 동작에 기초하고 있다는 것을 개략적으로 보여준다.
도 3은 고체 전극(14, 16) 양단에 인가된 전압이 전기 스위치(10') 내의 고분자전해질층(18)의 활성 채널 부분의 상태를 얼마나 변화시킬 수 있는 지를 정량적으로 나타내는 곡선 A 및 B를 도시하고 있다.
곡선 A는 활성 채널 부분이 처음에 낮은 도전 상태, 즉 OFF 상태에 있을 때의 예시적인 스위칭 디바이스(10')의 반응을 정량적으로 나타낸다. 이 상태에서, 하부 및 상부 고체 전극(14, 16) 양단에 정 전압(positive voltage)을 인가하면, 인가된 전압이 약 2.9 V, 즉 턴온 문턱값에 도달할 때까지 활성 채널에서 실질적인 전류를 발생하지 않는다. 턴온 문턱값 위에서는, 활성 채널 부분이 훨씬 더 높은 전도성 상태, 즉 ON 상태로 급속히 진화한다. 예시적인 전기 스위치(10')에서, 활성 채널 내의 전류(I)는 ON 상태에서 5 nA보다 큰 값이 될 수 있다. 또한, 인가된 전압을 나중에 제거해도 활성 채널 부분이 비교적 더 낮은 전도성 OFF 상태로 돌아가지 않는다. 즉, 활성 채널은 메모리 동작을 갖거나 히스테리시스를 나타낸다.
곡선 B는 활성 채널 부분이 처음에 비교적 높은 전도성 상태, 즉 ON 상태에 있을 때의 예시적인 스위칭 디바이스(10')의 반응을 정량적으로 도시한 것이다. 이 상태로부터, 고체 전극(14, 16) 양단에 작은 전압을 인가하면, 전기 스위치(10')의 활성 채널 부분이 OFF 상태로 돌아가지 않는다. 그러나, 인가된 전압이 보다 큰 부의 전압, 즉 약 -1 V로 커짐에 따라 활성 채널 부분의 비저항이 갑자기 급속도로 증가하여 그 양단의 전류가 급속히 강하한다. 즉, 턴온 전압에 반대되는 부호의 큰 크기의 전압이 전기 스위치(10')를 OFF 상태로 되돌린다. OFF 상태에서, 활성 채널 부분은 그것의 높은 저항으로 인해 상당한 전류를 운반하지 못한다. 인가된 전압의 크기가 턴온 문턱값보다 훨씬 낮게 유지되는 한, OFF 상태는 유지된다.
도 4는 4.2 K(kelvin) 및 295 K에서 ON 상태일 때, 인가된 작은 전압에 대한 하나의 스위칭 디바이스(10')의 응답을 개략적으로 도시한 것이다. 4.2 K의 낮은 온도에서, 예를 들어 약 0.1 V 미만의 작은 전압의 인가는 ON 상태에서도 고분자전해질층(18)의 활성 채널 부분에 실질적인 전도를 일으키지 않는다. 예를 들어 295 K의 실온 근방에서, 유사한 작은 전압의 인가는 활성 채널 부분 내에 훨씬 더 많은 전류를 생성한다. 따라서, 활성 채널 부분은 열적으로 여기된 전류 캐리어 밀도를 갖는 것으로 여겨진다. 두 온도에서, 고분자전해질층(18)의 활성 채널 부분의 반응은 이러한 인가된 작은 전압에 대한 히스테리시스를 보여주지 않는다.
도 5는 도 2에 도시된 바와 같은 하나의 전기 스위치(10')의 턴온 전압이 양이온 및 강한 수소 결합 화합물과 같은 첨가제에 의한 고분자전해질층(18)의 처리에 어떻게 반응하는 지를 보여준다. 스위치의 고분자전해질층(18)이 PAm-PAAc 코폴리머일 때, C 곡선은 전기 스위치(10')의 턴온 특성을 보여준다. 두 개의 "F" 곡선은 NH4 + 이온, 즉, NH4Cl 및 NH4OH의 수용액에 각각 노출한 후의 동일 전기 스위치(10')의 턴온 특성을 보여준다. 암모늄 양이온은 턴온 전압을 약 3.2 V까지 크게 감소시킨다. E 곡선은 활성 채널 부분을 피리딘에 노출시킨 후의, 예를 들어 메탄올 내 1 wt%(weight percent)의 피리딘의 용액에 10 내지 30분 노출시킨 후의 동일 전기 스위치(10')의 턴온 특성을 보여준다. E 곡선은 강한 소소 결합 화합물 피리딘의 처리가 턴온 전압을 약 3.5 볼트까지 크게 감소시킨다는 것을 보여준다. D 곡선은 활성 채널 부분을 트리에틸아민에 노출한 후의, 예를 들어 메탄올 내의 1 wt% 트리에틸아민의 용액에 10 내지 30분 동안 노출한 후의 전기 스위치(10')의 턴온 특성을 보여준다. 이 제 2의 강한 수소 결합 화합물은 턴온 전압을 약 3.7 V까지 크게 감소시킨다. 따라서, 전기 스위치(10')의 활성 채널 부분을 양이온 및 강한 수소 결합 화합물로 처리하면 턴온 문턱값이 감소할 수 있다.
도 3 및 4의 I/V 특성은 예를 들어 도 1 및 2에 도시된 전기 스위치(10, 10')와 같은 정량적으로 유사한 동작들을 갖는 전기 스위치를 작동하는 방법(30)을 제안한다. 방법(30)은 2개의 고체 전극 및 얇은 고분자전해질층을 갖는 전기 디바이스의 메모리 동작을 이용하는데, 고분자전해질층의 활성 채널 부분은 고체 전극들 사이에 삽입된다. 이 방법(30)은 그러한 디바이스를 통한 아날로그 또는 디지털 데이터의 전송을 가능하게 한다.
도 6을 참조하면, 방법(30)은 디바이스의 두 전극 양단에 턴온 전압을 인가하여 고분자전해질층의 활성 채널 부분을 높은 전도성 상태, 즉 온 상태로 설정하는 단계(단계 32)를 포함한다. 턴온 전압은 통상 디바이스의 얇은 고분자전해질층 내에 매우 강한 전기장을 생성하도록 큰 크기를 갖는다. 본 출원인은 매우 강한 전기장이 고분자전해질 분자의 강한 이온화 작용기에 물리적인 재배치를 일으켜 고분자전해질층의 활성 채널 부분의 도전성 상태를 변화시키는 것으로 믿는다. 방 법(30)은 또한 동일한 두 개의 고체 전극 양단에 전압 신호의 시퀀스를 인가하여 디바이스를 통해 전기 신호의 대응 시퀀스를 전송하는 단계(단계 34)를 포함한다. 시퀀스의 전압 신호는 교류(AC) 성분을 가지며 직류(DC) 성분은 가질 수도 있고 갖지 않을 수도 있다. 시퀀스의 AC 성분은 디바이스를 통해 데이터를 전송한다. 시퀀스의 전압 신호들 간의 차는 턴온 전압보다 크기가 훨씬 더 작고, 따라서 이들 전압은 활성 채널 부분이 OFF 상태로 되돌아가게 하지 않는다. 시퀀스의 전압 신호는, 예를 들어 도 4에서와 같이, 턴온 전압보다 훨씬 더 작은 크기를 가질 수도 있다. 방법(30)은 디바이스의 두 개의 고체 전극 양단에 큰 크기의 턴오프 전압을 인가하여, 그 내부의 활성 채널 부분이 낮은 전도성 상태, 즉 OFF 상태로 복귀하게 하는 단계(단계 36)를 포함한다. 턴오프 전압의 부호는 턴온 전압의 부호와 반대이며 단계 34에서 디바이스를 통해 데이터의 시퀀스를 전송하는데 사용된 전압 신호의 AC 성분보다 더 큰 크기를 갖는다. 예를 들면, 턴온 및 턴오프 전압의 크기는 예를 들어 5 또는 10의 인자보다 작게 차이날 정도로 유사할 수 있다. 방법(30)은 순환 단계 37 및 단계 32, 34, 36을 수 회 반복하는 단계를 포함한다. 이러한 순환은 새로운 데이터, 즉, AC 성분을 갖는 전압 신호의 새로운 시퀀스가 전기 디바이스를 통해 전송되어야 한다는 판정에 응답하여 시스템에서 이루어질 수 있다.
ON 및 OFF 상태 간의 많은 전환 후에, 도 1 및 2의 전기 스위치(10, 10')의 일부 실시예의 턴온 문턱값은 작게 될 수 있는데, 이는 OFF 상태의 저항이 작아지게 되기 때문이다. 그러면, 작은 문턱 전압이 전기 스위치의 상태의 변화를 일으 킬 수도 있으며, 따라서 그 양단의 대응 AC 전압 신호의 시퀀스의 인가를 통해 데이터 시퀀스를 전송하기 위한 사용을 방해한다. 즉, 시퀀스의 데이터 운반 전압 신호는 그러한 스위치가 최종적으로 ON 상태와 OFF 상태 사이를 전환하게 할 수 있다. 이러한 이유로, 방법(30)은 순환(37)을 복수 회 한 후에 디바이스의 활성 채널 부분에 높은 습도를 가하는 단계(단계 38)를 포함할 수 있다. 활성 채널 부분에 높은 습도를 가하는 것은 예를 들어 디바이스를 물에 담금으로써 행해질 수 있다. 높은 습도에 대한 노출은 OFF 상태의 전기 스위치의 저항을 증가시킬 수 있으며, 따라서 이러한 작은 크기의 전압 신호의 시퀀스는 전기 스위치를 턴오프하지 않을 것이다. 이러한 처리를 수행한 후에, 단계 32, 34, 36이 반복되어 전기 스위치를 통해 보다 많은 데이터를 전송할 수 있다.
도 7은 얇은 고분자전해질층을 갖는 2 전극 전기 스위치를 제조하는 방법을 도시한 것이다. 이 방법(40)은 도 1 및 2에 도시된 바와 같은 전기 스위치(10, 10')를 생성할 수 있다.
방법(40)은 도 1 및 2의 기판(12)과 같은 스위치가 제조될 기판에 물리적으로 통합되는 새도우 마스크를 형성하는 단계(단계 42)를 포함한다. 형성 단계 42는 기판에 단단히 고정되며, 예를 들어 표면(13)과 같은 상부면에 매우 인접하는 새도우 마스크를 생성한다.
일부 실시예에서, 형성 단계 42는 다단계 공정을 통해 도 8의 새도우 마스크(60)를 생성한다. 다단계 공정은 통상의 증착 공정을 수행하여 결정 Si 웨이퍼 기판(62)의 상부면에 SiO2 격리층(도시되어 있지 않음)을 형성하는 단계를 포함한다. 다단계 공정은 당업자에게 알려진 임의의 통상의 공정을 통해 SiO2 격리층을 제거하여 윈도우 영역을 생성하는 단계를 포함한다. 산화물이 없는 윈도우 영역은 스위칭 디바이스가 형성될 영역이다. SiO2 격리층의 나머지 부분은 결정 Si 웨이퍼 기판(62)의 나머지를 전기적으로 격리시키는 기능을 한다. 다단계 공정은 통상의 증착을 수행하여 윈도우 영역 내의 기판(12)의 상부면(13) 위에 얇은 Si3N4 층을 생성하는 단계를 포함한다. Si3N4는 예를 들어 약 400㎚의 두께를 가질 수 있다. 다단계 공정은 통상의 증착을 수행하여 Si3N4 층 상에 얇은 고품질의 SiO2 층을 형성하는 단계를 포함한다. SiO2 층은 약 150㎚의 두께를 가질 수 있으며 마스크 자체를 형성하는데 사용될 것이다. 다단계 공정은 통상의 마스크 제어형 건식 에칭을 수행하여 SiO2 층 내에 원하는 새도우 마스크(60)를 패터닝하는 단계를 포함한다. 새도우 마스크(60)는 2개의 슬릿(64, 66) 및 슬릿(64, 66)의 단부를 분리시키는 얇은 SiO2 브리지(68)를 포함한다. 그 다음에, 다단계 공정은 통상의 제 2 에칭을 수행하여 슬릿(64, 66) 아래에 위치하는 Si3N4의 부분 및 SiO2 브리지(68)를 선택적으로 제거한다. 통상의 제 2 에칭은 Si3N4를 선택적으로 제거하는 화학제를 가지며, 예를 들어 제 2 에칭이 습식 에칭이기 때문에 SiO2 브리지를 언더컷한다. 제 2 에칭 은 기판의 상부면의 재료에서 중지하도록 제어된다. 제 2 에칭은 또한 상부면(13)의 전 부분에 걸쳐 Si3N4 층의 제거 전에 중지된다. 따라서, Si3N4 층의 잔여부는 SiO2 마스크(60)를 기판(12)의 상부면(13)에 단단히 고정시켜, 물리적으로 통합된 새도우 마스크를 생성한다.
방법(40)은 통상의 공정을 수행하여 예를 들어 결정 실리콘 웨이퍼 기판의 노출된 상부면(769) 상에 도 8에 도시된 바와 같이 얇은 고품질의 SiO2 층, 예를 들어 10㎚ 두께의 층(67)을 재성장시키는 단계(단계 44)를 포함한다. 얇은 재성장된 SiO2 층(67)은 평탄한 상부면, 즉 상부면(13)을 제공한다.
방법(40)은 기판의 상부면, 예를 들면 단계 44에서 형성된 SiO2 층(67)의 상부면(13)에 금속 하부 고체 전극(14)을 형성하는 단계(단계 46)를 포함한다. 이 형성 단계 46의 예로는 2개의 금속 기상 증착을 수행하는 단계를 들 수 있다. 각각의 기상 증착은 도 8의 새도우 마스크(60)와 같은 새도우 마스크에 의해 제어된다. 제 1 기상 증착은 기판(12)의 상부면(13)에 티타늄(Ti) 접착층, 즉, 하부 금속 전극(14)의 전도성을 증가시킬 수 있는 층을 증착할 수 있다. Ti 접착층의 예로는 2㎚ 내지 20㎚ 두께, 예를 들면 약 15㎚의 두께를 가질 수도 있다. 제 2 기상 증착은 Ti 접착층 상에 3㎚ 내지 30㎚의 Au, 예를 들어 15㎚ 미만의 Au 또는 심지어 약 5㎚의 Au를 증착할 수 있다.
단계 46에서, 두 기상 증착은 도 8의 통합된 새도우 마스크(60)에 의해 제어될 수도 있다. 새도우 마스크(60)를 사용하기 위해, 증발된 금속 원자가 뜨겁게 유지되고 이들의 증착 전에 열화(thermalize)되지 않도록 각각의 기상 증착이 수행된다. 예를 들어, 증발된 금속 원자의 평균 자유 경로가 새도우 마스크(60)와 기판(12)의 상부면(13) 사이의 거리보다 더 크도록 압력이 유지된다. 따라서, 기상 증착은 도 8에 도시된 바와 같이 기판(12)의 상부면(13) 상의 금속이 없는 갭에 의해 분리된 두 개의 금속 스트립(14L, 14R)을 생성하는 탄도 공정(ballistic process)이다. 각각의 기상 증착 동안, 금속 소스(도시되어 있지 않음)는 브리지(68)의 한쪽, 예를 들면 브리지(68)의 좌측에 위치한다. 그 다음에, 증발된 금속 원자의 빔(72)이 브리지 아래에 수직으로 형성되지 않고 브리지(68)의 중심선으로부터 측면으로 오프셋된 금속이 없는 갭, 즉 두 금속 스트립(14L, 14R)을 분리시키는 갭을 생성할 것이다.
도 7을 다시 참조하면, 방법(40)은 금속 스트립(14L)과 같은 금속 하부 고체 전극 상에 고분자전해질층을 형성하는 단계(단계 48)를 포함한다. 고분자전해질층은 도 1 및 2의 고분자전해질층(18)에서와 같이, 고분자전해질 브러시가 서로 얽혀있는 고분자 단층(macromolecular monolayer)일 수도 있다. 고분자전해질층의 부분은 도 1, 2 및 8의 상부면(13)과 같은 기판의 상부면의 노출된 부분에 위치할 수도 있다.
단계 48과 관련하여, 고분자전해질층을 형성하는 예시적인 한 공정을 이하에 설명한다. 이 예시적인 공정은 두 개의 부단계를 포함한다. 제 1 부단계는 하부 고체 전극(14) 및 기판(12)의 상부면의 노출된 부분 상에 도 2의 얇은 PGMA 고정 층(26)을 형성한다. 제 2 부단계는 PAm-PAAc 코폴리머를 GPMA 고정층(26)에 결합함으로써 고분자전해질층(18)을 형성한다.
PGMA 고정층(26)을 만드는 제 1 부단계는 일련의 단계를 수행하는 것을 포함한다. 이 시퀀스의 제 1 단계는 PGMA를 금속 하부 금속 전극(14) 및 용액으로부터 기판(12)의 상부면(13)의 노출된 부분 상에 증착하는 단계를 포함한다. 용액은 예를 들어 약 1 wt% PGMA 및 약 99 wt%의 유기 용매 MEK(methylethylketone)를 갖는다. 결과의 PGMA 층은 기판(12)의 상부면(13) 상에 0.5㎚ 내지 2㎚ 두께, 예를 들어 약 1.3㎚를 가질 수 있다. 시퀀스의 제 2 단계는 예를 들어, 약 10분 동안 약 110℃의 온도까지 증착된 PGMA를 노출시킴으로써, 증착된 PGMA를 어닐링하는 단계를 포함한다. 어닐링은 PGMA를 하부 표면(13) 및 금속 하부 고체 전극(14)에 화학적으로 결합시키고/또는 글리시딜기 및 트레이스 워터 사이의 화학적 반응을 통해 PGMA를 교차 결합(cross-link)할 수도 있다. 두 효과는 결과의 고정층(26)의 물리적 안정성을 향상시킬 수 있다. 시퀀스의 제 3 단계는 PGMA 고정층(26)의 표면을 처리하여 보다 반응적이 되도록, 즉, 고분자전해질이 PGMA 고정층(26)에 결합될 수 있도록 하는 단계를 포함한다. 예시적인 처리는 증착된 PGMA를 약 10분 동안 순 아크릴산에 노출하는 것을 포함한다. 이 예시적인 처리는 아크릴산의 카르복실기가 PGMA의 글리시딜과 반응하여 PGMA 내에 반응성 이중 카본 결합을 생성하는 것으로 여겨진다. 시퀀스의 제 4 단계는 결과의 중간 구조물을 세척하여, 예를 들어 중간 구조물을 물에 담가 원치 않는 반응제를 제거하는 단계를 포함한다.
PAm-PAAc 코폴리머를 PGMA 고정층(26)에 결합하는 제 2 부단계는 또한 일련 의 단계들을 포함한다. 이 시퀀스의 제 1 단계는 PGMA 고정층(26)을 PAm-PAAc 코폴리머의 전구체를 포함하는 수용액으로 코팅하는 단계를 포함한다. 하나의 그러한 수용액은, 예를 들어 2-hydroxy-4'-2-hydroxyethoxy)-2-methylpropiophenone와 같은 약 1 wt%의 광개시제(photo-initiator), 및 약 20 wt% - 40 wt%의 PAm-PAAc 코폴리머에 대한 전구체를 갖는다. PAm-PAAc 코폴리머에 대한 적절한 전구체는 아크릴아미드 및 아크릴산 모노머를 포함한다. 시퀀스의 제 2 단계는 코팅 수용액을 UV 광에 노출시켜 중합을 광개시하는 단계를 포함한다. 노출 단계는 코팅 용액을 수정 슬라이드로 덮은 다음, 수정 슬라이드를 수은 증기 램프로부터의 UV 광으로 조명하는 단계를 포함한다. 하나의 적절한 수은 증기 램프로는 미국 캘리포니아 업랜드의 UVP사가 제조한 모델 B-100, 블라크레이(BlakRay) 램프가 있다. 블라크레이 램프는 수정 슬라이드로부터 약 50 cm 떨어져 위치하며, UV 광 노출이 약 1시간 동안 수행되어 두께가 5㎚ 내지 20㎚, 예를 들어 8㎚인 PAm-PAAc 코폴리머층(18)을 생성할 수 있다. 시퀀스의 제 3 단계는 결합된 PAm-PAAc 코폴리머의 층을 물로 세척하여 잔여 반응제를 제거하는 단계를 포함한다. 예를 들어 고정층(26)과의 결합과 같은 화학 결합으로 인해, 세척 단계는 고분자전해질층(18)을 제거하지 않을 것이다.
방법(4)은 PAm-PAAc 코폴리머 층 상에 전기 스위치를 생성하는 단계, 예를 들면 금속 상부 고체 전극을 기상 증착하여 도 2의 상부 고체 전극(16)을 생성하는 단계(단계 50)를 포함한다. 기상 증착은 PAm-PAAc 코폴리머 상에 12㎚ 내지 30㎚의 두께를 갖는 Au 층을 생성한다. 이 증착은 금속 상부 및 하부 고체 전극, 예를 들어 도 8의 고체 전극(14L, 16R) 사이의 금속 단락의 생성이 회피되도록 수행된다.
단계 50에서, 기상 증착은 도 8의 동일한 통합 새도우 마스크(60)에 의해 제어될 수 있다. 새도우 마스크(60)를 사용하기 위해, 탄도 상태 하에서 기상 증착이 다시 수행된다. 예를 들어, 증발된 금속 원자의 평균 자유 경로는 새도우 마스크(60)와 PAm-PAAc 코폴리머청(18)의 상부 사이의 거리보다 더 크다. 이런 이유로, 증착된 Au는 도 8에 도시된 바와 같이 새도우 마스크(60) 내에 슬릿(64, 66)의 이미지를 형성한다. 이미지는 2개의 Au 스트립(16L, 16R) 및 Au 스트립(16L, 16R)을 측면으로 분리시키는 금속이 없는 갭을 포함한다. 이 증착 동안에, Au 증기 소스는 브리지(68)의 우측에 위치하여, Au 원자의 빔(74)은 단계 46 동안에 사용된 증발된 금속 원자의 빔(72)과 새도우 마스크(60) 상의 상이한 입사각을 갖는다. 따라서, 하부 금속 스트립(14L, 14R)의 쌍 사이의 갭은 금속 스트립(16L, 16R)의 쌍 사이의 갭에 대해 측면으로 배치된다. 단계 46 및 50에서, 금속 증기 소스의 위치는 예를 들어 선형 크기가 1 마이크로미터 이하 또는 심지어 200㎚ 이하일 수 있는 측면 중첩 영역에서, 좌측 하부 금속 스트립(14L)의 단부가 우측 상부 금속 스트립(16R)의 단부와 수직으로 중첩하도록 선택된다. 측면 중첩 영역은 도 2에 도시된 바와 같이 스위칭 디바이스(10')를 형성한다. 제한된 측면 중첩 영역 내에 전기 스위치를 형성하면, 상부 고체 전극(16)의 제조 동안에 증착된 금속에 의한 PAm-PAAc 코폴리머층(18)의 침투를 통해 전기 단락의 위험이 감소할 수 있다.
방법(40)은 도 2의 PAm-PAAc 코폴리머층(18)과 같은 고분자전해질층을 화학적으로 처리하여 도 5에 도시된 바와 같이 턴온 문턱 전압을 변경하는 단계를 선택적으로 포함할 수 있다. 처리 단계 52는 고분자전해질층을 양이온 또는 강한 수소 결합 화합물의 처리 용액에 노출시키는 단계를 포함한다. 처리 단계(52)는 스위치의 상부면을 예를 들어 약 10 내지 30분 동안 처리 용액에 담근 다음, 상부면을 예를 들어 질소 기체 흐름에서 건조시키는 단계를 포함할 수 있다. 양이온 처리를 위해, 처리 용액은 약 1 wt%의 암모늄 이온, 카테르니즈드 암모늄 이온(quaternized ammonium ions) 또는 금속 양이온을 갖는 물일 수 있다. 이러한 용액은 NH4OH, NH4Cl, N(CH3)4F 또는 N(C2H5)4F 또는 Ag NO3, CuAc, Cu(Ac)2, CaCl2, NaCl과 같은 금속 염을 물에 용해시킴으로써 만들어질 수 있다. 강한 수소 결합 화합물에 의한 처리를 위해, 처리 용액은 메탄올과 같은 유기 용매에 약 1 wt% 피리딘 또는 트리에틸아민을 포함할 수 있다.
단계 52의 화학적 처리는 실질적으로 가역적일 수 있다. 턴온 문턱값을 최초 값으로 되돌리기 위해, 디바이스는 1 wt% 아세트산의 수용액에 담가지고, 물에 헹군 다음 건조될 수 있다.
이상의 개시 내용, 도면 및 청구항들로부터, 다른 실시예들은 당업자에게 명백할 것이다.

Claims (10)

  1. 기판 상에 제 1 고체 전극을 제공하는 단계와,
    상기 제 1 고체 전극의 일부분 위에 고분자전해질층(polyelectrolyte layer)을 형성하는 단계와,
    상기 고분자전해질층의 일부분 상에 제 2 고체 전극을 형성하는 단계를 포함하되,
    상기 고분자전해질층을 형성하는 단계는 상기 제 1 고체 전극 상에 고정층(anchoring layer)을 형성하는 단계와, 상기 고분자전해질층의 폴리머 분자를 상기 고정층에 화학적으로 결합하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 제 2 고체 전극을 형성하는 단계는 상기 고분자전해질의 고분자 단층(macromolecular monolayer) 상에 상기 제 2 고체 전극을 생성하는 단계를 포함하는
    방법.
  3. 제 1 항에 있어서,
    상기 고분자전해질층을 형성하는 단계는 아크릴산 분자 및/또는 아크릴산의 염(a salt of acrylic acid)으로부터 폴리머 분자를 형성하는 단계를 포함하는
    방법.
  4. 제 1 항에 있어서,
    금속 양이온 또는 암모늄 양이온을 포함하는 이온 용액으로 상기 고분자전해질층을 처리하는 단계를 더 포함하는
    방법.
  5. 제 1 항에 있어서,
    상기 고분자전해질층의 두께는 약 20 나노미터 미만인
    방법.
  6. 기판 상의 제 1 고체 전극과,
    상기 제 1 고체 전극의 일부분 위의 고분자전해질층과,
    상기 고분자전해질층의 일부분 상의 제 2 고체 전극과,
    상기 제 1 고체 전극의 일부분 상의 고정층을 포함하되,
    상기 고분자전해질층은 상기 고정층에 화학적으로 결합되는
    장치.
  7. 제 6 항에 있어서,
    상기 제 2 고체 전극은 상기 고분자전해질층의 고분자의 고분자 단층 상에 위치하는
    장치.
  8. 제 6 항에 있어서,
    상기 고분자전해질층은 카르복실산 작용기 또는 카르복실산 작용기의 이온을 갖는 폴리머 분자를 포함하는
    장치.
  9. 제 6 항에 있어서,
    상기 고분자전해질층은 아크릴산 작용기 또는 그 이온을 포함하고,
    상기 고분자전해질층은 그 내부에 분산된 금속 양이온 또는 암모늄 양이온을 더 포함하는
    장치.
  10. 제 6 항에 있어서,
    상기 제 1 및 제 2 고체 전극 사이의 상기 고분자전해질층의 두께는 약 20㎚ 미만인
    장치.
KR1020097004158A 2006-09-01 2007-08-27 전기 스위치 장치 및 그 제조 방법 KR20090037490A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/514,483 2006-09-01
US11/514,483 US7851786B2 (en) 2006-09-01 2006-09-01 Programmable polyelectrolyte electrical switches

Publications (1)

Publication Number Publication Date
KR20090037490A true KR20090037490A (ko) 2009-04-15

Family

ID=38962821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004158A KR20090037490A (ko) 2006-09-01 2007-08-27 전기 스위치 장치 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7851786B2 (ko)
EP (1) EP2070130A2 (ko)
JP (1) JP2010502033A (ko)
KR (1) KR20090037490A (ko)
CN (1) CN101542768A (ko)
WO (1) WO2008030355A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851786B2 (en) * 2006-09-01 2010-12-14 Alcatel-Lucent Usa Inc. Programmable polyelectrolyte electrical switches
WO2009037590A2 (en) * 2007-05-29 2009-03-26 University Of Manitoba Conducting polymer for electronic, photonic and electromechanical systems
EP2151827B1 (en) * 2008-08-07 2012-02-01 Sony Corporation Electronic device for a reconfigurable logic circuit
KR101417244B1 (ko) * 2011-03-29 2014-07-09 인하대학교 산학협력단 산화물 층 또는 유기물 층과 유기 고분자 층을 포함하는 하이브리드 층 및 그 제조 방법
US9000412B2 (en) * 2012-07-30 2015-04-07 Macronix International Co., Ltd. Switching device and operating method for the same and memory array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2319428C (en) * 1998-01-28 2004-10-12 Thin Film Electronics Asa A method for generation of electrical conducting or semiconducting structures in three dimensions and methods for erasure of the same structures
WO2002091496A2 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US7456025B2 (en) * 2001-08-28 2008-11-25 Porex Corporation Sintered polymer membrane for analyte detection device
US6686263B1 (en) * 2002-12-09 2004-02-03 Advanced Micro Devices, Inc. Selective formation of top memory electrode by electroless formation of conductive materials
JPWO2004073079A1 (ja) 2003-02-14 2006-06-01 富士電機ホールディングス株式会社 スイッチング素子
EP1598877B1 (en) 2003-02-17 2012-03-28 Fuji Electric Co., Ltd. Switching element
DE10361170A1 (de) * 2003-06-13 2005-01-05 Henkel Kgaa Lagerstabiles Polyelektrolytkapselsystem auf Basis von Peroxycarbonsäuren
KR101114770B1 (ko) 2004-12-24 2012-03-05 삼성전자주식회사 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
KR101067582B1 (ko) * 2005-01-20 2011-09-27 삼성전자주식회사 메모리 소자의 다중 상태 구동 방법
US8098521B2 (en) 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
US7851786B2 (en) * 2006-09-01 2010-12-14 Alcatel-Lucent Usa Inc. Programmable polyelectrolyte electrical switches

Also Published As

Publication number Publication date
US20080054254A1 (en) 2008-03-06
US20110033972A1 (en) 2011-02-10
WO2008030355A3 (en) 2008-05-02
US7851786B2 (en) 2010-12-14
JP2010502033A (ja) 2010-01-21
CN101542768A (zh) 2009-09-23
WO2008030355A2 (en) 2008-03-13
US8399289B2 (en) 2013-03-19
EP2070130A2 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
US5315131A (en) Electrically reprogrammable nonvolatile memory device
CN107112346B (zh) 电子构件
US20030107105A1 (en) Programmable chip-to-substrate interconnect structure and device and method of forming same
US8399289B2 (en) Programmable polyelectrolyte electrical switches
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
US20150053908A1 (en) Memristive device and method of manufacture
KR20060051740A (ko) 반도체 장치 및 그의 제조 방법
US5223331A (en) Organic device and method for producing the same
JPH07500948A (ja) オーミックコンタクト及びオーミックコンタクトを有する光電池の製造方法
JP2006165584A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子
Zhao et al. Reliability improvement of amorphous carbon based resistive switching memory by inserting nanoporous layer
US20190097130A1 (en) Protein-based nonvolatile memory device and method for manufacturing the same
US20030092214A1 (en) Method and configuration for reducing the electrical contact resistance in organic field-effect transistors by embedding nanoparticles to produce field boosting at the interface between the contact material and the organic semiconductor material
KR20130006990A (ko) 다층박막으로 산화환원 단백질을 포함하는 스위칭 소자 및 이의 제조방법
KR100631965B1 (ko) 비휘발성 고분자 쌍안정성 기억소자
TWI376826B (en) Electrolyte transistor and method of fabricating the same
JPS61156032A (ja) エレクトロクロミツク酸化物デバイス
US20040110350A1 (en) Method of making a nanoscale electronic device
WO2016153461A1 (en) Memristive device with doped sol-gel switching layer
KR20120059865A (ko) 플렉서블 유기 메모리 소자 및 그 제조방법
KR20120121042A (ko) 플렉서블 유기 메모리 소자 및 그 제조방법
US7709290B2 (en) Method of forming a self-assembled molecular layer
WO2022159857A1 (en) Thread-based transistors
CN112614937A (zh) 一种电极修饰层、忆阻器及其制备和控制方法
KR20210029332A (ko) 섬유형 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application