KR20090035386A - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 복수의 행 전극과, 복수의 행 전극과 교차하는 복수의 열 전극을 포함하고, 행 전극은 서로 인접한 제 1 행 전극과 제 2 행 전극을 포함하고, 제 1 영역에서 제 1 행 전극과 제 2 행 전극 간의 간격은 제 1 간격이고, 행 전극의 진행방향으로 제 1 영역과 인접하는 제 2 영역에서는 제 1 행 전극과 제 2 행 전극 간의 간격은 제 1 간격과 다른 제 2 간격일 수 있다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것이다.

플라즈마 디스플레이 패널은 전극과 격벽으로 구획된 방전 셀(Cell)을 포함할 수 있다. 방전 셀에는 형광체 층이 형성될 수 있다.

플라즈마 디스플레이 패널의 전극에 구동 신호가 공급되면, 방전 셀 내에서는 공급되는 방전이 발생하고, 이때 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생할 수 있다.

그러면, 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.

본 발명의 일면은 전극의 구조를 개선하여 영상의 화질을 개선하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 복수의 행 전극과, 복수의 행 전극과 교차하는 복수의 열 전극을 포함하고, 행 전극은 서로 인접한 제 1 행 전극과 제 2 행 전극을 포함하고, 제 1 영역에서 제 1 행 전극과 제 2 행 전극 간의 간격은 제 1 간격이고, 행 전극의 진행방향으로 제 1 영역과 인접하는 제 2 영역에서는 제 1 행 전극과 제 2 행 전극 간의 간격은 제 1 간격과 다른 제 2 간격일 수 있다.

또한, 제 1 영역 및 제 2 영역에는 각각 적어도 하나의 화소(Pixel)가 포함될 수 있다.

또한, 제 1 간격은 제 2 간격보다 더 작고, 제 1 간격은 제 2 간격의 0.85배 이상 0.993배 이하일 수 있다.

또한, 제 1 간격은 제 2 간격의 0.92배 이상 0.96배 이하일 수 있다.

또한, 행 전극은 서로 나란한 스캔 전극과 서스테인 전극을 포함하고, 스캔 전극과 서스테인 전극은 각각 투명 전극과 버스 전극을 포함하고, 제 1 간격과 제 2 간격은 스캔 전극의 투명 전극과 서스테인 전극의 투명 전극 간의 간격일 수 있다.

또한, 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널은 복수의 행 전극이 배치되는 전면 기판과, 복수의 행 전극에 교차하는 복수의 열 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 방전 셀은 제 1 방전 셀, 행 전극의 진행방향으로 제 1 방전 셀과 인접하는 제 2 방전 셀, 열 전극의 진행방향으로 제 1 방전 셀과 인접하는 제 3 방전 셀, 행 전극의 진행방향으로 제 3 방전 셀과 인접하며 열 전극의 진행방향으로 제 2 방전 셀과 인접하는 제 4 방전 셀을 포함하고, 제 1 방전 셀과 제 3 방전 셀 사이에서 행 전극 간의 간격은 제 1 간격이고, 제 2 방전 셀과 제 4 방전 셀 사이에서 행 전극 간의 간격은 제 1 간격과 다른 제 2 간격일 수 있다.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 행 전극의 구조를 개선하여 영상의 화질을 향상시키는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)은 복수의 행 전극(102, 103)이 배치되는 전면 기판(101)과 행 전극(102, 103)에 교차하는 복수의 열 전극(113)이 배치되는 후면 기판(111)을 포함할 수 있 다. 전면 기판(101)과 후면 기판(111)은 실 층(Seal Layer, 미도시)에 의해 합착될 수 있다.

행 전극(102, 103)이 배치된 전면 기판(101)의 상부에는 행 전극(102, 103)을 절연시키는 상부 유전체 층(104)이 배치될 수 있다.

상부 유전체 층(104) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.

또한, 후면 기판(111)에는 열 전극(113)이 배치되고, 열 전극(113)이 배치된 후면 기판(111)에는 열 전극(113)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.

하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이러한 격벽(112)에 의해 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.

격벽(112)에 의해 구획된 방전 셀 내에는 크세논(Xe), 네온(Ne) 등의 방전 가스가 채워질 수 있다.

아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적 색(Red : R) 광을 발산하는 제 1 형광체 층, 청색(Blue, B) 광을 발산하는 제 2 형광체 층, 녹색(Green : G) 광을 발산하는 제 3 형광체 층이 배치될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 광 이외에 백색(White : W) 광 또는 황색(Yellow : Y) 광을 발산하는 다른 형광체 층이 더 배치되는 것도 가능하다.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 제 3 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 제 2 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 제 1 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 제 3 형광체 층의 두께는 제 2 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다른 것도 가능하다. 예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다. 그러면 구현되는 영상의 색온도 특성이 향상될 수 있다.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능하다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능하다.

이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.

또한, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.

또한, 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.

이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널(100)에 한정되는 것은 아니다. 예를 들면, 이상의 설명에서는 번호 115의 하부 유전체 층 및 번호 104번의 상부 유전체 층이 하나의 층(Layer)인 경우만을 도시하고 있지만, 하부 유전체 층 또는 상부 유전체 층 중 적어도 하나는 복수의 층으로 이루지는 것도 가능한 것이다.

또한, 후면 기판(111)에 배치되는 열 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이 나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.

도 2는 행 전극에 대해 보다 상세히 설명하기 위한 도면이다.

도 2를 살펴보면, 행 전극은 서로 나란한 스캔 전극(102)과 서스테인 전극(103)을 포함할 수 있다. 또한, 스캔 전극(102)과 서스테인 전극(103)은 각각 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함할 수 있다.

여기서, 버스 전극(102b, 103b)은 실질적으로 불투명한 재질, 예컨대 은(Ag), 금(Au), 알루미늄(Al) 재질을 포함하고, 투명 전극(102a, 103a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(ITO) 재질을 포함할 수 있다.

아울러, 스캔 전극(102)과 서스테인 전극(103)이 버스 전극(102b, 103b)과 투명 전극(102a, 103a)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(200, 210)이 더 포함될 수 있다.

도 3a 내지 도 3b는 행 전극 간의 간격을 설명하기 위한 도면이다.

도 3a를 살펴보면, 제 1 영역(300)에서는 인접하는 두 개의 행 전극, 예컨대 제 2 서스테인 전극(Z2)과 제 3 스캔 전극(Y3) 간의 간격은 (a)와 같이 제 1 간격(A)이다.

또한, 행 전극(Y, Z)의 진행방향으로 제 1 영역(300)과 인접하는 제 2 영역(310)에서는 제 2 서스테인 전극(Z2)과 제 3 스캔 전극(Y3) 간의 간격은 (b)와 같이 제 1 간격(A)과 다른 제 2 간격(B)이다. 즉, 임의의 인접하는 두 개의 행 전 극 간의 간격은 제 1 영역(300)과 제 2 영역(310)에서 서로 다를 수 있는 것이다.

여기서, 제 1 간격(A)과 제 2 간격(B)은 제 3 스캔 전극(Y3)의 투명 전극과 제 2 서스테인 전극(Z2)의 투명 전극 간의 간격인 것이 바람직할 수 있다.

인접하는 두 개의 행 전극 간의 간격을 방전 셀의 관점에서 살펴보면 도 3b와 같다.

도 3b와 같이, 2ㅧ 2 방전 셀(320, 321, 322, 323)을 가정해보자. 예를 들어, 제 1 방전 셀(320)을 기준으로 할 때, 제 2 방전 셀(321)이 행 전극(Y, Z)의 진행방향으로 제 1 방전 셀(320)과 인접하고, 제 3 방전 셀(322)은 열 전극(미도시)의 진행방향으로 제 1 방전 셀(320)과 인접하고, 제 3 방전 셀(323)은 행 전극의 진행방향으로 제 3 방전 셀(322)과 인접하며 열 전극의 진행방향으로 제 2 방전 셀(321)과 인접할 수 있다.

여기서, 제 1 방전 셀(320)과 제 3 방전 셀(322) 사이에서 행 전극 간의 간격은 제 1 간격(A)이고, 제 2 방전 셀(321)과 제 4 방전 셀(323) 사이에서 행 전극 간의 간격은 제 1 간격(A)과 다른 제 2 간격(B)이다.

여기, 도 3b를 살펴보면 제 2 스캔 전극(Y2)과 제 2 서스테인 전극(Z2)은 일직선 형태이고, 제 3 스캔 전극(Y3)과 제 3 서스테인 전극(Z3)은 그 진행 경로가 1회 이상 변경되는 것을 알 수 있다.

도 4a 내지 도 4b는 행 전극 간의 간격을 조절하는 이유에 대해 설명하기 위한 도면이다.

먼저, 도 4a의 (a)와 같이 행 전극(Y, Z) 간의 간격이 변경되지 않고 일정한 경우를 가정하여 보자.

행 전극의 패턴 형성 공정에서는 하나의 행 전극 라인씩 패터닝(Patterning)하는 것이 일반적이다.

이와 같이, 하나의 행 전극 라인씩 패터닝하는 과정에서 패터닝 장비의 공정상 오차가 발생하는 경우를 가정하자. 예를 들어, 제 5 스캔 전극(Y5)과 제 5 서스테인 전극(Z5)을 패터닝한 이후에 제 6 스캔 전극(Y6)과 제 6 서스테인 전극(Z6)을 패터닝하기 위해 패터닝 장비가 이동하는 과정에서 오차가 발생하여 패터닝 장비가 정해진 위치보다 더 긴 거리를 이동할 수 있다.

이러한 경우에는, 제 5 서스테인 전극(Z5)과 제 6 스캔 전극(Y6) 사이의 간격이 과도하게 넓어질 수 있고, 이로 인해 화면상에 (b)와 같이 줄무늬(400) 형태의 노이즈가 보일 수 있다. 이러한 줄무늬는 영상의 화질을 악화시키는 원인이 될 수 있다.

다음, 도 4b에서와 같이 행 전극 간의 간격을 차등적으로 조절하는 경우를 살펴보자.

예를 들면, 도 4b의 (a)에서와 같이 제 1 영역(420)에서는 제 4 서스테인 전극(Z4) 제 5 스캔 전극(Y5) 간의 간격이 g1이고, 제 5 서스테인 전극(Z5) 제 6 스캔 전극(Y6) 간의 간격은 g2라고 가정하자.

또한, 행 전극의 진행방향으로 제 1 영역(420)과 인접하는 제 2 영역(430)에서는 (b)와 같이 제 4 서스테인 전극(Z4) 제 5 스캔 전극(Y5) 간의 간격이 g1보다 작은 g3일 수 있고, 제 5 서스테인 전극(Z5) 제 6 스캔 전극(Y6) 간의 간격은 g2보 다 큰 g4일 수 있다.

상기한 구조의 행 전극의 패터닝 공정 중 제 5 서스테인 전극(Z5)의 패터닝 이후에 제 6 스캔 전극(Y6)을 패터닝하기 위해 패터닝 장비가 이동하는 과정에서 오차가 발생함으로써, 제 5 서스테인 전극(Z5)과 제 6 스캔 전극(Y6) 간의 간격이 더 넓어지는 경우를 예로 들어보자.

이러한 경우에는 g4가 증가할 수 있지만 g2가 증가함으로써 오히려 g2와 g1의 차이가 감소할 수 있다.

반면에, 행 전극의 패터닝 공정 중 제 5 서스테인 전극(Z5)과 제 6 스캔 전극(Y6) 간의 간격이 더 작아지는 오차가 발생하는 경우를 가정하면, 이러한 경우에는 g2가 감소할 수 있지만, g4가 감소함으로써 오히려 g3과 g4의 차이가 감소할 수 있다.

즉, 공정 상 오차가 발생하더라도 발생한 오차를 분산시키는 효과를 획득할 수 있는 것이다. 따라서, 줄무늬 형태의 노이즈의 발생을 방지하여 영상의 화질을 향상시킬 수 있다.

이하에서는 표 1 및 도 5를 참조하여 행 전극 간의 간격의 비율에 대해 설명한다.

도 5는 행 전극 간의 간격이 편차가 과도하게 큰 경우의 일례를 설명하기 위한 도면이다.

여기서, 제 1 영역에서 인접하는 두 개의 행 전극 간의 간격이 제 1 간격(A)이고, 제 2 영역에서는 제 2 간격(B)이며, 제 1 간격(A)이 제 2 간격(B)에 비해 작 은 경우이다.

표 1은 제 1 간격(A)과 제 2 간격(B)의 비율(A/B)이 0.7부터 1까지의 범위에서 화면에 줄무늬 노이즈가 보이는지를 관찰하고, 또한 영상의 선명도를 평가한 데이터이다.

줄무늬 노이즈를 관찰할 때는, 주위가 어두운 암실에서 화면에 특정 영상의 표시한 상태에서 다수의 관찰자가 줄무늬 노이즈가 보이는지를 관능적으로 관찰하였고, 또한 이때 영상의 선명도를 함께 평가하였다.

표 1에서 X 표시는 줄무늬 노이즈가 과도하거나 영상의 선명도가 낮아 매우 불량함을 나타내고, ○ 표시는 상대적으로 양호함을 나타내고, ◎ 표시는 줄무늬 노이즈가 충분히 방지되고 영상의 선명도가 충분히 높아서 매우 양호함을 나타낸다.

- 표 1 -

표 1을 살펴보면, 줄무늬 노이즈를 관찰한 결과 A/B가 0.7이상 0.96이하인 경우에는 매우 양호함을 알 수 있다. 이는 행 전극의 패터닝 공정 상 오차가 효과적으로 분산됨으로써, 줄무늬 노이즈의 발생이 효과적으로 방지될 수 있기 때문이다.

또한, A/B가 0.98이상 0.993이하인 경우에는 상대적으로 양호함을 알 수 있다.

반면에, A/B가 0.997이상 1이하인 경우에는 매우 불량함을 알 수 있다. 이는 행 전극의 패터닝 공정에서 오차가 발생하는 경우에는 오차가 충분히 분산되지 못하여 앞선 도 4a에서 설명한 바와 같은 줄무늬 노이즈가 빈번하게 발생할 수 있기 때문이다.

한편, 영상의 선명도를 평가한 결과 A/B가 0.7이상 0.8이하인 경우에는 영상의 선명도가 매우 불량함을 알 수 있다. 이는 A/B가 0.7이상 0.8이하인 경우에는 도 5의 경우와 같이 (a)의 A와 (b)의 B의 차이가 과도함으로써 (b)의 영상이 (a)의 영상에 비해 더 늘어지게 보일 수 있고, 이에 따라 시청자는 영상이 불분명하다고 인식할 수 있기 때문이다.

이상의 표 1 및 도 5의 내용을 고려할 때, 제 1 간격(A)은 제 2 간격(B)보다 더 작다고 가정하면, 제 1 간격(A)은 제 2 간격(B)의 0.85배 이상 0.993배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 0.92배 이상 0.96배 이하일 수 있다.

도 6은 행 전극 간의 간격이 차등적인 또 다른 경우를 설명하기 위한 도면이 다.

도 6에서와 같이, 패널을 제 1 영역(600), 행 전극의 진행방향으로 제 1 영역(600)과 인접하는 제 2 영역(610), 제 2 영역(610)과 인접하는 제 3 영역(620),......, 제 7 영역(660)으로 구분하여 보자.

여기서, 제 1 영역(600), 제 3 영역(620), 제 5 영역(640) 및 제 7 영역(660)에서는 (a)와 같이 Za 서스테인 전극과 Ya+1 스캔 전극 간의 간격은 제 1 간격(A)이다. 반면에, 제 2 영역(610), 제 4 영역(630) 및 제 6 영역(650)에서는 (b)와 같이 Za 서스테인 전극과 Ya+1 스캔 전극 간의 간격은 제 1 간격(A)과 다른 제 2 간격(B)일 수 있다.

여기서, 각 영역(600~660)에는 적어도 하나의 화소(Pixel)가 포함될 수 있다. 즉, 각 영역(600~660)에는 적어도 하나의 적색(R) 방전 셀, 적어도 하나의 녹색(G) 방전 셀 및 적어도 하나의 청색(B) 방전 셀이 포함될 수 있는 것이다. 이와 같이, 각 영역(600~660)이 적어도 하나의 화소를 포함하도록 하는 이유는 행 전극의 패터닝 공정이 과도하게 복잡해지는 것을 방지하기 위해서이다.

이상에서와 같이, 영역별로 행 전극 간의 간격을 조절하게 되면, 공정 상 오차를 보다 균일하게 분산시킬 수 있어서 영상의 화질을 더욱 향상시킬 수 있다.

또한, 각 영역(600~660)에 관계없이 Ya 스캔 전극과 Za 서스테인 전극 간의 간격은 g10으로 실질적으로 동일할 수 있고, 또한 Ya+1 스캔 전극과 Za+1 서스테인 전극 간의 간격도 g20으로 실질적으로 동일할 수 있다. 즉, 방전 셀 내에서 행 전극 간의 간격은 실질적으로 동일하며, 인접하는 두 개의 방전 셀 사이의 행 전극 간의 간격은 차등적인 것이다.

도 7은 행 전극의 제조 방법의 일례에 대해 설명하기 위한 도면이다.

도 7의 (a)와 같이 기판(700) 상에 전극막(710)을 형성한다. 여기서, 전극막(710)은 ITO막일 수 있다.

이후에, (b)와 같이 패터닝 장비(720)를 이용하여 전극막(710)을 패터닝한다. 여기서, 패터닝 장비(720)는 레이저(Laser) 광을 조사하여 전극막(710)을 패터닝하는 것이 바람직할 수 있다.

그러면, (c)와 같이 기판(700) 상에 행 전극(711)이 형성될 수 있다.

도 8a 내지 도 8b는 전극 패터닝 방법의 일례에 대해 설명하기 위한 도면이다.

또한, 도 9a 내지 도 9b는 전극 패터닝 방법의 또 다른 예에 대해 설명하기 위한 도면이다.

이하, 도 8a 내지 도 8b 및 도 9a 내지 도 9b에서는 전극 패터닝 방법 중 레이저 패터닝 방법을 사용하는 것을 예로 들어 설명한다.

먼저, 도 8a의 (a)에서와 같이 패널 상에서 10 영역을 우선적으로 레이저 패터닝하고, 이후에 20 영역을 레이저 패터닝하여 행 전극을 형성할 수 있다. 보다 자세히 설명하면, 레이저 패터닝 장비를 이용하여 10 영역을 패터닝하여 행 전극을 형성한 이후에, 레이저 패터닝 장비를 20 영역으로 이동시켜 20 영역을 패터닝함으로써 행 전극을 형성할 수 있는 것이다. 이후 30 영역, 40 영역 및 50 영역의 순서로 패터닝할 수 있다.

여기서, 행 전극과 교차하는 방향으로 10 영역의 길이와 20 영역의 길이를 다르게 할 수 있다. 이에 따라, 20 영역은 10 영역 및 30 영역과 중첩(Overlap)될 수 있다.

한편, 레이저 패터닝 장비가 한 영역에서 다른 영역으로 이동 시, 예컨대 10 영역에서 20 영역으로 이동 시에 이동 행 전극 간의 간격이 달라지도록 공정 오차를 부여할 수 있다.

그러면, 10 영역, 20 영역 및 30 영역이 교차하는 지점에서 행 전극 간의 간격이 달라질 수 있다. 예를 들면, (b)와 같이 10 영역과 30 영역의 사이에서는 Za 서스테인 전극과 Ya+1 스캔 전극 간의 간격이 제 1 간격(A)이 되고, 20 영역에서는 Za 서스테인 전극과 Ya+1 스캔 전극 간의 간격이 제 1 간격(A)과는 다른 제 2 간격(B)이 될 수 있다.

이상에서와 같이, 복잡한 제어 공정의 추가 없이도 행 전극의 패터닝 공정에서 패터닝 장비의 이동 시 단순히 공정 오차를 부여하는 방법으로 행 전극 간의 간격을 다르게 조절하는 것이 가능한 것이다.

또는, 도 8b와 같이 800 영역에서 행 전극의 패터닝 시 한번은 짧은 영역을 패터닝하고, 그 다음은 상대적으로 긴 영역을 패터닝하는 방식으로 행 전극을 형성하고, 810 영역에서는 800 영역에서와는 반대의 순서로 한번은 긴 영역을 패터닝하고, 그 다음은 상대적으로 짧은 영역을 패터닝하는 방식으로 행 전극을 형성할 수 있다. 여기서, 패터닝 장비가 800 영역에서 810 영역으로 이동할 때 공정 오차를 부여하게 되면 인접하는 두 개의 행 전극 간의 간격이 차등적으로 형성될 수 있다.

앞선 도 8a 내지 도 8b와는 다르게 하나의 행 전극을 한 번의 패터닝 공정으로 형성하는 경우를 살펴보자. 예를 들면, 도 9a와 같이 900 영역을 패터닝한 이후에, 910 영역을 패터닝하는 방식으로, 920, 930 영역을 순차적으로 패터닝하는 것이다. 여기서, 각각의 영역, 예컨대 900 영역의 모든 행 전극들은 한 번의 패터닝 공정으로 형성되는 것이다.

이러한 경우에는 인접하는 두 개의 행 전극 간의 간격이 실질적으로 일정하게 유지된다.

따라서 패터닝 장비가 900 영역에서 910 영역으로 이동 시 공정상 오류로 인하여 오차가 발생한다면 900 영역과 910 영역의 사이에서 두 개의 행 전극 간의 간격이 다른 부분에서의 두 개의 행 전극 간의 간격과 다르게 될 수 있다.

그러면, 영상이 표시될 때 도 9b의 경우와 같이 줄무늬(940) 등의 노이즈가 두드러지게 보일 수 있는 것이다.

따라서, 앞선 도 8a 내지 도 8b의 경우와 같이 한 번의 패터닝 공정에서 패터닝하는 영역의 길이(행 전극과 교차하는 방향으로의 길이이다)를 다르게 조절하는 방법으로 행 전극을 패터닝하는 것이 바람직할 수 있는 것이다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보 다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.

도 2는 행 전극에 대해 보다 상세히 설명하기 위한 도면.

도 3a 내지 도 3b는 행 전극 간의 간격을 설명하기 위한 도면.

도 4a 내지 도 4b는 행 전극 간의 간격을 조절하는 이유에 대해 설명하기 위한 도면.

도 5는 행 전극 간의 간격이 편차가 과도하게 큰 경우의 일례를 설명하기 위한 도면.

도 6은 행 전극 간의 간격이 차등적인 또 다른 경우를 설명하기 위한 도면.

도 7은 행 전극의 제조 방법의 일례에 대해 설명하기 위한 도면.

도 8a 내지 도 8b는 전극 패터닝 방법의 일례에 대해 설명하기 위한 도면.

도 9a 내지 도 9b는 전극 패터닝 방법의 또 다른 예에 대해 설명하기 위한 도면.

Claims (6)

1. 복수의 행 전극과,

   상기 복수의 행 전극과 교차하는 복수의 열 전극

   을 포함하고,

   상기 행 전극은 서로 인접한 제 1 행 전극과 제 2 행 전극을 포함하고,

   제 1 영역에서 상기 제 1 행 전극과 제 2 행 전극 간의 간격은 제 1 간격이고,

   상기 행 전극의 진행방향으로 상기 제 1 영역과 인접하는 제 2 영역에서는 상기 제 1 행 전극과 제 2 행 전극 간의 간격은 상기 제 1 간격과 다른 제 2 간격인 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 제 1 영역 및 제 2 영역에는 각각 적어도 하나의 화소(Pixel)가 포함되는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 제 1 간격은 상기 제 2 간격보다 더 작고,

   상기 제 1 간격은 상기 제 2 간격의 0.85배 이상 0.993배 이하인 플라즈마 디스플레이 패널.
4. 제 3 항에 있어서,

   상기 제 1 간격은 상기 제 2 간격의 0.92배 이상 0.96배 이하인 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 행 전극은 서로 나란한 스캔 전극과 서스테인 전극을 포함하고,

   상기 스캔 전극과 서스테인 전극은 각각 투명 전극과 버스 전극을 포함하고,

   상기 제 1 간격과 상기 제 2 간격은 상기 스캔 전극의 투명 전극과 상기 서스테인 전극의 투명 전극 간의 간격인 플라즈마 디스플레이 패널.
6. 복수의 행 전극이 배치되는 전면 기판;

   상기 복수의 행 전극에 교차하는 복수의 열 전극이 배치되는 후면 기판; 및

   상기 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽;

   을 포함하고,

   상기 방전 셀은 제 1 방전 셀, 상기 행 전극의 진행방향으로 상기 제 1 방전 셀과 인접하는 제 2 방전 셀, 상기 열 전극의 진행방향으로 상기 제 1 방전 셀과 인접하는 제 3 방전 셀, 상기 행 전극의 진행방향으로 상기 제 3 방전 셀과 인접하며 상기 열 전극의 진행방향으로 상기 제 2 방전 셀과 인접하는 제 4 방전 셀을 포함하고,

   상기 제 1 방전 셀과 상기 제 3 방전 셀 사이에서 행 전극 간의 간격은 제 1 간격이고, 상기 제 2 방전 셀과 상기 제 4 방전 셀 사이에서 행 전극 간의 간격은 상기 제 1 간격과 다른 제 2 간격인 플라즈마 디스플레이 패널.

Images