KR20090032705A - 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치 - Google Patents

온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치 Download PDF

Info

Publication number
KR20090032705A
KR20090032705A KR1020070098154A KR20070098154A KR20090032705A KR 20090032705 A KR20090032705 A KR 20090032705A KR 1020070098154 A KR1020070098154 A KR 1020070098154A KR 20070098154 A KR20070098154 A KR 20070098154A KR 20090032705 A KR20090032705 A KR 20090032705A
Authority
KR
South Korea
Prior art keywords
temperature
delay
memory
clock
unit
Prior art date
Application number
KR1020070098154A
Other languages
English (en)
Inventor
황성주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070098154A priority Critical patent/KR20090032705A/ko
Priority to US12/050,459 priority patent/US20090085647A1/en
Priority to EP08158515A priority patent/EP2045813A3/en
Publication of KR20090032705A publication Critical patent/KR20090032705A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를 이용한 방송수신장치가 제공된다. 본 저장장치는, 측정된 주변의 온도에 따라 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하여 이용한다. 이에 따라, 주변 온도 변화에 따라 클럭 변화로 메모리에서 인출된 데이터를 잘못 인식하게 되는 것을 방지할 수 있게 된다.
메모리, 데이터, 클럭, 온도

Description

온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를 이용한 방송수신장치{Storing apparatus for using adaptive clock on temperature change and broadcast receiving apparatus using the same}
본 발명은 저장장치 및 이를 이용한 방송수신장치에 관한 것으로, 더욱 상세하게는 데이터를 저장하고 저장된 데이터를 읽어들이는 저장장치 및 이를 이용한 방송수신장치에 관한 것이다.
대부분의 전자장치에는 메모리가 구비되어 있는데, 이 메모리는 전자장치가 동작하는데 필요한 데이터가 기록되는 공간이다. 전자장치는 필요한 데이터를 메모리로부터 읽어들여 이용하게 된다.
다른 소자와 마찬가지로 메모리를 구동시키는데에도 클럭이 필요하다. 즉, 전자장치는 클럭을 이용하여 메모리에 데이터를 기록하는 한편, 클럭을 이용하여 메모리로부터 필요한 데이터를 읽어들인다.
한편, 클럭은 온도에 영향을 받아 가변 될 수 있다. 즉, 온도가 너무 상승하거나 감소하게 되는 경우에는 클럭이 가변 될 수 있다. 이와 같이, 클럭이 가변되게 되면, 메모리에서 데이터를 잘못 읽어들이게 되는 오류가 발생할 수 있다.
데이터 인식이 잘못되면, 전자장치가 동작하지 않거나, 동작하더라도 제대로 동작하지 않을 수 있는 바, 이에 대한 대책 마련이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 주변 온도 변화에 따라 클럭이 변화되어 메모리에서 인출된 데이터를 잘못 인식하게 되는 오류를 방지하기 위한 방안으로, 메모리에 저장되어 있는 데이터를 읽어들이는데 이용되는 클럭의 딜레이를 온도 변화에 적응적으로 조정할 수 있는 저장장치 및 이를 이용한 방송수신장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른, 저장장치는, 주변의 온도를 측정하는 온도 측정부; 및 상기 온도 측정부에서 측정된 온도에 따라, 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하는 메모리 제어부;를 포함한다.
그리고, 상기 신호는 클럭이고, 상기 메모리 제어부는, 상기 측정된 온도에 따라, 상기 클럭의 딜레이를 조정하는 것이 바람직하다.
또한, 상기 메모리 제어부는, 상기 측정된 온도가 제1 온도 미만이거나 제2 온도를 초과하면, 상기 클럭의 딜레이를 조정할 수 있다.
그리고, 상기 메모리 제어부는, 상기 온도 측정부에서 측정된 온도에 따라, 상기 클럭의 딜레이를 조정하는 딜레이 조정부; 및 상기 딜레이 조정부에서 딜레이 가 조정된 클럭을 이용하여 상기 메모리에서 인출된 데이터를 읽어들이는 READ부;를 포함하는 것이 바람직하다.
또한, 상기 온도 측정부는, 소정의 전압을 출력하는 전원; 및 상기 주변의 온도에 따라 각기 다른 저항값을 가져, 상기 주변의 온도에 따라 상기 전원에서 출력되는 전압을 각기 다르게 분배하여 상기 메모리 제어부로 전달하는 써미스터 저항;을 포함할 수 있다.
그리고, 상기 메모리는, DDR(Double Data Rate) 메모리인 것이 바람직하다.
한편, 본 발명에 따른, 메모리 제어방법은, 주변의 온도를 측정하는 단계; 및 측정된 온도에 따라, 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하는 단계;를 포함한다.
그리고, 상기 신호는 클럭이고, 상기 조정단계는, 상기 측정된 온도에 따라, 상기 클럭의 딜레이를 조정하는 것이 바람직하다.
또한, 상기 조정단계는, 상기 측정된 온도가 제1 온도 미만이거나 제2 온도를 초과하면, 상기 클럭의 딜레이를 조정할 수 있다.
그리고, 본 메모리 제어방법은, 딜레이가 조정된 클럭을 이용하여 상기 메모리에서 인출된 데이터를 읽어들이는 단계;를 더 포함하는 것이 바람직하다.
또힌, 상기 메모리는, DDR 메모리일 수 있다.
한편, 본 발명에 따른, 메모리 제어장치는, 측정된 주변의 온도에 따라, 클럭의 딜레이를 조정하는 딜레이 조정부; 및 상기 딜레이 조정부에서 딜레이가 조정된 클럭을 이용하여 메모리에서 인출된 데이터를 읽어들이는 READ부;를 포함한다.
한편, 본 발명에 따른, 방송수신장치는, 외부로부터 전달되는 방송을 수신하는 방송 수신부; 상기 방송 수신부를 통해 수신된 방송에 대한 신호처리를 수행하는 방송 처리부; 주변의 온도를 측정하는 온도 측정부; 상기 방송 처리부가 신호처리를 수행하는 필요한 저장 공간을 제공하는 메모리; 및 상기 온도 측정부에서 측정된 온도에 따라, 상기 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하는 메모리 제어부;를 포함한다.
이상 설명한 바와 같이, 본 발명에 따르면, 메모리에 저장되어 있는 데이터를 읽어들이는데 이용되는 클럭의 딜레이를 온도 변화에 따라 적응적으로 조정할 수 있게 된다. 이에 따라, 주변 온도 변화에 따라 클럭이 변화되어 메모리에서 인출된 데이터를 잘못 인식하게 되어, 전자장치가 동작하지 않거나 동작하더라도 제대로 동작하지 않게 되는 것을 방지할 수 있게 된다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 저장장치의 블럭도이다. 본 실시예에 따른 저장장치는 메모리에 저장되어 있는 데이터를 읽어들이는데 이용되는 클럭의 딜레이를 온도 변화에 따라 적응적으로 조정한다.
이와 같은 기능을 수행하는 본 실시예에 따른 저장장치는, DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)(110), 메모리 제어부(120), ADC(Analog to Digital Converter)(130) 및 온도 조정부(140)를 구비한다. 여기 서, 메모리 제어부(120)와 ADC(130)는 하나의 칩(Chip)으로 패키징하여 구현할 수 있다.
DDR SDRAM(110)은 데이터가 저장되는 메모리의 일종이다. 본 실시예에 따른 저장장치에 마련된 DDR SDRAM(110)은 다른 종류의 DDR 메모리로 대체가능하다.
온도 조정부(140)는 주변 온도를 측정하고, 측정된 주변 온도에 대한 정보를 ADC(130)로 전달한다. 온도 조정부(140)에 대한 보다 상세한 설명은 후술하기로 한다.
온도 조정부(140)에서 출력되는 온도 정보는 아날로그 신호로 되어 있다. ADC(130)는 이 아날로그 신호로 된 온도 정보를 A/D 변환하여 디지털 신호로 변환한다. 그리고, ADC(130)는 디지털 신호로 변환된 온도정보를 메모리 제어부(120)로 전달한다.
메모리 제어부(120)는 DDR SDRAM(110)에 DQ(데이터)를 기록하고, DDR SDRAM(110)에 기록된 DQ를 읽어들인다. DQ를 기록하고 읽어들임에 있어, 메모리 제어부(120)는 DQS(DATA Strobe)를 이용한다. DQS는, 읽어들인 DQ의 논리 레벨을 판정하거나, 기록할 DQ의 논리레벨을 판정하는데 기준이 되는 클럭에 해당한다.
한편, 메모리 제어부(120)는 ADC(130)를 통해 온도 측정부(140)로부터 전달받은 온도 정보를 기초로 DQS의 딜레이를 조정한다. 이와 같은 기능을 수행하는 메모리 제어부(120)는 어드레스 제어부(122), READ부(124), 딜레이 조정부(126) 및 WRITE부(128)를 구비한다.
읽기 모드에서, 어드레스 제어부(122)는 읽어들일 DQ가 기록되어 있는 DDR SDRAM(110)의 어드레스를 DDR SDRAM(110)로 출력하여, DDR SDRAM(110)에서 해당 데이터가 인출되도록 한다.
반면, 기록 모드에서, 어드레스 제어부(122)는 DQ가 기록될 DDR SDRAM(110)의 어드레스를 DDR SDRAM(110)로 출력하여, DDR SDRAM(110)의 해당 어드레스에 DQ가 기록되도록 한다.
READ부(124)는 읽기 모드에서 동작한다. READ부(124)는 DQS를 이용하여 DDR SDRAM(110)으로부터 인출된 DQ를 읽어들여 외부소자로 전달한다. 구체적으로, READ부(124)는 DQS의 상승 에지(Rising Edge)와 하강 에지(Falling Edge) 모두에서 DQ를 읽어들인다.
WRITE부(128)는 기록 모드에서 동작한다. WRITE부(128)는 외부소자로부터 전달받은 DQ를 DDR SDRAM(110)에 기록한다. 구체적으로, WRITE부(128)는 DQS의 상승 에지와 하강 에지 모두에서 DQ를 기록할 수 있다.
딜레이 조정부(126)는 ADC(130)를 통해 온도 측정부(140)로부터 전달받은 온도 정보를 기초로 DDR SDRAM(110)로부터 인가받은 DQS의 딜레이를 조정한다. 딜레이 조정부(126)는 하나 또는 다수의 딜레이(Delay) 소자를 이용하여 구현가능함은 물론이고, DLL(Delay Locked Loop)를 이용하여 구현가능하다.
DQS는 온도에 따라 딜레이 정도가 달라진다. 구체적으로, 온도가 상승하면 DQS의 딜레이가 감소되고(즉, DOQ의 타이밍은 빨라지게 되고), 온도가 하강하면 DQS의 딜레이가 증가한다(즉, DOQ의 타이밍은 느려지게 된다).
즉, 도 2a에 도시된 바와 같은 기준 온도범위(T1≤T≤T2)에서의 DQS는, 1) 온도가 상승하면(T>T2) 도 2b에 도시된 바와 같이 딜레이가 감소되고(즉, 타이밍이 빨라지고), 온도가 하강하면(T<T1) 도 2c에 도시된 바와 같이 딜레이가 증가된다(즉, 타이밍이 느려지게 된다).
DQS의 딜레이가 도 2a에 도시된 바와 같은 경우, DQS의 상승 에지와 하강 에지가 DQ들(DQ1, DQ2, DQ3 및 DQ4)의 중앙에 위치하기 때문에, DQS를 이용하여 DQ들(DQ1, DQ2, DQ3 및 DQ4)을 읽어들임에 있어 오류는 발생하지 않는다.
하지만, DQS의 딜레이가 도 2b나 도 2c에 도시된 바와 같은 경우, DQS의 상승 에지와 하강 에지가 DQ들(DQ1, DQ2, DQ3 및 DQ4)의 가장 자리에 위치하기 때문에, DQS를 이용하여 DQ들(DQ1, DQ2, DQ3 및 DQ4)을 읽어들임에 있어 오류가 발생할 여지가 있다.
이에 따라, 딜레이 조정부(126)는 DQ들(DQ1, DQ2, DQ3 및 DQ4)을 읽어들임에 있어 발생할 수 있는 오류를 미연에 방지하기 위해, 도 2b나 도 2c에 도시된 DQS의 딜레이를 조정하여 도 2a에 도시된 DQS로 변형시킨다.
구체적으로, 딜레이 조정부(126)는 ADC(130)를 통해 온도 측정부(140)로부터 전달받은 온도 정보를 기초로 현재의 주변 온도를 판단한다. 그리고, 현재의 주변 온도가 고온으로 판단되면(T>T2), 딜레이 조정부(126)는 DQS의 딜레이를 증가시켜(즉, DQS의 타이밍을 느려지게 하여), 도 2b에 도시된 DQS를 도 2a에 도시된 DQS로 변형시킨다.
반면, 현재의 온도가 저온으로 판단되면(T<T1), 딜레이 조정부(126)는 DQS의 딜레이를 감소시켜(즉, DQS의 타이밍을 빨라지게 하여), 도 2c에 도시된 DQS를 도 2a에 도시된 DQS로 변형시킨다.
딜레이 조정부(126)에서 딜레이가 조정된 DQS는 READ부(124)와 WRITE부(128)로 인가되어, DQ의 읽기와 기록에 이용된다.
이하에서는, 도 3을 참조하여 전술한 온도 조정부(140)에 대해 상세히 설명한다. 도 3에는 온도 조정부(140)의 일 예가 도시되어 있다. 도 3에 도시된 바와 같이, 온도 조정부(140)는 전원(3.3V), 저항(R) 및 써미스터 저항(145)을 구비한다.
도 3에 도시된 바와 같이, 저항(R)과 써미스터 저항(145)은 직렬로 연결되어 있다. 그리고, 써미스터 저항(145)의 일단은 ADC(130)의 입력단에 연결되어 있고, 타단은 접지되어 있다. 이에 따라, ADC(130)의 입력단에는 전원(3.3V)에서 출력되는 전압이 분배되어 입력되며, 입력되는 전압의 크기는 아래의 수학식 1과 같다.
Figure 112007070184450-PAT00001
수학식 1에서 VinADC는 ADC(130)의 입력단에 인가되는 입력전압이고, RT는 써미스터 저항(145)의 저항값이다.
한편, 써미스터 저항(145)은 주변 온도에 따라 저항값(RT)이 변화하는 소자 이다. 구체적으로, 주변 온도가 상승하면 써미스터 저항(145)의 저항값(RT)은 증가하고, 주변 온도가 감소하면 써미스터 저항(145)의 저항값(RT)은 감소한다.
수학식 1에 따르면 ADC(130)의 입력전압(VinADC)은 써미스터 저항(145)의 저항값(RT)에 비례한다. 따라서, 주변의 온도가 상승하면 써미스터 저항(145)의 저항값(RT)은 증가하여 ADC(130)의 입력전압(VinADC)이 높아지고, 주변의 온도가 감소하면 써미스터 저항(145)의 저항값(RT)은 감소하여 ADC(130)의 입력전압(VinADC)이 낮아진다.
이에 따르면, 온도 조정부(140)는 현재의 주변 온도에 비례하는 전압의 아날로그 신호를 ADC(130)로 제공한다고 할 수 있다. 이 아날로그 신호는 전술한 온도 정보에 해당한다.
이하에서는, 도 1에 도시된 저장장치가 현재의 주변 온도를 기초로 DQS의 딜레이를 조정하여 DQ를 읽어들이는 과정에 대해, 도 4를 참조하여 상세히 설명한다. 도 4는 본 발명의 일 실시예에 따른 메모리 제어방법의 설명에 제공되는 도면이다.
도 4에 도시된 바와 같이, 먼저 READ부(124)는 딜레이 조정부(126)로부터 인가되는 DQS를 이용하여 DDR SDRAM(110)으로부터 인출된 DQ를 읽어들인다(S410).
S410단계가 수행되는 중에, 온도 조정부(140)는 현재의 주변 온도를 측정하고, 측정된 온도에 대한 정보를 ADC(130)로 전달한다(S420).
그러면, ADC(130)는 온도 조정부(140)로부터 전달받은 아날로그 신호로 된 온도 정보를 A/D 변환하여 디지털 신호로 변환하고, 디지털 신호로 변환된 온도 정보를 메모리 제어부(120)에 마련된 딜레이 조정부(126)로 전달한다(S430).
딜레이 조정부(126)는 ADC(130)를 통해 온도 측정부(140)로부터 전달받은 온도정보를 기초로 현재의 주변 온도를 판단한다(S440, S460).
현재의 주변 온도가 고온으로 판단되면(S440-Y), 딜레이 조정부(126)는 DQS의 딜레이를 증가시킨다(즉, DQS의 타이밍을 느려지게 한다)(S450). 구체적으로, 딜레이 조정부(126)는 도 2b에 도시된 바와 같이 딜레이가 감소된(타이밍이 빨라진) DQS를 도 2a에 도시된 DQS로 변형시킨다. 이후, S410단계부터 재수행된다.
반면, 현재의 주변 온도가 저온으로 판단되면(S460-Y), 딜레이 조정부(126)는 DQS의 딜레이를 감소시킨다(즉, DQS의 타이밍을 빨라지게 한다)(S470). 구체적으로, 딜레이 조정부(126)는 도 2c에 도시된 바와 같이 딜레이가 증가된(타이밍이 느려진) DQS를 도 2a에 도시된 DQS로 변형시킨다. 이후, S410단계부터 재수행된다.
한편, 현재의 온도가 적정한 것으로 판단되면(즉, 현재의 온도가 고온도 저온도 아닌 것으로 판단되면)(S440-N, S460-N), 딜레이 조정부(126)는 DQS의 딜레이를 조정하지 않는다. 이후, S410단계부터 재수행된다.
지금까지, 현재의 온도를 기초로 DQS의 딜레이를 조정하여 DQ를 읽어들이는 저장장치 및 이 저장장치가 DQ를 읽어들이는 과정에 대해, 바람직한 실시예를 들어 상세히 설명하였다.
본 실시예에서는 DDR 메모리에 저장되어 있는 데이터를 읽어들이는 경우를 상정하였으나, DDR 메모리 이외의 다른 메모리에 저장되어 있는 데이터를 읽어들이는 경우에도 본 발명의 기술적 사상이 그대로 적용될 수 있다.
또한, 본 실시예에서, 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호인 일종인 클럭을 온도에 따라 조정하는 경우로 상정하였으나 이는 설명의 편의를 위한 일 예에 해당한다. 이에 따라, 클럭 이외에 다른 신호를 온도에 따라 조정하는 경우에도 본 발명의 기술적 사상이 적용될 수 있다.
그리고, 본 실시예에서 DQS의 딜레이 조정은 변화된 온도에 비례하도록 구현할 수 있다. 예를 들어, 온도 변화량이 많으면 DQS의 딜레이 조정량도 많도록 하고, 온도 변화량이 적으면 DQS의 딜레이 조정량도 적도록 구현할 수 있음은 물론이다.
또한, 본 실시예에서는 1) 온도가 상승하면 DQS의 딜레이가 감소되고, 2) 온도가 하강하면 DQS의 딜레이가 증가되도록 설계된 저장장치를 예시하였다. 저장장치는 이와 반대로 설계될 수 있다. 즉, 1) 온도가 상승하면 DQS의 딜레이가 증가되고, 2) 온도가 하강하면 DQS의 딜레이가 감소되도록 설계된 저장장치도 있을 수 있는데, 본 발명의 기술적 사상은 이와 같은 저장장치에도 적용될 수 있음은 물론이다.
또한, 본 실시예에서 제시된 온도 측정부(140)에서 출력되는 신호의 전압은 측정된 온도에 비례하는 것으로 상정하였으나, 이는 설명의 편의를 위한 일 예에 해당한다. 따라서, 온도 측정부(140)에서 출력되는 신호의 전압이 측정된 온도에 반비례하는 경우에도 본 발명의 기술적 사상이 적용될 수 있다.
한편, 본 실시예에서 온도 측정부(140)는 써미스터 저항을 이용하여 현재 주변의 온도를 측정하는 것으로 상정하였으나, 이와 다른 소자를 이용하여 현재 주변의 온도를 측정하는 것도 가능함은 물론이다.
그리고, DQ를 읽어들이는데 오류가 발생하지 않는 기준 온도범위의 하한(T1)과 상한(T2)은 저장장치의 특성에 따라 정해지게 된다.
그리고, 본 실시예에서는 메모리에 저장된 DQ를 읽어들임에 있어 이용되는 DQS의 딜레이를 온도에 따라 조정하는 것을 예로 상정하였으나, 이는 설명의 편의를 위한 일 예에 해당한다. 메모리에 DQ를 기록하는데 이용되는 DQS의 딜레이를 온도에 따라 조정하는 경우에도 본 발명의 기술적 사상이 그대로 적용가능하다.
지금까지 설명한 저장장치는, 각종 전자기기에 탑재될 수 있다. 전자기기의 대표적인 예로 방송수신장치의 일종인 DTV를 들 수 있는데, 도 5에 DTV를 도시하였다. 도 5에 도시된 바와 같이, DTV는 방송 수신부(510), 방송 처리부(520), 방송 출력부(530) 및 저장부(540)를 구비한다.
방송 수신부(510)는 방송을 선국하여 복조하고, 방송 처리부(520)는 방송 수신부(510)에서 출력되는 방송신호에 대한 신호처리를 수행한다.
방송 처리부(520)는 방송 분리부(521), 오디오 디코딩부(522), 비디오 디코딩부(523), 오디오 처리부(524), 비디오 처리부(525) 및 제어부(526)를 구비한다.
방송 분리부(521)는 방송 수신부(510)에서 출력되는 방송신호를 오디오 신호, 비디오 신호 및 부가 데이터로 분리한다.
오디오 디코딩부(522)는 방송 분리부(521)에서 출력되는 오디오 신호를 디코딩하며, 오디오 처리부(524)는 오디오 디코딩부(522)에서 출력되는 디코딩된 오디오 신호에 대한 신호처리를 담당한다.
비디오 디코딩부(523)는 방송 분리부(521)에서 출력되는 비디오 신호를 디코딩하며, 비디오 처리부(525)는 비디오 디코딩부(523)에서 출력되는 디코딩된 비디오 신호에 대한 신호처리를 담당한다.
제어부(526)는 사용자 명령에 따라 방송 수신부(510) 및 방송 처리부(520)의 전반적인 동작을 제어한다.
출력부(530)는 오디오 출력부(532)와 비디오 출력부(534)를 구비한다. 오디오 출력부(532)는 오디오 처리부(524)에서 출력되는 오디오 신호를 스피커를 통해 출력한다. 비디오 출력부(534)는 비디오 처리부(525)에서 출력되는 비디오 신호를 디스플레이를 통해 출력한다.
저장부(540)는 방송 처리부(520)에서 방송 처리를 수행함에 있어 필요한 저장공간을 제공한다. 구체적으로, 저장부(540)는 오디오 디코딩, 오디오 신호처리, 비디오 디코딩, 비디오 신호처리 등에 필요한 저장공간을 제공한다.
저장부(540)는 도 1에 도시된 저장장치로 구현가능하다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명 의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
도 1은 본 발명의 일 실시예에 따른 저장장치의 블럭도,
도 2a 내지 도 2c는 온도 변화에 따른 DQS의 변화에 대한 설명에 제공되는 도면,
도 3은 도 1에 도시된 온도 조정부의 일 예를 도시한 도면,
도 4는 본 발명의 일 실시예에 따른, 메모리 제어방법의 설명에 제공되는 도면, 그리고,
도 5는 도 1에 도시된 저장장치를 이용한 DTV의 블럭도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : DDR SDRAM 120 : 메모리 제어부
122 : 어드레스 제어부 124 : READ부
126 : 딜레이 조정부 128 : WRITE부
130 : ADC 140 : 온도 조정부

Claims (13)

  1. 주변의 온도를 측정하는 온도 측정부; 및
    상기 온도 측정부에서 측정된 온도에 따라, 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하는 메모리 제어부;를 포함하는 것을 특징으로 하는 저장장치.
  2. 제 1항에 있어서,
    상기 신호는 클럭이고,
    상기 메모리 제어부는,
    상기 측정된 온도에 따라, 상기 클럭의 딜레이를 조정하는 것을 특징으로 하는 저장장치.
  3. 제 2항에 있어서,
    상기 메모리 제어부는,
    상기 측정된 온도가 제1 온도 미만이거나 제2 온도를 초과하면, 상기 클럭의 딜레이를 조정하는 것을 특징으로 하는 저장장치.
  4. 제 2항에 있어서,
    상기 메모리 제어부는,
    상기 온도 측정부에서 측정된 온도에 따라, 상기 클럭의 딜레이를 조정하는 딜레이 조정부; 및
    상기 딜레이 조정부에서 딜레이가 조정된 클럭을 이용하여 상기 메모리에서 인출된 데이터를 읽어들이는 READ부;를 포함하는 것을 특징으로 하는 저장장치.
  5. 제 1항에 있어서,
    상기 온도 측정부는,
    소정의 전압을 출력하는 전원; 및
    상기 주변의 온도에 따라 각기 다른 저항값을 가져, 상기 주변의 온도에 따라 상기 전원에서 출력되는 전압을 각기 다르게 분배하여 상기 메모리 제어부로 전달하는 써미스터 저항;을 포함하는 것을 특징으로 하는 저장장치.
  6. 제 1항에 있어서,
    상기 메모리는,
    DDR(Double Data Rate) 메모리인 것을 특징으로 하는 저장장치.
  7. 주변의 온도를 측정하는 단계; 및
    측정된 온도에 따라, 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하는 단계;를 포함하는 것을 특징으로 하는 메모리 제어방법.
  8. 제 7항에 있어서,
    상기 신호는 클럭이고,
    상기 조정단계는,
    상기 측정된 온도에 따라, 상기 클럭의 딜레이를 조정하는 것을 특징으로 하는 메모리 제어방법.
  9. 제 8항에 있어서,
    상기 조정단계는,
    상기 측정된 온도가 제1 온도 미만이거나 제2 온도를 초과하면, 상기 클럭의 딜레이를 조정하는 것을 특징으로 하는 메모리 제어방법.
  10. 제 8항에 있어서,
    딜레이가 조정된 클럭을 이용하여 상기 메모리에서 인출된 데이터를 읽어들이는 단계;를 더 포함하는 것을 특징으로 하는 메모리 제어방법.
  11. 제 7항에 있어서,
    상기 메모리는,
    DDR(Double Data Rate) 메모리인 것을 특징으로 하는 메모리 제어방법.
  12. 측정된 주변의 온도에 따라, 클럭의 딜레이를 조정하는 딜레이 조정부; 및
    상기 딜레이 조정부에서 딜레이가 조정된 클럭을 이용하여 메모리에서 인출된 데이터를 읽어들이는 READ부;를 포함하는 것을 특징으로 하는 메모리 제어장치.
  13. 외부로부터 전달되는 방송을 수신하는 방송 수신부;
    상기 방송 수신부를 통해 수신된 방송에 대한 신호처리를 수행하는 방송 처리부;
    주변의 온도를 측정하는 온도 측정부;
    상기 방송 처리부가 신호처리를 수행하는 필요한 저장 공간을 제공하는 메모리; 및
    상기 온도 측정부에서 측정된 온도에 따라, 상기 메모리에서 인출된 데이터를 읽어들이는데 이용하는 신호를 조정하는 메모리 제어부;를 포함하는 것을 특징으로 하는 방송수신장치.
KR1020070098154A 2007-09-28 2007-09-28 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치 KR20090032705A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070098154A KR20090032705A (ko) 2007-09-28 2007-09-28 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치
US12/050,459 US20090085647A1 (en) 2007-09-28 2008-03-18 Storage apparatus for using adaptive clock to temperature change and broadcast receiving apparatus using the same
EP08158515A EP2045813A3 (en) 2007-09-28 2008-06-18 Storage apparatus for using adaptive clock to temperature change and broadcast receiving apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098154A KR20090032705A (ko) 2007-09-28 2007-09-28 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치

Publications (1)

Publication Number Publication Date
KR20090032705A true KR20090032705A (ko) 2009-04-01

Family

ID=40194015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098154A KR20090032705A (ko) 2007-09-28 2007-09-28 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치

Country Status (3)

Country Link
US (1) US20090085647A1 (ko)
EP (1) EP2045813A3 (ko)
KR (1) KR20090032705A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254189B2 (en) * 2009-05-01 2012-08-28 Lexmark International, Inc. Method for tuning control signal associated with at least one memory device
KR20130125036A (ko) * 2012-05-08 2013-11-18 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US10902904B1 (en) * 2019-09-11 2021-01-26 Micron Technology, Inc. Apparatuses and methods for providing multiphase clocks
EP3965105B1 (en) 2020-07-17 2024-02-07 Changxin Memory Technologies, Inc. Calibration of temperature detection module in semiconductor memory comprising a plurality of memory chips
EP3968324B1 (en) * 2020-07-17 2023-07-05 Changxin Memory Technologies, Inc. Semiconductor device
JP2023517553A (ja) * 2020-07-17 2023-04-26 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530198B (en) * 1999-04-13 2003-05-01 Via Tech Inc Method for detecting temperature in notebook computer and device thereof
JP2001297585A (ja) * 2000-04-18 2001-10-26 Mitsubishi Electric Corp クロック発生回路およびそれを備える半導体記憶装置
US6631503B2 (en) * 2001-01-05 2003-10-07 Ibm Corporation Temperature programmable timing delay system
US6889334B1 (en) * 2001-10-02 2005-05-03 Advanced Micro Devices, Inc. Multimode system for calibrating a data strobe delay for a memory read operation
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
JP2004303163A (ja) * 2003-04-01 2004-10-28 Nec Plasma Display Corp メモリ回路、メモリ回路動作方法
US20040181704A1 (en) * 2003-03-10 2004-09-16 Gauthier Claude R. Clock skew reduction technique based on local thermal profiling
US7453302B2 (en) * 2003-12-23 2008-11-18 Infineon Technologies Ag Temperature compensated delay signals
US7158422B2 (en) * 2004-02-27 2007-01-02 Micron Technology, Inc. System and method for communicating information to a memory device using a reconfigured device pin
US7345948B2 (en) * 2005-10-20 2008-03-18 Infineon Technologies Ag Clock circuit for semiconductor memories

Also Published As

Publication number Publication date
EP2045813A3 (en) 2009-10-14
US20090085647A1 (en) 2009-04-02
EP2045813A2 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
US11862234B2 (en) Memory device and operation method thereof
US20110057720A1 (en) Semiconductor integrated circuit
KR20090032705A (ko) 온도 변화에 적응적인 클럭을 이용하는 저장장치 및 이를이용한 방송수신장치
JP2010122842A (ja) 遅延調整装置、半導体装置及び遅延調整方法
US9117509B2 (en) Electronic apparatus, DRAM controller, and DRAM
US6760263B2 (en) Method and device for controlling data latch time
US7246250B2 (en) Memory device controls delay time of data input buffer in response to delay control information based on a position of a memory device received from memory controller
US8274851B2 (en) Memory controller for interfacing data, a PCB in a computer system including the memory controller, and memory adjusting method thereof
US20030161210A1 (en) Control circuit for an S-DRAM
JP2007249738A (ja) メモリアクセス制御装置
US20210394339A1 (en) Command address input buffer bias current reduction
US20150117127A1 (en) Random access memory and method of adjusting read timing thereof
US8436657B2 (en) Semiconductor device having output driver
US9997222B1 (en) Semiconductor devices
US20090319744A1 (en) Digital Television, Memory Controller, and Method for Controlling Access of a Memory Device
JP4711941B2 (ja) メモリーのスイッチモジュール制御装置及び関連方法
JP2007164697A (ja) 半導体集積回路およびメモリシステム並びにクロック信号設定方法
US7417906B2 (en) Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory
US20070201300A1 (en) Signal sampling apparatus and method for dram memory
JP2003091453A (ja) メモリ制御装置
JP2009163582A (ja) メモリ制御装置およびメモリシステム
KR100668756B1 (ko) 반도체 장치
JP2007148914A (ja) ラッチタイミング調整装置及びその調整方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid