KR20090032284A - Dll 기반의 듀티사이클 보정회로 - Google Patents

Dll 기반의 듀티사이클 보정회로 Download PDF

Info

Publication number
KR20090032284A
KR20090032284A KR1020070097365A KR20070097365A KR20090032284A KR 20090032284 A KR20090032284 A KR 20090032284A KR 1020070097365 A KR1020070097365 A KR 1020070097365A KR 20070097365 A KR20070097365 A KR 20070097365A KR 20090032284 A KR20090032284 A KR 20090032284A
Authority
KR
South Korea
Prior art keywords
duty cycle
cycle signal
signal
dll
phase
Prior art date
Application number
KR1020070097365A
Other languages
English (en)
Other versions
KR100910785B1 (ko
Inventor
윤광섭
이재용
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020070097365A priority Critical patent/KR100910785B1/ko
Publication of KR20090032284A publication Critical patent/KR20090032284A/ko
Application granted granted Critical
Publication of KR100910785B1 publication Critical patent/KR100910785B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 DLL 기반의 듀티사이클 보정회로는, 듀티사이클 신호를 입력받아 2T의 주기를 갖는 2T 듀티사이클 신호를 생성하는 T플립플롭과, T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전압제어모듈로부터 90˚ 듀티사이클 신호를 인가받으며, 2T 듀티사이클 신호의 위상ㆍ주파수 정보를 생성하는 위상ㆍ주파수검출모듈과, 위상ㆍ주파수검출모듈로부터 2T 듀티사이클 신호, 위상ㆍ주파수 정보 및 90˚ 듀티사이클 신호를 인가받아 DLL(Delay Lock Loop)을 잠금 상태로 변경시키는 DLL 잠금 전압을 생성하는 전하펌프와, T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전하펌프로부터 인가받은 DLL 잠금 전압을 가합하여 T플립플롭으로부터 인가받은 2T 듀티사이클 신호 대비 360˚의 위상차를 갖는 360˚ 듀티사이클 신호를 생성하고 이를 4로 나눗셈 연산하여 90˚ 듀티사이클 신호를 생성하는 전압제어지연모듈, 그리고 T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전압제어지연모듈로부터 90˚ 듀티사이클 신호를 인가받아 T플립플롭으로 입력된 듀티사이클 신호와 무관한 50%의 듀티사이클을 갖는 출력 듀티사이클 신호를 생성하는 XOR게이트를 포함한다.
듀티사이클, duty, 보정, 위상차, 주파수, 360˚, 90˚, phase, shift

Description

DLL 기반의 듀티사이클 보정회로{THE CORRECTION CIRCUIT OF DUTY CYCLE BASED ON DLL}
본 발명은 노이즈에 의해 변화된 듀티사이클 신호를 보정하여 입력 듀티사이클 신호 대비 균일한 출력 듀티사이클 신호를 제공하는 기술에 관한 것이다.
일반적으로 전기신호를 처리하는 회로들은 전압, 진폭, 주파수, 주기, 듀티사이클, 온ㆍ오프타임 등의 노이즈에 따라 전혀 다른 결과를 수행하는 등 종종 오작동을 일으키곤 한다.
듀티사이클은 한 주기당 신호파가 존재하는 비율을 뜻하는데 정확한 50%의 듀티 사이클은 높은 샘플링 주파수, 특히 스위치드 커패시터(Switched Capacitor) 기반의 회로에서 점점 중요해지고 있다. 스테이지간 하나의 클럭과 그 반대 위상의 클럭을 쓰는 파이프라인 아날로그-디지털 변환기를 그 대표적인 예로 들 수 있다.
최근 이와같은 문제점을 해소하고자 하는 기술이 연구되고 있으나, 기존의 연구는 입력 듀티사이클이 최소 10%에서 90%까지 보장되어야 듀티사이클을 보정할 수 있는 실정이다.
본 발명은 상기와 같은 문제점을 해소하고자 안출된 것으로서, 입력 듀티사이클이 1%에서 99%까지 변동이 있어도 정확한 50%의 듀티사이클을 갖는 듀티사이클 보정회로를 제공한다.
이러한 기술적 과제를 달성하기 위한 DLL 기반의 듀티사이클 보정회로는, 듀티사이클 신호를 입력받아 2T의 주기를 갖는 2T 듀티사이클 신호를 생성하는 T플립플롭과, T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전압제어모듈로부터 90˚ 듀티사이클 신호를 인가받으며, 2T 듀티사이클 신호의 위상ㆍ주파수 정보를 생성하는 위상ㆍ주파수검출모듈과, 위상ㆍ주파수검출모듈로부터 2T 듀티사이클 신호, 위상ㆍ주파수 정보 및 90˚ 듀티사이클 신호를 인가받아 DLL(Delay Lock Loop)을 잠금 상태로 변경시키는 DLL 잠금 전압을 생성하는 전하펌프와, T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전하펌프로부터 인가받은 DLL 잠금 전압을 가합하여 T플립플롭으로부터 인가받은 2T 듀티사이클 신호 대비 360˚의 위상차를 갖는 360˚ 듀티사이클 신호를 생성하고 이를 4로 나눗셈 연산하여 90˚ 듀티사이클 신호를 생성하는 전압제어지연모듈, 그리고 T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전압제어지연모듈로부터 90˚ 듀티사이클 신호를 인가받아 T플립플롭으로 입력된 듀티사이클 신호와 무관한 50%의 듀티사이클을 갖는 출력 듀티사이클 신호를 생성하는 XOR게이트를 포함한다.
상기와 같은 본 발명에 따르면, 입력 듀티사이클 신호 대비 90˚의 위상차를 갖는 90˚ 듀티사이클 신호와 2T 듀티사이클 신호를 XOR연산함으로써, 입력 듀티사이클 신호가 1% 내지 99%까지 변화하여도 0.95%내의 변동을 갖는 출력 듀티사이클 신호로 보정할 수 있다.
본 발명의 구체적인 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 할 것이다. 또한, 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
도 1를 참조하면, 본 발명의 DLL 기반의 듀티사이클 보정회로(100)는, T플립플롭(110)과, 위상ㆍ주파수검출모듈(120)과, 전하펌프(130)와, 전압제어지연모듈(140) 및 XOR게이트(150); 를 포함한다.
구체적으로 첨부도면 도 2 및 도 3을 살펴보면, T플립플롭(110)은 1% 내지 99%의 듀티사이클(duty cycle) 주기(T)를 갖는 듀티사이클 신호를 입력받아 듀티사이클과 무관한 2T의 주기를 가진 신호(이하, '2T 듀티사이클 신호')를 생성한다.
생성된 2T 듀티사이클 신호는 최초 입력받은 듀티사이클 신호와 독립적인 50% 즉, 듀티사이클 신호의 절반 주기(2T)를 갖는 신호이며, 입력된 듀티사이클 신 호의 보정범위를 최대화 할 수 있도록 한다.
위상ㆍ주파수검출모듈(120)는 T플립플롭으로부터 2T 듀티사이클 신호 및 위상ㆍ주파수 정보를 인가받고, 전압제어지연모듈(140)로부터 2T 듀티사이클 신호와 90˚의 위상차를 갖는 신호(이하, '90˚ 듀티사이클 신호')를 인가받으며, DLL 이 잠금상태가 되도록 하는 위상ㆍ주파수 정보(이하, '잠금 위상ㆍ주파수 정보')를 생성하여 전하펌프(130)로 인가한다.
전하펌프(130)는 위상ㆍ주파수검출모듈로부터 잠금 위상ㆍ주파수 정보를 인가받아 DLL(Delay Lock Loop)을 잠금 상태로 변경시키는 전압(이하, 'DLL 잠금 전압')을 생성하여 전압제어지연모듈(140)로 인가한다.
전압제어지연모듈(140)은 T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전하펌프로부터 인가받은 DLL 잠금 전압을 가합하여 2T 듀티사이클 신호와 360˚의 위상차를 갖는 360˚ 듀티사이클 신호를 생성한다. 여기서 360˚ 듀티사이클 신호는 DLL이 잠금 상태로 변경됨에 따라 한 사이클의 지연시간을 보장받아 360˚ 페이즈-시프트(phase-shift)되어 생성된다.
이어서 생성된 360˚ 듀티사이클 신호를 4로 나눗셈 연산하여 2T 듀티사이클 신호 대비 90˚의 위상차를 갖는 90˚ 듀티사이클 신호를 생성하고 이를 XOR게이트(150)로 인가한다.
XOR게이트(150)는 첨부도면 도 4와 같이, T 플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전압제어지연모듈로부터 90˚ 듀티사이클 신호를 인가받아, T플립플롭으로 최초 입력된 듀티사이클 신호와 무관한 50%의 듀티사이클을 갖는 출력 듀티사이클 신호를 생성한다. 출력 듀티사이클 신호는 도 5에 첨부된 XOR게이트의 진리표에 따라 생성된다.
첨부도면 도 6a에 도시된 바와 같이 1%의 듀티사이클을 가진 80MHz 클럭이 50%의 듀티사이클로 보정되며, 도 6b에 나타난 바와 같이 T플립플롭으로 입력되는 듀티사이클 신호가 1% 내지 99%까지 변화하여도 0.95% 이내의 변동을 갖는 출력 듀티사이클 신호로 보정이 가능하다.
또한, 본 발명의 듀티사이클 보정회로를 12비트 40MS/s의 파이프라인 아날로그-디지털 변환기에 적용하였을 때 도 7a는 입력 듀티사이클의 변화에 따른 유효비트수(ENOB, Effective Number Of Bit)를 나타내며, 도 7b는 입력 듀티사이클의 변화에 따른 SFDR(Spurious-Free Dynamic Range)의 변화를 나타낸다. 이처럼 입력 듀티사이클이 변화해도 본 발명에 따른 DLL 기반의 듀티사이클 보정회로를 통해 아날로그-디지털변환기의 성능을 지속적으로 유지할 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 DLL 기반의 듀티사이클 보정회로를 나타낸 구성도,
도 2는 본 발명에 따른 듀티사이클 신호의 흐름을 나타낸 도면,
도 3은 본 발명에 따른 듀티사이클 신호들의 타이밍을 나타낸 도면,
도 4는 본 발명에 따른 XOR게이트가 T플립플롭 및 전압제어지연모듈로부터 인가받은 신호를 출력 듀티사이클 신호로 변환하는 것은 나타낸 도면,
도 5는 본 발명에 따른 XOR게이트의 논리식을 나타낸 도면,
도 6a는 본 발명에 따른 듀티사이클 신호가 보정되는 것을 나타내는 도면,
도 6b는 본 발명에 따른 T플립플롭으로 입력된 듀티사이클 신호가 0.95% 이내의 변동을 갖는 출력 듀티사이클 신호로 보정되는 것을 나타내는 도면,
도 7a는 본 발명에 따른 입력 듀티사이클의 변화에 따른 유효 비트수를 나타내는 도면,
도 7b는 본 발명에 따른 입력 듀티사이클의 변화에 따른 SFDR의 변화를 나타내는 도면.
** 도면의 주요 부분에 대한 부호의 설명 **
100: DLL 기반의 듀티사이클 보정회로 110: T플립플롭
120: 위상ㆍ주파수검출기 130: 전하펌프
140: 전압제어지연모듈 150: XOR게이트

Claims (4)

  1. DLL 기반의 듀티사이클 보정회로에 있어서,
    듀티사이클 신호를 입력받아 2T의 주기를 갖는 2T 듀티사이클 신호를 생성하는 T플립플롭;
    상기 T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 전압제어모듈로부터 90˚ 듀티사이클 신호를 인가받으며, 상기 2T 듀티사이클 신호의 위상ㆍ주파수 정보를 생성하는 위상ㆍ주파수검출모듈;
    상기 위상ㆍ주파수검출모듈로부터 2T 듀티사이클 신호, 위상ㆍ주파수 정보 및 90˚ 듀티사이클 신호를 인가받아 DLL(Delay Lock Loop)을 잠금 상태로 변경시키는 DLL 잠금 전압을 생성하는 전하펌프;
    상기 T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 상기 전하펌프로부터 인가받은 DLL 잠금 전압을 가합하여 상기 T플립플롭으로부터 인가받은 2T 듀티사이클 신호 대비 360˚의 위상차를 갖는 360˚ 듀티사이클 신호를 생성하고, 이를 4로 나눗셈 연산하여 90˚ 듀티사이클 신호를 생성하는 전압제어지연모듈; 및
    상기 T플립플롭으로부터 2T 듀티사이클 신호를 인가받고, 상기 전압제어지연모듈로부터 90˚ 듀티사이클 신호를 인가받아 상기 T플립플롭으로 입력된 듀티사이클 신호와 무관한 50%의 듀티사이클을 갖는 출력 듀티사이클 신호를 생성하는 XOR게이트; 를 포함하는 것을 특징으로 하는 DLL 기반의 듀티사이클 보정회로.
  2. 청구항 1에 있어서,
    상기 2T 듀티사이클 신호는,
    상기 T플립플롭이 입력받은 듀티사이클 신호의 절반 주기를 갖는 신호인 것을 특징으로 하는 DLL 기반의 듀티사이클 보정회로.
  3. 청구항 1에 있어서,
    상기 360˚ 듀티사이클 신호는,
    상기 DLL이 잠금 상태로 변경됨에 따라 한 사이클의 지연시간을 보장받아 360˚ 페이즈-시프트(phase-shift)되어 생성되는 것을 특징으로 하는 DLL 기반의 듀티사이클 보정회로.
  4. 청구항 1에 있어서,
    상기 90˚ 듀티사이클 신호는,
    상기 360˚ 듀티사이클 신호를 4로 나눗셈 연산하여 생성되는 것을 특징으로 하는 DLL 기반의 듀티사이클 보정회로.
KR1020070097365A 2007-09-27 2007-09-27 Dll 기반의 듀티사이클 보정회로 KR100910785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070097365A KR100910785B1 (ko) 2007-09-27 2007-09-27 Dll 기반의 듀티사이클 보정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070097365A KR100910785B1 (ko) 2007-09-27 2007-09-27 Dll 기반의 듀티사이클 보정회로

Publications (2)

Publication Number Publication Date
KR20090032284A true KR20090032284A (ko) 2009-04-01
KR100910785B1 KR100910785B1 (ko) 2009-08-04

Family

ID=40759130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097365A KR100910785B1 (ko) 2007-09-27 2007-09-27 Dll 기반의 듀티사이클 보정회로

Country Status (1)

Country Link
KR (1) KR100910785B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995022206A1 (en) 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop
KR100477808B1 (ko) 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
KR100545148B1 (ko) * 2003-12-09 2006-01-26 삼성전자주식회사 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법
KR100746611B1 (ko) * 2005-12-29 2007-08-06 주식회사 하이닉스반도체 듀티사이클 보정기능을 갖는 클럭 버퍼회로

Also Published As

Publication number Publication date
KR100910785B1 (ko) 2009-08-04

Similar Documents

Publication Publication Date Title
JP5684076B2 (ja) アナログデジタル変換器及び無線受信機
US9246670B2 (en) Compact low-power fully digital CMOS clock generation apparatus for high-speed SerDes
US8593189B1 (en) Phase locked loop (PLL) with multi-phase time-to-digital converter (TDC)
JP5673808B2 (ja) クロック生成回路
US10009166B2 (en) Hybrid clock data recovery circuit and receiver
US9571106B2 (en) Delay locked loop circuit
US7755405B2 (en) DLL circuit and method of controlling the same
US8892617B2 (en) Jitter generator for generating jittered clock signal
US8634509B2 (en) Synchronized clock phase interpolator
US10476707B2 (en) Hybrid half/quarter-rate DFE
US8963588B2 (en) Fractional frequency divider
US7898446B2 (en) Correction of sampling mismatch in time-interleaved analog-to-digital converters
US10277210B1 (en) Clock skew suppression for time-interleaved clocks
CN117097330A (zh) 延迟自校准电路、直接数字频率合成器及延迟自校准方法
JPWO2012120569A1 (ja) 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器
US8395429B2 (en) Signal generating device and frequency synthesizer
US6583654B2 (en) Clock synchronization device
US8736309B2 (en) Non-overlapping clock generator circuit and method
KR100910785B1 (ko) Dll 기반의 듀티사이클 보정회로
JPH11505989A (ja) モノリシック・アナログ−デジタル変換器
US8339160B2 (en) Clock generating device and jitter reducing method in the clock generating device
Mori et al. High-resolution DPWM generator for digitally controlled DC-DC converters
WO2023016292A1 (en) System and method for recovering a clock signal
US8774325B2 (en) Clock and data recovery circuits
KR101609125B1 (ko) 지연 고정 루프 회로와 이를 이용한 디지털 펄스 폭 변조 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee