KR20090027416A - 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 - Google Patents
연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 Download PDFInfo
- Publication number
- KR20090027416A KR20090027416A KR1020070092618A KR20070092618A KR20090027416A KR 20090027416 A KR20090027416 A KR 20090027416A KR 1020070092618 A KR1020070092618 A KR 1020070092618A KR 20070092618 A KR20070092618 A KR 20070092618A KR 20090027416 A KR20090027416 A KR 20090027416A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- analog
- signal
- digital
- filter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
- H03M3/394—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different orders of the loop filter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
Claims (14)
- 시그마 델타 아날로그-디지털 컨버터(ADC, Analog to Digital Converter)로부터 출력된 디지털 출력 신호의 적어도 일부를 표현하는 입력 신호를 입력받는 입력단; 및상기 입력단과 연결되고, 전력 이득을 제공하기 위한 M개의 능동 소자들 및 상기 능동 소자들 각각으로부터 출력된 신호 모두를 표현하는 출력 신호를 출력하는 출력단을 포함하며, N(N>M)차 적분을 수행하는 아날로그 능동 필터를 포함하는 연속 시간 시그마 델타 아날로그-디지털 컨버터를 위한 루프 필터.
- 제1항에 있어서, 상기 능동 소자들 각각은 연산 증폭기를 포함하는 것을 특징으로 하는 루프 필터.
- 제1항에 있어서, 상기 아날로그 능동 필터는복수개의 직렬로 연결된 종속 아날로그 필터 요소들(cascaded analog filter elements)을 포함하는 것을 특징으로 하는 루프 필터.
- 제3항에 있어서, 상기 아날로그 필터 요소들은상기 능동 소자들 중 제1 및 제2 능동 소자들로부터 각각 출력되는 신호를 입력받는 샐런-키 필터 요소(sallen and key filter element)를 포함하는 것을 특 징으로 하는 루프 필터.
- 제4항에 있어서, 상기 출력단은상기 제1 및 제2 능동 소자들로부터 각각 출력되는 신호와 상기 샐런-키 필터 요소로부터 출력되는 신호를 입력받는 것을 특징으로 하는 루프 필터.
- 제1항에 있어서,상기 디지털 출력 신호를 기초로 생성된 아날로그 신호를 상기 입력단 및 상기 출력단에 제공하는 디지털-아날로그 변환기(Digital to Analog Converter)를 더 포함하는 것을 특징으로 하는 루프 필터.
- 디지털 출력 신호의 적어도 일부를 표현하는 입력 신호를 입력받는 입력단, 상기 입력단과 연결되고 전력 이득을 제공하기 위한 M개의 능동 소자들, 및 상기 능동 소자들 각각으로부터 출력된 신호 모두를 표현하는 출력 신호를 출력하는 출력단을 포함하며, N(N>M)차 적분을 수행하는 루프 필터; 및상기 루프 필터로부터 출력된 신호를 양자화하여 상기 디지털 출력 신호를 출력하는 양자화기를 포함하는 시그마 델타 아날로그-디지털 변환기(ADC, Analog to Digital Converter).
- 제7항에 있어서, 상기 능동 소자들 각각은 연산 증폭기를 포함하는 것을 특 징으로 하는 시그마 델타 아날로그-디지털 변환기.
- 제7항에 있어서, 상기 아날로그 능동 필터는복수개의 직렬로 연결된 종속 아날로그 필터 요소들(cascaded analog filter elements)을 포함하는 것을 특징으로 하는 시그마 델타 아날로그-디지털 변환기.
- 제9항에 있어서, 상기 아날로그 필터 요소들은상기 능동 소자들 중 제1 및 제2 능동 소자들로부터 각각 출력되는 신호를 입력받는 샐런-키 필터 요소(sallen and key filter element)를 포함하는 것을 특징으로 하는 시그마 델타 아날로그-디지털 변환기.
- 제10항에 있어서, 상기 출력단은상기 제1 및 제2 능동 소자들로부터 각각 출력되는 신호와 상기 샐런-키 필터 요소로부터 출력되는 신호를 입력받는 것을 특징으로 하는 시그마 델타 아날로그-디지털 변환기.
- 제7항에 있어서,상기 디지털 출력 신호를 기초로 생성된 아날로그 신호를 상기 입력단 및 상기 출력단에 제공하는 디지털-아날로그 변환기(Digital to Analog Converter)를 더 포함하는 것을 특징으로 하는 시그마 델타 아날로그-디지털 변환기.
- 디지털 출력 신호의 적어도 일부를 표현하는 입력 신호를 입력받는 입력단, 상기 입력단과 연결되고 전력 이득을 제공하기 위한 M개의 능동 소자들, 및 상기 능동 소자들 각각으로부터 출력된 신호 모두를 표현하는 출력 신호를 출력하는 출력단을 포함하며 N(N>M)차 적분을 수행하는 루프 필터와, 상기 루프 필터로부터 출력된 신호를 양자화하여 상기 디지털 출력 신호를 출력하는 양자화기를 포함하는 시그마 델타 아날로그-디지털 변환기(ADC, Analog to Digital Converter)를 포함하는 집적 회로(IC, Integrated Circuit).
- 제13항에 있어서, 상기 집적 회로는 이미지 센서, 적외선 센서 및 바이오 센서를 포함하는 센서 장치와 CDMA(Code Division Multiple Access), GSM(Global System for Mobile telecommunication), WLAN(Wireless Local Area Network), DMB(Digital Multimedia Broadcasting) 및 Bluetooth를 포함하는 무선 수신기 장치에 포함되는 것을 특징으로 하는 집적 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070092618A KR100925397B1 (ko) | 2007-09-12 | 2007-09-12 | 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070092618A KR100925397B1 (ko) | 2007-09-12 | 2007-09-12 | 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090027416A true KR20090027416A (ko) | 2009-03-17 |
KR100925397B1 KR100925397B1 (ko) | 2009-11-09 |
Family
ID=40695035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070092618A KR100925397B1 (ko) | 2007-09-12 | 2007-09-12 | 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100925397B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101411393B1 (ko) * | 2012-07-24 | 2014-06-25 | 주식회사 레이믹스 | 회로 안정화 기능을 갖는 연속 시간 시그마-델타 아날로그-디지털 변환기 |
KR101419299B1 (ko) * | 2012-12-28 | 2014-07-17 | 주식회사 레이믹스 | 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법 |
KR20150088508A (ko) * | 2014-01-24 | 2015-08-03 | 주식회사 레이믹스 | 부하 조건 변화없이 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법 |
KR20170139000A (ko) * | 2015-02-20 | 2017-12-18 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 고-선형성 시그마-델타 컨버터 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101887824B1 (ko) | 2017-09-05 | 2018-08-10 | 서울대학교산학협력단 | 아날로그 디지털 변환 장치 및 이를 포함하는 마이크 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967606B2 (en) * | 2003-11-18 | 2005-11-22 | Infineon Technologies Ag | Loop filter for a continuous time sigma delta analog to digital converter |
US7215269B2 (en) | 2005-10-12 | 2007-05-08 | Avnera Corporation | Delta-sigma analog-to-digital converter suitable for use in a radio receiver channel |
-
2007
- 2007-09-12 KR KR1020070092618A patent/KR100925397B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101411393B1 (ko) * | 2012-07-24 | 2014-06-25 | 주식회사 레이믹스 | 회로 안정화 기능을 갖는 연속 시간 시그마-델타 아날로그-디지털 변환기 |
KR101419299B1 (ko) * | 2012-12-28 | 2014-07-17 | 주식회사 레이믹스 | 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법 |
KR20150088508A (ko) * | 2014-01-24 | 2015-08-03 | 주식회사 레이믹스 | 부하 조건 변화없이 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법 |
KR20170139000A (ko) * | 2015-02-20 | 2017-12-18 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 고-선형성 시그마-델타 컨버터 |
Also Published As
Publication number | Publication date |
---|---|
KR100925397B1 (ko) | 2009-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486217B2 (en) | A/D converter | |
JP4897825B2 (ja) | 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタad変換器 | |
US7924194B2 (en) | Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding | |
US8063806B2 (en) | Apparatus comprising frequency selective circuit and method | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
US9094040B2 (en) | Continuous-time mash sigma-delta analogue to digital conversion | |
US7679540B2 (en) | Double sampling DAC and integrator | |
EP2802077B1 (en) | A sigma-delta modulator | |
Au et al. | A 1.95-V, 0.34-mW, 12-b sigma-delta modulator stabilized by local feedback loops | |
KR100925397B1 (ko) | 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 | |
JPWO2013005267A1 (ja) | デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置 | |
US7576668B2 (en) | Reducing the time to convert an analog input sample to a digital code in an analog to digital converter (ADC) | |
US8436757B2 (en) | Complex bandpass ΔΣAD modulator and digital radio receiver | |
US8963755B2 (en) | Multi-level sigma-delta ADC with reduced quantization levels | |
US8890735B2 (en) | Multi-level sigma-delta ADC with reduced quantization levels | |
JP2005295494A (ja) | 直流オフセットキャンセル回路 | |
Morgado et al. | High-Efficiency Cascade $\Sigma\Delta $ Modulators for the Next Generation Software-Defined-Radio Mobile Systems | |
JP2016134875A (ja) | Ad変換器及びda変換器 | |
Pham et al. | Multi-stage noise band cancellation ΣΔ modulator for digitisation of distorted signals | |
JP2003060508A (ja) | デルタシグマ変調器 | |
Thompson et al. | A low-voltage low-power sigma-delta modulator with improved performance in overload condition | |
CN117356032A (zh) | 组合滤波和模数转换的可配置模拟基带 | |
Bilhan | Very low power sigma delta modulator for WCDMA | |
JPH09294075A (ja) | オーバーサンプリング型a/d変換器 | |
Cesura et al. | Mixed Mode Sigma-Delta ADC Design for High Quality Audio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121018 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131021 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151029 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181019 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191017 Year of fee payment: 11 |