CN117356032A - 组合滤波和模数转换的可配置模拟基带 - Google Patents
组合滤波和模数转换的可配置模拟基带 Download PDFInfo
- Publication number
- CN117356032A CN117356032A CN202180098410.2A CN202180098410A CN117356032A CN 117356032 A CN117356032 A CN 117356032A CN 202180098410 A CN202180098410 A CN 202180098410A CN 117356032 A CN117356032 A CN 117356032A
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- path
- integrator
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 10
- 238000001914 filtration Methods 0.000 title abstract description 15
- 230000010354 integration Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 19
- 238000004891 communication Methods 0.000 abstract description 23
- 230000006870 function Effects 0.000 description 18
- 230000015654 memory Effects 0.000 description 11
- 238000001228 spectrum Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 1
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 1
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 1
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
- H03M3/396—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different frequency bands
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
Abstract
本发明的各种实施例涉及无线通信，其中，提供了一种具有组合滤波和模数转换的可配置模拟基带的装置。所述装置使用第一积分级、第二积分级、第三积分级和模数转换器以及各种反馈和前馈路径，以启用几种不同的操作模式。
Description
技术领域
本发明涉及无线通信和用于无线通信系统的装置，更具体地，涉及组合滤波和模数转换的可配置模拟基带。
背景技术
由于带宽历经几十年，支持现代和传统蜂窝标准成为一项越来越难以高效执行的任务。这导致为窄带宽和宽带宽实现专用硬件成为最直接的方案。
但是，专用硬件的代价可能是电路面积增加和电流泄漏，因此，非常需要能够跨标准高效操作的单个硬件集合。这方面的一个挑战是存在干扰信号，这些干扰信号要么需要被过滤掉，导致大量电容和寄生，从而限制高带宽操作，要么动态范围需要足够大，以处理干扰器，这导致功耗增加，从而降低效率。
发明内容
本发明内容简单介绍了一些概念，在具体实施方式中会进一步描述这些概念。本发明内容并非旨在确定请求保护的主题的关键特征或必要特征，也并非旨在用于限制请求保护的主题的范围。
目的是提供一种具有组合滤波和模数转换的可配置模拟基带的装置。其它实现方式在从属权利要求、说明书以及附图中提供。
根据第一方面，提供了一种装置，包括：第一积分级，用于接收模拟输入信号并输出第一积分模拟信号；第二积分级，用于接收所述第一积分模拟信号并输出第二积分模拟信号；第三积分级，用于接收所述第二积分模拟信号并输出第三积分模拟信号；模数转换器(analog-to-digital converter，ADC)，用于接收所述第三积分模拟信号并执行所述第三积分模拟信号的模数转换以导出数字信号；第一反馈路径，用于将所述第三积分模拟信号反馈到所述第三积分级；第二反馈路径，用于将所述数字信号反馈到所述第三积分级，其中，所述第二反馈路径包括第一反馈数模转换器；第三反馈路径，用于将所述数字信号反馈到所述第二积分级，其中，所述第三反馈路径包括第二反馈数模转换器；第四反馈路径，用于将所述第二积分模拟信号反馈到所述第一积分级；第五反馈路径，用于将所述第二积分模拟信号反馈回所述第二积分级；第一前馈路径，用于将所述模拟输入信号前馈到所述第二积分级；第二前馈路径，用于将所述第一积分模拟信号前馈到所述第三积分级。例如，该方案可以启用可重新配置的硬件方案，该可重新配置的硬件方案可以适应不同的带宽和动态范围要求。
在第一方面的第一种实现方式中，所述第一积分级包括第一求和节点和第一积分器，其中，所述第一求和节点用于接收所述模拟输入信号和来自所述第四反馈路径的信号，以向所述第一积分器提供第一和信号，并且其中，所述第一积分器用于对所述第一和信号进行积分以导出所述第一积分模拟信号；所述第二积分级包括第二求和节点和第二积分器，其中，所述第二求和节点用于接收所述第一积分模拟信号、来自所述第五反馈路径的信号和来自所述第一前馈路径的信号，并向所述第二积分器提供第二和信号，并且其中，所述第二积分器用于对所述第二和信号进行积分以导出所述第二积分模拟信号；所述第三积分级包括第三求和节点和第三积分器，其中，所述第三求和节点用于接收所述第二积分模拟信号、来自所述第二前馈路径的信号、来自所述第二反馈路径的信号、来自第一反馈路径的信号，并向所述第三积分器提供第三和信号，并且其中，所述第三积分器用于对所述第三和信号进行积分以导出所述第三积分模拟信号。例如，该方案可以启用可重新配置的硬件方案，该可重新配置的硬件方案可以适应不同的带宽和动态范围要求。
在第一方面的第二种实现方式中，所述第一积分器和所述第二积分器是一阶积分器。例如，该方案可以启用模拟输入信号的滤波。
在第一方面的第三种实现方式中，所述第三积分器是二阶积分器。例如，该方案可以使得，第三积分器充当求和放大器而不是其操作频率仅限于高频的积分器。
在第一方面的第四种实现方式中，所述装置还包括在通往所述第一求和节点的路径上的第一开关、在所述第一前馈路径上的第二开关、耦合在所述第一积分器与所述第二求和节点之间的第三开关、在所述第二前馈路径上的第四开关、在所述第五反馈路径上的第五开关、耦合在所述第二积分器与所述第三求和节点之间的第六开关、在所述第一反馈路径上的第七开关和在所述第二反馈路径上的第八开关。例如，该方案可以实现装置的不同操作模式。
在第一方面的第五种实现方式中，所述装置用于根据接收到的模拟输入信号的信号类型，选择性地闭合或断开所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关和所述第八开关中的至少一个。例如，该方案可以实现装置的不同操作模式。
在第一方面的第六种实现方式中，在第一操作模式下，所述装置用于闭合所述第一开关、所述第二开关、所述第三开关和第二反馈路径。例如，该方案可以启用在使用宽带宽时可以使用的操作模式。
在第一方面的第七种实现方式中，在第二操作模式下，所述装置用于闭合所述第一前馈路径、所述第二前馈路径、所述第五反馈路径和所述第二反馈路径。例如，该方案可以启用所需的操作模式，并实现最佳性能/效率权衡。
在第一方面的第八种实现方式中，在第三操作模式下，所述装置用于闭合所述第一前馈路径、所述第二前馈路径、所述第三开关和所述第一反馈路径。例如，该方案可以在可以放宽滤波的情况下启用操作模式，从而实现更低的功耗。
在第一方面的第九种实现方式中，所述第一反馈数模转换器包括归零数模转换器。例如，该方案可以对环路延迟的1/4、2/4或3/4时钟启用可变过量环路延迟补偿。
在第一方面的第十种实现方式中，所述第二反馈数模转换器包括非归零数模转换器。例如，该方案可以提高线性度和效率。
根据第二方面，提供了一种方法，包括：控制器确定接收到的模拟输入信号的信号类型；所述控制器通过如下方式控制第四方面所述的装置：根据所述接收到的模拟输入信号的信号类型，选择性地切换所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关和所述第八开关中的至少一个。例如，该方案可以实现装置的不同操作模式。
在第二方面的一种实现方式中，所述方法包括：所述控制器在第一操作模式下在所述第一开关、所述第二开关、所述第三开关和第二反馈路径上切换。例如，该方案可以启用在使用宽带宽时可以使用的操作模式。
在第二方面的一种实现方式中，所述方法包括：所述控制器在第二操作模式下在所述第一前馈路径、所述第二前馈路径、所述第五反馈路径和所述第二反馈路径上切换。例如，该方案可以启用所需的操作模式，并实现最佳性能/效率权衡。
在第二方面的一种实现方式中，所述方法包括：所述控制器在第三操作模式下在所述第一前馈路径、所述第二前馈路径、所述第三开关和所述第一反馈路径上切换。例如，该方案可以在可以放宽滤波的情况下启用操作模式，从而实现更低的功耗。
根据第三方面，提供了一种用于无线通信系统的通信设备，所述通信设备包括第一方面的装置。
根据第四方面，提供了一种用于无线通信系统的用户节点，所述用户节点包括第一方面的装置。
根据第五方面，提供了一种用于无线通信系统的基站，所述基站包括第一方面的装置。
由于通过参考结合附图考虑的以下详细描述会更好理解许多伴随特征，因此将更容易了解这些特征。
附图说明
根据附图阅读的以下详细描述将更好地理解本描述，其中：
图1A示出了示例性实施例提供的用于启用多种操作模式的装置；
图1B示出了示例性实施例提供的在第一操作模式下操作时的装置；
图1C示出了示例性实施例提供的在第二操作模式下操作时的装置；
图1D示出了示例性实施例提供的在第三操作模式下操作时的装置；
图2A示出了示例性实施例提供的图1A的装置的电路级实现；
图2B示出了本发明实施例的另一示例提供的图1A的装置的电路级实现；
图3A示出了本发明实施例的示例提供的第一操作模式的模拟频谱和信号传递函数；
图3B示出了本发明实施例的示例提供的第二操作模式的模拟频谱和信号传递函数；
图3C示出了本发明实施例的示例提供的第三操作模式的模拟频谱和信号传递函数；
图4示出了包括本发明实施例的示例提供的装置的通信设备；
图5示出了本发明实施例的示例提供的系统；
图6示出了本发明实施例的示例提供的方法。
在附图中，相同的附图标记用于指定相同的部件。
具体实施方式
下文结合附图提供的详细描述旨在作为对本实施例的描述，并不打算仅表示可以构造或使用本实施例的形式。但是，相同或等效的功能和结构可以通过不同的实施例来实现。
在具有单个硬件集合的集成接收器中，支持不同无线通信代(例如从2G到5G)之间的蜂窝带宽是一项难以高效完成的任务。每个接收器级都可能具有最佳的电容和阻抗范围，以实现所需的任务：滤波、放大和模数(analog-to-digital，A/D)转换。窄带宽可能需要大电容才能过滤掉潜在的干扰信号。由于寄生，这导致了相对较大的最小电容，这限制了宽带宽操作模式的实现。或者，可能会以更高的功耗和更低的效率为代价增加动态范围。以考虑到每一级的优缺点的方式重新配置接收器链可以提高效率。
下面讨论一种实现多模滤波器和A/D转换器的装置。该装置可以启用几种不同的操作模式，例如，针对具有最大电路可重用性的特定用例。
图1A示出了一方面提供的用于启用多种操作模式的装置100。装置100包括：第一积分级150，用于接收模拟输入信号102并输出第一积分模拟信号112；以及第二积分级152，用于接收第一积分模拟信号112并输出第二积分模拟信号126。该装置还包括第三积分级154，用于接收第二积分模拟信号126并输出第三积分模拟信号134。该装置还包括模数转换器(analog-to-digital converter，ADC)136，该ADC 136包括ADC级输入170，该ADC级输入170用于接收第三积分模拟信号134并执行第三积分模拟信号134的模数转换以导出数字信号138。例如，ADC 136可以通过闪存转换器实现。
装置100还可以包括：第一反馈路径132，用于将第三积分模拟信号134反馈到第三积分级154；第二反馈路径142，用于将数字信号138反馈到第三积分级154，其中，第二反馈路径142包括第一反馈数模转换器140。装置100还可以包括第三反馈路径146，用于将数字信号138反馈到第二积分级152，其中，第三反馈路径146包括第二反馈数模转换器144。
该装置还可以包括：第四反馈路径124，用于将第二积分模拟信号126反馈到第一积分级150；第五反馈路径122，用于将第二积分模拟信号126反馈回第二积分级152；第一前馈路径108，用于将模拟输入信号102前馈到第二积分级152；以及第二前馈路径114，用于将第一积分模拟信号112前馈到第三积分级154。
在一个示例性实施例中，第一积分级150可以包括第一求和节点106和第一积分器110。第一求和节点106可用于接收模拟输入信号102和来自第四反馈路径124的信号，以向第一积分器110提供第一和信号104。第一积分器110可用于对第一和信号104进行积分以导出第一积分信号112。
在一个示例性实施例中，第二积分级152可以包括第二求和节点116和第二积分器120。第二求和节点116可用于接收第一积分模拟信号112、来自第五反馈路径122的信号和来自第一前馈路径108的信号，并向第二积分器120提供第二和信号118。第二积分器120可用于对第二和信号118进行积分以导出第二积分信号126。
在一个示例性实施例中，第三积分级154可以包括第三求和节点128和第三积分器130，其中，第三求和节点128用于接收第二积分模拟信号126、来自第二前馈路径114的信号、来自第二反馈路径142的信号、来自第一反馈路径132的信号，并向第三积分器130提供第三和信号134。第三积分器130用于对第三和信号168进行积分以导出第三积分模拟信号134。在第三求和节点128处，对来自第一积分级、第二积分级或第三积分级或DA1 140的信号进行求和，以根据所选配置(开关状态)获得所需的频率行为和功能。
在一个示例性实施例中，第一积分器110和第二积分器120是一阶积分器。一阶积分器可以具有高直流增益和–20dB/dec的频率响应斜率。第一积分器110和第二积分器120可以用于滤波。
在一个示例性实施例中，第三积分器130是二阶积分器。二阶积分器可以具有高直流增益和–40dB/dec的频率响应斜率。
在一个示例性实施例中，第一反馈数模转换器140包括归零数模转换器，其中，模拟输出为零或数字输入码的加权版本。输出占空比和输入与输出之间的延迟可基于ADC时钟速率和所需反馈权重进行选择。使用归零数模转换器可以实现更高的时钟频率和带宽，因为转换器可以补偿反馈延迟的多达3/4时钟周期。
在一个示例性实施例中，第二反馈数模转换器140包括非归零数模转换器，该非归零数模转换器的输出是数字输入码的加权模拟版本。输入与输出之间的延迟可基于ADC时钟频率选择。在信号链中在归零数模转换器之前使用非归零数模转换器，可以提高整体线性度和效率。
在一个示例性实施例中，第三求和节点128可用于对第二积分信号126、来自第二前馈路径114的信号、来自第一反馈路径132的信号和来自第二反馈路径114的信号进行求和，并向第三积分器130提供第三和信号168。
在一个示例性实施例中，装置100可以包括在多个信号路径上的开关S1-S8。装置100可包括：在通往第一求和节点106的路径上的第一开关162、在第一前馈路径108上的第二开关180、耦合在第一积分器110与第二求和节点116之间的第三开关164、在第二前馈路径114上的第四开关172、在第五反馈路径122上的第五开关174、耦合在第二积分器120与求和节点128之间的第六开关166、在第一反馈路径132上的第七开关176和在第二反馈路径142上的第八开关178。装置100可用于根据接收到的模拟输入信号102的信号类型，选择性地闭合或断开第一开关162、第二开关180、第三开关164、第四开关172、第五开关174、第六开关166、第七开关176和第八开关178中的至少一个。“选择性”切换可以表示，可以单独确定每个开关的状态(即闭合(启用信号流)或断开(禁用信号流))，以便在装置100中获得期望的有效信号路径。此外，术语“依赖于”可以表示，该装置可以具有特定数量的操作模式，并且特定的信号类型可以与每个操作模式相关联。因此，可以基于所应用的操作模式控制开关。
例如，图1A中公开的方案可以实现可重新配置的硬件方案，该可重新配置的硬件方案可以针对窄带宽和宽带宽进行优化。由于可以实现单硬件配置，它还可以节省所需的物理区域，并降低功耗。
图1A所示的装置100可以应用于各种实现环境中，例如无线通信接收器、通信设备、用户节点或基站。
图1B示出了当在第一操作模式下操作时的装置156。第一操作模式可以缩写为“FBDSM1”(反馈Δ-∑1)。
表1示出了在FBDSM1模式下启用的路径。
表1：FBDSM1模式下启用的路径
| 路径 | FBDSM1 |
| S1 | X |
| S2 | |
| S3 | X |
| S4 | |
| S5 | |
| S6 | X |
| S7 | |
| S8 | X |
FBDSM1模式可以实现一种配置，该配置可以特别适合于超宽带宽操作，其中，可用的过采样比被限制在大约6或更低。最大带宽(采样频率)可以通过以DA1 140的归零操作补偿的3/4时钟周期过量环路延迟启用。DA2 144提供了额外的量化噪声整形陷波，而不会危及环路的稳定性。FBDSM1模式可以提供二阶滤波和二阶噪声整形，并具有额外的陷波。
图1C示出了当在第二操作模式下操作时的装置158。第二操作模式可以缩写为“FBDSM2”(反馈Δ-∑2)。
表2示出了在FBDSM2模式下启用的路径。
表2：FBDSM2模式下启用的路径
| 路径 | FBDSM2 |
| S1 | |
| S2 | X |
| S3 | |
| S4 | X |
| S5 | X |
| S6 | |
| S7 | |
| S8 | X |
与图1B中所示的FBDSM1模式相比，FBDSM2模式交换第一积分器110和第二积分器120的顺序。这表示DA2 144将反馈到第二积分级152，第二积分级152现在实际上是图1C所示链中的第一级。这可能表示DA2 144定义了整体线性度性能，并且放宽了对DA1140的要求，从而节省了功耗。第五反馈路径122的权重调整滤波器响应的Q值。如果过采样比足够高(8或更高)，在本文讨论的所有三种模式中，这种操作模式可以实现最佳性能/效率权衡。此外，通过FBDSM2模式，可以实现二阶滤波和2+2阶量化噪声整形。
图1D示出了当在第三操作模式下操作时的装置160。第三操作模式可以缩写为“FFDSM”(前馈Δ-∑模式)。
表3示出了在FFDSM模式下启用的路径。
表3：在FFDSM模式下启用的路径
FFDSM模式可以视为在可以放宽滤波的情况下使用的省电模式。在FFDSM模式下，DA1 140被断开(通过开关178)，因为希望避免归零DA1 140的用户(因为使用DA1 140在功耗方面不是最佳的)。在FFDSM模式下，第三积分器130主要用作第一积分器110和第二积分器120的求和点。第三积分器130的电容相对于操作频率较小，因此对噪声整形功能的影响最小。FFDSM模式以较低的功耗来权衡滤波，从而使用前馈类型Δ-∑实现二阶噪声整形。第一积分器110和第二积分器120通常用于滤波，因此，它们可以处理比第三积分器130(其可能对寄生敏感)更多的电容。这可能支持更高效的A/D转换，因为避免了DA1140的使用，并且可以降低ADC时钟速率。对于窄带宽，环路延迟可以较小(例如，1/4时钟)，避免需要特定的过量环路补偿。在另一个示例性实施例中，通过在第二积分器120中包括零补偿，可以使用高达2/4时钟的环路延迟。
图2A示出了示例性实施例提供的图1A的装置的电路级实现。图2B示出了另一示例性实施例提供的图1A的装置的电路级实现。在图2A和图2B中，为简单起见，电路是单端绘制的。第一积分器110和第二积分器120用传统的基于运算放大器的积分器实现。二阶积分函数可以通过在运算放大反馈中具有二阶高通网络来实现，或者通过将具有不同时间常数的负RC反馈和正RC反馈组合在一起来实现。动态元件匹配(dynamic element matching，DEM)可用于RZDAC(DA1 140)和DAC(DA2 144)，因为根据选定的操作模式，D/A转换器中的任何一个都可以主导性能。
图3A示出了示例性实施例提供的第一操作模式的模拟频谱和信号传递函数(虚线)。
图3B示出了示例性实施例提供的第二操作模式的模拟频谱和信号传递函数(虚线)。
图3C示出了示例性实施例提供的第三操作模式的模拟频谱和信号传递函数(虚线)。
图4示出了包括示例性实施例提供的装置408的通信设备400。
通信设备400可以包括处理器402。通信设备400还可以包括存储器404。装置408可以实现为图1A至图1D中任一个所示的装置。
在一些实施例中，通信设备400的至少一些部分可以实现为片上系统(system ona chip，SoC)。例如，处理器402、存储器404和/或通信设备400的其它组件可以使用现场可编程门阵列(field-programmable gate array，FPGA)实现。
通信设备400的组件(例如处理器402和存储器404)可以不是分立组件。例如，如果设备400使用SoC实现，则组件可以对应于SoC的不同单元。
例如，处理器402可以包括各种处理设备中的一个或多个，例如协处理器、微处理器、控制器、数字信号处理器(digital signal processor，DSP)、具有或不具有伴随DSP的处理电路，或包括集成电路的各种其它处理设备，例如专用集成电路(applicationspecific integrated circuit，ASIC)、现场可编程门阵列(field programmable gatearray，FPGA)、微控制器单元(microcontroller unit，MCU)、硬件加速器、专用计算机芯片等。
例如，存储器404可以用于存储计算机程序等。存储器404可以包括一个或多个易失性存储器设备、一个或多个非易失性存储器设备和/或一个或多个易失性存储器设备和非易失性存储器设备的组合。例如，存储器404可以体现为磁存储设备(例如硬盘驱动器、软盘、磁带等)、光磁存储设备和半导体存储器(例如掩模ROM、可编程ROM(programmable ROM，PROM)、可擦除PROM(erasable PROM，EPROM)、闪存ROM、随机存取存储器(random accessmemory，RAM)等)。
此处描述的功能可以通过通信设备400的各种组件实现。例如，存储器404可以包括用于执行本文公开的任何功能的程序代码，处理器402可以用于根据存储器402中包括的程序代码执行功能。
当通信设备400用于实现某种功能时，通信设备400的某个和/或某些组件，例如一个或多个处理器402和/或存储器404，可以用于实现该功能。此外，当一个或多个处理器402用于实现某种功能时，该功能可以使用例如包括在存储器404中的程序代码来实现。例如，如果通信设备400用于执行操作，则一个或多个存储器404和计算机程序代码可以用于与一个或多个处理器402一起使通信设备400执行该操作。
图5示出了示例性实施例提供的系统。
该系统包括用户节点500和基站506，其中，用户节点500包括装置502，基站506包括装置506。装置502和506可以实现为图1A至图1D中任一个所示的装置。
图6示出了示例性实施例提供的方法。
该方法可以包括：控制器确定(600)接收到的模拟输入信号的信号类型。
此外，该方法可以包括：控制器通过如下方式控制(602)装置100、156、158、160、408、502、506：根据模拟输入信号的信号类型，选择性地切换第一开关162、第二开关180、第三开关164、第四开关172、第五开关174、第六开关166、第七开关176和第八开关178中的至少一个。
在一个示例性实施例中，该方法可以包括：控制器在第一操作模式下在第一开关162、第二开关164、第三开关166和第二反馈路径142上切换。
在一个示例性实施例中，该方法可以包括：控制器在第二操作模式下在第一前馈路径108、第二前馈路径114、第五反馈路径122和第二反馈路径142上切换。
在一个示例性实施例中，该方法可以包括：控制器在第三操作模式下在第一前馈路径108、第二前馈路径114、第三开关166和第一反馈路径132上切换。
尽管已经以结构特征和/或动作特定的语言描述了主题一部分，但是应当理解，所附权利要求书定义的主题不必局限于上文描述的具体特征或动作。相反，上文描述的具体特性和动作作为实施权利要求书的实施例进行公开，并且其它等效特征和动作旨在包含于权利要求书的范围内。
本文描述的功能可以至少部分地由一个或多个计算机程序产品组件(例如软件组件)来执行。或者，或另外，本文描述的功能可以至少部分地由一个或多个硬件逻辑组件执行。例如，在不限于此情况下，可以使用的硬件逻辑组件的示例性类型包括现场可编程门阵列(field-programmable gate array，FPGA)、专用集成电路(application-specificintegrated circuit，ASIC)、特殊应用标准产品(application-specific standardproduct，ASSP)、片上系统(system-on-a-chip，SOC)、复杂可编程逻辑器件(complexprogrammable logic device，CPLD)和图形处理单元(graphics processing unit，GPU)。
应当理解，上文描述的优点和优势可以涉及一个实施例，或者可以涉及多个实施例。实施例不限于解决任何或全部所述问题，也不限于具有任何或全部所述优点和优势的实施例。还应当理解，提及“一个”项目时可以指这些项目中的一个或多个项目。术语“和/或”可用于指示可能发生它连接的一个或多个情况。可能会发生两个或多个连接情况，或者可能仅发生其中一个连接情况。
本文描述的方法的操作可以按任何适合的顺序进行，或在适当时同时进行。此外，可以从任何所述方法中删除单独的方框，而不脱离本文描述的主题的精神及范围。上文描述的任何实施例的方面可以与所描述的任何其它实施例的方面组合以形成更多实施例，而不影响所要达到的效果。
本文中所用的术语“包括”意在包括相关的方法、方框或元素，但是此类方框或元素不包括排他性列表，并且方法或装置可包含额外的方框或元素。
应当理解，以上描述仅作为示例提供，并且本领域技术人员可以进行各种修改。以上说明书、实施例和数据完整描述了示例性实施例的结构和使用。虽然上文相对详细地或结合一个或多个单独实施例描述了各种实施例，本领域技术人员可以对所公开的实施例进行各种变更，而不脱离本发明的精神或范围。
Claims (15)
1.一种装置(100、156、158、160、408、502、506)，其特征在于，包括：
第一积分级(150)，用于接收模拟输入信号(102)并输出第一积分模拟信号(112)；
第二积分级(152)，用于接收所述第一积分模拟信号(112)并输出第二积分模拟信号(126)；
第三积分级(154)，用于接收所述第二积分模拟信号(126)并输出第三积分模拟信号(134)；
模数转换器(analog-to-digital converter，ADC)(136)，用于接收所述第三积分模拟信号(134)并执行所述第三积分模拟信号(134)的模数转换以导出数字信号(138)；
第一反馈路径(132)，用于将所述第三积分模拟信号(134)反馈到所述第三积分级(154)；
第二反馈路径(142)，用于将所述数字信号(138)反馈到所述第三积分级(154)，其中，所述第二反馈路径(142)包括第一反馈数模转换器(140)；
第三反馈路径(146)，用于将所述数字信号(138)反馈到所述第二积分级(152)，其中，所述第三反馈路径(146)包括第二反馈数模转换器(144)；
第四反馈路径(124)，用于将所述第二积分模拟信号(126)反馈到所述第一积分级(150)；
第五反馈路径(122)，用于将所述第二积分模拟信号(126)反馈回所述第二积分级(152)；
第一前馈路径(108)，用于将所述模拟输入信号(102)前馈到所述第二积分级(152)；
第二前馈路径(114)，用于将所述第一积分模拟信号(112)前馈到所述第三积分级(154)。
2.根据权利要求1所述的装置(100、156、158、160、408、502、506)，其特征在于，
所述第一积分级(150)包括第一求和节点(106)和第一积分器(110)，其中，所述第一求和节点(106)用于接收所述模拟输入信号(102)和来自所述第四反馈路径(124)的信号，以向所述第一积分器(110)提供第一和信号(104)，并且其中，所述第一积分器(110)用于对所述第一和信号(104)进行积分以导出所述第一积分模拟信号(112)；
所述第二积分级(152)包括第二求和节点(116)和第二积分器(120)，其中，所述第二求和节点(116)用于接收所述第一积分模拟信号(112)、来自所述第五反馈路径(122)的信号和来自所述第一前馈路径(108)的信号，并向所述第二积分器(120)提供第二和信号(118)，并且其中，所述第二积分器(120)用于对所述第二和信号(118)进行积分以导出所述第二积分模拟信号(126)；
所述第三积分级(154)包括第三求和节点(128)和第三积分器(130)，其中，所述第三求和节点(128)用于接收所述第二积分模拟信号(126)、来自所述第二前馈路径(114)的信号、来自所述第二反馈路径(142)的信号、来自第一反馈路径(132)的信号，并向所述第三积分器(130)提供第三和信号(134)，并且其中，所述第三积分器用于对所述第三和信号(168)进行积分以导出所述第三积分模拟信号(134)。
3.根据权利要求2所述的装置(100、156、158、160、408、502、506)，其特征在于，所述第一积分器(110)和所述第二积分器(120)是一阶积分器。
4.根据权利要求2或3所述的装置(100、156、158、160、408、502、506)，其特征在于，所述第三积分器(130)是二阶积分器。
5.根据权利要求2至4中任一项所述的装置(100、156、158、160、408、502、506)，其特征在于，包括在通往所述第一求和节点(106)的路径上的第一开关(162)、在所述第一前馈路径(108)上的第二开关(180)、耦合在所述第一积分器(110)与所述第二求和节点(116)之间的第三开关(164)、在所述第二前馈路径(114)上的第四开关(172)、在所述第五反馈路径(122)上的第五开关(174)、耦合在所述第二积分器(120)与所述第三求和节点(128)之间的第六开关(166)、在所述第一反馈路径(132)上的第七开关(176)和在所述第二反馈路径(142)上的第八开关(178)。
6.根据权利要求5所述的装置(100、156、158、160、408、502、506)，其特征在于，所述装置(100、156、158、160、502、506)用于根据接收到的模拟输入信号(102)的信号类型，选择性地闭合或断开所述第一开关(162)、所述第二开关(180)、所述第三开关(164)、所述第四开关(172)、所述第五开关(174)、所述第六开关(166)、所述第七开关(176)和所述第八开关(178)中的至少一个。
7.根据权利要求6所述的装置(100、156、158、160、408、502、506)，其特征在于，在第一操作模式下，所述装置(100、156、158、160、502、506)用于闭合所述第一开关(162)、所述第二开关(164)、所述第三开关(166)和第二反馈路径(142)。
8.根据权利要求6所述的装置(100、156、158、160、408、502、506)，其中，在第二操作模式下，所述装置(100、156、158、160、502、506)用于闭合所述第一前馈路径(108)、所述第二前馈路径(114)、所述第五反馈路径(122)和所述第二反馈路径(142)。
9.根据权利要求6所述的装置(100、156、158、160、408、502、506)，其特征在于，在第三操作模式下，所述装置(100、156、158、160、502、506)用于闭合所述第一前馈路径(108)、所述第二前馈路径(114)、所述第三开关(166)和所述第一反馈路径(132)。
10.根据权利要求1至9中任一项所述的装置(100、156、158、160、408、502、506)，其特征在于，所述第一反馈数模转换器(140)包括归零数模转换器。
11.根据权利要求1至10中任一项所述的装置(100、156、158、160、408、502、506)，其特征在于，所述第二反馈数模转换器(140)包括非归零数模转换器。
12.一种方法，其特征在于，包括：
控制器确定接收到的模拟输入信号的信号类型；
所述控制器通过如下方式控制根据权利要求5所述的装置(100、156、158、160、408、502、506)：根据所述模拟输入信号的信号类型，选择性地切换所述第一开关(162)、所述第二开关(180)、所述第三开关(164)、所述第四开关(172)、所述第五开关(174)、所述第六开关(166)、所述第七开关(176)和所述第八开关(178)中的至少一个。
13.根据权利要求12所述的方法，其特征在于，包括：
所述控制器在第一操作模式下在所述第一开关(162)、所述第二开关(164)、所述第三开关(166)和所述第二反馈路径(142)上切换。
14.根据权利要求12所述的方法，其特征在于，包括：
所述控制器在第二操作模式下在所述第一前馈路径(108)、所述第二前馈路径(114)、所述第五反馈路径(122)和所述第二反馈路径(142)上切换。
15.根据权利要求12所述的方法，其特征在于，包括：
所述控制器在第三操作模式下在所述第一前馈路径(108)、所述第二前馈路径(114)、所述第三开关(166)和所述第一反馈路径(132)上切换。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2021/063230 WO2022242840A1 (en) | 2021-05-19 | 2021-05-19 | Configurable analog baseband combining filtering and analog-to-digital conversion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117356032A true CN117356032A (zh) | 2024-01-05 |
Family
ID=76034633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180098410.2A Pending CN117356032A (zh) | 2021-05-19 | 2021-05-19 | 组合滤波和模数转换的可配置模拟基带 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117356032A (zh) |
| WO (1) | WO2022242840A1 (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069352A (zh) * | 2004-11-16 | 2007-11-07 | 皇家飞利浦电子股份有限公司 | 具有抗干扰保护的非浸入性滤波器的连续时间∑△模拟数字转换器 |
| US8749417B2 (en) * | 2011-11-06 | 2014-06-10 | Silicon Laboratories, Inc. | Multi-mode analog-to-digital converter |
-
2021
- 2021-05-19 WO PCT/EP2021/063230 patent/WO2022242840A1/en active Application Filing
- 2021-05-19 CN CN202180098410.2A patent/CN117356032A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022242840A1 (en) | 2022-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768793B2 (en) | Adaptive digital quantization noise cancellation filters for mash ADCs | |
| Feldman et al. | A 13-bit, 1.4-MS/s sigma-delta modulator for RF baseband channel applications | |
| US6930624B2 (en) | Continuous time fourth order delta sigma analog-to-digital converter | |
| Fujimori et al. | A 5-V single-chip delta-sigma audio A/D converter with 111 dB dynamic range | |
| KR100914503B1 (ko) | 하이브리드 멀티스테이지 회로 | |
| Salo et al. | A 80-MHz bandpass/spl Delta//spl Sigma/modulator for a 100-MHz IF receiver | |
| Gomez et al. | A 1.5 V 2.4/2.9 mW 79/50 dB DR/spl Sigma//spl Delta/modulator for GSM/WCDMA in a 0.13/spl mu/m digital process | |
| US7365668B2 (en) | Continuous-time delta-sigma analog digital converter having operational amplifiers | |
| Au et al. | A 1.95-V, 0.34-mW, 12-b sigma-delta modulator stabilized by local feedback loops | |
| Bazarjani et al. | A 160-MHz fourth-order double-sampled SC bandpass sigma-delta modulator | |
| Jiang et al. | A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process | |
| Kasha et al. | A 16-mW, 120-dB linear switched-capacitor delta-sigma modulator with dynamic biasing | |
| US8436757B2 (en) | Complex bandpass ΔΣAD modulator and digital radio receiver | |
| Farahani et al. | A low power multi-standard sigma-delta ADC for WCDMA/GSM/Bluetooth applications | |
| KR100925397B1 (ko) | 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터 | |
| KR20190021634A (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
| CN117356032A (zh) | 组合滤波和模数转换的可配置模拟基带 | |
| Morgado et al. | High-Efficiency Cascade $\Sigma\Delta $ Modulators for the Next Generation Software-Defined-Radio Mobile Systems | |
| US7026970B2 (en) | Method and system for a multi-rate analog finite impulse response filter | |
| US20200169228A1 (en) | A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator | |
| Tsai et al. | A 1.2 V 64fJ/conversion-step continuous-time ΣΔ modulator using asynchronous SAR quantizer and digital ΣΔ truncator | |
| Ritoniemi et al. | Fully differential CMOS sigma-delta modulator for high performance analog-to-digital conversion with 5 V operating voltage | |
| US9628103B2 (en) | Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme | |
| US20200266800A1 (en) | Differentiator circuit | |
| O'Donoghue et al. | A Digitally Corrected 5-mW 2-MS/s SC $\Delta\Sigma $ ADC in 0.25-$\mu $ m CMOS With 94-dB SFDR |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |