KR20090023787A - 플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템 - Google Patents

플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템 Download PDF

Info

Publication number
KR20090023787A
KR20090023787A KR1020070088811A KR20070088811A KR20090023787A KR 20090023787 A KR20090023787 A KR 20090023787A KR 1020070088811 A KR1020070088811 A KR 1020070088811A KR 20070088811 A KR20070088811 A KR 20070088811A KR 20090023787 A KR20090023787 A KR 20090023787A
Authority
KR
South Korea
Prior art keywords
flash memory
erase
pin
logic circuit
erasing
Prior art date
Application number
KR1020070088811A
Other languages
English (en)
Other versions
KR100935865B1 (ko
Inventor
이택규
류석
이상이
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070088811A priority Critical patent/KR100935865B1/ko
Publication of KR20090023787A publication Critical patent/KR20090023787A/ko
Application granted granted Critical
Publication of KR100935865B1 publication Critical patent/KR100935865B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 플래시 메모리 자체에 플래시 메모리 소거핀을 제공함으로써 위급상황이 발생한 경우 플래시 메모리내의 중요한 데이터가 노출되는 것을 방지하기 위하여 플래시 메모리의 전체 또는 특정 섹터(sector)를 소거하는 장치 및 방법에 관한 것이다. 본 발명에 따른, 플래시 메모리의 데이터를 소거하기 위한 시스템은, 중앙처리장치와, 상기 중앙처리장치에 연결되며, 적어도 하나의 플래시 메모리 소거핀을 구비한 플래시 메모리와, 상기 플래시 메모리에 연결되며, 상기 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 상기 적어도 하나의 플래시 메모리 소거핀에 전송하는 소거 논리회로를 포함한다.
플래시 메모리, 플래시 메모리 소거핀, 소거, 비상소거

Description

플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법 및 시스템{Methods and systems for flash memory erasure using a flash memory erase pins}
본 발명은 일반적으로 플래시 메모리에 관한 것이며, 좀더 구체적으로는 플래시 메모리 자체에 플래시 메모리 소거핀을 제공함으로써 위급상황이 발생한 경우 플래시 메모리내의 중요한 데이터가 노출되는 것을 방지하기 위하여 플래시 메모리의 전체 또는 특정 섹터(sector)를 소거하는 장치 및 방법에 관한 것이다.
종래 기술에 따른 플래시 메모리 소거 방법이 적용될 수 있는 시스템에 대한 개략적인 구성이 도 1에 도시되어 있다. 플래시 메모리(10)는 중앙처리장치(1)와 Address/Data, Chip enable, Read/Write Enable 등의 핀으로 연결될 수 있다. 플래시 메모리(10)는 중앙처리장치(1)의 명령에 따라 데이터의 읽기/쓰기/소거 등의 제어동작을 수행하게 되며, 이러한 방식은 플래시 메모리(10)가 중앙처리장치(1)에 직접 연결되기 때문에 간단하게 구성될 수 있다. 그러나 이러한 시스템에서 플래시 메모리(10)는 중앙처리장치(1)만을 통해 제어될 수 있으므로 전원이 차단되어 중앙처리장치(1)가 동작하지 않을 경우에는 플래시 메모리의 데이터 소거가 수행될 수 없으며, 중앙처리장치(1)가 다른 프로세스를 수행하는 경우에는 플래시 메모리의 소거 동작이 지연될 수도 있다.
또한, 종래 기술에 따르면 플래시 메모리가 탑재된 장비의 탈취 및 분실 시 플래시 메모리내에 저장된 중요 데이터에 대한 불법적인 누출 시도가 있는 경우에 이를 방지할 수 있는 방법 및 시스템이 제공되지 않는다.
따라서, 본 발명은 플래시 메모리의 중요 데이터에 대한 불법적인 침입시 이를 감지하여 중요 데이터가 누출되지 않도록 신속하고 안전하게 플래시 메모리내의 데이터를 소거하는 방법 및 시스템을 제공하는 것을 목적으로 한다.
또한, 본 발명은 플래시 메모리에 연결된 중앙처리장치에 전원이 차단되는 등 중앙처리장치가 정상적으로 동작하지 않는 상황하에서도 독립적으로 플래시 메모리의 데이터를 안전하게 소거할 수 있는 방법 및 시스템을 제공하는 것을 목적으로 한다.
본 발명에 따른, 플래시 메모리의 데이터를 소거하기 위한 시스템은, 중앙처리장치와, 상기 중앙처리장치에 연결되며, 적어도 하나의 플래시 메모리 소거핀을 구비한 플래시 메모리와, 상기 플래시 메모리에 연결되며, 상기 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 상기 적어도 하나의 플래시 메모리 소거핀에 전송하는 소거 논리회로를 포함한다.
본 발명에 따른, 플래시 메모리의 데이터를 소거하는 방법은, (a) 센서를 통 해 상기 플래시 메모리에 대한 침입을 검지하는 단계와, (b) 침입이 검지되면, 상기 센서에 의해 소거신호를 발생시키는 단계와, (c) 상기 소거신호에 대응하여 소거 논리회로를 작동시키는 단계와, (d) 상기 소거 논리회로에 의해, 소거될 플래시 메모리의 섹터에 대응하는 플래시 메모리 소거핀에 소거 제어신호를 입력하는 단계와, (e) 상기 플래시 메모리 소거핀에 의해, 상기 플래시 메모리의 섹터의 데이터를 삭제하는 단계를 포함한다.
본 발명에 따른 플래시 메모리 소거 방법 및 시스템에 의하면, 플래시 메모리에 대한 불법적인 침입시 신속하고 안전하게 플래시 메모리내의 데이터를 소거함으로써 중요 데이터가 누출되는 것을 방지할 수 있다.
또한, 플래시 메모리에 연결된 중앙처리장치가 정상적으로 동작하지 않는 경우라도 중앙처리장치의 동작 중단 또는 다른 프로세스 처리에 의한 지연 동작에 영향을 받지 않고 안전하게 플래시 메모리의 소거 동작이 수행될 수 있다.
이하에서는 본 명세서에 첨부된 도면들을 참조하여 본발명에 따른 플래시 메모리 소거 방법 및 시스템을 더욱 자세히 설명한다.
도 2는 본 발명의 일실시예에 따른 플래시 메모리 소거 시스템의 개략적인 구성을 나타내고 있다. 중앙처리장치(2)는 플래시 메모리와 연결되어 응용 프로그램 수행 및 플래시 메모리에 데이터의 읽기/쓰기/소거가 가능한 장치이다. 플래시 메모리(20)는 전원이 없어도 저장된 자료가 사라지지 않는 형태의 메모리로서, 본 발명에 따르면, 플래시 메모리(20)에 플래시 메모리 소거핀(80)이 제공된다. 플래시 메모리 소거핀(80)은 플래시 메모리 소거를 위한 하드웨어 핀으로 소거 논리회로(30)로부터의 소거 제어신호에 따라 플래시 메모리 섹터의 데이터를 소거하며, 소거 가능한 메모리 영역이나 사용자의 용도에 따라 소거핀의 개수는 가변적이다. 센서(50)는 플래시 메모리가 장착된 장치를 불법적으로 해제하는 경우와 같이, 플래시 메모리에 대한 불법적인 침입을 감지하고, 침입이 감지되면 플래시 메모리를 소거하기 위한 소거신호(60)를 발생시킨다. 스위치 회로(70)는 센서(50)에 의해 소거신호(60)가 발생하기 전까지 배터리(40)의 전원을 차단하여 배터리(40)의 방전을 방지하고, 센서(50)로부터 소거신호(60)가 발생하면 배터리(40)를 소거 논리회로(30)로 연결시킨다. 이와 같이, 소거 논리회로(30)는 배터리(40)의 전원에 의해 중앙처리장치(2)에 영향받지 않고 독립적으로 동작할 수 있다. 소거 논리회로(30)는 간단한 콤비네이션 로직으로서 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 플래시 메모리 소거핀(80)에 전송한다. 또한, 소거 논리회로(30)는 상기 플래시 메모리 소거핀(80)에 의해 플래시 메모리의 전체 또는 특정 섹터의 데이터가 삭제되었는지 여부를 확인하고, 소거가 종료되면 스위치 회로(70)를 원래대로 복귀시킨다. 즉, 스위칭 회로(70)가 개방되면 배터리(30) 전원이 차단되고 이에 따라 소거 논리회로(30)는 동작을 중지하게 된다.
도 3 및 4는 본 발명의 일실시예에서 따라, 플래시 메모리 소거핀(80) 3개(소거핀1, 소거핀2, 소거핀3)와 메모리 섹터 6개를 가지는 플래시 메모리에 대한 소 거 시스템의 구성과 동작을 간략히 나타내고 있다.
소거 논리회로(30)는 소거신호(60)가 입력되면 이에 대응하여 플래시 메모리 전체 또는 특정 섹터를 소거하는 소거 제어신호를 플래시 메모리의 섹터들에 대응하는 플래시 메모리 소거핀에 전송하고, 플래시 메모리 소거핀은 해당 섹터를 소거한다. 예를 들어, 소거핀3에 거짓(false,0), 소거핀2에 참(true, 1), 소거핀1에 거짓(false, 0)이 입력되면, 플래시 메모리의 섹터2가 소거된다. 또한, 소거핀3, 소거핀2, 소거핀1에 모두 참(true, 1)이 입력되면 플래시 메모리의 전체 섹터를 소거한다.
도 5는 도 2에 도시된 본 발명에 따른 플래시 메모리 소거 시스템에서 실시될 수 있는 플래시 메모리 소거 방법의 흐름도를 나타내고 있다. 먼저, 센서를 통해 플래시 메모리에 대한 침입을 검지하고(단계501), 침입이 검지되면 센서는 소거신호를 발생시킨다(단계502). 발생된 소거신호는 스위치 회로로 전송되며, 스위치 회로는 배터리의 전원을 소거 논리회로에 연결시켜 소거 논리회로를 작동시킨다(단계 503). 소거신호가 스위치 회로에 전송되기 이전에, 스위치 회로는 배터리와 소거 논리회로의 연결을 차단시킴으로써 배터리의 방전을 방지하고 소거 논리회로의 동작을 차단한다. 소거 논리회로는 소거될 플래시 메모리의 섹터에 대응하는 플래시 메모리 소거핀에 소거 제어신호를 입력한다(단계 504). 소거 논리회로는 플래시 메모리 소거핀에 의해 해당 섹터의 데이터가 삭제되었는지 여부를 확인한다(단계 505). 삭제가 확인되면 소거 논리회로는 스위치 회로를 원래대로 회복시키고, 스위치 회로에 의해 배터리의 연결이 차단됨으로써 소거 논리회로의 동작은 중지된다( 단계506).
상기에서 설명한 본 발명의 실시예는 본 발명을 제한하려는 의도가 아니고 본 발명을 보다 자세히 설명하려는 것임을 유의해야 한다. 아울러, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본발명의 보호범위에 포함되는, 다양한 실시예가 존재할 수 있다는 것을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 플래시 메모리 소거 방법이 적용될 수 있는 시스템의 구성을 개략적으로 나타낸다.
도 2는 본 발명의 일실시예에 따른 플래시 메모리 소거 시스템의 개략적인 구성을 나타내고 있다.
도 3 및 4는 본 발명의 일실시예에서 따라, 플래시 메모리 소거핀 3개와 메모리 섹터 6개를 가지는 플래시 메모리에 대한 소거 시스템의 구성과 동작을 간략히 나타내고 있다.
도 5 도 2에 도시된 본 발명에 따른 플래시 메모리 소거 시스템에서 실시될 수 있는 플래시 메모리 소거 방법의 흐름도를 나타내고 있다.

Claims (10)

  1. 플래시 메모리의 데이터를 소거하기 위한 시스템에 있어서,
    중앙처리장치와,
    상기 중앙처리장치에 연결되며, 적어도 하나의 플래시 메모리 소거핀을 구비한 플래시 메모리와,
    상기 플래시 메모리에 연결되며, 상기 플래시 메모리의 전체 또는 특정 섹터를 소거할 것을 지정하는 소거 제어신호를 상기 적어도 하나의 플래시 메모리 소거핀에 전송하는 소거 논리회로
    를 포함하는, 플래시 메모리 소거 시스템.
  2. 제1항에 있어서,
    상기 적어도 하나의 플래시 메모리 소거핀은 상기 소거 제어신호에 따라 상기 플래시 메모리의 섹터들의 데이터를 삭제하는 하드웨어 핀인, 플래시 메모리 소거 시스템.
  3. 제2항에 있어서,
    상기 소거 논리회로는 상기 적어도 하나의 플래시 메모리 소거핀에 의해 상기 플래시 메모리의 섹터들의 데이터가 삭제되었는지 여부를 확인하는, 플래시 메모리 소거 시스템.
  4. 제1항에 있어서,
    상기 플래시 메모리에 대한 침입을 검지하고, 침입이 검지되면 소거신호를 발생시키는 센서와,
    상기 소거신호에 대응하여 배터리의 전원을 상기 소거 논리회로로 연결시키는 스위치 회로를 더 포함하며,
    상기 소거 논리회로는 상기 배터리의 전원에 의해 상기 중앙처리장치의 동작 여부에 상관없이 독립적으로 동작할 수 있는, 플래시 메모리 소거 시스템.
  5. 제4항에 있어서,
    상기 스위치 회로는 상기 소거신호가 발생하기 이전에는 상기 배터리의 전원을 상기 소거 논리회로로부터 차단하는, 플래시 메모리 소거 시스템.
  6. 플래시 메모리의 데이터를 소거하는 방법에 있어서,
    (a) 센서를 통해 상기 플래시 메모리에 대한 침입을 검지하는 단계와,
    (b) 침입이 검지되면, 상기 센서에 의해 소거신호를 발생시키는 단계와,
    (c) 상기 소거신호에 대응하여 소거 논리회로를 작동시키는 단계와,
    (d) 상기 소거 논리회로에 의해, 소거될 플래시 메모리의 섹터에 대응하는 플래시 메모리 소거핀에 소거 제어신호를 입력하는 단계와,
    (e) 상기 플래시 메모리 소거핀에 의해, 상기 플래시 메모리의 섹터의 데이 터를 삭제하는 단계
    를 포함하는, 플래시 메모리의 데이터 소거 방법.
  7. 제6항에 있어서,
    상기 (c) 단계는,
    스위치 회로가 상기 소거신호를 수신하는 단계와,
    상기 스위치 회로가 배터리의 전원을 상기 소거 논리회로에 연결시키는 단계를 포함하는, 플래시 메모리의 데이터 소거 방법.
  8. 제7항에 있어서,
    상기 스위치 회로는 상기 소거신호를 수신하기 이전에는 상기 배터리의 전원을 상기 소거 논리회로로부터 차단하는, 플래시 메모리의 데이터 소거 방법.
  9. 제6항에 있어서,
    상기 플래시 메모리 소거핀은 상기 플래시 메모리에 구비되는 하드웨어 핀인, 플래시 메모리의 데이터 소거 방법.
  10. 제6항에 있어서,
    (f) 상기 플래시 메모리 소거핀에 의한 상기 플래시 메모리의 섹터의 데이터 삭제 여부를 확인하는 단계를 더 포함하는, 플래시 메모리의 데이터 소거 방법.
KR1020070088811A 2007-09-03 2007-09-03 플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템 KR100935865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070088811A KR100935865B1 (ko) 2007-09-03 2007-09-03 플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088811A KR100935865B1 (ko) 2007-09-03 2007-09-03 플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템

Publications (2)

Publication Number Publication Date
KR20090023787A true KR20090023787A (ko) 2009-03-06
KR100935865B1 KR100935865B1 (ko) 2010-01-07

Family

ID=40692959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088811A KR100935865B1 (ko) 2007-09-03 2007-09-03 플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템

Country Status (1)

Country Link
KR (1) KR100935865B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160129924A (ko) 2015-04-02 2016-11-10 김동범 솔리드 스테이트 드라이브의 데이터 정보 유출 방지 보안장치
KR20190045139A (ko) 2019-04-24 2019-05-02 김동범 솔리드 스테이트 드라이브의 데이터 정보 유출 방지 보안장치
IT202100031439A1 (it) * 2021-12-15 2023-06-15 Mbda italia spa Sistema elettronico di protezione fisica e delle chiavi crittografiche di un sistema informatico

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374112B1 (ko) * 1999-06-29 2003-03-03 한국전자통신연구원 에스램 데이터 보호장치
DE19947574A1 (de) * 1999-10-01 2001-04-12 Giesecke & Devrient Gmbh Verfahren zur Sicherung eines Datenspeichers
KR20040044023A (ko) * 2002-11-20 2004-05-27 엘지엔시스(주) 메모리 데이터 관리장치 및 방법
KR100528673B1 (ko) * 2003-04-09 2005-11-16 주식회사 퓨쳐시스템 비상시 데이터 소거 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160129924A (ko) 2015-04-02 2016-11-10 김동범 솔리드 스테이트 드라이브의 데이터 정보 유출 방지 보안장치
KR20190045139A (ko) 2019-04-24 2019-05-02 김동범 솔리드 스테이트 드라이브의 데이터 정보 유출 방지 보안장치
IT202100031439A1 (it) * 2021-12-15 2023-06-15 Mbda italia spa Sistema elettronico di protezione fisica e delle chiavi crittografiche di un sistema informatico
EP4198796A1 (en) * 2021-12-15 2023-06-21 MBDA ITALIA S.p.A. An electronic system for the physical protection of a computer system and the protection of its cryptographic keys

Also Published As

Publication number Publication date
KR100935865B1 (ko) 2010-01-07

Similar Documents

Publication Publication Date Title
US10354073B2 (en) Information processor device verifying software and method of controlling information processor device
JP2001306400A (ja) 半導体記憶装置、その制御装置、および電子機器
KR19980071365A (ko) 메모리 액세스 제어회로
JP2001014871A (ja) 不揮発性半導体記憶装置
US8612708B2 (en) Hardware data protection device
CN110909395B (zh) 一种非易失性存储设备数据销毁的方法及装置
CN110598384B (zh) 信息保护方法、信息保护装置及移动终端
CN111226215B (zh) 透明附接的闪存存储器安全性
KR100935865B1 (ko) 플래시 메모리 소거핀을 이용한 플래시 메모리 소거 방법및 시스템
TWI530954B (zh) 保護非揮發性記憶體中儲存之程式碼的裝置
CN111352862A (zh) 一种密钥销毁方法、系统、密码卡及密码机
KR100825786B1 (ko) 메모리 카드 및 메모리 카드의 디버깅 방법
US8856474B2 (en) Nonvolatile memory unit with secure erasing function
KR100963775B1 (ko) 비휘발성 메모리의 데이터 보호 장치 및 방법
US20080177965A1 (en) Data backup device and data backup method
US20040186947A1 (en) Access control system for nonvolatile memory
US20190361624A1 (en) Data processing method and device for nonvolatile memory and storage medium
US11520893B2 (en) Integrated circuit and control method of integrated circuit
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
JP2006053916A (ja) 外部メモリに貯蔵されたデータの変更の有無をチェックする装置及び方法
US11023591B2 (en) Data processing system having distributed security controller with local control and method for securing the data processing system
CN112507402A (zh) Flash存储器读保护处理方法及装置
KR20120062590A (ko) 컴퓨팅 시스템
CN112685802B (zh) Flash芯片读取控制方法、装置、存储介质
JP2011180963A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee