KR20090022544A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20090022544A
KR20090022544A KR1020070087992A KR20070087992A KR20090022544A KR 20090022544 A KR20090022544 A KR 20090022544A KR 1020070087992 A KR1020070087992 A KR 1020070087992A KR 20070087992 A KR20070087992 A KR 20070087992A KR 20090022544 A KR20090022544 A KR 20090022544A
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
heat treatment
polysilicon layer
doping
Prior art date
Application number
KR1020070087992A
Other languages
Korean (ko)
Inventor
오재근
구자춘
황선환
이진구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070087992A priority Critical patent/KR20090022544A/en
Publication of KR20090022544A publication Critical patent/KR20090022544A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Abstract

A manufacturing method of the semiconductor device is provided to increase the productivity of the process of manufacturing the semiconductor by activating the impurity ions within the substrate in a short time. A manufacturing method of the semiconductor device comprises a step for forming the poly silicon layer(23); a step for injecting impurity ions; and a step for performing the first thermal process and a step for performing the second thermal process. The poly silicon layer is formed on the substrate(20). The impurity ions are injected into the poly silicon layer. The first thermal process is repetitively performed by using the arc lamp. The second thermal process is performed through the RTA(Rapid Thermal Annealing).

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Method for manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 불순물의 활성화도를 증가시키기 위한 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for increasing the degree of activation of impurities.

일반적으로 고농도로 이온주입된 반도체층(예를 들어, 폴리실리콘층)의 불순물(dopant)을 활성화시키기 위해서 급속 열처리(Rapid Thermal Annealing, 이하, RTA) 공정이 이용된다. RTA 장비에서는 특히, 텅스텐 할로겐 램프(W Halogen lamp)를 사용하여 실리콘 웨이퍼를 가열한다.In general, a rapid thermal annealing (RTA) process is used to activate a dopant of a highly ion implanted semiconductor layer (eg, a polysilicon layer). In RTA equipment, a silicon wafer is heated, in particular, using a tungsten halogen lamp.

좀더 상세하게는, 텅스텐 할로겐 램프는 1㎛ 정도의 피크(peak) 파장을 갖는 빛을 발광하여 실리콘 웨이퍼를 가열한다. 실리콘 웨이퍼의 가열 초기에는 적외역에서의 실리콘 광흡수성이 낮지만, 가열이 진행될수록(예를 들어, 600℃ 이상) 적외역에서의 실리콘 광흡수성이 증가하게 된다. 따라서, 텅스텐 할로겐 램프를 사용하는 RTA 공정시 불순물의 활성화도를 증가시키기 위해서는 수십초 단위의 RTA를 수행하여야 한다.More specifically, a tungsten halogen lamp emits light having a peak wavelength on the order of 1 μm to heat the silicon wafer. In the initial stage of heating of the silicon wafer, the silicon light absorbency in the infrared region is low, but as the heating proceeds (for example, 600 ° C. or more), the silicon light absorbency in the infrared region increases. Therefore, in order to increase the activation degree of impurities in the RTA process using a tungsten halogen lamp, it is necessary to perform RTA of several tens of seconds.

그러나 이와 같이 상대적으로 긴 시간 동안 RTA를 수행하여도 실제로 불순물을 원하는 정도로 활성화시키기는 쉽지 않다. However, even after performing RTA for such a relatively long time, it is not easy to actually activate impurities to a desired degree.

도1은 RTA 공정 전후 폴리실리콘층에 함유되는 불순물 프로파일을 나타내는 도면이다. 1 is a diagram showing impurity profiles contained in a polysilicon layer before and after an RTA process.

도1을 참조하면, SIMS 분석으로 획득되는 폴리실리콘층의 불순물 농도에 비하여, SRP 분석으로 획득되는 RTA 공정 후의 활성화된 불순물 농도가 상대적으로 적음을 알 수 있다. Referring to FIG. 1, it can be seen that the activated impurity concentration after the RTA process obtained by SRP analysis is relatively lower than that of the polysilicon layer obtained by SIMS analysis.

그렇다고 하여, 활성화도를 증가시키기 위하여 RTA 공정 시간을 증가시키는 것은 불순물의 외확산(out diffusion)을 초래하는 문제점이 있다.Nevertheless, increasing the RTA process time to increase the degree of activation has the problem of causing out diffusion of impurities.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 폴리실리콘층에 함유되는 불순물의 활성화도를 증가시키면서도 불순물의 외확산을 방지할 수 있는 반도체 소자의 제조 방법을 제공하고자 한다.The present invention has been proposed to solve the above problems of the prior art, and to provide a method for manufacturing a semiconductor device capable of preventing the diffusion of impurities while increasing the activation of impurities contained in the polysilicon layer.

상기 과제를 해결하기 위한 본 발명의 반도체 소자의 제조 방법은, 기판 상에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층에 불순물을 도핑하는 단계; 아크 램프를 이용하여 1차 열처리를 수행하는 단계; 및 2차 열처리를 수행하는 단계를 포함한다.Method for manufacturing a semiconductor device of the present invention for solving the above problems, forming a polysilicon layer on a substrate; Doping impurities into the polysilicon layer; Performing a primary heat treatment using an arc lamp; And performing a second heat treatment.

또한, 상기 과제를 해결하기 위한 본 발명의 반도체 소자의 제조 방법은, 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극 형성을 위한 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층에 불순물을 도핑하는 단계; 아크 램프를 이용하여 1차 열처리를 수행하는 단계; 및 2차 열처리를 수행하는 단계를 포함한다.In addition, a method of manufacturing a semiconductor device of the present invention for solving the above problems, forming a gate insulating film on a substrate; Forming a polysilicon layer for forming a gate electrode on the gate insulating film; Doping impurities into the polysilicon layer; Performing a primary heat treatment using an arc lamp; And performing a second heat treatment.

상술한 본 발명에 의한 반도체 소자의 제조방법은, 폴리실리콘층에 함유되는 불순물의 활성화도를 증가시키면서도 불순물의 외확산을 방지할 수 있다.The method for manufacturing a semiconductor device according to the present invention described above can prevent the external diffusion of impurities while increasing the degree of activation of the impurities contained in the polysilicon layer.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2a 및 도2b는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도2a에 도시된 바와 같이, NMOS 영역 및 PMOS 영역을 갖는 기판(20)에 STI(Shallow Trench Isolation) 방식으로 소자분리막(21)을 형성한다.As shown in FIG. 2A, an isolation layer 21 is formed on a substrate 20 having an NMOS region and a PMOS region by a shallow trench isolation (STI) method.

이어서, 기판(20) 상에 게이트 절연막(22) 및 게이트 폴리실리콘층(23)을 순차적으로 형성한다. 이때, 게이트 절연막(22)은 산화막으로 이루어질 수 있고, 게이트 폴리실리콘층(23)은 N형 불순물이 도핑된 N형 폴리실리콘층일 수 있다. 또한, 게이트 폴리실리콘층(23)의 두께는 400~1200Å 정도가 되는 것이 바람직하다.Subsequently, the gate insulating film 22 and the gate polysilicon layer 23 are sequentially formed on the substrate 20. In this case, the gate insulating layer 22 may be formed of an oxide film, and the gate polysilicon layer 23 may be an N-type polysilicon layer doped with N-type impurities. In addition, the thickness of the gate polysilicon layer 23 is preferably about 400 to 1200 kPa.

이어서, 게이트 폴리실리콘층(23) 상에 PMOS 영역을 노출시키는 마스크 패턴(24)을 형성한다. Subsequently, a mask pattern 24 exposing the PMOS region is formed on the gate polysilicon layer 23.

이어서, 마스크 패턴(24)을 베리어로 PMOS 영역의 게이트 폴리실리콘층(23)에 P형 불순물(예를 들어, 보론(B))을 도핑하는 카운터 도핑(counter doping)을 수행한다. 이때, 카운터 도핑은 빔 라인 이온주입(beam line implant), 플라즈마 도핑(plasma doping) 또는 클러스터 이온주입(cluster implant)을 이용하여 수행될 수 있다. 빔 라인 이온주입 또는 클러스터 이온주입시 이온주입 에너지는 게이트 폴리실리콘층(23)의 두께를 고려하여 1~10keV 정도가 됨이 바람직하고, 플라즈마 도핑시 도핑 에너지는 게이트 폴리실리콘층(23)의 두께를 고려하여 1~10kV 정도가 됨이 바람직하다. 또한, 카운터 도핑되는 불순물의 도즈량은 1E15~2E17atoms/㎠정도가 됨이 바람직하다.Subsequently, counter doping is performed to dope a P-type impurity (for example, boron B) to the gate polysilicon layer 23 of the PMOS region as the barrier pattern 24. In this case, counter doping may be performed using beam line implantation, plasma doping, or cluster implantation. When beam line ion implantation or cluster ion implantation is performed, the ion implantation energy is preferably about 1 to 10 keV in consideration of the thickness of the gate polysilicon layer 23, and the doping energy during plasma doping is the thickness of the gate polysilicon layer 23. In consideration of the 1 to 10kV is preferred. In addition, the dose of the impurity to be counter-doped is preferably about 1E15 to 2E17 atoms / cm 2.

도2b에 도시된 바와 같이, 마스크 패턴(24)을 제거한 후, 카운터 도핑된 P형 불순물의 활성화도를 증가시키기 위하여 아크 램프(arc lamp)를 이용하는 열처리(annealing) 공정을 수행한다. 아크 램프는 실리콘의 광흡수 파장과 유사한 파장을 갖는 빛을 발광하기 때문에, 실리콘의 광흡수성을 증가시켜 밀리초(msec) 단위의 매우 짧은 시간 동안 열처리를 수행하여도 카운터 도핑된 P형 불순물의 활성화도를 크게 증가시킬 수 있다(도3 참조). 이러한 아크 램프를 이용하는 열처리 공정은 1~10msec의 시간 동안 800~1300℃의 온도 범위에서 Ar 가스를 이용하여 수행될 수 있고, 1~30회 반복하여 수행될 수 있다. As shown in FIG. 2B, after removing the mask pattern 24, an annealing process using an arc lamp is performed to increase the activation of the counter-doped P-type impurity. Since the arc lamp emits light having a wavelength similar to that of silicon, the activation of the counter-doped P-type impurity is increased even though heat treatment is performed for a very short time in milliseconds by increasing the light absorption of silicon. It is possible to greatly increase the degree (see FIG. 3). The heat treatment process using such an arc lamp may be performed using Ar gas at a temperature range of 800 to 1300 ° C. for a time of 1 to 10 msec, and may be repeatedly performed 1 to 30 times.

상기의 아크 램프를 이용하는 열처리 공정을 수행하기 전에 기판(20)을 300~800℃로 선 가열(pre-heating)하는 공정을 더 수행할 수도 있다. Before performing the heat treatment process using the arc lamp, the process of pre-heating the substrate 20 to 300 to 800 ° C may be further performed.

이어서, 종래의 RTA 공정을 수행하되, 카운터 도핑된 P형 불순물이 게이트 절연막(22) 하부로 침투하지 않는 범위에서 RTA 공정을 수행한다. 이때, 상기의 아크 램프를 이용한 열처리 공정에 의하여 불순물의 활성화도가 기증가하였기 때문에 게이트 절연막(22) 하부로 불순물이 침투하지 않는 정도로 짧은 시간 동안 RTA를 수행하여도 원하는 정도의 불순물 활성화도를 획득할 수 있다. 즉, 불순물의 활성화도를 증가시키면서 동시에 불순물의 외확산을 방지할 수 있다. 이러한 RTA 공정 은 10~30초의 시간 동안 850~1050℃의 온도 범위에서 N2 가스, O2 가스 또는 NH3 가스 분위기에서 수행될 수 있다. Subsequently, the conventional RTA process is performed, but the RTA process is performed in a range where counter-doped P-type impurities do not penetrate under the gate insulating layer 22. At this time, since the impurity activation is increased by the heat treatment process using the arc lamp, even if RTA is performed for a short time such that the impurity does not penetrate into the lower portion of the gate insulating film 22, the desired degree of impurity activation may be obtained. Can be. That is, it is possible to prevent the external diffusion of the impurities while increasing the activation degree of the impurities. This RTA process may be performed in an N 2 gas, O 2 gas or NH 3 gas atmosphere in the temperature range of 850 ~ 1050 ℃ for a time of 10-30 seconds.

이어서, 본 도면에는 도시되지 않았으나, 후속 공정으로 게이트 폴리실리콘층(23) 상에 텅스텐층 또는 텅스텐 실리사이드층을 형성하고 이를 선택적으로 식각하여 게이트 전극을 형성한다.Subsequently, although not shown in the drawing, a tungsten layer or a tungsten silicide layer is formed on the gate polysilicon layer 23 and selectively etched to form a gate electrode in a subsequent process.

도3은 아크 램프의 광 파장과 실리콘의 광흡수 파장을 비교하는 그래프이다.3 is a graph comparing light wavelengths of arc lamps and light absorption wavelengths of silicon.

도3을 참조하면, 아크 램프의 광 파장과 실리콘의 광흡수 파장이 최대인 영역이 300~400nm로 거의 일치함을 알 수 있다. 따라서, 실리콘의 광흡수성을 증가시켜 실리콘에 함유되는 불순물의 활성화도를 크게 증가시킬 수 있다.Referring to FIG. 3, it can be seen that the region where the light wavelength of the arc lamp and the light absorption wavelength of silicon are maximum is approximately 300 to 400 nm. Therefore, by increasing the light absorption of the silicon it is possible to significantly increase the activation of the impurities contained in the silicon.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도1은 RTA 공정 후 폴리실리콘층에 함유되는 불순물 프로파일을 나타내는 도면.1 is a diagram showing an impurity profile contained in a polysilicon layer after an RTA process.

도2a 및 도2b는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도.2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도3은 아크 램프의 광 파장과 실리콘의 광흡수 파장을 비교하는 그래프.Figure 3 is a graph comparing the light wavelength of the arc lamp and the light absorption wavelength of silicon.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 기판 21 : 소자분리막20: substrate 21: device isolation film

22 : 게이트 절연막 23 : 게이트 폴리실리콘층22 gate insulating film 23 gate polysilicon layer

24 : 마스크 패턴24: mask pattern

Claims (15)

기판 상에 폴리실리콘층을 형성하는 단계;Forming a polysilicon layer on the substrate; 상기 폴리실리콘층에 불순물을 도핑하는 단계;Doping impurities into the polysilicon layer; 아크 램프를 이용하여 1차 열처리를 수행하는 단계; 및Performing a primary heat treatment using an arc lamp; And 2차 열처리를 수행하는 단계Performing Secondary Heat Treatment 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate; 상기 게이트 절연막 상에 게이트 전극 형성을 위한 폴리실리콘층을 형성하는 단계;Forming a polysilicon layer for forming a gate electrode on the gate insulating film; 상기 폴리실리콘층에 불순물을 도핑하는 단계;Doping impurities into the polysilicon layer; 아크 램프를 이용하여 1차 열처리를 수행하는 단계; 및Performing a primary heat treatment using an arc lamp; And 2차 열처리를 수행하는 단계Performing Secondary Heat Treatment 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 폴리실리콘층은 제1 도전형이고,The polysilicon layer is of a first conductivity type, 상기 불순물 도핑 단계는,The impurity doping step, 상기 제1 도전형과 상이한 제2 도전형의 상기 불순물을 도핑하는 카운터 도핑으로 수행되는The counter doping is performed to dope the impurities of the second conductivity type different from the first conductivity type. 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제3항에 있어서,The method of claim 3, 상기 제1 도전형은 N형이고, 상기 제2 도전형은 P형인The first conductivity type is N type, and the second conductivity type is P type 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 불순물 도핑 단계는,The impurity doping step, 빔 라인 이온주입, 플라즈마 도핑 또는 클러스터 이온주입 방식으로 수행되는Beamline implantation, plasma doping or cluster implantation 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제5항에 있어서,The method of claim 5, 상기 폴리실리콘층의 두께는 400~1200Å인The thickness of the polysilicon layer is 400 ~ 1200Å 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제6항에 있어서,The method of claim 6, 상기 빔 라인 이온주입 또는 상기 클러스터 이온주입의 이온주입 에너지는 1~10keV이거나, 또는 상기 플라즈마 도핑의 도핑 에너지는 1~10kV인The ion implantation energy of the beam line ion implantation or the cluster ion implantation is 1-10 keV, or the doping energy of the plasma doping is 1-10 kV. 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 불순물 도핑 단계는,The impurity doping step, 상기 불순물의 도즈량을 1E15~2E17atoms/㎠로 하여 수행되는Dose amount of the impurity is carried out to 1E15 ~ 2E17 atoms / ㎠ 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 1차 열처리 수행 단계는,The first heat treatment step is, 1~10msec의 시간 범위 또는 800~1300℃의 온도 범위에서 수행되는Performed in a time range of 1-10 msec or in a temperature range of 800-1300 ° C. 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 1차 열처리 수행 단계는,The first heat treatment step is, Ar 가스를 이용하여 수행되는Performed using Ar gas 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 1차 열처리 수행 단계는,The first heat treatment step is, 1~30회 사이의 범위에서 반복 수행되는Repeated between 1 and 30 times 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 1차 열처리 수행 단계 전에,Before performing the first heat treatment step, 300~800℃의 선 가열 공정을 수행하는 단계Performing a line heating process of 300 ~ 800 ℃ 를 더 포함하는 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device further comprising. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 2차 열처리 수행 단계는,The secondary heat treatment step is, RTA 공정으로 수행되는Performed by the RTA process 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제13항에 있어서,The method of claim 13, 상기 RTA 공정은, The RTA process, 10~30초의 시간 범위 또는 850~1050℃의 온도 범위에서 수행되는Performed in a time range of 10-30 seconds or in a temperature range of 850-1050 ° C. 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device. 제13항에 있어서,The method of claim 13, 상기 RTA 공정은,The RTA process, N2 가스, O2 가스 또는 NH3 가스 분위기에서 수행되는Carried out in an N 2 gas, O 2 gas or NH 3 gas atmosphere 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device.
KR1020070087992A 2007-08-31 2007-08-31 Method for manufacturing semiconductor device KR20090022544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087992A KR20090022544A (en) 2007-08-31 2007-08-31 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087992A KR20090022544A (en) 2007-08-31 2007-08-31 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20090022544A true KR20090022544A (en) 2009-03-04

Family

ID=40692404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087992A KR20090022544A (en) 2007-08-31 2007-08-31 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20090022544A (en)

Similar Documents

Publication Publication Date Title
US8211785B2 (en) Fabrication method for semiconductor device including flash lamp annealing processes
US8426285B2 (en) Method of fabricating semiconductor device
KR100766254B1 (en) Method for forming of junction for solar cell
JP2005322893A (en) Dopant doping method and manufacturing method of semiconductor device
US20100015788A1 (en) Method for manufacturing semiconductor device
US8124511B2 (en) Method of manufacturing a semiconductor device having reduced N/P or P/N junction crystal disorder
JP2008108891A (en) Method for manufacturing semiconductor device
KR100422584B1 (en) Method for fabricating semiconductor device
KR100881017B1 (en) Method of manufacturing semiconductor device
KR20090022544A (en) Method for manufacturing semiconductor device
KR100475538B1 (en) Method of manufacturing a semiconductor device
KR100624697B1 (en) Method for forming the dual poly gate of the recessed transistor
KR100720405B1 (en) Method for manufacturing of semiconductor device
KR100549575B1 (en) Method of forming of PMOS type transistor in semiconductor device
KR100824661B1 (en) Method for manufacturing of semiconductor device
KR100671594B1 (en) Method of manufacturing a transistor having a shallow junction in a semiconductor device
KR20100079139A (en) Method for manufacturing semiconductor device
JPH01214172A (en) Semiconductor device and manufacture thereof
KR100434638B1 (en) Method of manufacturing a semiconductor device
KR100447324B1 (en) Transistor in a semiconductor device and a method of manufacturing the same
KR20040037847A (en) Method for fabricating semiconductor device
US7670936B1 (en) Nitridation of gate oxide by laser processing
JPH04146668A (en) Manufacture of semiconductor device
JP2010192758A (en) Method of manufacturing semiconductor device
KR20030052480A (en) Method of forming a gate electrode in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination