KR20090022133A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20090022133A
KR20090022133A KR1020070087225A KR20070087225A KR20090022133A KR 20090022133 A KR20090022133 A KR 20090022133A KR 1020070087225 A KR1020070087225 A KR 1020070087225A KR 20070087225 A KR20070087225 A KR 20070087225A KR 20090022133 A KR20090022133 A KR 20090022133A
Authority
KR
South Korea
Prior art keywords
voltage
sustain
electrode
period
signal
Prior art date
Application number
KR1020070087225A
Other languages
Korean (ko)
Inventor
박기락
배종운
유성환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070087225A priority Critical patent/KR20090022133A/en
Publication of KR20090022133A publication Critical patent/KR20090022133A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display apparatus is provided to prevent deterioration of image quality by preventing erroneous discharge by removing a part of excessively stacked wall charge previously. A plasma display panel includes a scan electrode and a sustain electrode. A scan driver supplies a positive first voltage to the scan electrode in a period before a reset period of a first sub field of a second frame after a sustain period of a final sub field of a first frame. The scan driver supplies a reset signal to the scan electrode to form a wall charge inside a discharge cell uniformly.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device (Plasma Display Apparatus).

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하는 구동부를 포함할 수 있다.The plasma display apparatus may include a plasma display panel having electrodes formed thereon, and a driving unit supplying driving signals to the electrodes of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성된다. 구동부는 전극을 통해 방전 셀로 구동 신호를 공급하고 방전 셀 내에서는 공급된 구동 신호에 의해 방전이 발생한다. 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진되어 있는 방전 가스가 자외선(Ultraviolet rays) 등의 광을 발생하고, 이러한 자외선 등의 광이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.In general, a phosphor layer is formed in a discharge cell formed by partition walls in a plasma display panel. The driving unit supplies a driving signal to the discharge cell through the electrode, and discharge occurs in the discharge cell by the supplied driving signal. When discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates light such as ultraviolet rays, and the light such as ultraviolet light emits phosphors formed in the discharge cell to display visible light. Generates. The visible light displays an image on the screen of the plasma display panel.

본 발명의 일실시 예는 제1 프레임의 마지막 번째 서브필드와 제2 프레임의 첫 번째 서브필드 사이에 스캔 전극에 제1 전압을 공급하고, 서스테인 전극에 제2 전압을 공급하여 오방전의 발생을 방지하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.According to an embodiment of the present invention, a first voltage is supplied to the scan electrode and a second voltage is supplied to the sustain electrode between the last subfield of the first frame and the first subfield of the second frame, thereby preventing the occurrence of false discharge. It is an object of the present invention to provide a plasma display device.

상술한 목적을 이루기 위한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널 및 제1 프레임의 마지막 번째 서브필드의 서스테인 기간 이후 제2 프레임의 첫 번째 서브필드의 리셋 기간 이전의 기간에서 스캔 전극에 정극성 제1 전압을 공급하는 스캔 구동부를 포함한다.According to an embodiment of the present invention, a plasma display apparatus includes a plasma display panel including a scan electrode and a sustain electrode, and a first subfield of a second frame after a sustain period of the last subfield of the first frame. And a scan driver configured to supply the first positive voltage to the scan electrodes in a period before the reset period of the circuit.

또한, 스캔 전극에 제1 전압이 공급되는 동안 서스테인 전극에 정극성 제2 전압을 공급하는 서스테인 구동부를 포함할 수 있다.The display device may further include a sustain driver configured to supply a positive second voltage to the sustain electrode while the first voltage is supplied to the scan electrode.

또한, 제1 전압은 스캔 바이어스 전압과 동일한 전압이고, 제2 전압은 서스테인 바이어스 전압과 동일한 전압인 것을 포함할 수 있다.In addition, the first voltage may include a voltage equal to the scan bias voltage, and the second voltage may be equal to the sustain bias voltage.

또한, 제2 전압은 150V 이상 170V 이하인 것을 포함할 수 있다.In addition, the second voltage may include 150V or more and 170V or less.

또한, 스캔 전압이 공급되기 이전에 스캔 전극에 소거 신호가 공급되는 것을 포함할 수 있다.In addition, an erase signal may be supplied to the scan electrode before the scan voltage is supplied.

또한, 소거 신호는 상승신호와 하강신호를 포함하고, 하강 신호는 점진적으 로 전압이 낮아지는 것을 포함할 수 있다.In addition, the erase signal may include a rising signal and a falling signal, and the falling signal may include gradually decreasing the voltage.

또한, 하강 신호의 최저 전압은 -100V 이상 -90V 이하인 것을 포함할 수 있다.In addition, the lowest voltage of the falling signal may include -100V or more and -90V or less.

또한, 상승 신호의 최고 전압은 서스테인 신호의 최고 전압과 동일한 전압인 것을 포함할 수 있다.In addition, the highest voltage of the rising signal may include the same voltage as the highest voltage of the sustain signal.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 제1 프레임의 마지막 번째 서브필드의 서스테인 기간 이후 제2 프레임의 첫 번째 서브필드의 리셋 기간 이전의 기간에서 스캔 전극에 정극성 제1 전압을 공급하고, 서스테인 전극에 정극성 제2 전압을 공급하여 과도하게 쌓인 벽 전하를 일정부분 미리 소거시킴으로써 오방전의 발생을 방지하고, 이에 따라 영상의 화질의 악화를 방지하는 효과가 있다.As described above in detail, in the plasma display device according to an embodiment of the present invention, the plasma display apparatus is fixed to the scan electrode in a period before the reset period of the first subfield of the second frame after the sustain period of the first subfield of the first frame. The supply of the polarity first voltage and the supply of the positive polarity voltage to the sustain electrode eliminates some of the excessively accumulated wall charges in advance, thereby preventing the occurrence of erroneous discharge, thereby preventing deterioration of image quality. .

기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시 예들을 참조하면 명확해질 것이다.Specific details of other embodiments are included in the detailed description and drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings.

도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 나타낸 것이다.1 illustrates a plasma display device according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널(100)과 스캔 구동부(200), 서스테인 구 동부(300) 및 데이터 구동부(400)를 포함한다.Referring to FIG. 1, a plasma display apparatus according to an exemplary embodiment includes a plasma display panel 100 including an electrode, a scan driver 200, a sustain bulb 300, and a data driver 400.

플라즈마 디스플레이 패널(100)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 스캔 전극(Y1 내지 Yn), 서스테인 전극(Z1 내지 Zn) 및 어드레스 전극(X1 내지 Xm)을 포함한다.The plasma display panel 100 is bonded to the front panel (not shown) and the rear panel (not shown) at regular intervals, and scan electrodes Y1 to Yn, sustain electrodes Z1 to Zn, and address electrodes X1 to Xm. ).

스캔 구동부(200)는 방전 셀 내에 벽 전하(Wall Charge)가 균일하게 형성되도록 리셋 신호를 스캔 전극(Y1 내지 Yn)에 공급한다. 스캔 구동부(200)는 어드레스 기간에 방전이 일어날 방전 셀을 선택하기 위한 스캔 신호를, 그리고 서스테인 기간에 선택된 방전 셀에서 서스테인 방전을 발생시킬 서스테인 신호를 스캔 전극(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(200)는 제1 프레임의 마지막 번째 서브필드의 서스테인 기간 이후 제2 프레임의 첫 번째 서브필드의 리셋 기간 이전의 기간에서 스캔 전극(Y1 내지 Yn)에 정극성 제1 전압을 공급한다. 이에 관한 자세한 설명은 후술하기로 한다.The scan driver 200 supplies reset signals to the scan electrodes Y1 to Yn so that wall charges are uniformly formed in the discharge cells. The scan driver 200 supplies a scan signal for selecting a discharge cell to be discharged in the address period and a sustain signal for generating sustain discharge in the discharge cell selected in the sustain period to the scan electrodes Y1 to Yn. In addition, the scan driver 200 supplies the first positive voltage to the scan electrodes Y1 to Yn in a period after the sustain period of the last subfield of the first frame and before the reset period of the first subfield of the second frame. do. Detailed description thereof will be described later.

서스테인 구동부(300)는 셋 다운 기간과 어드레스 기간 동안 서스테인 바이어스 신호를 서스테인 전극(Z1 내지 Zn)들에 공급하고, 서스테인 기간 동안 서스테인 신호를 서스테인 전극(Z1 내지 Zn)에 공급한다. 또한, 제1 프레임의 마지막 번째 서브필드의 서스테인 기간 이후 제2 프레임의 첫 번째 서브필드의 리셋 기간 이전의 기간에서 서스테인 전극(Z1 내지 Zn)에 정극성 제2 전압을 공급한다. 이에 관한 자세한 설명은 후술하기로 한다.The sustain driver 300 supplies the sustain bias signals to the sustain electrodes Z1 to Zn during the set down period and the address period, and supplies the sustain signals to the sustain electrodes Z1 to Zn during the sustain period. In addition, a second positive voltage is supplied to the sustain electrodes Z1 to Zn in the period after the sustain period of the last subfield of the first frame and before the reset period of the first subfield of the second frame. Detailed description thereof will be described later.

데이터 구동부(400)에서는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산된 후, 서브필드 맵핑 회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다.In the data driver 400, inverse gamma correction and error diffusion are performed by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then data mapped to each subfield is supplied by a subfield mapping circuit.

또한, 데이터 구동부(400)는 타이밍 컨트롤러(미도시)로부터의 데이터 타이밍 제어신호에 응답하여 스캔 전극(Y1 내지 Yn)과 대응되게 어드레스 기간 동안 데이터 신호를 어드레스 전극(X1 내지 Xm)에 공급한다.In addition, the data driver 400 supplies the data signals to the address electrodes X1 to Xm during the address period in correspondence with the scan electrodes Y1 to Yn in response to the data timing control signal from the timing controller (not shown).

이러한 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조를 살펴보면 다음과 같다.The structure of the plasma display panel included in the plasma display apparatus is as follows.

도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.2 illustrates a structure of a plasma display panel according to an exemplary embodiment of the present invention.

도 2를 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112)과 서스테인 전극(113)이 형성되는 전면 기판(111)을 포함하는 전면 패널(110)과, 전술한 스캔 전극(112) 및 서스테인 전극(113)과 교차하는 어드레스 전극(123)이 형성되는 후면 기판(121)을 포함하는 후면 패널(120)이 일정간격을 두고 합착하여 형성된다.Referring to FIG. 2, a plasma display panel according to an embodiment of the present invention includes a front panel 110 including a front substrate 111 on which a scan electrode 112 and a sustain electrode 113 are formed, and the scan electrode described above. The rear panel 120 including the rear substrate 121 on which the address electrode 123 intersects the 112 and the sustain electrode 113 is formed is bonded to each other at a predetermined interval.

여기서, 전면 기판(111) 상에 형성되는 스캔 전극(112)과 서스테인 전극(113)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.Here, the scan electrode 112 and the sustain electrode 113 formed on the front substrate 111 are formed in parallel with each other to generate a discharge in the discharge cell and maintain the discharge of the discharge cell.

이러한 전면기판(111)상에 형성된 스캔 전극(112)과 서스테인 전극(113)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 스캔 전극(112)과 서스테인 전극(113) 각각은 은(Ag)과 같은 금속 재질의 버스 전극(112b, 113b)과 투명 한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(112a, 113a)을 포함한다.The scan electrode 112 and the sustain electrode 113 formed on the front substrate 111 need to consider light transmittance and electrical conductivity in order to emit light generated in the discharge cell to the outside and to secure driving efficiency. Accordingly, each of the scan electrode 112 and the sustain electrode 113 may be a bus electrode 112b or 113b made of metal such as silver (Ag) and a transparent electrode 112a made of transparent indium tin oxide (ITO). , 113a).

이러한 스캔 전극(112)과 서스테인 전극(113)이 형성된 전면 기판(111)의 상부에는 스캔 전극(112)과 서스테인 전극(113)을 덮도록 상부 유전체 층(114)이 형성될 수 있다.An upper dielectric layer 114 may be formed on the front substrate 111 on which the scan electrode 112 and the sustain electrode 113 are formed to cover the scan electrode 112 and the sustain electrode 113.

상부 유전체 층(114)은 스캔 전극(112) 및 서스테인 전극(113)의 방전 전류를 제한하며 스캔 전극(112)과 서스테인 전극(113) 간을 절연시킨다.The upper dielectric layer 114 limits the discharge current of the scan electrode 112 and the sustain electrode 113 and insulates the scan electrode 112 and the sustain electrode 113.

상부 유전체 층(114) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(115)이 형성될 수 있다. 이러한 보호 층(115)은 이차전자 방출 계수가 높은 재료, 예를 들어 산화마그네슘(MgO)으로 이루어질 수 있다.A protective layer 115 may be formed on the upper dielectric layer 114 to facilitate discharge conditions. The protective layer 115 may be made of a material having a high secondary electron emission coefficient, for example, magnesium oxide (MgO).

한편, 후면 기판(121) 상에 형성되는 어드레스 전극(123)은 방전 셀에 데이터(Data) 신호를 공급하는 전극이다.Meanwhile, the address electrode 123 formed on the rear substrate 121 is an electrode for supplying a data signal to the discharge cells.

어드레스 전극(123)이 형성된 후면 기판(121)의 상부에는 어드레스 전극(123)을 덮도록 하부 유전체 층(125)이 형성될 수 있다.The lower dielectric layer 125 may be formed on the rear substrate 121 on which the address electrode 123 is formed to cover the address electrode 123.

하부 유전체 층(125)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(122)이 형성된다. 격벽(122)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(124)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In the upper portion of the lower dielectric layer 125, a discharge space, that is, a partition wall 122 for partitioning the discharge cells is formed. In the discharge cells partitioned by the partition wall 122, a phosphor layer 124 is formed that emits visible light for image display during address discharge. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112), 서스테인 전극(113), 어드레스 전극(123)에 구동 신호가 공급되 면, 격벽(122)에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.In the plasma display panel according to the exemplary embodiment described above, when a driving signal is supplied to the scan electrode 112, the sustain electrode 113, and the address electrode 123, a discharge cell partitioned by the partition wall 122 is provided. The discharge occurs within the image to realize.

이상의 도 2에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것이며, 이에 한정되는 것은 아니다.In FIG. 2, only the plasma display panel according to the exemplary embodiment is illustrated and described, but it is not limited thereto.

플라즈마 디스플레이 패널을 포함하는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작에 대해 첨부된 도 3 내지 도 4를 결부하여 살펴보면 다음과 같다.The operation of the plasma display apparatus according to the exemplary embodiment of the present invention including the plasma display panel will be described with reference to FIGS. 3 to 4.

도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.FIG. 3 illustrates a frame for implementing grayscale of an image in a method of driving a plasma display device according to an embodiment of the present invention.

또한, 도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법의 동작을 설명하기 위한 것이다.4 is a view for explaining the operation of the plasma display device driving method according to an embodiment of the present invention.

먼저, 도 3을 살펴보면 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.First, referring to FIG. 3, a frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention is divided into several subfields having different emission counts.

또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어질 수 있다.Although not shown, each subfield may further include a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and a sustain period for implementing gray levels according to the number of discharges. Sustain Period).

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어진다.For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. Each of the subfields SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제1 서브필드의 계조 가중치를 20으로 설정하고, 제2 서브필드의 계조 가중치를 21로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) may be determined by the gray scale weight of each subfield to increase. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

이러한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.The plasma display device according to an embodiment of the present invention uses a plurality of frames to display an image of 1 second. For example, 60 frames are used to display an image of 1 second.

도 3에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제1 서브필드부터 제12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.In FIG. 3, only one frame is composed of eight subfields. However, the number of subfields forming one frame may be variously changed. For example, one frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one frame may be configured with 10 subfields.

이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다.The image quality of the image implemented by the plasma display apparatus implementing the gray level of the image using the frame may be determined according to the number of subfields included in the frame.

즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 10개인 경우는 210 가지의 영상의 계조를 구현할 수 있게 되는 것이다.That is, when 12 subfields are included in a frame, gray levels of 2 12 images can be expressed. When 10 subfields are included in a frame, gray levels of 2 10 images can be realized.

또한, 도 3에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 영상을 디스플레이할 때 나타나는 컨투어 노이즈 발생을 방지하기 위해 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 3, the subfields are arranged in the order of increasing magnitude of the gray scale weight in one frame. Alternatively, the subfields may be arranged in the order of decreasing gray scale weight in one frame. Subfields may be arranged irrespective of gray scale weights in order to prevent contour noise occurring when displaying.

다음, 도 4를 살펴보면, 앞선 도 3과 같은 프레임에 포함된 복수의 서브필드 중 어느 하나의 서브필드(Sub-field)에 나타나는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작이다. 도 1에서 전술한 각각의 스캔 구동부(200), 서스테인 구동부(300) 및 데이터 구동부(400)는 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 하나 이상의 기간에서 스캔 전극(Y), 서스테인 전극(Z) 및 어드레스 전극(X)에 구동 신호를 공급한다.Next, referring to FIG. 4, the operation of the plasma display apparatus according to an exemplary embodiment of the present invention shown in any one sub-field of a plurality of subfields included in the same frame as in FIG. 3 is described. Each of the scan driver 200, the sustain driver 300, and the data driver 400 described above with reference to FIG. 1 includes the scan electrode Y and the sustain electrode Z in at least one of a reset period, an address period, and a sustain period. And a drive signal is supplied to the address electrode (X).

스캔 구동부(200)는 리셋 기간의 셋 업 기간에서 스캔 전극(Y)에 상승 램프 신호(Ramp-up)를 공급할 수 있다.The scan driver 200 may supply the rising ramp signal Ramp-up to the scan electrode Y in the setup period of the reset period.

이러한, 상승 램프 신호에 의해 전 화면의 방전 셀 내에는 약한 암방전(Weak Discharge)이 일어난다. 셋 업 방전에 의해 어드레스 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이며, 스캔 전극(Y) 상에는 부극성의 벽 전하가 쌓인다.Due to the rising ramp signal, weak discharge occurs in the discharge cells of the entire screen. Due to the set-up discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.

또한, 스캔 구동부(200)는, 셋 다운 기간에서 스캔 전극(Y)에 상승 램프 신호를 공급한 후, 상승 램프 신호의 최고 전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드 전압 레벨(GND) 이하의 특정 전압 레벨까지 떨어지는 하강 램프 신호(Ramp-down)를 공급할 수 있다.In addition, after the scan driver 200 supplies the rising ramp signal to the scan electrode Y in the set down period, the scan driver 200 starts to fall from the positive voltage lower than the maximum voltage of the rising ramp signal to be equal to or less than the ground voltage level GND. Ramp-down can be supplied down to a specific voltage level.

이에 따라, 방전 셀 내에 미약한 소거방전을 일으킴으로써 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류한다.As a result, a weak erase discharge is generated in the discharge cell, thereby sufficiently erasing wall charges excessively formed in the discharge cell. By this set down discharge, wall charges such that the address discharge can stably occur remain uniformly in the discharge cell.

서스테인 구동부(300)는 셋 다운 기간과 어드레스 기간 동안에 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급한다. 서스테인 바이어스 전압(Vzb)은 스캔 전극(Y)과 서스테인 전극(Z) 간의 전압 차를 줄여 오방전을 방지할 수 있다.The sustain driver 300 supplies the sustain bias voltage Vzb to the sustain electrode Z during the set down period and the address period. The sustain bias voltage Vzb may reduce the voltage difference between the scan electrode Y and the sustain electrode Z to prevent erroneous discharge.

또한, 스캔 구동부(200)는, 어드레스 기간에서 스캔 바이어스 전압으로부터 하강하는 부극성 스캔 신호를 스캔 전극에 공급할 수 있다. 여기서 스캔 바이어스 전압은 그라운드 전압 레벨(GND)보다 큰 전압일 것이다.In addition, the scan driver 200 may supply the scan electrode with a negative scan signal that falls from the scan bias voltage in the address period. The scan bias voltage may be a voltage greater than the ground voltage level GND.

아울러 데이터 구동부(400)는 부극성 스캔 신호에 대응되어 어드레스 전극(X)에 정극성의 데이터 신호를 공급한다.In addition, the data driver 400 supplies a positive data signal to the address electrode X in response to the negative scan signal.

이러한 스캔 신호와 데이터 신호의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전 셀 내에는 어드레스 방전이 발생한다. 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the data signal is applied. In the discharge cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied.

어드레스 기간 이후의 서스테인 기간에서 스캔 구동부(200)와 서스테인 구동부(300)는 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 신호(SUS)를 공급한다. 이에 따라, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)가 더해지면서 매 서스테인 신호(SUS)가 공급될 때마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전이 일어난다.In the sustain period after the address period, the scan driver 200 and the sustain driver 300 supply the sustain signal SUS to the scan electrode Y and the sustain electrode Z. Accordingly, the discharge cell selected by the address discharge is sustained between the scan electrode Y and the sustain electrode Z whenever the sustain signal SUS is supplied while the wall voltage and the sustain signal SUS are added to the discharge cell. Discharge occurs.

이와 같은 구동 방법은 일실시 예에 따라 설명한 것으로 서스테인 기간 이후에 서스테인 방전 후 남아 있는 벽 전하를 제거하는 소거기간이 더 추가될 수도 있고 리셋 기간 이전에 벽 전하들이 전극들에 안정적으로 형성될 수 있게 하는 프리 리셋 기간이 더 추가될 수 있다.Such a driving method has been described according to an embodiment, and an erase period for removing the wall charge remaining after the sustain discharge after the sustain period may be further added, and the wall charges may be stably formed on the electrodes before the reset period. A pre reset period may be further added.

또한, 도 1 내지 도 4에서는 스캔 구동부(200)와 서스테인 구동부(300)가 독립적으로 동작하는 것으로 설명하였으나 스캔 구동부(200)와 서스테인 구동부(300)가 통합하여 동작할 수도 있다.1 to 4, the scan driver 200 and the sustain driver 300 operate independently, but the scan driver 200 and the sustain driver 300 may operate in an integrated manner.

지금까지 설명한 스캔 구동부는 제1 프레임의 마지막 번째 서브필드와 제2 프레임의 첫 번째 서브필드 사이의 기간 동안 스캔 전극(Y)에 제1 전압을 공급할 수 있으며 이에 대해 자세히 알아보면 다음과 같다.The scan driver described above can supply the first voltage to the scan electrode Y during the period between the last subfield of the first frame and the first subfield of the second frame.

도 5는 본 발명의 일실시 예에 따라 제1 프레임의 마지막 번째 서브필드와 제2 프레임의 첫 번째 서브필드 사이의 기간에 공급되는 구동 신호를 나타낸 것이다.FIG. 5 illustrates a driving signal supplied in a period between a last subfield of a first frame and a first subfield of a second frame according to an embodiment of the present invention.

우선, 본 발명에서는 본 발명을 보다 용이하게 설명하기 위해 제1 프레임 중 마지막 번째 서브필드의 서스테인 기간 이후 제2 프레임 중 첫 번째 서브필드의 리 셋 기간 이전의 기간을 프레임 휴지기간이라 하며, 이후 설명에서는 프레임 휴지기간이라 한다.First, in order to more easily describe the present invention, a period before the reset period of the first subfield of the second frame after the sustain period of the last subfield of the first frame is referred to as a frame idle period. In the frame pause period.

도 5를 살펴보면, 본 발명의 일실시 예에 따라 제1 프레임의 마지막 번째 서브필드의 서스테인 기간 동안 스캔 전극(Y)에는 서스테인 신호가 공급되고 마지막 서스테인 신호 이후 소거 신호가 공급된다. 또한, 서스테인 전극(Z)에는 서스테인 신호가 공급되고, 스캔 전극(Y)에 소거 신호가 공급되면 서스테인 신호의 최고 전압보다 낮은 제2 전압이 공급된다.Referring to FIG. 5, according to an embodiment of the present invention, a sustain signal is supplied to the scan electrode Y during the sustain period of the last subfield of the first frame, and an erase signal is supplied after the last sustain signal. In addition, when the sustain signal is supplied to the sustain electrode Z, and the erase signal is supplied to the scan electrode Y, a second voltage lower than the maximum voltage of the sustain signal is supplied.

이후, 제2 프레임의 첫 번째 서브필드의 리셋 기간이 시작되기 전까지의 기간이 프레임 휴지기간이다.Thereafter, the period before the reset period of the first subfield of the second frame starts is a frame idle period.

제1 프레임과 제2 프레임 사이에 프레임 휴지기간이 포함하는 이유는 다음과 같다. 영상의 계조(Gray Level)를 구현하기 위해 방전 셀마다 방전횟수가 달라질 수 있는데, 서로 다른 방전 횟수에 의해 방전 셀 내부에 있는 벽 전하들이 불균일하게 형성되는 것이다. 이와 같이, 불균일하게 형성된 벽 전하들을 다음 프레임에서 더욱 원활하게 초기화시킬 수 있도록 프레임 휴지기간을 포함하여 미리 벽 전하를 균일하게 하는 것이다. 이에 따라 리셋 신호가 공급된 방전 셀 내에서 더욱 효율적으로 리셋 방전이 일어날 수 있다.The reason why the frame pause period is included between the first frame and the second frame is as follows. The number of discharges may be different for each discharge cell in order to realize gray levels of an image, and wall charges in the discharge cells are unevenly formed by different discharge times. In this way, the wall charges are made uniform in advance including the frame rest period so that the non-uniformly formed wall charges can be initialized more smoothly in the next frame. Accordingly, reset discharge may occur more efficiently in the discharge cells supplied with the reset signal.

또한, 이러한 프레임 휴지 기간 동안 스캔 전극(Y)에는 제1 전압을 공급하고 서스테인 전극(Z)에는 제2 전압을 공급한다. 여기서, 스캔 전극(Y)에 공급되는 제1 전압은 어드레스 기간 동안 스캔 전극(Y)에 공급되는 스캔 바이어스 전압과 실질적으로 동일한 전압이다. 또한, 서스테인 전극(Z)에 공급되는 제2 전압은 어드레스 기간 동안 서스테인 전극(Z)에 공급되는 서스테인 바이어스 전압과 실질적으로 동일한 전압이다. 또한, 제2 전압은 150V 이상 170V 이하일 수 있다.In addition, a first voltage is supplied to the scan electrode Y and a second voltage is supplied to the sustain electrode Z during the frame rest period. Here, the first voltage supplied to the scan electrode Y is a voltage substantially the same as the scan bias voltage supplied to the scan electrode Y during the address period. Also, the second voltage supplied to the sustain electrode Z is a voltage substantially the same as the sustain bias voltage supplied to the sustain electrode Z during the address period. In addition, the second voltage may be 150V or more and 170V or less.

이와 같이, 스캔 전극(Y)과 서스테인 전극(Z) 각각에 제1 전압과 제2 전압을 프레임 휴지 기간 동안 유지하는 이유는 프레임의 마지막 서브필드의 서스테인 기간에 공급되는 소거 신호에 의해 발생하는 소거 신호 방전을 오랜 시간 동안 유지하여 불균일하게 형성된 벽 전하가 균일하게 되도록 하는 것이다. As such, the reason why the first voltage and the second voltage are maintained in each of the scan electrode Y and the sustain electrode Z during the frame rest period is because of the erase signal generated by the erase signal supplied in the sustain period of the last subfield of the frame. The signal discharge is maintained for a long time so that the non-uniformly formed wall charge is uniform.

도 6은 본 발명의 일실시 예에 따라 제1 프레임의 마지막 번째 서브필드의 서스테인 기간에 공급되는 소거 신호를 나타낸 것이다.FIG. 6 illustrates an erase signal supplied in the sustain period of the last subfield of the first frame according to an embodiment of the present invention.

도 6을 살펴보면, 스캔 전극(Y)에 공급되는 소거 신호는 상승 신호와 하강 신호를 포함한다. 서스테인 전극(Z)에 마지막 서스테인 신호가 공급된 후, 스캔 전극(Y)에 서스테인 신호의 최고 전압과 실질적으로 동일한 전압을 가지는 소거 신호의 상승 신호가 공급된다.Referring to FIG. 6, the erase signal supplied to the scan electrode Y includes a rising signal and a falling signal. After the last sustain signal is supplied to the sustain electrode Z, the rising signal of the erase signal having a voltage substantially equal to the highest voltage of the sustain signal is supplied to the scan electrode Y.

소거 신호의 상승 신호가 스캔 전극(Y)에 공급되는 동안 서스테인 전극(Z)에는 제2 전압이 중첩되어 공급된다. 이와 같이, 스캔 전극(Y)에 공급되는 소거 신호의 상승 신호와 서스테인 전극(Z)에 공급되는 서스테인 신호의 최고 전압보다 낮은 제2 전압이 중첩되면, 스캔 전극(Y)과 서스테인 전극(Z) 사이의 전압 차가 줄어든다. 이에 따라, 서스테인 방전이 아닌 소거 신호 방전이 발생하는 것이다. While the rising signal of the erasing signal is supplied to the scan electrode Y, the sustain electrode Z is supplied with the second voltage overlapped with the second signal. As such, when the rising signal of the erase signal supplied to the scan electrode Y and the second voltage lower than the maximum voltage of the sustain signal supplied to the sustain electrode Z overlap, the scan electrode Y and the sustain electrode Z are overlapped. The voltage difference between them is reduced. As a result, the erase signal discharge is generated instead of the sustain discharge.

이후, 소거 신호는 점진적으로 전압이 낮아지는 소거 신호의 하강 신호를 스캔 전극(Y)에 공급한다. 이와 같이, 점진적으로 전압을 낮아지게 함으로써 약한 방전을 발생시켜 벽전하를 소거하는 것이다. 이때, 서스테인 구동부는 서스테인 전 극(Z)에 제2 전압을 계속하여 공급하여 방전 셀 내에 불균일하게 형성된 벽 전하가 더욱 원활하게 소거되어 전 화면의 방전 셀 내의 벽 전하가 균일하게 형성될 수 있는 것이다.Thereafter, the erase signal supplies a falling signal of the erase signal, which gradually decreases in voltage, to the scan electrode Y. In this way, by gradually lowering the voltage, a weak discharge is generated to erase the wall charges. In this case, the sustain driver continuously supplies the second voltage to the sustain electrode Z to smoothly erase the wall charges formed non-uniformly in the discharge cells, thereby uniformly forming the wall charges in the discharge cells of the entire screen. .

이때, 하강 신호의 최저 전압은 -100V 이상 -90V 이하이다. 이는 서스테인 전극(Z)에 공급되는 제2 전압과 스캔 전극(Y)에 공급되는 하강 신호의 최저 전압이 -100V 이상 -90V 이하일 때 스캔 전극(Y)과 서스테인 전극(Z) 간에서 소거 신호 방전을 한번 더 발생시켜 방전 셀 내의 벽 전하를 더욱 균일하게 형성시킬 수 있는 것이다. At this time, the lowest voltage of the falling signal is -100V or more and -90V or less. This is because the erase signal discharges between the scan electrode Y and the sustain electrode Z when the second voltage supplied to the sustain electrode Z and the lowest voltage of the falling signal supplied to the scan electrode Y are -100 V or more and -90 V or less. Can be generated once more to form the wall charge in the discharge cell more uniformly.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be construed as being included in the scope of the present invention.

도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 나타낸 것이다.1 illustrates a plasma display device according to an embodiment of the present invention.

도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.2 illustrates a structure of a plasma display panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.FIG. 3 illustrates a frame for implementing grayscale of an image in a method of driving a plasma display device according to an embodiment of the present invention.

도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법의 동작을 설명하기 위한 것이다.4 is a view illustrating an operation of a method of driving a plasma display device according to an embodiment of the present invention.

도 5는 본 발명의 일실시 예에 따라 제1 프레임의 마지막 번째 서브필드와 제2 프레임의 첫 번째 서브필드 사이의 기간에 공급되는 구동 신호를 나타낸 것이다.FIG. 5 illustrates a driving signal supplied in a period between a last subfield of a first frame and a first subfield of a second frame according to an embodiment of the present invention.

도 6은 본 발명의 일실시 예에 따라 제1 프레임의 마지막 번째 서브필드의 서스테인 기간에 공급되는 소거 신호를 나타낸 것이다.FIG. 6 illustrates an erase signal supplied in the sustain period of the last subfield of the first frame according to an embodiment of the present invention.

Claims (8)

스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널; 및A plasma display panel including a scan electrode and a sustain electrode; And 제1 프레임의 마지막 번째 서브필드의 서스테인 기간 이후 제2 프레임의 첫 번째 서브필드의 리셋 기간 이전의 기간에서 상기 스캔 전극에 정극성 제1 전압을 공급하는 스캔 구동부;A scan driver configured to supply a positive first voltage to the scan electrode in a period after the sustain period of the last subfield of the first frame and before the reset period of the first subfield of the second frame; 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제1 항에 있어서,According to claim 1, 상기 스캔 전극에 상기 제1 전압이 공급되는 동안 상기 서스테인 전극에 정극성 제2 전압을 공급하는 서스테인 구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a sustain driver configured to supply a second positive voltage to the sustain electrode while the first voltage is supplied to the scan electrode. 제2 항에 있어서,The method of claim 2, 상기 제1 전압은 스캔 바이어스 전압과 동일한 전압이고, 상기 제2 전압은 서스테인 바이어스 전압과 동일한 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.Wherein the first voltage is the same voltage as the scan bias voltage and the second voltage is the same voltage as the sustain bias voltage. 제3 항에 있어서,The method of claim 3, wherein 상기 제2 전압은 150V 이상 170V 이하인 것을 특징으로 하는 플라즈마 디스 플레이 장치. And the second voltage is 150V or more and 170V or less. 제1 항에 있어서,According to claim 1, 상기 제1 전압이 공급되기 이전에 상기 스캔 전극에 소거 신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And an erase signal is supplied to the scan electrode before the first voltage is supplied. 제5 항에 있어서,The method of claim 5, 상기 소거 신호는 상승신호와 하강신호를 포함하고,The erase signal includes a rising signal and a falling signal, 상기 하강 신호는 점진적으로 전압이 낮아지는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the falling signal is gradually lowered in voltage. 제6 항에 있어서,The method of claim 6, 상기 하강 신호의 최저 전압은 -100V 이상 -90V 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the lowest voltage of the falling signal is -100V or more and -90V or less. 제6 항에 있어서,The method of claim 6, 상기 상승 신호의 최고 전압은 서스테인 신호의 최고 전압과 동일한 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the highest voltage of the rising signal is the same voltage as the highest voltage of the sustain signal.
KR1020070087225A 2007-08-29 2007-08-29 Plasma display apparatus KR20090022133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087225A KR20090022133A (en) 2007-08-29 2007-08-29 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087225A KR20090022133A (en) 2007-08-29 2007-08-29 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20090022133A true KR20090022133A (en) 2009-03-04

Family

ID=40692060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087225A KR20090022133A (en) 2007-08-29 2007-08-29 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20090022133A (en)

Similar Documents

Publication Publication Date Title
KR100747168B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR20090026978A (en) Plasma display apparatus
JP2006235574A (en) Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
KR20090043304A (en) Plasma display apparatus
JP2007148411A (en) Plasma display apparatus and driving method thereof
KR100802334B1 (en) Method for driving plasma display apparatus
KR20080111960A (en) Plasma display apparatus
KR20090029005A (en) Plasma display apparatus
KR100747169B1 (en) Plasma Display Apparatus and Driving Method for Plasma Display Apparatus
KR20090022133A (en) Plasma display apparatus
KR20060080825A (en) Driving method and apparatus for plasma display panel
KR20090022134A (en) Plasma display apparatus
KR20080109444A (en) Plasma display apparatus and driving method thereof
EP1892694A2 (en) Plasma display apparatus
KR100802337B1 (en) Plasma display apparatus and the mathod of the apparatus
US8154477B2 (en) Plasma display apparatus including a driver supplying a signal to a scan electrode during a reset period
KR100658343B1 (en) Plasma display apparatus and driving method thereof
KR100813846B1 (en) Method for driving plasma display panel and plasma display apparatus driven by the method
KR20090126536A (en) Plasma display apparatus
KR20090035299A (en) Plasma display apparatus and method of driving plasma display apparatus
KR20090033732A (en) Plasma display apparatus
KR20090032670A (en) Plasma display apparatus
KR20090083793A (en) Plasma display apparatus
KR20090095035A (en) Plasma Display Apparatus
KR20090043850A (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid