KR20090126536A - Plasma display apparatus - Google Patents
Plasma display apparatus Download PDFInfo
- Publication number
- KR20090126536A KR20090126536A KR1020080052674A KR20080052674A KR20090126536A KR 20090126536 A KR20090126536 A KR 20090126536A KR 1020080052674 A KR1020080052674 A KR 1020080052674A KR 20080052674 A KR20080052674 A KR 20080052674A KR 20090126536 A KR20090126536 A KR 20090126536A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reset
- reset pulse
- pulse
- period
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2922—Details of erasing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
- H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
- H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
- H01J17/492—Display panels, e.g. with crossed electrodes, e.g. making use of direct current with crossed electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
본 발명은 디스플레이 장치에 관한 것으로, 보다 자세하게는 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a plasma display device.
일반적으로 플라즈마 디스플레이 장치는 화상을 표시하는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동시키기 위한 구동부가 플라즈마 디스플레이 패널의 배면에 부착되어 형성된다.In general, a plasma display apparatus is formed by attaching a plasma display panel for displaying an image and a driving unit for driving the plasma display panel to a rear surface of the plasma display panel.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 방전 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 전술한 단위 방전 셀은 복수 개가 모여 하나의 화소(Pixel)를 이룬다. 예컨대, 적색(Red, R) 셀, 녹색(Green, G) 셀, 청색(Blue, B) 셀이 모여 하나의 픽셀을 이루는 것이다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form a unit discharge cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He). An inert gas containing a main discharge gas such as and a small amount of xenon is filled. A plurality of unit discharge cells described above are gathered to form one pixel. For example, a red (R) cell, a green (G) cell, and a blue (B) cell may form one pixel.
이러한 단위 방전 셀에 고주파 전압이 인가되어 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultra Violet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다.When a high frequency voltage is applied to such a unit discharge cell to discharge, an inert gas generates vacuum ultra violet rays and emits phosphors formed between the partition walls to realize an image.
플라즈마 디스플레이 패널은 복수의 전극들, 예컨대 스캔 전극(Y), 서스테인 전극(Z), 어드레스 전극(X)을 포함하고, 이러한 플라즈마 디스플레이 패널의 전극들에 구동 전압을 공급하기 위한 구동부들이 각각의 전극에 접속된다. The plasma display panel includes a plurality of electrodes, for example, a scan electrode (Y), a sustain electrode (Z), and an address electrode (X), each of which has driving parts for supplying a driving voltage to the electrodes of the plasma display panel. Is connected to.
각 구동부는 플라즈마 디스플레이 패널 구동시 소정 기간에, 예를 들면 리셋 기간에 리셋 펄스, 어드레스기간에 스캔 펄스, 서스테인 기간에 서스테인 펄스와 같은 구동펄스를 플라즈마 디스플레이 패널의 전극에 공급하여 화상을 구현하게 되는 것이다. 이와 같은 플라즈마 디스플레이 장치는 얇고 가벼운 구성이 가능하므로 현재 디스플레이 장치로서 각광받고 있다.Each driving unit implements an image by supplying driving pulses, such as a reset pulse in a reset period, a scan pulse in an address period, and a sustain pulse in a sustain period, to the electrodes of the plasma display panel when driving the plasma display panel. will be. Such a plasma display device has been spotlighted as a display device because of its thin and light configuration.
이러한 플라즈마 디스플레이 패널을 구동하기 위한 구동부는 가격 절감과 회로 동작의 신뢰성을 기술적 과제로 하여 연구가 활발히 진행되고 있는 분야이다.The driving unit for driving such a plasma display panel is a field in which research is being actively conducted based on cost reduction and reliability of circuit operation.
본 발명은 블랙 휘도를 감소할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a plasma display device capable of reducing black brightness.
또한, 본 발명은 휘점과 점멸 오방전을 방지할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a plasma display device that can prevent bright spots and blinking discharge.
본 발명의 기술적 과제는 이상에서 언급한 것에 제한되지 않으며, 본 발명이 이루고자 하는 또 다른 기술적 과제들은 이하 발명의 구성에서 나타나는 효과에 의해 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem of the present invention is not limited to the above-mentioned thing, and another technical problem to be achieved by the present invention will be clearly understood by those skilled in the art by the effect of the configuration of the present invention.
상술한 목적을 달성하기 위한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극이 배치되는 플라즈마 디스플레이 패널과 리셋 기간 동안 스캔 전극에 최고 전압이 제2 전압이고 최저 전압이 제4 전압인 제1 리셋 펄스, 최고 전압이 기준 전압이고 최저 전압이 제4 전압인 제2 리셋 펄스 및 최고 전압이 제7 전압이고 최저 전압이 제8 전압인 제3 리셋 펄스를 공급하는 구동부를 포함한다.According to an embodiment of the present invention, a plasma display device includes a plasma display panel in which a scan electrode and a sustain electrode are disposed, and a highest voltage is a second voltage and a lowest voltage is a fourth voltage at a scan electrode during a reset period. A first reset pulse, a second reset pulse having a highest voltage as a reference voltage, a fourth voltage, and a third reset pulse having a highest voltage as a seventh voltage and a lowest voltage as an eighth voltage.
또한, 구동부는 제1 리셋 펄스가 제2 전압에서 제4 전압으로 하강하는 동안 서스테인 전극에 제10 전압을 공급하고, 제2 리셋 펄스가 공급되는 동안 서스테인 전극에 제11 전압을 공급하고, 제3 리셋 펄스가 제7 전압에서 제8 전압으로 하강하는 동안 서스테인 전극에 제12 전압을 공급하는 것을 포함할 수 있다.In addition, the driver supplies a tenth voltage to the sustain electrode while the first reset pulse falls from the second voltage to the fourth voltage, and supplies the eleventh voltage to the sustain electrode while the second reset pulse is supplied, Supplying a twelfth voltage to the sustain electrode while the reset pulse falls from the seventh voltage to the eighth voltage.
또한, 제2 전압은 제7 전압보다 높은 전압인 것을 포함할 수 있다.In addition, the second voltage may include a voltage higher than the seventh voltage.
또한, 제4 전압, 제6 전압 및 제8 전압은 동일한 전압인 것을 포함할 수 있다.In addition, the fourth voltage, the sixth voltage, and the eighth voltage may include the same voltage.
또한, 제2 리셋 펄스가 스캔 전극에 공급되는 기간은 제11 전압이 서스테인 전극에 공급되는 기간보다 짧은 기간인 것을 포함할 수 있다.In addition, the period during which the second reset pulse is supplied to the scan electrode may include a period shorter than the period during which the eleventh voltage is supplied to the sustain electrode.
또한, 제2 리셋 펄스가 스캔 전극에 공급되는 기간은 10㎛ 이상 50㎛ 이하인 것을 포함할 수 있다.In addition, the period during which the second reset pulse is supplied to the scan electrode may include 10 μm or more and 50 μm or less.
또한, 제10 전압 또는 제11 전압은 제12 전압보다 높은 전압인 것을 포함할 수 있다.In addition, the tenth voltage or the eleventh voltage may include a voltage higher than the twelfth voltage.
또한, 구동부는 제3 리셋 펄스가 제7 전압에서 제8 전압으로 하강하는 동안 서스테인 전극에 제12 전압부터 제12 전압보다 낮은 전압인 제13 전압까지 점진적으로 하강하는 전압을 공급하는 것을 포함할 수 있다.In addition, the driving unit may include supplying the sustain electrode with a voltage gradually decreasing from the twelfth voltage to a thirteenth voltage, which is lower than the twelfth voltage, while the third reset pulse falls from the seventh voltage to the eighth voltage. have.
또한, 제2 리셋 펄스는 기준 전압보다 낮고 제6 전압보다 높은 전압인 제5 전압을 포함하고, 기준 전압부터 제5 전압까지 급격히 하강하고, 제5 전압부터 제6 전압까지 점진적으로 하강하는 것을 포함할 수 있다.In addition, the second reset pulse includes a fifth voltage that is lower than the reference voltage and higher than the sixth voltage, and includes rapidly descending from the reference voltage to the fifth voltage and gradually descending from the fifth voltage to the sixth voltage. can do.
상술한 바와 같이, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 리셋 기간 동안 스캔 전극에 제1 리셋 펄스 내지 제3 리셋 펄스를 연속하여 공급함으로써, 블랙 휘도를 감소할 수 있는 효과가 있다.As described above, the plasma display apparatus according to an embodiment of the present invention has the effect of reducing the black brightness by continuously supplying the first reset pulse to the third reset pulse to the scan electrode during the reset period.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 리셋 기간 동안 스캔 전극에 제1 리셋 펄스 내지 제3 리셋 펄스를 연속하여 공급함으로써, 휘점과 점멸 오방전을 방지할 수 있는 효과가 있다.In addition, the plasma display apparatus according to an embodiment of the present invention has the effect of preventing the bright point and the flashing erroneous discharge by continuously supplying the first reset pulse to the third reset pulse to the scan electrode during the reset period.
도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 것이다.1 is for explaining a plasma display device according to an embodiment of the present invention.
도 1을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널(100)과 스캔 구동부(200), 서스테인 구동부(300) 및 데이터 구동부(400)를 포함한다.Referring to FIG. 1, a plasma display apparatus according to an exemplary embodiment includes a
플라즈마 디스플레이 패널(100)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 스캔 전극(Y1 내지 Yn), 서스테인 전극(Z1 내지 Zn) 및 어드레스 전극(X1 내지 Xm)을 포함한다.The
스캔 구동부(200)는 방전 셀 내에 벽 전하(Wall Charge)가 균일하게 형성되도록 리셋 기간에 리셋 펄스를 스캔 전극(Y1 내지 Yn)에 공급한다. 스캔 구동부(200)는 어드레스 기간에 방전이 일어날 방전 셀을 선택하기 위한 스캔 펄스를 그리고 서스테인 기간에 선택된 방전 셀에서 서스테인 방전을 발생시킬 서스테인 펄스를 스캔 전극(Y1 내지 Yn)에 공급한다.The
서스테인 구동부(300)는 리셋 기간의 일부 기간과 어드레스 기간에 서스테인 바이어스 전압을 서스테인 전극(Z1 내지 Zn)에 공급하고, 서스테인 기간 동안 서스테인 펄스를 서스테인 전극(Z1 내지 Zn)에 공급한다.The
데이터 구동부(400)에서는 도시하지 않은 역감마 보정회로, 오차확산회로 등 에 의해 역감마 보정 및 오차확산된 후, 서브필드 맵핑 회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다.In the
또한, 데이터 구동부(400)는 타이밍 컨트롤러(미도시)로부터의 데이터 타이밍 제어신호에 응답하여 스캔 전극(Y1 내지 Yn)과 대응되게 어드레스 기간 동안 데이터 펄스를 어드레스 전극(X1 내지 Xm)에 공급한다.In addition, the
이러한 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조를 살펴보면 다음과 같다.The structure of the plasma display panel included in the plasma display apparatus is as follows.
도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.2 illustrates a structure of a plasma display panel according to an exemplary embodiment of the present invention.
도 2를 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112)과 서스테인 전극(113)이 형성되는 전면 기판(111)을 포함하는 전면 패널(110)과 전술한 스캔 전극(112) 및 서스테인 전극(113)과 교차하는 어드레스 전극(123)이 형성되는 후면 기판(121)을 포함하는 후면 패널(120)이 일정간격을 두고 합착하여 형성된다.Referring to FIG. 2, a plasma display panel according to an embodiment of the present invention includes a
전면 기판(111) 상에 형성되는 스캔 전극(112)과 서스테인 전극(113)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.The
이러한 전면기판(111)상에 형성된 스캔 전극(112)과 서스테인 전극(113)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 스캔 전극(112)과 서스 테인 전극(113) 각각은 은(Ag)과 같은 금속 재질의 버스 전극(112b, 113b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(112a, 113a)을 포함한다.The
이러한 스캔 전극(112)과 서스테인 전극(113)이 형성된 전면 기판(111)의 상부에는 스캔 전극(112)과 서스테인 전극(113)을 덮도록 상부 유전체 층(114)이 형성될 수 있다.An upper
상부 유전체 층(114)은 스캔 전극(112) 및 서스테인 전극(113)의 방전 전류를 제한하며 스캔 전극(112)과 서스테인 전극(113) 간을 절연시킨다.The upper
상부 유전체 층(114) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(115)이 형성될 수 있다. 이러한 보호 층(115)은 이차전자 방출 계수가 높은 재료인 산화마그네슘(MgO)으로 이루어질 수 있다.A protective layer 115 may be formed on the upper
한편, 후면 기판(121) 상에 형성되는 어드레스 전극(123)은 방전 셀에 데이터(Data) 펄스를 공급하는 전극이다.On the other hand, the
어드레스 전극(123)이 형성된 후면 기판(121)의 상부에는 어드레스 전극(123)을 덮도록 하부 유전체 층(125)이 형성될 수 있다.The lower
하부 유전체 층(125)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(122)이 형성된다. 격벽(122)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(124)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In the upper portion of the lower
이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112), 서스테인 전극(113), 어드레스 전극(123)에 구동 펄스가 공급되면, 격벽(122)에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.In the plasma display panel according to the exemplary embodiment described above, when a driving pulse is supplied to the
이상의 도 2에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것이며, 이에 한정되는 것은 아니다.In FIG. 2, only the plasma display panel according to the exemplary embodiment is illustrated and described, but it is not limited thereto.
플라즈마 디스플레이 패널을 포함하는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작에 대해 첨부된 도 3 및 도 4를 결부하여 살펴보면 다음과 같다.The operation of the plasma display device according to the exemplary embodiment of the present invention including the plasma display panel will be described with reference to FIGS. 3 and 4.
도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이고, 도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법의 동작을 설명하기 위한 것이다.3 is a view for explaining a frame for implementing grayscale of an image in a method of driving a plasma display device according to an embodiment of the present invention, and FIG. 4 is a view of a method for driving a plasma display device according to an embodiment of the present invention. To explain the operation.
도 3을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.Referring to FIG. 3, a frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention is divided into several subfields having different emission counts.
또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어질 수 있다.Although not shown, each subfield may further include a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and a sustain period for implementing gray levels according to the number of discharges. Sustain Period).
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 예컨대, 도 3과 같이, 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어진다.For example, in the case of displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8, for example, as shown in FIG. Each of the subfields SF1 to SF8 is divided into a reset period, an address period, and a sustain period.
한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제1 서브필드의 계조 가중치를 20으로 설정하고, 제2 서브필드의 계조 가중치를 21로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가하도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.Meanwhile, the gray scale weight of the corresponding subfield may be set by adjusting the number of sustain pulses supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , Gray scale weight of each subfield may be determined to increase at a ratio of 2, 3, 4, 5, 6, and 7). As such, by adjusting the number of sustain pulses supplied in the sustain period of each subfield according to the gray scale weight in each subfield, gray levels of various images are realized.
이러한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.The plasma display device according to an embodiment of the present invention uses a plurality of frames to display an image of 1 second. For example, 60 frames are used to display an image of 1 second.
도 3에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와 달리 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제1 서브필드부터 제12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.In FIG. 3, only one frame is composed of eight subfields. However, the number of subfields constituting one frame may be variously changed. For example, one frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one frame may be configured with 10 subfields.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구 현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다.The image quality of the plasma display apparatus that implements the gray level of the image using the frame may be determined according to the number of subfields included in the frame.
즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 10개인 경우는 210 가지의 영상의 계조를 구현할 수 있게 되는 것이다.That is, when 12 subfields are included in a frame, gray levels of 2 12 images can be expressed. When 10 subfields are included in a frame, gray levels of 2 10 images can be realized.
또한, 도 3에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와 달리 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 영상을 디스플레이할 때 나타나는 컨투어 노이즈 발생을 방지하기 위해 계조 가중치에 관계없이 랜덤하게 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 3, the subfields are arranged in the order of increasing magnitude of the gray scale weight in one frame. Alternatively, the subfields may be arranged in the order of decreasing gray scale weight in one frame. Subfields may be randomly arranged irrespective of gray scale weights in order to prevent contour noise occurring when displaying.
다음, 도 4를 살펴보면 앞선 도 3과 같은 프레임에 포함된 복수의 서브필드 중 어느 하나의 서브필드(Sub-field)에 나타나는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작이다. 도 1에서 전술한 각각의 스캔 구동부(200), 서스테인 구동부(300) 및 데이터 구동부(400)는 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 하나 이상의 기간에서 스캔 전극(Y), 서스테인 전극(Z) 및 어드레스 전극(X)에 구동 펄스를 공급한다. Next, referring to FIG. 4, the operation of the plasma display apparatus according to an exemplary embodiment of the present invention is shown in any one sub-field of a plurality of subfields included in the same frame as in FIG. 3. Each of the
스캔 구동부(200)는 리셋 기간 동안 스캔 전극(Y)에 리셋 상승 펄스를 공급할 수 있다. 리셋 상승 펄스에 의해 전 화면의 방전 셀 내에는 약한 암방전(Weak Discharge)이 일어난다. 셋 업 방전에 의해 어드레스 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽 전하가 쌓이며, 스캔 전극(Y) 상에는 부극성의 벽 전하가 쌓인 다.The
이후, 스캔 구동부(200)는 스캔 전극(Y)에 리셋 상승 펄스를 공급한 후, 리셋 상승 펄스의 최고 전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기준 전압(GND) 이하의 특정 전압 레벨까지 떨어지는 리셋 하강 펄스를 공급할 수 있다. 이에 따라, 방전 셀 내에 미약한 소거방전을 일으킴으로써, 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류한다.Thereafter, the
또한, 지금까지 설명한 리셋 상승 펄스와 리셋 하강 펄스를 포함하는 리셋 펄스는 제1 리셋 펄스(rp1) 내지 제3 리셋 펄스(rp3)를 포함한다.In addition, the reset pulse including the reset rising pulse and the reset falling pulse described above includes the first reset pulse rp1 to the third reset pulse rp3.
제1 리셋 펄스(rp1) 및 제3 리셋 펄스(rp3)는 리셋 상승 펄스와 리셋 하강 펄스를 포함하고, 제2 리셋 펄스(rp2)는 리셋 하강 펄스를 포함한다. 이에 대한 자세한 설명은 도 5에서 설명하기로 한다.The first reset pulse rp1 and the third reset pulse rp3 include a reset rising pulse and a reset falling pulse, and the second reset pulse rp2 includes a reset falling pulse. A detailed description thereof will be described with reference to FIG. 5.
서스테인 구동부(300)는 리셋 기간 동안 서스테인 전극(Z)에 제10 전압(V10)과 제11전압(V11)을 공급하고, 어드레스 기간 동안에 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급한다. 제10 전압(V10), 제11전압(V11) 및 서스테인 바이어스 전압(Vzb)은 스캔 전극(Y)과 서스테인 전극(Z) 간의 전압 차를 발생시켜 오방전을 방지할 수 있다.The sustain
또한, 스캔 구동부(200)는 어드레스 기간에서 스캔 바이어스 전압으로부터 하강하는 스캔 펄스(Scan)를 스캔 전극(Y)에 공급할 수 있다.In addition, the
아울러 데이터 구동부(400)는 스캔 펄스(Scan)에 대응되어 어드레스 전극(X) 에 데이터 펄스(Dp)를 공급한다. 이러한 스캔 펄스(Scan)와 데이터 펄스(Dp)의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스(Dp)가 인가되는 방전 셀 내에는 어드레스 방전이 발생한다. 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.In addition, the
어드레스 기간 이후의 서스테인 기간에서 스캔 구동부(200)와 서스테인 구동부(300)는 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스(SUS)를 공급한다. 이에 따라, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)가 더해지면서 매 서스테인 펄스(SUS)가 공급될 때마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전이 일어난다.In the sustain period after the address period, the
이와 같은 구동 방법은 일실시 예에 따라 설명한 것으로 서스테인 기간 이후에 서스테인 방전 후 남아 있는 벽 전하를 제거하는 소거기간이 더 추가될 수도 있고 리셋 기간 이전에 벽 전하들이 전극들에 안정적으로 형성될 수 있게 하는 프리 리셋 기간이 더 추가될 수 있다.Such a driving method has been described according to an embodiment, and an erase period for removing the wall charge remaining after the sustain discharge after the sustain period may be further added, and the wall charges may be stably formed on the electrodes before the reset period. A pre reset period may be further added.
또한, 도 1 내지 도 4에서는 스캔 구동부(200)와 서스테인 구동부(300)가 독립적으로 동작하는 것으로 설명하였으나 스캔 구동부(200)와 서스테인 구동부(300)가 통합하여 동작할 수도 있다.1 to 4, the
도 5는 본 발명의 일실시 예에 따라 구동부가 리셋 기간 동안 리셋 펄스를 공급하는 것을 설명하기 위한 것이다.FIG. 5 illustrates an example in which the driving unit supplies a reset pulse during a reset period. Referring to FIG.
도 5를 살펴보면, 초기화를 위한 리셋 기간에서는 스캔 전극으로 제1 리셋 펄스 내지 제3 리셋 펄스가 공급될 수 있다. 제1 리셋 펄스 내지 제3 리셋 펄스는 리셋 상승 펄스와 리셋 하강 펄스를 포함할 수 있다.Referring to FIG. 5, in the reset period for initialization, the first to third reset pulses may be supplied to the scan electrodes. The first to third reset pulses may include a reset rising pulse and a reset falling pulse.
예를 들어, 제1 리셋 펄스(rp1)는 스캔 전극으로 기준 전압(GND)부터 제1 전압(V1)까지 급격히 상승한 이후 제1 전압(V1)부터 제2 전압(V2)까지 전압이 점진적으로 상승하는 제1 리셋 상승 펄스가 공급될 수 있다. 여기서, 기준 전압(GND)은 그라운드 레벨 전압(GND)일 수 있다.For example, after the first reset pulse rp1 rises rapidly from the reference voltage GND to the first voltage V1 with the scan electrode, the voltage gradually increases from the first voltage V1 to the second voltage V2. The first reset rising pulse may be supplied. Here, the reference voltage GND may be a ground level voltage GND.
제1 리셋 상승 펄스 이후에 이러한 제1 리셋 상승 펄스와 반대 극성 방향의 제1 리셋 하강 펄스가 스캔 전극(Y)에 공급될 수 있다.After the first reset rising pulse, the first reset falling pulse in the opposite polarity direction to the first reset rising pulse may be supplied to the scan electrode Y.
여기서, 제1 리셋 하강 펄스는 제1 리셋 상승 펄스의 피크(Peak) 전압, 즉 제2 전압(V2)보다 낮은 제3 전압(V3)부터 제4 전압(V4)까지 점진적으로 하강할 수 있다.Here, the first reset falling pulse may gradually fall from the peak voltage of the first reset rising pulse, that is, the third voltage V3 lower than the second voltage V2 to the fourth voltage V4.
이후, 제2 리셋 펄스(rp2)는 스캔 전극(Y)으로 기준 전압부터 제5 전압(V5)까지 급격히 하강한 이후 제5 전압(V5)부터 제6 전압(V6)까지 전압이 점진적으로 하강하는 제2 리셋 하강 펄스가 공급될 수 있다.Thereafter, the second reset pulse rp2 is suddenly lowered from the reference voltage to the fifth voltage V5 by the scan electrode Y, and then the voltage gradually decreases from the fifth voltage V5 to the sixth voltage V6. A second reset falling pulse can be supplied.
이후, 제3 리셋 펄스(rp3)는 스캔 전극(Y)으로 기준 전압부터 제7 전압(V7)까지 점진적으로 상승하는 제3 리셋 상승 펄스가 공급될 수 있다.Thereafter, the third reset pulse rp3 may be supplied to the scan electrode Y with a third reset rising pulse gradually rising from the reference voltage to the seventh voltage V7.
제3 리셋 상승 펄스 이후에 이러한 제3 리셋 상승 펄스와 반대 극성 방향의 제3 리셋 하강 펄스가 스캔 전극(Y)에 공급될 수 있다.After the third reset rising pulse, the third reset falling pulse in the opposite polarity direction to the third reset rising pulse may be supplied to the scan electrode Y.
여기서, 제3 리셋 하강 펄스는 제3 리셋 상승 펄스의 피크(Peak) 전압, 즉 제7 전압(V7)보다 낮은 기준 전압(GND)부터 제8전압(V8까지 점진적으로 하강할 수 있다.Here, the third reset falling pulse may gradually fall from the peak voltage of the third reset rising pulse, that is, the reference voltage GND lower than the seventh voltage V7 to the eighth voltage V8.
지금까지 설명한 바와 같이, 리셋 기간 동안 제1 리셋 펄스(rp1) 내지 제3 리셋 펄스(rp3)를 연속적으로 공급함으로써, 방전 셀 내에는 약한 암방전(Weak Discharge)인 셋 업 방전이 2번 발생한다. 리셋 기간 동안 2번에 걸쳐 발생하는 셋 업 방전에 의해 방전 셀 내에는 벽 전하(Wall Charge)가 안정적으로 쌓일 수 있다.As described above, by continuously supplying the first reset pulse rp1 to the third reset pulse rp3 during the reset period, two weak setups of weak discharge (weak discharge) occur in the discharge cell. . Wall charges can be stably accumulated in the discharge cells by the setup discharges generated twice during the reset period.
또한, 방전 셀 내에서 미약한 소거 방전(Erase Discharge)인 셋 다운 방전이 3번 발생한다. 3번에 걸쳐 발생하는 셋 다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 더욱 균일하게 잔류하는 것이다.In addition, a set down discharge, which is a weak erase discharge, occurs three times in the discharge cell. By the three set-down discharges that occur three times, the wall charges enough to cause the address discharge to stably remain in the discharge cells remain more uniform.
즉, 제1 리셋 펄스(rp1)에 의해 셋 업 방전과 셋 다운 방전이 발생하더라도 방전 셀 내에 벽 전하가 불균일하게 잔류할 수 있는데 이후 제2 리셋 펄스(rp2)를 공급하여 불균일하게 잔류하던 벽 전하를 균일하게 잔류할 수 있다. 이와 같이, 균일하게 잔류한 벽 전하에 제3 리셋 펄스(rp3)를 공급함으로써, 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 더욱 균일하게 잔류할 수 있는 것이다.That is, even if the setup up discharge and the set down discharge are generated by the first reset pulse rp1, the wall charge may remain unevenly in the discharge cell. Then, the wall charge that remains unevenly by supplying the second reset pulse rp2 may be maintained. May remain uniformly. In this way, by supplying the third reset pulse rp3 to the uniformly remaining wall charges, the wall charges such that the address discharges can be stably generated in the discharge cells can be more uniformly retained.
이에 따라, 휘점 및 점멸 오방전을 개선하기 위해 복수의 서브필드로 형성된 하나의 프레임 중 적어도 두 개 이상의 서브필드의 리셋 기간에 더블 리셋 펄스를 공급하는 종래의 발명과 달리 본 발명은 하나의 프레임 중 하나의 서브필드의 리셋 기간에 제1 리셋 펄스(rp1) 내지 제3 리셋 펄스(rp3)를 연속하여 공급함으로써, 블랙 휘도가 감소할 뿐만 아니라 더욱 안정적으로 잔류하는 벽 전하에 의해 어드레스 방전이 발생하여 휘점/점멸 오방전 마진을 개선할 수 있다.Accordingly, the present invention is different from the conventional invention in which the double reset pulse is supplied to the reset period of at least two subfields of one frame formed of a plurality of subfields in order to improve the bright spot and the flashing discharge. By continuously supplying the first reset pulse rp1 to the third reset pulse rp3 in the reset period of one subfield, not only the black brightness is reduced but also the address discharge is generated by the wall charge remaining more stably. Bright / Flashing Misleading margins can be improved.
이와 같이, 리셋 기간 동안 스캔 전극에 공급되는 제1 리셋 펄스(rp1) 내지 제3 리셋 펄스(rp3)는 복수의 서브필드 중 저계조 서브필드에 공급되는 바람직하며, 특히 복수의 서브필드 중 시간적으로 맨 처음에 배치되는 첫 번째 서브필드의 리셋 기간에 공급되는 것이 바람직하다. 즉, 첫 번째 서브필드의 리셋 기간에 제1 리셋 펄스(rp1) 내지 제3 리셋 펄스(rp3)를 공급하여 방전 셀 내에 벽 전하를 균일하면서 안정적으로 형성함으로써, 하나의 프레임 모두가 동작될 때까지 안정적인 방전을 유지할 수 있기 때문이다. As such, the first reset pulse rp1 to the third reset pulse rp3 supplied to the scan electrode during the reset period are preferably supplied to the low gradation subfield among the plurality of subfields, and in particular, among the plurality of subfields. It is preferable to be supplied in the reset period of the first subfield disposed first. That is, by supplying the first reset pulse rp1 to the third reset pulse rp3 in the reset period of the first subfield, the wall charge is uniformly and stably formed in the discharge cell, until all the frames are operated. This is because a stable discharge can be maintained.
이때, 제1 리셋 펄스(rp1)의 최고 전압인 제2 전압(V2)은 제3 리셋 펄스(rp3)의 최고 전압인 제7 전압(V7)보다 높은 전압일 수 있다. 이는 제1 리셋 펄스(rp1)는 방전 셀 내에 벽 전하가 불균일하게 쌓이더라고 방전 셀 내에 많이 쌓게 하기 위해서이고, 제3 리셋 펄스(rp3)는 방전 셀 내에 균일하게 쌓여 있는 벽 전하를 더욱 균일하게 쌓아 안정적인 어드레스 방전이 발생시키기 위해서이다. In this case, the second voltage V2 that is the highest voltage of the first reset pulse rp1 may be higher than the seventh voltage V7 that is the highest voltage of the third reset pulse rp3. This is because the first reset pulse rp1 causes the wall charges to be accumulated unevenly in the discharge cell, but the third reset pulse rp3 accumulates evenly the wall charges uniformly accumulated in the discharge cell. This is to generate stable address discharge.
또한, 스캔 전극(Y)에 제1 리셋 하강 펄스가 공급되는 동안 서스테인 전극(Z)에 제10 전압(V10)이 공급되며, 스캔 전극(Y)에 제2 리셋 펄스(rp1)가 공급되는 동안 서스테인 전극(Z)에 제11 전압(V11)이 공급되며, 스캔 전극(Y)에 제3 리셋 하강 펄스가 공급되는 동안 서스테인 전극(Z)에 제12 전압(V12)이 공급될 수 있다. 이와 같이, 리셋 기간에서 제1 리셋 하강 펄스 내지 제3 리셋 하강 펄스가 스캔 전극(Y)에 공급되는 동안 제10 전압(V10), 제11 전압(V11) 및 제12 전압(V12) 각각을 서스테인 전극(Z)에 공급함으로써, 스캔 전극(Y)과 서스테인 전극(Z) 간의 전압 차 를 더욱 효과적으로 발생시킬 수 있다. 이에 따라, 방전 셀 내의 벽 전하를 더욱 균일하게 잔류시킴으로써, 더욱 안정적인 어드레스 방전을 발생시킬 수 있다.In addition, while the first reset falling pulse is supplied to the scan electrode Y, the tenth voltage V10 is supplied to the sustain electrode Z, and while the second reset pulse rp1 is supplied to the scan electrode Y. The eleventh voltage V11 may be supplied to the sustain electrode Z, and the twelfth voltage V12 may be supplied to the sustain electrode Z while the third reset falling pulse is supplied to the scan electrode Y. As such, the first voltage falling voltage V10, the voltage voltage V11, and the voltage voltage V12 are sustained while the first reset falling pulse to the third reset falling pulse are supplied to the scan electrode Y in the reset period. By supplying to the electrode Z, the voltage difference between the scan electrode Y and the sustain electrode Z can be generated more effectively. As a result, more stable address discharge can be generated by more uniformly retaining wall charges in the discharge cells.
리셋 기간 동안 서스테인 전극(Z)에 공급되는 제10 전압(V10)과 제11 전압(V11)은 서스테인 기간 동안 스캔 전극(Y) 또는 서스테인 전극(Z)에 공급되는 서스테인 전압(Vs)과 실질적으로 동일한 전압일 수 있다. 이와 같이, 서스테인 전압(Vs)과 실질적으로 동일한 전압을 사용함으로써, 서스테인 전압(Vs)을 공급하는 서스테인 전압원과 동일한 전압원을 사용할 수 있어 제조 단가를 상승시키지 않으면서도 벽 전하를 더욱 안정적으로 방전 셀 내에 잔류시킬 수 있는 것이다.The tenth voltage V10 and the eleventh voltage V11 supplied to the sustain electrode Z during the reset period are substantially the same as the sustain voltage Vs supplied to the scan electrode Y or the sustain electrode Z during the sustain period. It may be the same voltage. In this way, by using a voltage substantially the same as the sustain voltage Vs, the same voltage source as the sustain voltage source supplying the sustain voltage Vs can be used, so that the wall charge is more stably in the discharge cell without increasing the manufacturing cost. It can remain.
또한, 제12 전압(V12)은 어드레스 기간 동안 서스테인 전극(Z)에 공급되는 서스테인 바이어스 전압(Vzb)과 실질적으로 동일한 전압일 수 있다. 이와 같이, 서스테인 바이어스 전압(Vzb)과 실질적으로 동일한 전압을 사용함으로써, 리셋 기간 동안에는 벽 전하를 더욱 안정적으로 방전 셀 내에 잔류시킬 수 있을 뿐만 아니라 어드레스 기간 동안에는 스캔 전극(Y)과 어드레스 전극(X) 간에 발생하는 어드레스 방전을 더욱 효과적으로 발생시킬 수 있다. 이에 따라, 제12 전압(V12)은 제10 전압(V10) 또는 제11 전압(V11)보다 낮은 전압일 수 있는 것이다.In addition, the twelfth voltage V12 may be substantially the same voltage as the sustain bias voltage Vzb supplied to the sustain electrode Z during the address period. In this manner, by using a voltage substantially equal to the sustain bias voltage Vzb, not only can the wall charge remain more stably in the discharge cell during the reset period, but also the scan electrode Y and the address electrode X during the address period. The address discharge occurring in the liver can be more effectively generated. Accordingly, the twelfth voltage V12 may be a voltage lower than the tenth voltage V10 or the eleventh voltage V11.
도 6 및 도 7은 본 발명의 일실시 예에 따른 제2 리셋 펄스를 설명하기 위한 것이다.6 and 7 illustrate a second reset pulse according to an embodiment of the present invention.
도 6 및 도 7에서는 도 1 내지 도 5에서 이미 설명한 부분에 대해서는 생략하기로 한다. 도 6을 살펴보면, 리셋 기간 동안 스캔 전극에 제1 리셋 펄스(rp1)의 최저 전압인 제4 전압(V4), 제2 리셋 펄스(rp2)의 최저 전압인 제6 전압(V6) 및 제 3 리셋 펄스(rp3)의 최저 전압인 제8 전압(V8)은 실질적으로 동일할 수 있다.In FIG. 6 and FIG. 7, portions already described with reference to FIGS. 1 to 5 will be omitted. Referring to FIG. 6, a fourth voltage V4, which is the lowest voltage of the first reset pulse rp1, a sixth voltage V6, which is the lowest voltage of the second reset pulse rp2, and a third reset are applied to the scan electrode during the reset period. The eighth voltage V8, which is the lowest voltage of the pulse rp3, may be substantially the same.
즉, 제3 전압(V3)부터 제4 전압(V4)까지 점진적으로 하강하는 제1 리셋 펄스(rp1)의 최저 전압, 제5 전압(V5)부터 제6 전압(V6)까지 점진적으로 하강하는 제2 리셋 펄스(rp2)의 최저 전압과 기준 전압(GND)부터 제8 전압(V8)까지 점진적으로 하강하는 제3 리셋 펄스(rp3)의 최저 전압을 실질적으로 동일하게 리셋 기간 동안 스캔 전극에 공급함으로써, 동일한 전압원을 사용할 수 있다. 이에 따라, 회로 구성을 간단히 할 수 있을 뿐만 아니라 제조 단가를 줄일 수 있다. That is, the first voltage gradually descending from the third voltage V3 to the fourth voltage V4 is gradually lowered from the lowest voltage of the first reset pulse rp1 and the fifth voltage V5 to the sixth voltage V6. By supplying the lowest voltage of the second reset pulse rp2 and the lowest voltage of the third reset pulse rp3 gradually decreasing from the reference voltage GND to the eighth voltage V8 to the scan electrodes during the reset period substantially the same. The same voltage source can be used. As a result, not only the circuit configuration can be simplified, but also the manufacturing cost can be reduced.
도 7을 살펴보면, 제2 리셋 펄스(rp2)가 스캔 전극(Y)에 공급되는 기간(W1)이 제11 전압(V11)이 서스테인 전극(Z)에 공급되는 기간(W2)보다 짧을 수 있다. 즉, 제11 전압(V11)이 서스테인 전극(Z)에 공급되는 기간(W2)과 중첩되도록 제2 리셋 펄스(rp2)가 스캔 전극(Y)에 공급될 수 있는 것이다.Referring to FIG. 7, the period W1 during which the second reset pulse rp2 is supplied to the scan electrode Y may be shorter than the period W2 when the eleventh voltage V11 is supplied to the sustain electrode Z. Referring to FIG. That is, the second reset pulse rp2 may be supplied to the scan electrode Y such that the eleventh voltage V11 overlaps the period W2 when the eleventh voltage V11 is supplied to the sustain electrode Z.
이와 같이, 서스테인 전극(Z)에 제11 전압(V11)이 공급되는 기간(W2)을 스캔 전극(Y)에 제2 리셋 펄스(rp2)가 공급되는 기간(W1)보다 길게 함으로써, 스캔 전극(Y)과 서스테인 전극(Z) 간에 셋 다운 방전이 강하게 발생하는 것을 방지할 수 있다. 이는 리셋 기간에 셋 다운 방전이 강하게 발생하면 블랙 휘도가 상승될 수 있기 때문이다.In this manner, the scan electrode (B2) is made longer than the period W1 during which the second reset pulse rp2 is supplied to the scan electrode Y by supplying the period W2 to which the eleventh voltage V11 is supplied to the sustain electrode Z. Strong set-down discharges can be prevented between Y) and the sustain electrode Z. This is because the black luminance can be increased if the set down discharge is strongly generated in the reset period.
또한, 제2 리셋 펄스(rp2)는 스캔 전극(Y)과 서스테인 전극(Z) 간에 셋 다운 방전이 강하게 발생하는 것을 방지하기 위해 제5 전압(V5)부터 제6 전압(V6)까지 점진적으로 하강할 수 있다. 이때 제2 리셋 펄스(rp2)가 너무 점진적으로 하강하게 되면 리셋 기간이 길어질 수 있으며 상대적으로 서스테인 기간이 짧아질 수 있다. 이와 같이, 서스테인 기간이 짧아지게 되면 다양한 영상의 계조를 구현하기 어려울 수 있다. 이에 따라, 제2 리셋 펄스(rp2)가 스캔 전극(Y)에 공급되는 기간은 10㎛ 이상 50㎛이하일 수 있는 것이다.In addition, the second reset pulse rp2 gradually decreases from the fifth voltage V5 to the sixth voltage V6 in order to prevent strong set-down discharge between the scan electrode Y and the sustain electrode Z. can do. At this time, if the second reset pulse rp2 falls too gradually, the reset period may be long and the sustain period may be relatively short. As such, when the sustain period is shortened, it may be difficult to implement gradation of various images. Accordingly, the period during which the second reset pulse rp2 is supplied to the scan electrode Y may be 10 μm or more and 50 μm or less.
도 8은 본 발명의 다른 실시 예에 따라 구동부가 리셋 기간 동안 리셋 펄스를 공급하는 것을 설명하기 위한 것이다.FIG. 8 is for explaining that the driving unit supplies a reset pulse during a reset period according to another embodiment of the present disclosure.
도 8에서는 도 1 내지 도 7에서 이미 설명한 부분에 대해서는 생략하기로 한다. 도 8을 살펴보면, 리셋 기간 동안 스캔 전극(Y)에 제3 리셋 펄스(rp3) 중 제3 리셋 하강 펄스가 공급되는 동안 이에 대응하여 서스테인 전극(Z)에 제12 전압(V12)부터 제13 전압(V13)까지 점진적으로 하강하는 전압을 공급할 수 있다.In FIG. 8, portions already described with reference to FIGS. 1 to 7 will be omitted. Referring to FIG. 8, while the third reset falling pulse of the third reset pulse rp3 is supplied to the scan electrode Y during the reset period, the twelfth voltage V12 to the thirteenth voltage are applied to the sustain electrode Z correspondingly. The voltage can be supplied gradually down to V13.
즉, 제3 리셋 펄스(rp3)가 스캔 전극(Y)에 기준 전압(GND)부터 제8 전압(V8)까지 점진적으로 하강하여 공급하는 동안 서스테인 전극(Z)에는 제12 전압(V12)부터 제13 전압(V13)까지 점진적으로 하강하는 전압을 공급함으로써, 스캔 전극(Y)과 서스테인 전극(Z) 간의 전압 차를 줄여 스캔 전극(Y)과 서스테인 전극(Z) 간에 약한 셋 다운 방전을 발생시킬 수 있다. 이에 따라, 방전 셀 내의 벽 전하들이 더욱 균일하게 형성되어 벽 전하들이 안정적으로 잔류할 수 있는 것이다. 벽 전하들이 안정적으로 잔류함으로써 어드레스 기간 동안 어드레스 방전이 안정적으로 발생할 수 있다.That is, while the third reset pulse rp3 is gradually lowered and supplied from the reference voltage GND to the eighth voltage V8 to the scan electrode Y, the sustain electrode Z is applied from the twelfth voltage V12 to the eighth voltage. By supplying a voltage that gradually drops to 13 voltages V13, the voltage difference between the scan electrode Y and the sustain electrode Z is reduced to generate a weak set down discharge between the scan electrode Y and the sustain electrode Z. Can be. Accordingly, the wall charges in the discharge cell can be more uniformly formed so that the wall charges can remain stably. Since the wall charges remain stable, the address discharge can stably occur during the address period.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 것이다.1 is for explaining a plasma display device according to an embodiment of the present invention.
도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.2 illustrates a structure of a plasma display panel according to an exemplary embodiment of the present invention.
도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.FIG. 3 illustrates a frame for implementing grayscale of an image in a method of driving a plasma display device according to an embodiment of the present invention.
도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법의 동작을 설명하기 위한 것이다.4 is a view illustrating an operation of a method of driving a plasma display device according to an embodiment of the present invention.
도 5는 본 발명의 일실시 예에 따라 구동부가 리셋 기간 동안 리셋 펄스를 공급하는 것을 설명하기 위한 것이다.FIG. 5 illustrates an example in which the driving unit supplies a reset pulse during a reset period. Referring to FIG.
도 6 및 도 7은 본 발명의 일실시 예에 따른 제2 리셋 펄스를 설명하기 위한 것이다.6 and 7 illustrate a second reset pulse according to an embodiment of the present invention.
도 8은 본 발명의 다른 실시 예에 따라 구동부가 리셋 기간 동안 리셋 펄스를 공급하는 것을 설명하기 위한 것이다.FIG. 8 is for explaining that the driving unit supplies a reset pulse during a reset period according to another embodiment of the present disclosure.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080052674A KR20090126536A (en) | 2008-06-04 | 2008-06-04 | Plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080052674A KR20090126536A (en) | 2008-06-04 | 2008-06-04 | Plasma display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090126536A true KR20090126536A (en) | 2009-12-09 |
Family
ID=41687645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080052674A KR20090126536A (en) | 2008-06-04 | 2008-06-04 | Plasma display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090126536A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220139338A1 (en) * | 2020-11-02 | 2022-05-05 | E Ink Corporation | Driving sequences to remove prior state information from color electrophoretic displays |
-
2008
- 2008-06-04 KR KR1020080052674A patent/KR20090126536A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220139338A1 (en) * | 2020-11-02 | 2022-05-05 | E Ink Corporation | Driving sequences to remove prior state information from color electrophoretic displays |
US11756494B2 (en) * | 2020-11-02 | 2023-09-12 | E Ink Corporation | Driving sequences to remove prior state information from color electrophoretic displays |
AU2021368677B2 (en) * | 2020-11-02 | 2023-12-21 | E Ink Corporation | Driving sequences to remove prior state information from color electrophoretic displays |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1748407B1 (en) | Plasma display apparatus and driving method of the same | |
KR20070118915A (en) | Driving method for plasma display panel | |
KR20090026978A (en) | Plasma display apparatus | |
US20060232516A1 (en) | Plasma display apparatus, plasma display panel, and driving device and method thereof | |
KR100774943B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR20090126536A (en) | Plasma display apparatus | |
EP1927971A2 (en) | Method of driving plasma display apparatus | |
KR20080111960A (en) | Plasma display apparatus | |
EP2037436A2 (en) | Plasma display apparatus and method of driving the same | |
KR100658395B1 (en) | Plasma display apparatus and driving method thereof | |
KR100802337B1 (en) | Plasma display apparatus and the mathod of the apparatus | |
KR100577162B1 (en) | Plasma Display Panel Device and Method of Driving The Same | |
EP1892694A2 (en) | Plasma display apparatus | |
KR100727298B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR100811523B1 (en) | Plasma Display Apparatus | |
KR100658343B1 (en) | Plasma display apparatus and driving method thereof | |
US8098216B2 (en) | Plasma display apparatus and driving method thereof | |
KR100757546B1 (en) | Plasma Display Apparatus and Driving Method of the Same | |
KR100774870B1 (en) | Plasma Display Apparatus | |
KR20070055005A (en) | Plasma display apparatus | |
KR20080055235A (en) | Plasma display apparatus and the mathod of the apparatus | |
JP2007058220A (en) | Plasma display apparatus and method of driving same | |
KR20090111989A (en) | Plasma Display Apparatus | |
KR20080109444A (en) | Plasma display apparatus and driving method thereof | |
KR20090095035A (en) | Plasma Display Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |