KR100658395B1 - Plasma display apparatus and driving method thereof - Google Patents

Plasma display apparatus and driving method thereof Download PDF

Info

Publication number
KR100658395B1
KR100658395B1 KR1020050059432A KR20050059432A KR100658395B1 KR 100658395 B1 KR100658395 B1 KR 100658395B1 KR 1020050059432 A KR1020050059432 A KR 1020050059432A KR 20050059432 A KR20050059432 A KR 20050059432A KR 100658395 B1 KR100658395 B1 KR 100658395B1
Authority
KR
South Korea
Prior art keywords
sustain
pulse
plasma display
discharge
period
Prior art date
Application number
KR1020050059432A
Other languages
Korean (ko)
Inventor
백동기
최성천
김우태
임종래
김태헌
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050059432A priority Critical patent/KR100658395B1/en
Application granted granted Critical
Publication of KR100658395B1 publication Critical patent/KR100658395B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display device and a driving method thereof are provided to stabilize sustain discharge by reducing the difference between light waveforms of sub discharge cell fluorescent bodies emitting the light during a sustain period by including ramp pulse in the first negative sustain pulse. A plasma display device includes a plasma display panel(700) having scan electrodes(Y1~Yn) and sustain electrodes(Z); driving units(702,703,704) for driving the plasma display panel by applying a signal to the electrodes; and a pulse control unit(701) using ramp pulse as the first sustain pulse applied to one of the scan and sustain electrodes during the sustain period of a subfield and making the absolute voltage value of the first sustain pulse smaller than that of the other sustain pulses by controlling the driving units.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method Thereof}Plasma Display Apparatus and Driving Method Thereof

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 플라즈마 디스플레이 패널과 구동부와의 결합관계를 나타낸 도.2 is a view showing a coupling relationship between a plasma display panel and a driver;

도 3은 일반적인 플라즈마 디스플이레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.3 is a diagram illustrating a method of implementing image gradation of a typical plasma display panel.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.4 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 5는 종래 플라즈마 디스플레이 패널의 부극성 서스테인 구동 방법에 따른 구동파형을 나타낸 도.5 is a view illustrating a driving waveform according to a negative sustain driving method of a conventional plasma display panel;

도 6a 및 도 6b는 일반적인 플라즈마 디스플레이 패널에서 어드레스 방전과 서스테인 방전을 비교하기 위한 도.6A and 6B are diagrams for comparing address discharge and sustain discharge in a typical plasma display panel.

도 7은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도.7 is a diagram for explaining the structure of a plasma display device of the present invention;

도 8은 본 발명의 플라즈마 디스플레이 패널의 부극성 서스테인 구동 방법에 따른 구동파형의 일 예를 나타낸 도.8 is a view showing an example of a driving waveform according to the negative sustain driving method of the plasma display panel of the present invention.

도 9a 및 도 9b는 본 발명의 플라즈마 디스플레이 패널의 부극성 서스테인 구동 파형에 따른 광파형을 비교하기 위한 도.9A and 9B are diagrams for comparing optical waveforms according to a negative sustain driving waveform of the plasma display panel of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

700 : 플라즈마 디스플레이 패널 701 : 펄스 제어부700: plasma display panel 701: pulse control unit

702 : 데이터 구동부 703 : 스캔 구동부702: data driver 703: scan driver

704 : 서스테인 구동부 705 : 구동 전압 발생부704: sustain driver 705: drive voltage generator

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 더욱 자세하게는 서스테인 기간에 인가되는 서스테인 펄스를 개선하여 오방전 및 과방전을 방지할 수 있는 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device and a driving method thereof which can prevent mis-discharge and over-discharge by improving a sustain pulse applied during a sustain period.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultra Violet rays)을 방사하여 격벽 사이에 형성된 형광체를 발광시킴으로써 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas emits vacuum ultraviolet rays to emit phosphors formed between the partition walls, thereby realizing an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이되는 표시 면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이 뤄 형성된 복수의 유지 전극 쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지 전극 쌍과 교차 되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합 된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. The rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of storage electrode pairs described above on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(104)에 의해 덮여지고, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and facilitate discharge conditions on top of the upper dielectric layer 104. In order to do this, a protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수 개의 방전 공간 즉, 방전 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 방전 셀 내 불활성 가스가 진공자외선을 발생시키도록 하는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측 면에는 서스테인 방전시 화상표시를 위해 가시광선을 방출하는 적색(R), 녹색(G), 청색(B) 형광체(114)가 도포 된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체 층(115)이 형성된다.The rear panel 110 is arranged in such a manner that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 are arranged in parallel with the partition wall 112 to perform address discharge so that the inert gas in the discharge cell generates vacuum ultraviolet rays. On the upper side of the rear panel 110, red (R), green (G), and blue (B) phosphors 114 which emit visible light for image display during sustain discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이러한 구조의 플라즈마 디스플레이 패널은 방전 셀이 매트릭스(Matrix) 구조로 복수 개가 형성되고, 방전 셀에 소정의 펄스를 공급하기 위한 구동회로를 포 함하는 구동부가 부착되어 구동된다. 이러한 플라즈마 디스플레이 패널과 구동부와의 결합관계를 살펴보면 도 2와 같다.The plasma display panel having the above-described structure is provided with a plurality of discharge cells in a matrix structure, and a driving unit including a driving circuit for supplying a predetermined pulse to the discharge cells is attached and driven. The coupling relationship between the plasma display panel and the driving unit is illustrated in FIG. 2.

도 2는 플라즈마 디스플레이 패널과 구동부와의 결합관계를 나타낸 도면이다.2 is a view illustrating a coupling relationship between a plasma display panel and a driver.

도 2에 도시된 바와 같이, 구동부는 예컨대, 데이터 구동부(201), 스캔 구동부(202), 서스테인 구동부(203)를 포함하여 구성된다. 이러한 구동부들(201, 202, 203)이 플라즈마 디스플레이 패널(200)과 연결되어 하나의 플라즈마 디스플레이 장치를 이룬다.As shown in FIG. 2, the driver includes, for example, a data driver 201, a scan driver 202, and a sustain driver 203. These driving units 201, 202, and 203 are connected to the plasma display panel 200 to form one plasma display device.

여기서, 전술한 플라즈마 디스플레이 패널(200)은 데이터 구동부(201)로부터 데이터 펄스를 공급받는다. 이러한 데이터 펄스는 외부로부터 입력된 영상신호가 소정의 신호 처리 과정을 거침으로써 생성된다. 또한, 전술한 플라즈마 디스플레이 패널(200)은 스캔 구동부(202)로부터 출력된 스캔 펄스 및 서스테인 펄스를 입력받고, 서스테인 구동부(203)로부터 출력된 서스테인 펄스를 입력받는다. 이와 같이 데이터 펄스, 스캔 펄스, 서스테인 펄스 등을 입력받은 플라즈마 디스플레이 패널(200)에 포함된 다수의 셀 중에서 스캔 펄스에 의해 선택된 셀에 방전이 발생하고, 방전이 발생한 셀은 소정의 휘도로 발광한다. 여기서 데이터 구동부(201), 스캔 구동부(202), 서스테인 구동부(203)는 FPC(Flexible Printed Circuit)(미도시)와 같은 연결 체를 통해 플라즈마 디스플레이 패널(200)의 어드레스 전극(X1~Xn), 스캔 전극(Y1~Yn), 서스테인 전극(Z1~Zn)에 각각 연결된다.Here, the plasma display panel 200 is supplied with a data pulse from the data driver 201. These data pulses are generated when an image signal input from the outside goes through a predetermined signal processing process. The plasma display panel 200 receives the scan pulse and the sustain pulse output from the scan driver 202, and the sustain pulse output from the sustain driver 203. As described above, a discharge occurs in a cell selected by the scan pulse among a plurality of cells included in the plasma display panel 200 that receives the data pulse, the scan pulse, the sustain pulse, and the like, and the discharged cell emits light with a predetermined luminance. . Here, the data driver 201, the scan driver 202, and the sustain driver 203 are connected to the address electrodes X 1 to X n of the plasma display panel 200 through a connection such as a flexible printed circuit (FPC) (not shown). ), Scan electrodes Y 1 to Y n , and sustain electrodes Z 1 to Z n .

이러한 플라즈마 디스플레이 장치에서 화상 계조를 구현하는 방법은 다음 도 3과 같다.A method of implementing image gradation in such a plasma display apparatus is shown in FIG. 3.

도 3은 일반적인 플라즈마 디스플이레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.3 is a diagram illustrating a method of implementing image grayscale of a general plasma display panel.

도 3에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 3, in the conventional method of expressing a gray level of a plasma display panel, a frame is divided into several subfields having different number of light emission times, and each subfield is again configured as a reset period (RPD) for initializing all cells. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. 3, and eight subfields. Each of the SFs SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 화상 계조 구현방법에 따라 구동시키는 플라즈마 디스플레이 패널의 구동 방법에서 하나의 서브필드의 구동파형을 살펴 보면 다음 도 4와 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. The driving waveform of one subfield in the method of driving the plasma display panel driven by the image gray scale implementation method is as shown in FIG. 4.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도이다.4 is a diagram illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 4에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀 들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽 전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.As shown in Fig. 4, the plasma display panel erases the reset period for initializing all the cells, the address period for selecting the cells to be discharged, the sustain period for maintaining the discharge of the selected cells, and the wall charges in the discharged cells. It is divided into an erase period for driving.

리셋 기간에 있어서, 셋 업 기간에는 모든 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 이 상승 램프 파형에 의해 전 화면의 방전 셀 들 내에는 약한 암 방전(Dark Discharge)이 일어난다. 이 셋 업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정 극성 벽 전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽 전하가 쌓이게 된다.In the reset period, a rising ramp waveform Ramp-up is simultaneously applied to all scan electrodes in the setup period. This rising ramp waveform causes weak dark discharge in the discharge cells of the entire screen. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋 다운 기간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크 전압보다 낮은 정 극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압 레벨까지 떨어지는 하강 램프 파형(Ramp-down)이 셀 들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 셀 들 내에 균일하게 잔류 된다.In the set-down period, after the rising ramp waveform is supplied, the falling ramp waveform (Ramp-down) begins to fall from the positive polarity voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By generating a weak erase discharge in the cells, the wall charges excessively formed in the scan electrode are sufficiently erased. By this set down discharge, the wall charges to the extent that the address discharge can be stably generated remain uniformly in the cells.

어드레스 기간에는 부 극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기 되어 어드레스 전극에 정 극성의 데이터 펄스가 인가된 다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전 셀 내에는 어드레스 방전이 발생 된다. 어드레스 방전에 의해 선택된 셀 들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다. 서스테인 전극에는 셋 다운 기간 또는 어드레스 기간 동안 중 하나 이상의 기간에서 스캔 전극과의 전압 차를 줄여 스캔 전극과의 오 방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.In the address period, negative polarity scan pulses are sequentially applied to the scan electrodes, and data pulses of positive polarity are applied to the address electrodes in synchronization with the scan pulses. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive voltage Vz so as to reduce the voltage difference with the scan electrode in at least one of the set down period and the address period so that no misdischarge occurs with the scan electrode.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrode and the sustain electrodes alternately. In the cell selected by the address discharge, as the wall voltage and the sustain pulse in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain pulse is applied.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스 폭과 전압레벨이 작은 소거 램프 파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전 화면의 셀 들 내에 잔류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, in the erase period, the voltage of the erase ramp waveform Ramp-ers having a small pulse width and voltage level is supplied to the sustain electrode to erase the wall charge remaining in the cells of the entire screen.

한편, 상술한 바와 같은 플라즈마 디스플레이 장치는 서스테인 기간동안 스캔 전극(Y) 측과 서스테인 전극(Z) 측에 정극성(+)의 서스테인 펄스(sus)를 교번적으로 인가함에 따라 상대적으로 전위차가 낮은 어드레스 전극(X) 측으로 양이온들이 쌓이게 된다. 이 때 전자(electron)들보다 질량이 큰 양이온들이 어드레스 전극(X)이 형성된 후면 패널의 형광체(도 1의 114)에 충격(ion bombardment)을 가하게 되어 플라즈마 디스플레이 장치의 수명을 단축시키는 원인이 되었다.On the other hand, the plasma display device as described above has a relatively low potential difference as the positive sustain pulse su is alternately applied to the scan electrode Y side and the sustain electrode Z side during the sustain period. The cations are accumulated on the address electrode X side. At this time, cations with a larger mass than the electrons exert an ion bombardment on the phosphor (114 in FIG. 1) of the rear panel on which the address electrode X is formed, which shortens the lifetime of the plasma display apparatus. .

이에 따라, 최근 개발된 부극성 서스테인 구동 방법을 보면 다음 도 5와 같 다.Accordingly, the recently developed negative sustain driving method is as shown in FIG. 5.

도 5는 종래 플라즈마 디스플레이 패널의 부극성 서스테인 구동 방법에 따른 구동파형을 나타낸 도이다.5 is a view illustrating a driving waveform according to a negative sustain driving method of a conventional plasma display panel.

도 1를 결부하여 도 5를 참조하면, 도 5 에 도시된 바와 같이 서스테인 기간 동안 전면 패널(100) 상에 형성된 스캔 전극(Y)과 서스테인 전극(Z)에 인가되는 서스테인 펄스를 부극성(-Vs)의 전압 레벨을 갖도록 하여 상대적으로 어드레스 전극(X)이 형성된 후면 패널(110)쪽으로는 전자 들이 쌓이게 된다. 따라서, 후면 패널 (110)상의 형광체(114)에 가해지는 무거운 양이온들에 의한 충격이 감소되어 플라즈마 디스플레이 장치의 수명을 증가시킬 수 있다.Referring to FIG. 5 in conjunction with FIG. 1, as shown in FIG. 5, a sustain pulse applied to a scan electrode Y and a sustain electrode Z formed on the front panel 100 during a sustain period is negatively-connected (−). Electrons are accumulated toward the rear panel 110 having the address electrode X formed to have a voltage level of Vs). Therefore, the impact by the heavy cations applied to the phosphor 114 on the rear panel 110 can be reduced to increase the lifetime of the plasma display device.

또한, 전면 패널(100)쪽에는 양이온이 쌓이는 과정에서, 상기 전면 패널(100) 상에 형성된 산화마그네슘(MgO) 층(105)에 이온 충격량을 증가시켜 2차 전자(secondary electorn) 발생률을 향상시키게 된다. 즉, 형광체(114)의 손실은 방지하면서도 2차 전자 발생량을 증가시켜 플라즈마 디스플레이 장치의 수명은 증가시키고 방전 개시 전압은 낮출 수 있다는 장점이 있었다.In addition, in the process of accumulating cations on the front panel 100 side, an ion bombardment amount is increased on the magnesium oxide (MgO) layer 105 formed on the front panel 100 to improve the secondary electoral generation rate. do. That is, while preventing the loss of the phosphor 114, the secondary electron generation amount is increased to increase the lifetime of the plasma display device and lower the discharge start voltage.

그러나 이러한 부극성 서스테인 펄스에서도 어드레스 기간의 면방전으로 인한 벽전하의 차이가 심화된 서브 방전셀에 첫 번째 부극성 서스테인 펄스 인가 시 광의 차이가 발생되는데, 이에 대해 더욱 상세히 살펴보면 다음 도 6a및 도 6b와 같다. However, even in such a negative sustain pulse, a difference in light occurs when the first negative sustain pulse is applied to the sub discharge cell in which the difference in wall charges due to the surface discharge of the address period is increased, which will be described in more detail with reference to FIGS. 6A and 6B. Same as

도 6a 및 도 6b는 일반적인 플라즈마 디스플레이 패널에서 어드레스 방전과 서스테인 방전을 비교하기 위한 도이다.6A and 6B are diagrams for comparing address discharge and sustain discharge in a typical plasma display panel.

도 6a 및 도 6b에 도시된 바와 같이, 도 6a는 어드레스 기간에서 발생되는 어드레스 방전과 같이 전면 패널(100)상에 스캔 전극(Y)과 후면 패널(110)상에 어드레스 전극(X)이 방전셀을 가로질러 방전하는 대향방전을 나타낸 도이다. 이와는 반대로 도 6b는 서스테인 기간에서 발생되는 서스테인 방전과 같이 전면 패널(100)상에, 즉 한면에 형성된 스캔 전극(Y)과 서스테인 전극(Z)이 방전하는 면방전을 나타낸 도이다. 이와 같은 도 6a의 대향방전은 도 6b의 면방전보다 상대적으로 후면패널(110)에 영향을 많이 미치게 되어 후면패널(110)상에 도포된 형광체(114)가 열화되는 정도가 강하다.As shown in Figs. 6A and 6B, Fig. 6A discharges the scan electrode Y on the front panel 100 and the address electrode X on the rear panel 110, such as the address discharge generated in the address period. Fig. 1 shows a counter discharge that discharges across a cell. On the contrary, FIG. 6B is a diagram showing a surface discharge in which the scan electrode Y and the sustain electrode Z are discharged on the front panel 100, that is, on one surface, like the sustain discharge generated in the sustain period. The opposite discharge of FIG. 6A has a greater effect on the rear panel 110 than the surface discharge of FIG. 6B, and thus, the degree of deterioration of the phosphor 114 coated on the rear panel 110 is strong.

또한 여기서, 하나의 방전 셀을 이루고 있는 적색(R), 녹색(G), 청색(B)의 서브 방전셀들은 각각 발광 특성이 다른 형광체(114)가 도포된다. 이에 따라 각각의 서브 방전셀에 도포된 형광체(114)들이 각자 다른 발광 특성으로 강하게 열화되어 이로 인해 형성되는 어드레스 기간에서의 벽전하 상태의 차이는 더욱 심화된다. 이렇게 어드레스 기간에서 벽전하 상태가 서로 다르게 형성된 서브 방전 셀들에게 서스테인 기간 시작 시 서스테인 펄스를 순간적으로 수직하게 인가하게 되면(도 5에서 첫번째 부극성 서스테인 펄스;-Vs) 서스테인 방전에 의해 발생되는 광의 차이가 더욱 심화되는 문제점이 있다.In addition, the phosphors 114 having different light emission characteristics are applied to the red (R), green (G), and blue (B) sub-discharge cells forming one discharge cell. As a result, the phosphors 114 applied to the respective sub discharge cells are strongly deteriorated due to different light emission characteristics, and thus the difference in the state of the wall charges in the address period is further deepened. When the sustain pulse is instantaneously applied to the sub discharge cells having different wall charge states in the address period at the beginning of the sustain period (first negative polarity pulse (-Vs in FIG. 5)), the difference in light generated by the sustain discharge is shown. There is a problem that is further deepened.

따라서 본 발명은 서스테인 기간에 인가되는 부극성 서스테인 펄스를 개선하여 대향방전으로 인해 형성된 각 방전 셀 별 벽전하의 양의 차이로 인한 오방전 및 과방전을 제어할 수 있는 플라즈마 디스플레이 장치 및 그의 구동 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention provides a plasma display device and a driving method thereof capable of controlling mis-discharge and over-discharge due to a difference in the amount of wall charges of each discharge cell formed due to the opposite discharge by improving the negative sustain pulse applied during the sustain period. The purpose is to provide.

상기한 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널, 상기 전극들에 신호를 인가하여 플라즈마 디스플레이 패널을 구동시키기 위한 각각의 구동부 및 구동부를 제어하여, 서브필드의 서스테인 기간에 상기 스캔전극 또는 서스테인 전극 중 적어도 어느 하나의 전극에 인가되는 첫 번째 서스테인 펄스는 램프 펄스이며, 나머지 서스테인 펄스보다 절대치 전압이 작도록 하는 펄스 제어부를 포함하는 것을 특징으로 한다.Plasma display device according to the present invention for achieving the above object is to control the driving unit and driving unit for driving the plasma display panel by applying a signal to the plasma display panel, the scan electrode and the sustain electrode is formed, The first sustain pulse applied to at least one of the scan electrode and the sustain electrode in the sustain period of the subfield is a ramp pulse, and includes a pulse controller to make an absolute voltage smaller than the remaining sustain pulses.

또한, 상기 램프 펄스의 유지 기간은 5㎲이하인 것을 특징으로 한다.In addition, the sustain period of the lamp pulse is characterized in that less than 5ms.

또한, 상기 스캔전극 및 상기 서스테인 전극에 인가되는 램프 펄스를 포함하는 첫 번째 서스테인 펄스는 상기 서스테인 전극부터 인가되는 것을 특징으로 한다.
상기 서스테인 펄스는 부극성인 것을 특징으로 한다.
In addition, the first sustain pulse including a ramp pulse applied to the scan electrode and the sustain electrode is applied from the sustain electrode.
The sustain pulse is characterized in that the negative polarity.

삭제delete

또한, 상기 램프펄스를 포함하는 첫 번째 서스테인 펄스의 절대치 전압과 나머지 다른 서스테인 펄스의 절대치 전압의 차이는 5V이상 20V이하인 것을 특징으로 한다.The difference between the absolute voltage of the first sustain pulse including the ramp pulse and the absolute voltage of the other sustain pulses is 5V or more and 20V or less.

또한, 본 발명에 따른 플라즈마 디스플레이 장치의 구동 방법은 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널에서 서브필드의 서스테인 기간에 상기 스캔전극 또는 서스테인 전극 중 적어도 어느 하나의 전극에 인가되는 첫번째 서스테인 펄스는 램프 펄스이며, 나머지 서스테인 펄스보다 절대치 전압이 작은 것을 특징으로 한다.In the plasma display device driving method according to the present invention, the first sustain pulse applied to at least one of the scan electrode and the sustain electrode in the sustain period of the subfield in the plasma display panel having the scan electrode and the sustain electrode is a lamp It is a pulse, characterized in that the absolute voltage is smaller than the remaining sustain pulse.

또한, 상기 램프 펄스의 유지 기간은 5㎲이하인 것을 특징으로 한다.In addition, the sustain period of the lamp pulse is characterized in that less than 5ms.

또한, 상기 스캔전극 및 상기 서스테인 전극에 인가되는 램프 펄스를 포함하는 첫 번째 서스테인 펄스는 상기 서스테인 전극부터 인가되는 것을 특징으로 한다.
상기 서스테인 펄스는 부극성인 것을 특징으로 한다.
In addition, the first sustain pulse including a ramp pulse applied to the scan electrode and the sustain electrode is applied from the sustain electrode.
The sustain pulse is characterized in that the negative polarity.

삭제delete

또한, 상기 램프펄스를 포함하는 첫 번째 서스테인 펄스의 절대치 전압과 나머지 다른 서스테인 펄스의 절대치 전압의 차이는 5V이상 20V이하인 것을 특징으로 한다.The difference between the absolute voltage of the first sustain pulse including the ramp pulse and the absolute voltage of the other sustain pulses is 5V or more and 20V or less.

이하에서는 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법을 보다 상세히 설명하고자 한다.Hereinafter, a plasma display device and a driving method thereof of the present invention will be described in detail with reference to the accompanying drawings.

도 7은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도이다.7 is a view for explaining the structure of the plasma display device of the present invention.

도 7에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 전술한 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되고 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(700)과, 플라즈마 디스플레이 패널(700)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(702)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(703)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(704)와, 플라즈마 디스플레이 패널(700) 구동 시 전술한 스캔 구동부(703) 및 서스테인 구동부(704)를 제어하여 리셋 기간에서의 리셋 펄스의 공급을 조절하고, 어드레스 기간에서의 스캔 펄스의 공급을 조절하며, 서스테인 기간에의 서스테인 펄스의 전압 또는 폭을 조절하는 펄스 제어부(701), 및 각각의 구동부(702, 703, 704)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(705)를 포함하여 이루어진다.As shown in FIG. 7, the plasma display device of the present invention drives driving pulses to the address electrodes X1 to Xm, the scan electrodes Y1 to Yn, and the sustain electrode Z in the above-described reset period, address period and sustain period. Is applied and data for supplying data to the plasma display panel 700 representing an image made of a frame by the combination of at least one subfield and the address electrodes X1 to Xm formed in the plasma display panel 700. The driver 702, the scan driver 703 for driving the scan electrodes Y1 to Yn, the sustain driver 704 for driving the sustain electrodes Z which are common electrodes, and the plasma display panel 700. In driving, the scan driver 703 and the sustain driver 704 described above are controlled to adjust the supply of the reset pulse in the reset period. Generation of a driving voltage for supplying a driving voltage necessary for controlling the supply of the scan pulses of the plurality of scan pulses and for controlling the voltage or width of the sustain pulses in the sustain period, and the respective driving units 702, 703, 704. A portion 705 is included.

데이터 구동부(702)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(702)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치(latch)한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다. 또한, 소거 기간동안 소거 펄스를 어드레스 전극(X1 내지 Xm)들에 공급한다.The data driver 702 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like not shown, and then data mapped to each subfield is supplied by the subfield mapping circuit. The data driver 702 samples and latches data in response to a data timing control signal CTRX from a timing controller (not shown), and then supplies the data to the address electrodes X1 to Xm. Done. In addition, an erase pulse is supplied to the address electrodes X1 to Xm during the erase period.

스캔 구동부(703)는 펄스 제어부(701)의 제어 하에 리셋 기간동안 리셋 펄스를 스캔 전극들(Y1 내지 Yn)에 공급하고, 어드레스 기간동안 스캔 펄스를 스캔 전극들(Y1 내지 Yn)에 공급하고, 서스테인 펄스 제어부의 제어하에 서스테인 기간 동안 부극성 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급하며, 소거 기간동안 소거 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.The scan driver 703 supplies the reset pulses to the scan electrodes Y1 to Yn during the reset period under the control of the pulse controller 701, the scan pulses to the scan electrodes Y1 to Yn during the address period, The negative sustain pulse is supplied to the scan electrodes Y1 to Yn during the sustain period under the control of the sustain pulse controller, and the erase pulse is supplied to the scan electrodes Y1 to Yn during the erase period.

서스테인 구동부(704)는 펄스 제어부(701)의 제어 하에 어드레스 기간 동안 소정 크기의 바이어스전압을 서스테인 전극들(Z)에 공급하고, 서스테인 기간 동안 상술한 스캔 구동부(703)와 교대로 동작하여 부극성 서스테인 펄스(-Vs)를 서스테인 전극들(Z)에 공급하며, 소거 기간 동안 소거 펄스를 서스테인 전극(Z)에 공급한다.The sustain driver 704 supplies a bias voltage having a predetermined magnitude to the sustain electrodes Z during the address period under the control of the pulse controller 701, and alternately operates with the scan driver 703 described above during the sustain period to perform negative polarity. The sustain pulse (-Vs) is supplied to the sustain electrodes Z, and the erase pulse is supplied to the sustain electrode Z during the erase period.

펄스 제어부(701)는 리셋 기간과, 어드레스 기간과, 서스테인 기간 및 소거 기간에서 스캔 구동부(703)와, 서스테인 구동부(704), 및 데이터 구동부(702)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 상기 각 구동부(702, 703, 704)에 공급한다.The pulse controller 701 is configured to control the operation timing and synchronization of the scan driver 703, the sustain driver 704, and the data driver 702 in the reset period, the address period, the sustain period, and the erase period. The control signal is supplied to each of the driving units 702, 703, 704.

특히, 종래 기술과 차별적으로 본 발명의 펄스 제어부(701)는 스캔 구동부(703)와 서스테인 구동부(704)를 제어하여, 복수개 서브필드의 서스테인 기간에 스캔 전극(Y1 내지 Yn) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극에 인가되는 첫 번째 부극성 서스테인 펄스가 램프 펄스를 포함할 수 있도록 한다. 이로 인해 어드레스 기간에서 발생하는 대향방전으로 인해 형성된 각각의 서브 방전 셀들의 벽전하의 차이를 줄임으로써, 오방전 및 과방전을 제어할 수 있고, 그에 따라 서스테인 기간에 발생하는 서스테인 방전을 안정화시킴으로써 광 파형의 차이를 줄이는 효과가 있다.In particular, the pulse control unit 701 of the present invention controls the scan driver 703 and the sustain driver 704 differently from the prior art, so that the scan electrodes Y1 to Yn or the sustain electrode Z in the sustain period of the plurality of subfields. The first negative sustain pulse applied to at least one of the electrodes) may include a ramp pulse. As a result, by reducing the difference in the wall charges of the respective sub discharge cells formed due to the counter discharge occurring in the address period, the mis-discharge and overdischarge can be controlled, thereby stabilizing the sustain discharge occurring in the sustain period. This has the effect of reducing the difference in waveforms.

이 때, 전술한 램프 펄스(Ramp)의 유지 기간은 5㎲이하로 조절한다. 이는, 램프 펄스(Ramp)의 유지 기간이 5㎲초과일 경우엔 서스테인 기간이 길어지게 되어 서스테인 방전을 위한 구동 마진이 저하되기 때문이다. At this time, the sustain period of the ramp pulse Ramp described above is adjusted to 5 ms or less. This is because when the sustain period of the ramp pulse Ramp exceeds 5 ms, the sustain period becomes long and the driving margin for sustain discharge is lowered.

또한, 본 발명의 펄스 제어부(701)는 전술한 스캔전극(Y) 및 서스테인 전극(Z)에 인가되는 램프 펄스(Ramp)를 포함하는 첫 번째 부극성 서스테인 펄스는 서스테인 전극(Z)부터 인가되도록 하는 것이 보다 효과적인데 이는, 서스테인 기간 시작하기전 어드레스 기간에서 서스테인 전극(Z)으로 소정의 정극성 전압(Vz)이 공급되고 있었으므로 먼저 부극성 서스테인 펄스를 인가해주어 어드레스 기간에 형성되있던 벽전하의 상태를 바로 바꾸어 신속한 구동을 할 수 있기 위함이다.In addition, the pulse control unit 701 of the present invention is such that the first negative sustain pulse including the ramp pulse (Ramp) applied to the scan electrode (Y) and the sustain electrode (Z) is applied from the sustain electrode (Z) It is more effective to apply a predetermined positive voltage (Vz) to the sustain electrode (Z) in the address period before the start of the sustain period. Therefore, a negative sustain pulse is first applied to the wall charges formed in the address period. It is to be able to drive quickly by changing the status immediately.

또한, 본 발명의 펄스 제어부(701)는 램프 펄스(Ramp)를 포함하는 첫 번째 부극성 서스테인 펄스의 절대치 전압은 나머지 다른 부극성 서스테인 펄스(-Vs)의 절대치 전압보다 더 작은 것을 특징으로 하는데, 보다 바람직하게는 램프 펄스(Ramp)를 포함하는 첫 번째 부극성 서스테인 펄스의 절대치 전압과 나머지 다른 부극성 서스테인 펄스(-Vs)의 절대치 전압의 차이는 5V이상 20V이하로 조절한다. 이는, 같은 전위로 생기는 서스테인 방전을 보다 용이하게 조절할 수 있고 또한 절대치 전압을 서스테인 펄스보다 작게 인가함으로써 형광체에 주는 영향을 더욱 줄일 수 있다.In addition, the pulse control unit 701 of the present invention is characterized in that the absolute voltage of the first negative sustain pulse including the ramp pulse (Ramp) is smaller than the absolute voltage of the other negative sustain pulse (-Vs), More preferably, the difference between the absolute voltage of the first negative sustain pulse including the ramp pulse Ramp and the absolute voltage of the other negative sustain pulse (-Vs) is adjusted to 5V or more and 20V or less. This makes it possible to more easily control the sustain discharge occurring at the same potential and further reduce the influence on the phosphor by applying an absolute voltage smaller than the sustain pulse.

한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(503) 내의 에너지 회수회로(미도시)와 구동 스위치소자(미도시)의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동 부(504) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.The data control signal CTRX described above includes a sampling clock for latching data, a latch control signal, a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element. The scan control signal CTRY includes a switch control signal for controlling on / off time of an energy recovery circuit (not shown) and a driving switch element (not shown) in the scan driver 503, and a sustain control signal CTRZ. Includes a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element in the sustain driver 504.

구동전압 발생부(705)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.The driving voltage generator 705 generates a setup voltage Vsetup, a scan common voltage Vscan-com, a scan voltage -Vy, a sustain voltage Vs, a data voltage Vd, and the like. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

이러한 도 7의 본 발명의 플라즈마 디스플레이 장치의 동작은 이후 도 8의 구동방법에 의해 보다 명확히 설명될 것이다. The operation of the plasma display device of the present invention of FIG. 7 will be described more clearly by the driving method of FIG. 8.

도 8은 본 발명의 플라즈마 디스플레이 패널의 부극성 서스테인 구동 방법에 따른 구동파형의 일 예를 나타낸 도이다.8 is a diagram illustrating an example of a driving waveform according to the negative sustain driving method of the plasma display panel of the present invention.

도 8에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치의 구동방법은 모든 셀 들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽 전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다. As shown in FIG. 8, the method of driving the plasma display apparatus of the present invention includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and a discharged period. The driving is divided into an erase period for erasing the wall charge in the cell.

리셋 기간에 있어서, 셋 업 기간에는 모든 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 이 상승 램프 파형에 의해 전 화면의 방전 셀 들 내에는 약한 암 방전(Dark Discharge)이 일어난다. 이 셋 업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정 극성 벽 전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽 전하가 쌓이게 된다.In the reset period, a rising ramp waveform Ramp-up is simultaneously applied to all scan electrodes in the setup period. This rising ramp waveform causes weak dark discharge in the discharge cells of the entire screen. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋 다운 기간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크 전압보다 낮은 정 극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특 정 전압 레벨까지 떨어지는 하강 램프 파형(Ramp-down)이 셀 들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 셀 들 내에 균일하게 잔류 된다. During the set-down period, after the rising ramp waveform is supplied, the ramp ramp begins to fall from the positive polarity voltage lower than the peak voltage of the rising ramp waveform and then falls to a specific voltage level below the ground (GND) level voltage. By generating a weak erase discharge in these cells, the wall charges excessively formed in the scan electrode are sufficiently erased. By this set down discharge, the wall charges to the extent that the address discharge can be stably generated remain uniformly in the cells.

어드레스 기간에는 부 극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기 되어 어드레스 전극에 정 극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전 셀 내에는 어드레스 방전이 발생 된다. 어드레스 방전에 의해 선택된 셀 들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다. 서스테인 전극에는 셋 다운 기간 또는 어드레스 기간 동안 중 하나 이상의 기간에서 스캔 전극과의 전압 차를 줄여 스캔 전극과의 오 방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.In the address period, negative polarity scan pulses are sequentially applied to the scan electrodes, and data pulses of positive polarity are applied to the address electrodes in synchronization with the scan pulses. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive voltage Vz so as to reduce the voltage difference with the scan electrode in at least one of the set down period and the address period so that no misdischarge occurs with the scan electrode.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 부극성 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a negative sustain pulse Su is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain pulse in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain pulse is applied.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스 폭과 전압레벨이 작은 소거 램프 파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전 화면의 셀 들 내에 잔류하는 벽 전하를 소거시키게 된다. After the sustain discharge is completed, in the erase period, the voltage of the erase ramp waveform Ramp-ers having a small pulse width and voltage level is supplied to the sustain electrode to erase the wall charge remaining in the cells of the entire screen.

특히, 종래 기술과 차별적으로 본 발명의 플라즈마 디스플레이 장치의 구동 방법은 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극에 인가되는 첫 번째 부극성 서스테인 펄스가 램프 펄스(Ramp)를 포함할 수 있도록 한다. 이로 인해 어드레스 기간에서 발생하는 대향방전으로 인해 형성된 각각의 서브 방전 셀들의 벽전하의 차이를 줄임으로써, 오방전 및 과방전을 제어할 수 있고, 그에 따라 서스테인 기간에 발생하는 서스테인 방전을 안정화시킴으로써 광 파형의 차이를 줄이는 효과가 있다.Particularly, in the method of driving the plasma display apparatus of the present invention, the first negative sustain pulse applied to at least one of the scan electrode (Y) and the sustain electrode (Z) in the sustain period is different from the prior art. Ramp). As a result, by reducing the difference in the wall charges of the respective sub discharge cells formed due to the counter discharge occurring in the address period, the mis-discharge and overdischarge can be controlled, thereby stabilizing the sustain discharge occurring in the sustain period. This has the effect of reducing the difference in waveforms.

이 때, 전술한 램프 펄스(Ramp)의 유지 기간은 5㎲이하로 조절한다. 이는, 램프 펄스(Ramp)의 유지 기간이 5㎲초과일 경우엔 서스테인 기간이 길어지게 되어 서스테인 방전을 위한 구동 마진이 저하되기 때문이다. At this time, the sustain period of the ramp pulse Ramp described above is adjusted to 5 ms or less. This is because when the sustain period of the ramp pulse Ramp exceeds 5 ms, the sustain period becomes long and the driving margin for sustain discharge is lowered.

또한, 전술한 스캔전극(Y) 및 서스테인 전극(Z)에 인가되는 램프 펄스(Ramp)를 포함하는 첫 번째 부극성 서스테인 펄스는 서스테인 전극(Z)부터 인가되도록 하는 것이 보다 효과적인데 이는, 서스테인 기간이 시작하기전 어드레스 기간에서 서스테인 전극(Z)으로 소정의 정극성 전압(Vz)이 공급되고 있었으므로 먼저 부극성 서스테인 펄스를 인가해주어 어드레스 기간에 형성되있던 벽전하의 상태를 바로 바꾸어 신속한 구동을 할 수 있기 위함이다.In addition, it is more effective that the first negative sustain pulse including the ramp pulse Ramp applied to the scan electrode Y and the sustain electrode Z is applied from the sustain electrode Z, which is a sustain period. Since the predetermined positive voltage Vz was supplied to the sustain electrode Z in the address period before this start, a negative sustain pulse was first applied to immediately change the state of the wall charges formed in the address period to perform rapid driving. To be able.

또한, 램프 펄스(Ramp)를 포함하는 첫 번째 부극성 서스테인 펄스의 절대치 전압은 나머지 다른 부극성 서스테인 펄스(-Vs)의 절대치 전압보다 더 작은 것을 특징으로 하는데, 보다 바람직하게는 램프 펄스(Ramp)를 포함하는 첫 번째 부극성 서스테인 펄스의 절대치 전압과 나머지 다른 부극성 서스테인 펄스(-Vs)의 절대치 전압의 차이(h)는 5V이상 20V이하로 조절한다. 이는, 같은 전위로 생기는 서스테인 방전을 보다 용이하게 조절할 수 있고 또한 절대치 전압을 서스테인 펄스보다 작게 인가함으로써 형광체에 주는 영향을 더욱 줄일 수 있다.In addition, the absolute voltage of the first negative sustain pulse including the ramp pulse (Ramp) is characterized in that less than the absolute voltage of the other negative sustain pulse (-Vs), more preferably the ramp pulse (Ramp) The difference (h) between the absolute voltage of the first negative sustain pulse and the other negative voltage of the other negative sustain pulse (-Vs) is adjusted to 5V or more and 20V or less. This makes it possible to more easily control the sustain discharge occurring at the same potential and further reduce the influence on the phosphor by applying an absolute voltage smaller than the sustain pulse.

이러한 도 8의 본 발명의 플라즈마 디스플레이 패널의 구동 방법에 따라 나타나는 효과는 이후의 광 파형을 비교하기 위한 도 9a 및 도 9b에서 보다 명확히 나타난다.Such an effect according to the driving method of the plasma display panel of FIG. 8 is more clearly shown in FIGS. 9A and 9B for comparing the subsequent optical waveforms.

도 9a 및 도 9b는 본 발명의 플라즈마 디스플레이 패널의 부극성 서스테인 구동 파형에 따른 광파형을 비교하기 위한 도이다.9A and 9B are diagrams for comparing optical waveforms according to the negative sustain driving waveform of the plasma display panel of the present invention.

도 9a 및 도 9b에 도시된 바와 같이, 도 9a는 종래의 플라즈마 디스플레이 패널의 부극성 서스테인 구동 파형에 따라 나타나는 서스테인 방전 시 광 파형의 튀는 정도를 보여주는 도이고, 도 9b 는 본 발명에 따른 플라즈마 디스플레이 패널의 부극성 서스테인 구동 파형에 따라 나타나는 서스테인 방전 시 광 파형의 튀는 정도를 보여주는 도이다.As shown in FIGS. 9A and 9B, FIG. 9A is a view showing the degree of splashing of an optical waveform during sustain discharge which is generated according to a negative sustain driving waveform of a conventional plasma display panel, and FIG. 9B is a plasma display according to the present invention. The figure shows the degree of splashing of an optical waveform during sustain discharge which appears according to the negative sustain driving waveform of the panel.

도 9a를 보면 서브 방전셀, 즉 R,G,B 방전 셀은 각각 발광 특성이 다른 형광체로 도포된다. 이 때, 서스테인 기간 시작 시 첫번째 부극성 서스테인 펄스가 수직으로 인가되어 시간 당 급격한 전압변화율로 인해 오방전 및 과방전을 일으켜 서스테인 방전을 불안정하게 함으로써 광 파형에 큰 영향을 미치게 되고 그 결과 발광 특성이 다른 R,G,B 방전 셀별로 생성된 광 파형의 피크치(W1,W2,W3)의 차이가 심화되는 것을 볼 수 있다. 이렇게 R,G,B 방전 셀 별로 광 파형의 차이가 크게 되면 광 파형의 피크치가 큰 색의 형광체, 일 예로 도9a 에서는 녹색(G)이 더 크게 발광해서 화이트 밸런스가 맞지 않아 순수한 화이트를 구현하기 어렵게 된다. 9A, the sub discharge cells, that is, the R, G, and B discharge cells are coated with phosphors having different light emission characteristics. At this time, at the start of the sustain period, the first negative sustain pulse is applied vertically, which causes mis-discharge and over-discharge due to the sudden voltage change rate per hour, which causes the sustain discharge to become unstable, resulting in a large influence on the optical waveform. It can be seen that the difference between the peak values W1, W2, and W3 of the optical waveform generated for each of the other R, G, and B discharge cells is increased. When the difference in the optical waveform of each of the R, G, and B discharge cells is large, the phosphor having a large peak value of the optical waveform, for example, in FIG. 9A, green (G) emits more lightly so that the white balance is not proper to realize pure white. Becomes difficult.

반면에, 도 9b를 보면 서브 방전셀, 즉 R,G,B방전 셀이 각각 발광 특성이 다른 형광체로 도포되고, 여기에 서스테인 기간 시작 시 첫번째 부극성 서스테인 펄스에 램프를 형성시킨다. 즉, 첫번째 부극성 서스테인 펄스의 시간 당 전압변화율이 감소되어 오방전 및 과방전을 제어할 수 있게 되고 그 결과 서스테인 방전을 안정하게 일어날 수 있도록 하여 광 파형에 주는 영향을 최소화 시킬 수 있다. 9B, the sub discharge cells, that is, the R, G, and B discharge cells, are respectively coated with phosphors having different light emission characteristics, and a lamp is formed at the first negative sustain pulse at the start of the sustain period. That is, the rate of change in voltage per hour of the first negative sustain pulse is reduced to control mis-discharge and overdischarge, and as a result, the sustain discharge can be stably generated, thereby minimizing the influence on the optical waveform.

이에 따라 각각의 서브 방전 셀들은 발광특성이 서로 다르더라도 안정적 서스테인 방전에 의해서 광 파형의 피크치(W4,W5,W6)의 차이가 상대적으로 줄어들게 되 컬러(R,G,B)의 밸런스가 향상되어 순수한 화이트를 구현할 수 있게 된다.Accordingly, even though the sub-discharge cells have different light emission characteristics, the difference in the peak values W4, W5, and W6 of the optical waveform is relatively reduced by the stable sustain discharge, and the balance of the colors R, G, and B is improved. Pure white can be achieved.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명은 서스테인 기간에 플라즈마 디스플레이 패널로 인가되는 첫 번째 부극성 서스테인 펄스에 램프 펄스를 포함시킴으로써 서스테인 기간시 발광하는 각각의 서브 방전셀 형광체의 광 파형의 차이를 줄여 서스테인 방전을 안정화 시킬 수 있다.As described above in detail, the present invention includes a lamp pulse in the first negative sustain pulse applied to the plasma display panel in the sustain period, thereby reducing the difference in the optical waveform of each of the sub-discharge cell phosphors emitting in the sustain period. It can stabilize the discharge.

또한, 본 발명은 서스테인 기간에 플라즈마 디스플레이 패널로 인가되는 첫 번째 부극성 서스테인 펄스에 램프 펄스를 포함시킴으로써 서스테인 기간시 발광하는 각각의 서브 방전셀 형광체의 광 파형의 차이를 줄임으로써 오방전 및 과방전을 제어하여 화이트 밸런스를 향상시켜 순수한 화이트를 구현할 수 있다. In addition, the present invention includes a lamp pulse in the first negative sustain pulse applied to the plasma display panel in the sustain period, thereby reducing the difference in the optical waveform of each of the sub-discharge cell phosphors that emit light during the sustain period, and thus mis-discharge and over-discharge The white balance can be controlled to achieve pure white.

Claims (10)

스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널;A plasma display panel on which scan electrodes and sustain electrodes are formed; 상기 전극들에 신호를 인가하여 플라즈마 디스플레이 패널을 구동시키기 위한 각각의 구동부; 및Respective driving units for driving a plasma display panel by applying a signal to the electrodes; And 상기 구동부를 제어하여, 서브필드의 서스테인 기간에 상기 스캔전극 또는 서스테인 전극 중 적어도 어느 하나의 전극에 인가되는 첫 번째 서스테인 펄스는 램프 펄스이며, 나머지 서스테인 펄스보다 절대치 전압이 작도록 하는 펄스 제어부;A pulse controller configured to control the driver so that the first sustain pulse applied to at least one of the scan electrode and the sustain electrode in the sustain period of the subfield is a ramp pulse and has an absolute voltage smaller than the remaining sustain pulses; 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 램프 펄스의 유지 기간은 5㎲이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the sustain period of the ramp pulse is 5 ms or less. 제 1 항에 있어서,The method of claim 1, 상기 스캔전극 및 상기 서스테인 전극에 인가되는 램프 펄스를 포함하는 첫 번째 서스테인 펄스는 상기 서스테인 전극부터 인가되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a first sustain pulse including a ramp pulse applied to the scan electrode and the sustain electrode is applied from the sustain electrode. 제 1 항에 있어서,The method of claim 1, 상기 서스테인 펄스는 부극성인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the sustain pulse is negative. 제 1 항에 있어서,The method of claim 1, 상기 램프펄스를 포함하는 첫 번째 서스테인 펄스의 절대치 전압과 나머지 다른 서스테인 펄스의 절대치 전압의 차이는 5V이상 20V이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a difference between the absolute voltage of the first sustain pulse including the lamp pulses and the absolute voltage of the other sustain pulses is 5V or more and 20V or less. 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널의 구동 방법에 있어서,In a driving method of a plasma display panel in which a scan electrode and a sustain electrode are formed, 서브필드의 서스테인 기간에 상기 스캔전극 또는 서스테인 전극 중 적어도 어느 하나의 전극에 인가되는 첫번째 서스테인 펄스는 램프 펄스이며, 나머지 서스테인 펄스보다 절대치 전압이 작은 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.The first sustain pulse applied to at least one of the scan electrode and the sustain electrode in the sustain period of the sub-field is a ramp pulse, the absolute voltage is smaller than the rest of the sustain pulse. 제 6 항에 있어서,The method of claim 6, 상기 램프 펄스의 유지 기간은 5㎲이하인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And the sustain period of the ramp pulse is 5 ms or less. 제 6 항에 있어서,The method of claim 6, 상기 스캔전극 및 상기 서스테인 전극에 인가되는 램프 펄스를 포함하는 첫 번째 서스테인 펄스는 상기 서스테인 전극부터 인가되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And a first sustain pulse including a ramp pulse applied to the scan electrode and the sustain electrode is applied from the sustain electrode. 제 6 항에 있어서,The method of claim 6, 상기 서스테인 펄스는 부극성인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And the sustain pulse has a negative polarity. 제 6 항에 있어서,The method of claim 6, 상기 램프펄스를 포함하는 첫 번째 서스테인 펄스의 절대치 전압과 나머지 다른 서스테인 펄스의 절대치 전압의 차이는 5V이상 20V이하인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And a difference between the absolute voltage of the first sustain pulse including the lamp pulses and the absolute voltage of the other sustain pulses is 5V or more and 20V or less.
KR1020050059432A 2005-07-01 2005-07-01 Plasma display apparatus and driving method thereof KR100658395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059432A KR100658395B1 (en) 2005-07-01 2005-07-01 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059432A KR100658395B1 (en) 2005-07-01 2005-07-01 Plasma display apparatus and driving method thereof

Publications (1)

Publication Number Publication Date
KR100658395B1 true KR100658395B1 (en) 2006-12-15

Family

ID=37733551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059432A KR100658395B1 (en) 2005-07-01 2005-07-01 Plasma display apparatus and driving method thereof

Country Status (1)

Country Link
KR (1) KR100658395B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341234A (en) * 2020-04-10 2020-06-26 Tcl华星光电技术有限公司 Test method and device based on display panel data mischarging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341234A (en) * 2020-04-10 2020-06-26 Tcl华星光电技术有限公司 Test method and device based on display panel data mischarging

Similar Documents

Publication Publication Date Title
EP1734499A2 (en) Plasma display apparatus and driving method thereof
KR100607252B1 (en) Plasma display panel, apparatus, driving apparatus and method thereof
JP2006309247A (en) Plasma display apparatus and driving method thereof
EP1748407A1 (en) Plasma display apparatus and driving method of the same
JP2006235574A (en) Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
KR100774943B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100747169B1 (en) Plasma Display Apparatus and Driving Method for Plasma Display Apparatus
KR100793063B1 (en) Apparatus for Plasma Display and Driving Method for Plasma Display Apparatus
KR100726988B1 (en) Plasma display apparatus and driving method thereof
KR100747269B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100793292B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR20060093859A (en) Plasma display panel, apparatus, driving apparatus and method thereof
KR20070027052A (en) Plasma display apparatus and driving method thereof
KR100727298B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658357B1 (en) Plasma display apparatus and driving method thereof
KR100757546B1 (en) Plasma Display Apparatus and Driving Method of the Same
KR100705280B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658343B1 (en) Plasma display apparatus and driving method thereof
KR100667558B1 (en) Plasma Display Apparatus and Driving Method of the Same
KR100646317B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR20070004391A (en) Plasma display apparatus and driving method thereof
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR20070055005A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee