KR20090020552A - 낮은 복잡성 소프트 출력 비터비 디코더로 등화기 에러 전파를 감소시키는 방법 - Google Patents

낮은 복잡성 소프트 출력 비터비 디코더로 등화기 에러 전파를 감소시키는 방법 Download PDF

Info

Publication number
KR20090020552A
KR20090020552A KR1020087025508A KR20087025508A KR20090020552A KR 20090020552 A KR20090020552 A KR 20090020552A KR 1020087025508 A KR1020087025508 A KR 1020087025508A KR 20087025508 A KR20087025508 A KR 20087025508A KR 20090020552 A KR20090020552 A KR 20090020552A
Authority
KR
South Korea
Prior art keywords
symbols
vector
viterbi decoder
feedback
decoded
Prior art date
Application number
KR1020087025508A
Other languages
English (en)
Inventor
김진홍
Original Assignee
테크웰, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테크웰, 인크. filed Critical 테크웰, 인크.
Publication of KR20090020552A publication Critical patent/KR20090020552A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Abstract

비터비 디코더를 사용하는 등화기들의 에러 전파의 영향들을 감소시킴으로써, 등화기들의 성능이 개선될 수 있는 새로운 시스템들 및 방법들이 개시된다. 예측 결정 피드백 등화 아키텍처들에서의 심볼 보정을 위한 시스템들 및 방법들은, 더 양호한 시스템 성능을 얻기 위해 심볼 보정의 새로운 방법들 및 향상된 비터비 디코더를 포함하는 시스템들 및 방법들을 포함하여 개시된다. 심볼 디코딩 시 에러들을 감소시키기 위해 블렌딩 알고리즘의 사용이 설명된다. 더 정확한 결정들을 가능하게 할 수 있도록, 깊은 역추적 깊이 심볼들의 이력들이 유지될 수 있다. 설명된 시스템들 및 방법들은 트렐리스 디코더들에서 적응 등화기들의 피드백 경로에 장점을 제공할 수 있다. 본 발명은 비터비 디코더를 사용하는 등화기들에서 에러 전파의 영향들을 감소시킴으로써 등화기들의 성능을 개선하는 새로운 기술을 제공한다.

Description

낮은 복잡성 소프트 출력 비터비 디코더로 등화기 에러 전파를 감소시키는 방법{REDUCING EQUALIZER ERROR PROPAGATION WITH A LOW COMPLEXITY SOFT OUTPUT VITERBI DECODER}
본 출원서는 2006년 4월 17일에 출원된 "Reducing Equalizer Error Propagation with a Low Complexity Soft Output Viterbi Decoder"이라는 제목의 미국 특허 출원 일련번호 제 11/405,349호에 대한 우선권을 주장하며, 2006년 4월 17일에 출원된 "DUAL PDFE SYSTEM WITH FORWORD-BACKWARD VITERBI"이라는 제목의 미국 정식 출원 일련번호 제 11/405,352호에 대한 것으로, 본 명세서에서 인용 참조 된다.
본 발명은 트렐리스-인코딩된 신호(trellis-encoded signal)들의 디코딩에 관한 것으로, 더 상세하게는 예측 결정 피드백 등화 아키텍처들에서 심볼을 보정하는 시스템들 및 방법들에 관한 것이다.
1996년에 ATSC("Advanced Television Systems Committee") 디지털 텔레비전("DTV") 표준을 채택한 이후로, ATSC 표준 A/54(미국 특허 출원 공보 20050163209 참조)에 개시된 바와 같은 ATSC DTV 신호에 대해 생성된 수신기들의 설계를 개선하기 위해 계속 노력해 왔다. 설계자들은 채널에서의 다중경로 간섭이 존재하여도 양호한 수신을 달성할 수 있는 수신기들을 설계하는데 있어서 주요한 난제들에 직면한다. 다중경로 간섭은 전송된 심볼들을 올바르게(correctly) 디코딩할 수 있는 수신기의 능력에 영향을 준다. 그러므로, 설계자들은 다중경로 간섭의 영향들을 제거하여, 신호 수신을 개선하기 위해 수신기들에 등화기를 추가한다.
도 1을 참조하면, ATSC DTV 전송 시스템에서, 데이터가 프레임(10)들에 전송된다. 각각의 프레임(10)은 2 개의 필드(field: 11 및 12)들로 구성되고, 각각의 필드(11 및 12)는 313 개의 세그먼트들을 가지며, 각각의 세그먼트는 832 개의 심볼들을 갖는다. 각각의 세그먼트에서 처음 4 개의 심볼들은 시퀀스 [+5, -5, -5, +5]를 갖는 세그먼트 동기 심볼(segment sync symbol: 13)들이다. 각각의 필드에서 제 1 세그먼트는 필드 동기 세그먼트(14 및 15)이다.
도 2에 더 상세히 도시된 도면을 참조하면, 필드 동기(20)는 세그먼트 동기(21), 511 심볼 의사 잡음(symbol pseudo noise: PN511) 시퀀스(22), 63 심볼 의사 잡음(PN63) 시퀀스(23), 제 2 PN63 시퀀스(24), 제 3 PN63 시퀀스(25), 및 다양한 모드, 예비(reserved) 및 프리코드(precode) 심볼들로 구성된 128 심볼 시퀀스(26)를 포함한다. 4 개의 PN 시퀀스들(22 내지 25)은 세트 {+5, -5}로부터의 심볼들로 구성된다. 대안적인 필드들에서, 3 개의 PN63 시퀀스들(23 내지 25)은 동일하다. 나머지 필드들에서, 제 1 PN63(23) 및 제 3 PN63(25)은 동일한 한편, 제 2 PN63(24)은 인버트(invert)된다.
도 3에 도시된 바와 같이, (데이터 세그먼트들이라고 칭해지는) 필드(11 및 12)의 연속한 312 개의 세그먼트들(30)은, 4 개의 세그먼트 동기 심볼들(31)에 후 속한 828 개의 심볼들(32)이 ATSC 표준 A/54에 상세히 개시된 12-위상 트렐리스 인코더에 의해 트렐리스 인코딩된다. 이로 인해, 알파벳으로부터 유도된 8 개의 레벨 심볼들 {-7 -5 -3 -1 +1 +3 +5 +7}이 얻어진다.
이제, 도 4에 도시된 바와 같은 8T-VSB 전송기를 고려한다. 입력 데이터(40)는 먼저 랜더마이즈되고(randomized: 41), 리드-솔로몬 바이트 와이즈 인코딩된(Reed-Solomon byte wise encoded: 42) 후, 바이트 인터리브된다(byte interleaved: 43). 그 후, 상기 데이터는 12-위상 트렐리스 인코더(44)에 의해 트렐리스 인코딩된다. 다중화기(45)는 세그먼트 동기 심볼들을 추가하고, 적절한 시간에 프레임 내에서 트렐리스 인코딩된 데이터에 필드 동기 심볼들을 추가한다. 그 후, 기저대역 신호에 DC 레벨을 추가함으로써 파일럿(pilot)이 삽입되고(46), 변조기(47)가 결과적인 심볼들을 IF로 변조한다. 마지막으로, RF 업컨버터(upconverter: 48)가 10.76 ㎒의 심볼 속도로 잔류 측파대(vestigial side band: VSB) 신호로서 RF 전송용 신호를 변환시킨다.
이제, 상기 전송기에 의해 공급된 전송 채널의 기저대역 모델을 고려한다. 전송된 신호는 5.38 ㎒의 공칭 대역폭(nominal bandwidth)과, 심볼 속도의 1/4(즉, 2.69 ㎒)에 중심 잡힌 11.5 %의 과도 대역폭을 갖는 RRC(root raised cosine) 스펙트럼을 갖는다. 따라서, 전송된 펄스 형상 q(t)는 복소수이며, 다음과 같이 주어진다:
Figure 112008072449682-PCT00001
여기서, F s 는 심볼 주파수이고, q RRC (t)는 채널의 11.5 %의 과도 대역폭을 갖는 실수(real) SRRC(square root raised cosine) 펄스이다. 상기 펄스 q(t)는 "복소 RRC 펄스"라고도 칭해진다. 8T-VSB 시스템에서, q(t)가 켤레-대칭(conjugate-symmetric)이기 때문에, 전송기 펄스 형상 q(t)와 수신기 매칭 필터 펄스 형상 q * (-t)는 동일하다. 따라서, "복소 RC(raised cosine) 펄스"라고도 칭해지는 RC 펄스 p(t)는 다음과 같이 주어진다:
Figure 112008072449682-PCT00002
여기서, *는 콘볼루션(convolution)을 나타내고, *는 복소수 켤레이다. 데이터 속도가 1/T symbols/sec인 전송된 기저대역 신호는 다음과 같이 표현될 수 있다:
Figure 112008072449682-PCT00003
여기서,
Figure 112008072449682-PCT00004
는 실제 8-진(8-ary) 알파벳 A 상에서 값들을 취하는 이산(discrete) 8-진 시퀀스인 전송된 데이터 시퀀스이다. 전송기와 수신기 간의 물리적 채널은 c(t)로 나타내어지며, 다음과 같이 표현될 수 있다:
Figure 112008072449682-PCT00005
여기서,
Figure 112008072449682-PCT00006
, L ha 및 L hc 는 최대 반-인과(anti-casual) 및 인과 다중 경로 지연들의 개수이고,
Figure 112008072449682-PCT00007
는 다중경로 지연이며,
Figure 112008072449682-PCT00008
는 디락 델타 함수(Dirac delta function)이다. 따라서, 전체 채널 임펄스 응답은 다음과 같다:
Figure 112008072449682-PCT00009
.
도 5는 8T-VSB 수신기 블록도를 나타낸다. 튜너(50) 및 IF 필터(51)는 RF 신호를 기저대역으로 복조시킨다. 그 후, 어느 NTSC 간섭(53)의 거절과 함께, 타이밍 및 동기화 복구(synchronization recovery)가 실행된다. 그 후, 데이터는 등화되고(54), 위상 추적기(phase tracker: 55)를 통해 보내지며, 트렐리스 디코딩되고(56), 디인터리브(de-interleaved: 57)되며, 리드-솔로몬 디코딩되고(58), 마지막으로 디-랜더마이즈된다(de-randomized: 59). 등화 이전의 수신기 내의 매칭 필터 출력 y(t)는 다음과 같다:
Figure 112008072449682-PCT00010
여기서,
Figure 112008072449682-PCT00011
는
펄스 매칭 필터 후의 복소(유색) 잡음 프로세스를 나타내고,
Figure 112008072449682-PCT00012
는 실수부와 허수부에 걸쳐 스펙트럼 밀도
Figure 112008072449682-PCT00013
를 갖는 제로-평균(zero-mean) 백색 가우시안 잡음 프로세스이다. 심볼 속도에서 매칭 필터 출력 y(t)를 샘플링하면, 다음의 방정식에 따라 전체 통신 시스템의 이산 시간 표현을 얻게 된다:
Figure 112008072449682-PCT00014
.
텔레비전 방송 채널들은 채널 내에서와 수신기에서 직면된 다양한 조건들로 인해 비교적 엄격한 다중경로 환경에 있다. VSB 필드 동기 세그먼트의 728 개의 심볼들만이 선험적으로 공지되어 있으며, 적응 등화기(adaptive equalizer)에 대한 트레이닝 시퀀스로서 사용될 수 있다. 상기 채널은 선험적으로 공지되지 않으므로, 수신기 내의 등화기는 적응적으로(adaptively) 식별할 수 있어야 하고, 다양한 채널 조건들에 대항할 수 있어야 한다. 방송 채널 내의 다중경로 신호들이 주 신호 후의 다수의 심볼들에 도착할 수 있으므로, 결정 피드백 등화기(DFE)가 8T-VSB 어플리케이션들에 불변적으로 사용된다. 잘 알려진 또 다른 DFE 구조체는 잡음 예측 결정 피드백 등화기(pDFE)이다. DFE와 pDFE는 다중경로 채널들에 대항하는데 있어서 양호하지만, 이들은 에러 전파라는 문제를 갖는다. 에러 전파는 피드백 경로 내에 에러가 존재할 때에 발생한다. 이로 인해, 잘못된 데이터를 결정 디바이스로 공급함에 따라, 올바르지 않은 심볼 결정을 초래하게 된다. 8T-VSB 어플리케이션의 경우, 가장 보편적으로 사용되는 결정 디바이스는 비터비 디코더이다. 그러므로, 에러 전파의 영향들을 완화시키는 것이 중요하다.
8T-VSB 심볼들이 콘볼루션으로 코딩되기 때문에, 상기 심볼들은 수신기 내에서 비터비 디코더로 디코딩될 수 있다[ATSC 표준 A/54, 특허 5,600,677호, 특허 5,583,889호]. 백색 잡음에 의해 손상된(corrupted) 전송 심볼들의 최대 가능성 시퀀스 추정(maximum likelihood sequence estimation)에 대한 비터비 알고리 즘(VA)은 매우 잘 알려져 있다(참조: "The Viterbi Algorithm", G. D. Forney, Jr., Proc. IEEE, vol. 61, pp.268-278, Mar. 1973, "Digital Communications - Fundamentals and Applications", Bernard Sklar, Prentice-Hall, 1988). 상기 디코더는 인코딩된 비트 쌍들의 추정 또는 맵핑된(mapped) 8 개의 레벨 심볼들의 추정을 동등하게 제공하며, 후자는 등화기와 관련하여 이용된다. 잘 알려진 바와 같이, VA는 각 상태에 대한 경로 이력 메모리를 요구하고, 유클리디안 거리 브랜치 메트릭(Euclidean distance branch metric)들의 합으로부터 결정된 트렐리스 경로에 기초하여 연산들의 추가, 비교, 선택을 수반한다. 시간이 지남에 따라, 가장 가능성 있는 트렐리스 경로들(가장 낮은 경로 메트릭으로 표시됨)이 트렐리스의 각 상태 안에 저장되며, 나머지는 폐기된다. 디코딩 알고리즘이 트렐리스 경로 메모리 내에서 충분히 깊게 검색하면, 가능성이 적은 경로들을 폐기하는 - 생존 경로들만을 남기는 - 결과는 장차 그 이전 지점에서 가장 가능성 있는 심볼(하드(hard) 심볼 결정)을 정의하는 단일 생존 브랜치이다. (현재 시간에 가까운) 더 얕은 경로 메모리 역추적 깊이(shallower path memory trace back depth)들에서는, 대응 경로 메트릭들에 비례할 심볼 가능성을 갖는 더 높은 가능성의 다중 생존 브랜치들이 존재한다.
본 발명은 비터비 디코더를 사용하는 등화기들에서의 에러 전파 영향을 감소시킴으로써 등화기들의 성능을 개선하는 새로운 기술을 제공한다. 예측 결정 피드백 등화("pDFE") 아키텍처들에서의 심볼 보정을 위한 시스템들과 방법들이 제공된다. 특히, 더 양호한 시스템 성능을 얻기 위해, 심볼 보정의 새로운 방법들 및 향상된 비터비 디코더를 포함하는 본 발명의 실시예들이 제공된다. 심볼 디코딩 시 에러들을 감소시키기 위해, 블렌딩 알고리즘(blending algorithm)의 사용이 설명된다.
비터비 알고리즘("VA")은 상태 전이들의 시퀀스 및 연관된 브랜치 메트릭들을 유지하는 각 상태에 대한 길이(M)의 경로 메모리로 S 상태 트렐리스에 대해 다음과 같이 설명될 수 있다:
ㆍ각각의 시간 증분 n에서.
* 각각의 트렐리스 상태 k에 대해.
- 시간 (n-1)에서 모든 가능한 이전 상태들로부터 상태 k로의 각각의 브랜치에 대해 유클리디안 브랜치 메트릭을 계산한다.
- 시간 (n-1)에서 각각의 가능한 이전 상태에 대하여 연관된 경로 메트릭들에 상기 브랜치 메트릭들을 추가한다.
- 시간 n에서 상태 k로 최적의 경로 메트릭을 갖는 경로를 선택하고, 상태 k와 연관된 경로 메모리에 상기 경로를 저장한다(이전에 저장된 경로에 덮어쓴다).
* 심볼을 디코딩한다.
- 시간 (n-M) 뒤에 경로 메모리를 검사한다; M이 충분히 크면, 각각의 S 상태들에 대한 경로 메모리들은 시간 (n-M)에서 동일한 상태 전이를 나타낼 것이며, 따라서 동일한 심볼을 나타낸다; 상기 심볼을 하드 결정(hard decision)으로서 선택한다.
- 시간 (n-M)에 대한 상태 전이들이 동일하지 않다면, 시간 (n-M)에서 시간 n으로 최적의 경로 메트릭을 갖는 경로에 대응하는 상태 전이(및 이에 따른 심볼)를 선택한다.
M에 의해 지연된 단일 심볼을 출력하는 대신에, 디코더는 다음과 같이 0(시간 n에 대응함)에서 M 사이의 범위를 갖는 심볼 결정들의 M+1 긴 벡터(long vector)를 출력할 수 있다. 각각의 시간 증분 n에 대해, 비터비 디코더는 메트릭들을 업데이트하고, 길이가 M+1인 심볼들의 벡터를 반환(return)하며, 여기서 M은 역추적 깊이(trace back depth)로서 칭해진다. 상술된 바와 같이, 깊은(deep) 역추적 깊이 심볼 결정은 얕은(shallow) 역추적 깊이 심볼들보다 더 정확할 것이다.
이하에 더 자세히 설명되는 바와 같이, 트렐리스 디코더들은 적응 등화기의 피드백 경로에서 이러한 장점을 이용할 수 있다. 주어진 시간 n에 대해, M 역추적 깊이 심볼들이 피드백 경로 내에서 M 이전에 디코딩된 심볼들을 덮어써, 시간들 (n-M)에서 n 까지에 대해 심볼 결정들을 업데이트할 수 있도록, 등화기 피드백 경로 내의 모든 M+1 심볼들을 업데이트하는 것이 유익할 수 있다. 이러한 더 정확한 심볼들의 업데이팅은 등화기 피드백 경로 내에서의 에러 전파의 감소를 용이하게 할 수 있다. 결과적으로, 본 발명은 비터비 디코더를 사용하는 등화기들의 에러 전파의 영향들을 감소시킴으로써 등화기들의 성능을 개선하는 새로운 기술을 제공한다.
본 발명의 다양한 실시예들의 이전 및 다른 실시형태들은 첨부한 도면들과 연계하여 다음의 상세한 설명을 검토함으로써 더욱 쉽게 이해될 것이다.
본 발명은 동일한 참조 부호들이 동일한 요소들을 나타내는 청부한 도면들을 참조하여, 비 제한적인 예시의 방식으로 설명된다.
도 1은 ATSC DTV 전송 시스템의 프레임을 도시하는 도면;
도 2는 ATSC DTV 전송 시스템의 프레임 내의 필드 동기 세그먼트를 도시하는 도면;
도 3은 ATSC DTV 전송 시스템의 프레임 내의 데이터 세그먼트를 도시하는 도면;
도 4는 8T-VSB 전송기를 나타내는 도면;
도 5는 8T-VSB 수신기 블록도를 도시하는 도면;
도 6은 본 발명의 소정 실시예들에 포함된 바와 같은 예측 결정 피드백 등화를 도시하는 도면; 및
도 7은 본 발명의 일 실시예에 따른 시스템의 일 예시이다.
본 발명의 실시예들은 당업자가 본 발명을 시행할 수 있도록 예시적인 예시들로서 제공된 도면들을 참조하여 더 자세히 설명될 것이다. 주목할 것은, 아래의 도면들과 예시들은 본 발명의 범위를 제한하려는 의도가 아니라는 것이다. 편리하다면, 동일한 참조 번호들은 동일하거나 유사한 부분들을 나타내기 위해 도면들 전반에 걸쳐 사용될 것이다. 이들 실시예들의 소정 요소들은 공지된 구성요소들을 이용하여 부분적으로 또는 전체적으로 구현될 수 있고, 이러한 공지된 구성요소들 중 본 발명의 이해에 필요한 부분들만이 설명될 것이며, 이러한 공지된 부분들 중 다른 부분들의 상세한 설명들은 본 발명을 방해하지 않도록 생략될 것이다. 또한, 본 발명은 예시의 방식으로 본 명세서에 언급된 구성요소들에 대한 현재 및 향후에 공지되는 등가물들을 포괄한다.
소정 실시예들은 pDFE 아키텍처들에서의 심볼 보정을 위한 방법들 및 시스템들을 제공한다. 또한, 설명된 방법들과 시스템들 중 몇몇은 종래의 결정 피드백 등화("DFE") 아키텍처들에도 적용될 수 있다. 따라서, 본 명세서에서 pDFE 아키텍처들과 관련하여 설명된 시스템들 및 방법들이 DFE 아키텍처들에도 적용될 수 있음을 이해할 것이다. pDFE 아키텍처들과 관련된 설명들은 본 발명의 소정 실시형태들의 더 완벽하고 효율적인 설명을 허용한다.
도 6을 참조하면, pDFE 아키텍처의 일 예시가 도시된다. 피드 포워드 필터(61)는 입력(60)에서 수신된 데이터에 대해 블록 기반 주파수 도메인 필터링을 실행한다. 합산 요소(63)는 입력 필터(61)로부터의 출력을(62) 피드백 필터(68)로부터의 출력(69)에 더한다. 그 후, 합산된 출력은 비터비 디코더(64)로 제공된다. 비터비 디코더(64)는 pDFE 출력(65)을 제공한다. 통상적으로, 주파수 도메인 필터(61)는 블록 기반이며, 결과적으로 출력(65)은 심볼들의 블록을 포함한다. 그 후, 출력(65)은 피드백 필터(68)에 입력(67)을 제공하도록 합산기(66)를 이용하여 입력 필터 출력(62)에 더해진다. 피드백 필터(68)는 잡음 예측기(도시되지 않음)를 포함할 수 있다. 피드백 루프 내의 잡음 예측기는 에러 신호(67)로부터의 유 색(비-백색) 잡음을 추정할 수 있다. 그 후, 덧셈기(63)가 등화 데이터로부터 추정된 유색 잡음을 제거하므로, 비터비 디코더(64)가 더 양호한 결정들을 행하도록 돕는다.
소정 실시예들에서, 비터비 디코더(64)는 얻어진 최소 메트릭, 이전 상태 및 현재 상태를 포함하는 복수의 상태들에 대한 메트릭들을 저장할 수 있다. 앞서 설명된 바와 같이, 메트릭들은 각각의 상태에 대한 경로 이력 메모리를 요구하는 비터비 알고리즘을 구성하거나 조정하는데 통상적으로 사용된다. 상기 메트릭들은 유클리디안 거리 브랜치 메트릭들의 합들로부터 결정된 트렐리스 경로 메트릭들에 기초할 수 있다. 상기 저장된 복수의 메트릭들의 조건은 어떤 심볼이 디코딩되는지를 결정하는데 사용된다. 지연이 초래되면, 비터비 디코더(64)는 역추적 깊이 디코딩을 이용하여 몇몇 심볼들을 보정하는데 사용될 수 있다.
이제, 도 7을 참조하면, 본 발명의 실시예들은 더 양호한 시스템 성능을 제공할 수 있는 심볼 보정의 새로운 방법과 결합된 결정 디바이스로서, 향상된 비터비 디코더(70)를 포함한다. 소정 실시예에서, 비터비 알고리즘은 상태 전이들의 시퀀스 및 연관된 브랜치 메트릭들을 유지하는 각 상태에 대한 길이(M)의 경로 메모리로 S 상태 트렐리스 상에서 연산하고, 다음과 같이 0(시간 n에 대응함)에서 M 사이의 범위를 갖는 심볼 결정들의 M+1 긴 벡터를 출력할 수 있다. 각각의 시간 증분 n에 대해, 비터비 디코더는 메트릭들을 업데이트하고, 길이가 M+1인 심볼들의 벡터를 반환하며, 여기서 M은 역추적 깊이로서 칭해진다. 깊은 역추적 깊이 심볼 결정들은 얕은 역추적 깊이 심볼들보다 더 정확할 것이다.
소정 실시예들에서, 비터비 디코더(70)는 잠재 디코딩 경로들과 연과된 메트릭들을 결정할 수 있으며, 상기 메트릭들은 디코딩된 심볼들의 신뢰도(reliability)에 접근하는데 사용될 수 있다. 비터비 디코더(70)는 가장 가능성 있는 디코딩된 심볼들을 나타낸 제 1 벡터(71)를 출력할 수 있다. 상기 가장 가능성 있는 심볼들은 통상적으로 역추적 깊이 디코딩을 고려하여 결정된다. 추가적으로, 비터비 디코더(70)는 두번째로 가장 가능성 있는 디코딩된 심볼들을 나타낸 제 2 벡터(72)와, 제 1 벡터(71) 및 제 2 벡터(72)의 추정된 신뢰도의 차이를 정량화하는 차이 메트릭("diff_metric": 73)을 출력할 수 있다. 큰 차이 메트릭(73) 값이 디코딩된 심볼들의 신뢰도를 나타낼 수 있는 한편, 작은 차이 메트릭(73) 값이 비-신뢰적인 디코딩된 심볼들을 나타낼 수 있도록, 차이 메트릭(73)은 트렐리스 디코딩된 심볼의 신뢰도를 확인하는데 사용될 수 있다. 소정 실시예들에서, 차이 메트릭(73)에 기초하여, 블렌더(74)가 제 1 벡터(71) 및 제 2 벡터(72) 상에 블렌딩 알고리즘을 적용할 수 있다. 비터비 디코더(70)로부터 디코딩된 심볼들을 수신했으면, 블렌더(74)는 비터비 디코더(70)로부터 긴 지연 트렐리스 심볼들과 상기 디코딩된 심볼들을 블렌딩할 수 있다.
더 특별하게는, 차이 메트릭(73)은 2 개의 최소 생존 경로 메트릭들의 차이로서 계산될 수 있는 신뢰도의 척도이다. 깊은 역추적 깊이 심볼들의 경우, 제 1 벡터(71) 및 제 2 벡터(72)의 대응하는 심볼들은 때때로 동일할 수 있으며, 단일 생존 경로가 그 지점에 존재한다는 것을 나타낸다. 하지만, 얕은 역추적 깊이 심볼들의 경우, 제 1 벡터(71) 및 제 2 벡터(72)로부터의 대응하는 심볼들이 상이할 가능성이 더 높으며, 다중 생존 경로들이 그 지점에 존재한다는 것을 나타낸다. 측정된 신호 경로로부터 디코딩된 경로의 변수들을 나타내는 경로 메트릭들이 계산될 수 있으며, 최소 경로 메트릭은 통상적으로 가장 가능성 있는 경로를 나타내는 것으로 이해될 것이다. 하지만, 다중 생존 경로들이 존재하는 곳에서, 최소 메트릭 생존 경로는 디코딩된 심볼들의 에러들을 생성할 수 있다. 차이 메트릭(73)은 가장 가능성 있는 생존 경로들 간의 경로 메트릭들의 차이를 나타냄으로써 에러 가능성을 정량화할 수 있다. 도 7의 예시에서, 차이 메트릭(73)은 제 1 벡터(71) 및 제 2 벡터(72) 간의 경로 메트릭들의 차이로서 계산될 수 있다.
소정 실시예들에서, 차이 메트릭(73)은 제 1 벡터(71)의 신뢰도에 접근하는데 사용된다. 큰 차이 메트릭은, 디코딩된 심볼들이 신뢰적이라는 표시로서 해석될 수 있다. 한편, 작은 차이 메트릭은 디코딩된 심볼들이 비-신뢰적이라는 표시로서 해석될 수 있다. 이 신뢰도 정보는 제 1 벡터(71) 및 제 2 벡터(72) 상에서 블렌딩 알고리즘을 실행하는 블렌더(74)에 제공될 수 있다. 도 7의 pDFE에서 에러 보상을 생성하도록, 상기 블렌딩 알고리즘은 1 이상의 연속한 차이 메트릭(73)에 기초하여 가중 인자(weighting factor)들을 적용할 수 있다.
표 1을 참조하면, 일 예시가 소정 실시예들에서 블렌더(74)에 의해 채택된 바와 같은 가중을 더 잘 나타낼 수 있다. 가장 가능성 있는 경로에 대한 가중으로서 스칼라 가중 인자(a)를 취하는 한편, 스칼라 가중 인자(b)는 두번째로 가능성 있는 경로를 가중한다. 그 후, a 및 b는 표 1에 도시된 바와 같이 차이 메트릭(73)의 값에 의존하여 선택될 수 있다.
Figure 112008072449682-PCT00015
표 1
역추적 깊이가 8이라고 가정한 또 다른 예시를 고려한다. 비터비 디코더의 가장 가능성 있는 경로에 대한 심볼들이 [-5 1 3 5 1 -3 3 -3 -7]이면, 동일한 비터비 디코더의 두번째로 가장 가능성 있는 경로에 대한 심볼들은 [-7 -1 3 3 -1 1 3 -3 -7]이고, 대응하는 차이 메트릭(73)은 2.6이다. 따라서, 상기 표 1에 따르면, 가중 인자들은 a = 0.75 및 b = 0.25이다. 이 예시에서, 결과적인 새로운 역추적 깊이 디코딩된 벡터는 다음과 같을 것이다:
Figure 112008072449682-PCT00016
이 새로운 "소프트" 벡터는 가장 가능성 있는 경로 벡터(71) 대신에 도 7의 피드백 경로(67-69)에 사용될 수 있다. 결과적으로, 잡음을 더 정확하게 예측하고, pDFE의 성능을 개선할 수 있게 된다.
다수의 실시예들에서, 심볼들을 디코딩하는 설명된 방법들의 구현은 추가 하드웨어를 거의 요구하지 않을 수 있다. 예를 들어, 비터비 디코더 블록은 제 2 역추적 깊이 심볼들을 저장하는 추가 M+1 메모리를 이용하여 구현될 수 있으며, M은 역추적 깊이를 나타낸다. 또한, 차이 메트릭을 계산하기 위해 덧셈기가 요구될 수 있다. 블렌드 블록의 경우, 3 개의 비교기들, (a 및 b에 대한) 8 개의 프리셋 탭(preset tap)들, 2M 다중화기 및 M 덧셈기들이 요구될 수 있다.
상기의 실시예들은 본 발명의 범위를 벗어나지 않고 다양한 방식들로 변경될 수 있다는 것을 이해한다. 또한, 특정 실시예의 다양한 실시형태들은 동일한 실시예의 다른 실시형태들과 상관없이 대상(subject matter)을 특허가능하게 포함할 수 있다. 부가적으로, 상이한 실시예들의 다양한 실시형태들이 함께 조합될 수 있다. 또한, 당업자라면, 상기의 도면들에 도시된 구성요소들의 개수 및 구성에 있어서 변형들이 행해질 수 있다는 것을 이해할 것이다. 첨부된 청구항들은 이러한 변화들과 수정들을 포함하도록 의도된다.

Claims (22)

  1. 비터비 디코더(Viterbi decoder)에 신호를 제공하는 단계;
    상기 비터비 디코더로부터, 제 1 디코딩된 심볼들을 나타내는 제 1 벡터 및 제 2 디코딩된 심볼들의 제 2 벡터를 수신하는 단계 - 상기 제 1 벡터 및 제 2 벡터는 상기 제 1 및 제 2 디코딩된 심볼들의 신뢰도의 대응하는 측정치들과 연관됨 - ; 및
    출력 벡터를 얻기 위해, 상기 제 1 벡터와 연관된 심볼들과 상기 제 2 벡터와 연관된 선택된 심볼들을 블렌딩하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 블렌딩하는 단계는 신뢰도 측정치들에 기초하는 방법.
  3. 제 1 항에 있어서,
    상기 출력의 신뢰도를 나타내는 차이 메트릭(difference metric)을 계산하는 단계를 더 포함하는 방법.
  4. 제 3 항에 있어서,
    상기 차이 메트릭은 이전에 디코딩된 심볼들의 이력(history)을 포함하는 정보에 기초하는 방법.
  5. 제 4 항에 있어서,
    상기 제 1 벡터, 상기 제 2 벡터, 및 상기 신뢰도의 대응하는 측정치들에 기초하여 상기 피드백 필터에 피드백을 제공하는 단계를 더 포함하고, 상기 피드백은 상기 차이 메트릭에 더 기초하는 방법.
  6. 제 4 항에 있어서,
    상기 제 1 벡터, 상기 제 2 벡터, 및 상기 신뢰도의 대응하는 측정치들에 기초하여 상기 피드백 필터에 피드백을 제공하는 단계를 더 포함하고, 상기 피드백은 역추적 깊이(trace back depth) 디코딩된 벡터를 포함하는 방법.
  7. 제 3 항에 있어서,
    상기 신뢰도의 대응하는 측정치들은 블렌딩 알고리즘을 생성하는데 사용되는 방법.
  8. 제 7 항에 있어서,
    상기 블렌딩 알고리즘은 1 이상의 연속한 차이 메트릭들에 기초하여 가중 인자(weighting factor)들을 적용함으로써 측정치들을 생성하는 방법.
  9. 등화기 성능 개선 시스템에 있어서,
    심볼들 및 대응하는 차이 메트릭을 제공하는 비터비 디코더; 및
    상기 차이 메트릭에 기초하여, 가장 가능성 있는 디코딩된 심볼들을, 두번째로 가능성 있는 디코딩된 심볼들과 블렌딩하는 블렌더를 포함하는 등화기 성능 개선 시스템.
  10. 제 9 항에 있어서,
    상기 심볼들은 가장 가능성 있는 디코딩된 심볼들을 나타내는 제 1 벡터, 및 두번째로 가장 가능성 있는 디코딩된 심볼들을 나타내는 제 2 벡터를 포함하는 등화기 성능 개선 시스템.
  11. 제 10 항에 있어서,
    상기 가장 가능성 있는 심볼들은 역추적 깊이 디코딩으로부터 결정되는 등화기 성능 개선 시스템.
  12. 제 11 항에 있어서,
    상기 차이 메트릭은 2 개의 최소 생존 경로 메트릭들의 차이로서 계산되는 등화기 성능 개선 시스템.
  13. 제 10 항에 있어서,
    상기 역추적 깊이 디코딩은 상기 비터비 디코더에 의해 유지된 트렐리스 경 로 메트릭들을 채택하는 등화기 성능 개선 시스템.
  14. 제 13 항에 있어서,
    상기 트렐리스 경로 메트릭들은 유클리디안 거리 브랜치 메트릭(Euclidean distance branch metric)들의 합으로부터 결정되는 등화기 성능 개선 시스템.
  15. 등화기에 있어서,
    가능성 있는 디코딩된 심볼들을 나타내는 2 개의 출력들, 및 상기 2 개의 출력들의 추정된 신뢰도 차이들을 정량화(quantify)하는 차이 메트릭을 제공하도록 채택된 필터링된 입력 신호를 수신하도록 구성된 비터비 디코더; 및
    상기 비터비 디코더에 의해 제공된 지연 트렐리스 심볼들과 상기 가능성 있는 디코딩된 심볼들을 블렌딩하도록 채택된 블렌더를 포함하고, 상기 블렌딩은 상기 차이 메트릭에 기초하는 등화기.
  16. 제 15 항에 있어서,
    피드백 신호를 제공하도록 구성된 피드백 필터를 더 포함하고, 상기 피드백 필터는 에러 신호 내의 유색 잡음을 추정하도록 구성된 잡음 예측기를 포함하는 등화기.
  17. 제 15 항에 있어서,
    상기 2 개의 출력들은 가장 가능성 있는 디코딩된 심볼들을 나타내는 출력 신호를 포함하는 등화기.
  18. 제 17 항에 있어서,
    상기 가장 가능성 있는 디코딩된 심볼들은 상기 비터비 디코더에 의해 유지된 추적 트렐리스 경로 메트릭들에 기초하여 결정되는 등화기.
  19. 제 15 항에 있어서,
    입력 신호를 필터링하여, 상기 필터링된 입력 신호를 제공하도록 채택된 블록 기반 주파수 도메인 필터를 더 포함하는 등화기.
  20. 제 15 항에 있어서,
    피드백 신호를 제공하도록 구성된 필터를 더 포함하는 등화기.
  21. 제 9 항에 있어서,
    피드백 신호를 제공하도록 구성된 필터를 더 포함하는 등화기 성능 개선 시스템.
  22. 제 21 항에 있어서,
    상기 필터는 상기 비터비 디코더의 연산을 조정하는 유색 잡음의 추정을 생 성하는 잡음 예측기를 포함하는 등화기 성능 개선 시스템.
KR1020087025508A 2006-04-17 2007-04-13 낮은 복잡성 소프트 출력 비터비 디코더로 등화기 에러 전파를 감소시키는 방법 KR20090020552A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/405,349 2006-04-17
US11/405,349 US7697642B2 (en) 2006-04-17 2006-04-17 Reducing equalizer error propagation with a low complexity soft output Viterbi decoder

Publications (1)

Publication Number Publication Date
KR20090020552A true KR20090020552A (ko) 2009-02-26

Family

ID=38604817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025508A KR20090020552A (ko) 2006-04-17 2007-04-13 낮은 복잡성 소프트 출력 비터비 디코더로 등화기 에러 전파를 감소시키는 방법

Country Status (3)

Country Link
US (2) US7697642B2 (ko)
KR (1) KR20090020552A (ko)
WO (1) WO2007123862A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697642B2 (en) * 2006-04-17 2010-04-13 Techwell, Inc. Reducing equalizer error propagation with a low complexity soft output Viterbi decoder
DE102006038963A1 (de) * 2006-08-21 2008-03-13 Micronas Gmbh Verfahren bzw. Schaltungsanordnung zum Entscheiden eines Symbols beim Empfang eines mit einem Quadratur-Signalpaar gekoppelten Signals
US8170128B2 (en) * 2007-09-05 2012-05-01 Iberium Communications, Inc. Method and apparatus for joint decoding and equalization
WO2009085210A2 (en) * 2007-12-21 2009-07-09 Thomson Licensing Training for mobile data transmission
US8116366B2 (en) * 2008-04-28 2012-02-14 Renesas Electronics Corporation Delayed decision feedback sequence estimator
RU2434325C1 (ru) * 2010-06-09 2011-11-20 Тимур Георгиевич Келин Декодер витерби с каналом оценки текущего отношения сигнал-шум
US20140173381A1 (en) * 2012-12-19 2014-06-19 Quantum, Inc. Bit error detection and correction with error detection code and list-npmld
KR102238332B1 (ko) * 2016-04-19 2021-04-09 엘지전자 주식회사 리니어 압축기
KR102497232B1 (ko) 2018-06-18 2023-02-07 삼성전자주식회사 신호 수신 회로 및 그것의 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833693A (en) * 1985-11-21 1989-05-23 Codex Corporation Coded modulation system using interleaving for decision-feedback equalization
US5583889A (en) 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5604769A (en) * 1994-10-13 1997-02-18 Lucent Technologies Inc. Hybrid equalizer arrangement for use in data communications equipment
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
JPH11513211A (ja) * 1996-06-26 1999-11-09 コーニンクレッカ、フィリップス、エレクトロニクス、エヌ．ヴィ． レートコンパティブルなパンクチャリングされた畳み込み符号を用いるトレリス符号化ｑａｍ
US5933462A (en) 1996-11-06 1999-08-03 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords
US6012161A (en) * 1997-11-26 2000-01-04 At&T Corp. System and method for joint coding and decision feedback equalization
JP3747604B2 (ja) * 1997-12-19 2006-02-22 ソニー株式会社 ビタビ復号装置
US6173011B1 (en) 1998-05-28 2001-01-09 Glenayre Electronics, Inc. Forward-backward channel interpolator
JP3206574B2 (ja) * 1998-12-17 2001-09-10 日本電気株式会社 信号推定装置及びプログラムを記憶した記憶媒体
US6088405A (en) 1999-01-15 2000-07-11 Lockheed Martin Corporation Optimal decoder for tall-biting convolutional codes
US6707850B1 (en) * 1999-08-31 2004-03-16 Agere Systems Inc. Decision-feedback equalizer with maximum-likelihood sequence estimation and associated methods
US6591395B1 (en) * 2000-06-18 2003-07-08 Silicon Integrated Systems Corporation Memory reduction techniques in a viterbi decoder
US7006566B2 (en) 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6671849B2 (en) * 2002-05-14 2003-12-30 Motorola, Inc. Reliability-based type-II hybrid ARQ scheme
US7139312B2 (en) * 2002-05-23 2006-11-21 Stmicroelectronics, Inc. System and method for improving coding gain performance within gigabit phy viterbi decoder
US7194047B2 (en) 2002-09-20 2007-03-20 Ati Technologies Inc. Receiver for robust data extension for 8VSB signaling
US6819630B1 (en) * 2002-09-20 2004-11-16 The United States Of America As Represented By The Secretary Of The Navy Iterative decision feedback adaptive equalizer
US7382826B2 (en) 2004-01-27 2008-06-03 Zenith Electronics Llc Method and apparatus for the control of a decision feedback equalizer
US7165211B2 (en) * 2004-09-20 2007-01-16 Guzik Technical Enterprises Viterbi decoder with direct current restoration
US7697642B2 (en) * 2006-04-17 2010-04-13 Techwell, Inc. Reducing equalizer error propagation with a low complexity soft output Viterbi decoder

Also Published As

Publication number Publication date
WO2007123862A2 (en) 2007-11-01
WO2007123862A3 (en) 2008-07-24
US8194800B2 (en) 2012-06-05
US20070242740A1 (en) 2007-10-18
US20100260267A1 (en) 2010-10-14
US7697642B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
US7688888B2 (en) CIR estimating decision feedback equalizer with phase tracker
US8194800B2 (en) Reducing equalizer error propagation with a low complexity soft output viterbi decoder
JP4063677B2 (ja) トレリス符号化されたシステム用の２段等化器
KR100915846B1 (ko) 결정 피드백 등화기에서 에러 전파를 감소시키기 위한결정 피드백 시퀀스 추정을 위한 방법 및 장치
KR100535775B1 (ko) 지상파 디지털 방송 수신 시스템에서의 판정 궤환 등화장치 및 그 방법과, 그의 심볼 검출 방법
US6823489B2 (en) Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
KR100728257B1 (ko) 채널 특성 변화를 이용한 판정 궤환 등화 장치 및 그 방법
JP2005506760A (ja) 判定帰還型等化器における帰還型フィルタ・タップ係数値を制約する装置及び方法
JP2004509521A (ja) 適応アルゴリズムを用いて適応チャネル等化器の重みベクトルのスパーシティを活用する装置および方法
US8005136B2 (en) Dual PDFE system with forward-backward Viterbi
US8385397B2 (en) Method for determining the step size for an LMS adaptive equalizer for 8VSB
KR101051081B1 (ko) 결정 피드백 등화기 제어 방법 및 장치
US20130101010A1 (en) Method and apparatus for joint decoding and equalization
US8170128B2 (en) Method and apparatus for joint decoding and equalization
KR101087327B1 (ko) 8ｖｓｂ용 수신기의 페이스 트랙킹 방법 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application