KR20090019845A - 나노규모의 전자 소자 제조를 위한 표면 상의 나노와이어의패턴화 - Google Patents

나노규모의 전자 소자 제조를 위한 표면 상의 나노와이어의패턴화 Download PDF

Info

Publication number
KR20090019845A
KR20090019845A KR1020087030877A KR20087030877A KR20090019845A KR 20090019845 A KR20090019845 A KR 20090019845A KR 1020087030877 A KR1020087030877 A KR 1020087030877A KR 20087030877 A KR20087030877 A KR 20087030877A KR 20090019845 A KR20090019845 A KR 20090019845A
Authority
KR
South Korea
Prior art keywords
substrate
nanowires
compound
substrate surface
pattern
Prior art date
Application number
KR1020087030877A
Other languages
English (en)
Inventor
마르코스 고메즈
프라우케 리히터
페터 에르크
체난 바오
슈홍 리우
Original Assignee
바스프 에스이
더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바스프 에스이, 더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티 filed Critical 바스프 에스이
Publication of KR20090019845A publication Critical patent/KR20090019845A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판 표면에 결합할 수 있고 나노와이어를 결합시킬 수 있는 1 이상의 화합물 (C1)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공하고, 및/또는 기판 표면에 결합할 수 있고 나노와이어의 결합을 방지할 수 있는 1 이상의 화합물 (C2)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공하는 단계, 및 상기 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 도포된 나노와이어의 적어도 일부를 (C1)로 커버되고 및/또는 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계를 포함하는 기판 표면 상의 나노와이어의 증착 방법에 관한 것이다.

Description

나노규모의 전자 소자 제조를 위한 표면 상의 나노와이어의 패턴화{PATTERNING NANOWIRES ON SURFACES FOR FABRICATING NANOSCALE ELECTRONIC DEVICES}
본 발명은 기판 표면에 나노와이어를 증착시키는 방법에 관한 것이다.
마이크로 전자공학 분야에서는, 실패가능율이 최저이고 용이하고 저렴하게 재생될 수 있는 보다 소형의 소자 부재를 개발하는 것이 항상 필요하다. 집적 회로(IC)의 제조를 위한 리소그래피 기술은 당업계에 잘 알려져 있다. 그러나, 장치가 소형화될수록, 제조하기가 더욱 어려우며, 그 결과 더욱 고가이다. 그러나, 분자 규모의 반도체 제조에 있어서 리소그래피적인 방식은 해상도 및 배열성으로 부과되는 리소그래피 제약으로 인해 실패할 수 있다. 따라서, 회로가 소정의 방식으로 조립되도록 하는 구동력을 이용하는 기법에 의해 IC를 제조하는 것이 바람직하다.
1차원 나노구조, 예컨대 나노와이어는 효과적인 전자 이송을 위해 공지된 최소 규모이고, 나노규모의 전자공학물의 계층형 조립을 위한 잠재 툴이다. 따라서, 향후 방식은 큰 면적의 전자소자 및 광전자 소자를 위한 빌딩 블럭(building block)으로서 전도성 또는 반전도성 나노와이어를 사용하는 것을 포함한다. 최근, 나노와이어 제작이, 나노, 마이크로전자기계(MEM) 및 나노전자기계(NEM) 소자 분야에서의 빌딩 블럭으로서의 이의 잠재적인 중요성으로 인해 개발되고 있다. 예를 들어, 현재의 방식은 실리콘(Si), Si-Ge, InP 및 GaN과 같은 물질로부터 제조된 다양한 반도체 나노와이어를 나노-컴퓨팅 시스템의 형성에서 사용하는 것을 제안한다. 금속성 나노와이어는 배선으로서 잠재적인 이익이 있으며, 상기 나노와이어는 선단이 예리하여 전계 방출의 목적에 효과적이다.
기판으로의 실질적인 1차원 마이크로 대상체의 자가 조립을 위한 상이한 방법들이 알려져 있다. 제1 자가 조립 기법은 적용된 전계 또는 자기장을 통해 대상체를 패턴화시키는 것을 이용한다. 기판의 전기적 또는 자기적 접점은 미리 제작되었다. 외부 전계 또는 자기장을 첨가하여 대상체를 기판의 특정 영역에 정렬시키거나 위치시킬 수 있었다.
추가적인 자가 조립 기법으로 유체 정렬을 이용하는데, 여기서 기판으로 에칭되는 수용체 부분 또는 '홀'에 맞는 1차원 대상체가 사용된다. 상기 대상체는 기판 상에 분배되고 액체 흐름의 도움으로 수용체 부분으로 떨어지는 담지액에 현탁된다. 이러한 조립 방법 배후의 구동력은 유체의 전단력이다. 이러한 유체 방향을 제어하기 위해서, 마이크로채널이 고안될 수 있다.
Yu Huang, Xiangfeng Duan, Qingqiao Wei 및 Charles M. Lieber는 문헌[Science, 2001, 291, 630 - 633]에서, 1차원 나노구조의 기능성 네트워크의 직접 조립(directed assembly)을 개시한다. 나노아이어는 표면 패턴화 기법과 유체 정렬을 조합하여 평행한 어레이로 조립되었다. 반전도성 나노와이어는 레이저 보조 촉매 성장에 의해 합성되며, 에탄올 용액에 현탁되었다. 조립된 어레이는 폴리(디메틸실록산) 몰드 및 평탄한 기판 사이에 형성된 유체 채널 구조체에 상기 현탁액을 통과시킴으로써 수득하였다. 평행 및 교차 어레이는 각각 단일 및 순차 교류에 의해 달성할 수 있다. 상기 문헌은 마이크로접촉 인쇄('스탬핑(stamping)')를 이용하여 기판 표면 상에 결합 패턴을 형성함으로써 기판 상에 나노와이어를 배열시킬 수 있다는 것을 교시하지 않는다.
추가적인 자가 조립 기법은 기계적 연신을 이용하는 것이다. 이러한 방법에 따르면, 중합체 필름에 혼입된 1차원 대상체는 이의 세로축이 중합체가 연신되는 방향으로 배향될 수 있다.
추가적인 자가 조립 기법은 표면 상호작용을 이용하는 것이다. 변형예를 얻기 위해서, 기판 표면을 상이한 화학 작용성 및/또는 양/음 전하를 갖는 영역들로 패턴화할 수 있다. 따라서, 예를 들어 기판을 소수성/친수성 영역으로, 또는 양전하 및/또는 음전하를 갖는 영역으로 패턴화할 수 있다. 표면이 개질된 마이크로 대상체는 화학적 상호작용, 정전기력 또는 생체 분자 상호작용를 통해 선택된 영역으로 패턴화될 수 있다.
추가적인 자가 조립 기법은 랭뮤어-블로젯 상호반응(LB 기법)을 이용하는 것이다. 1차 대상체의 표면은 유기 분자(예를 들어, 긴 알킬 사슬을 함유함)에 의해 작용화된 후, 적합한 용매에 분산될 수 있다. 이 분산액을 하위 위상 표면에 한 방울씩 분산시킬 수 있다. 상기 대상체는 공기-물 계면 상에 단일층을 형성하며, 이는 천천히 압축된다. 상기 단일층은 상기 압축 중/후에 또다른 기판 상으로 이송될 수 있다. 1차원 대상체는 상기 방법으로 정렬될 수 있다.
추가적인 자가 조립 기법은 전기방사를 이용하는 것이다. 이러한 방식에 따르면, 1차원 대상체는 중합체 용액과 혼합되어 점탄성이고 방사성인 용액을 산출한다. 상기 전기방사 기법은 정전기력을 기반으로 한다. 정전기적으로 유발된 불안정성으로 인해 신장성이 높은 중합체 용액의 분출물은 얇은 나노섬유를 형성한다. 1차원 나노구조체는 우선 싱크 플로우에 의해 정렬되고, 이후 전기방사된 분출물에 의해 정렬된다.
추가적인 자가 조립 기법은 계 내 성장을 이용한다. 1차원 나노구조체의 성장 부분 및/또는 성장 방향은 주형, 예컨대 DNA, 나노공극 또는 스텝에지(step-edge)를 이용하거나, 외부 전계을 적용하여 제어할 수 있다.
US 2004/0061104 A1에는 유기 반도체 미세결정이 유기 반도체 소자에서 활성 채널로서 작용하는 집적 회로(IC)의 제조 방법이 개시되어 있다. 상기 방법은 접착 부분에 선정된 패턴이 위치하는 표면을 기판에 제공하는 것을 포함한다. 상기 문헌은 마이크로접촉 인쇄('스탬핑')을 이용하여 기판 표면 상에 반도체 패턴을 형성하는 것을 교시하지 않는다.
미공개 공동 계류 중인 US 출원 11/353,934에는 1 이상의 결정질 화합물에 의한 기판 표면의 패턴화 방법으로서, 기판 표면에 결합할 수 있고 1 이상의 결정질 화합물을 결합시킬 수 있는 1 이상의 화합물 (C1) 및/또는 기판 표면에 결합할 수 있고 결정질 화합물의 결합을 방지할 수 있는 1 이상의 화합물 (C2)을 기판 표 면 상에 증착시키는 단계를 포함하는 방법이 개시되어 있다.
종래 기술에 따른 패턴화 방법은 하기 단점 중 1 이상을 나타낸다:
- 고비용 및/또는 저처리량(예를 들어, 적용된 전계 또는 자기장을 통해 대상체를 정렬하기 위해서는, 기판의 필요한 전기적 또는 자기적 접점을 공지된 패턴화 기법에 의해 미리 제작해야 함. 분자규모의 기판 패턴 생성은 기판 패턴 제조를 위해 광학 또는 전자빔 리소그래피와 같은 복잡하고 고가인 기법을 포함함),
- 복잡성(몇몇 공정 단계 및/또는 특별한 기기가, 예를 들어 계 내 성장에 의한 패턴화에 필요함),
- 일반적이지 않은 적용성(예를 들어, 표면 특성(화학적, 전기적, 자기적 변성)에 대한 높은 요건; 일반적으로, 이들 특성의 변화 없이 나노와이어를 기능화하는 것이 문제가 됨),
- 대상체간 공간 및/또는 대상체 배향에 대한 낮은 제어성(특히, 기계적 연신, 자기장을 통한 자가 조립에 의함)
- 대부분의 기법이 나노와이어 패턴의 계층 조직화가 이루어질 수 없음; 예를 들어, 1차원 대상체는 단지 표면 상호작용 및 기계적 스트레칭에 의해서 한 방향으로 정렬될 수 임음.
- 일부 기법은 원치 않는 물질을 홉입하는 것을 기반으로 함; 예를 들어 기계적 스트레칭에 의한 배향에서 1차원 대상체는 중합체와 혼합되어야 함. 따라서, 수득된 정렬 나노와이어를 중합체와 분리하지 않고 전자 소자에 직접 혼입하는 것은 어려움.
발명의 개요
제1 양태에서, 본 발명은 기판 표면 상에 나노와이어를 증착시키는 방법으로서,
- 기판 표면에 결합할 수 있고 나노와이어를 결합시킬 수 있는 1 이상의 화합물 (C1)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공할 수 있고, 및/또는 기판 표면에 결합할 수 있고 나노와이어의 결합을 방지할 수 있는 1 이상의 화합물 (C2)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공할 수 있는 단계, 및
- 상기 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 적용된 나노와이어의 적어도 일부를 (C1)로 커버되고 및/또는 (C2)로 커버되지 않는 기판 표면의 적어도 일부에 결합시킬 수 있는 단계
를 포함하는 방법을 제공한다.
제1 실시양태는
(a) 만입 패턴을 한정하는 복수의 만입부가 형성된 표면을 갖는 스탬프를 제공하는 단계(상기 만입부는 스탬핑 표면과 인접하고 스탬핑 패턴을 한정함),
(b) 상기 스탬핑 표면을 1 이상의 화합물 (C1)로 코팅시키는 단계,
(c) 상기 스탬핑 표면과 기판 표면의 적어도 일부를 접촉시켜 기판 상에 상기 화합물 (C1)을 증착시키는 단계,
(d) 상기 스탬핑 표면을 제거하여 기판 표면 상에 결합 부분의 패턴을 제공하는 단계,
(e) 상기 기판 표면에 나노와이어의 현탁액을 도포하여 도포된 나노와이어의 적어도 일부를 기판 표면 상의 결합 부분의 적어도 일부에 결합시키는 단계
를 포함하는 방법이다.
단계 (d)에서 수득된 상기 기판의 자유 표면 영역은 개질되지 않고 남아 있거나, 예를 들어 기판 표면에 결합하고 나노와이어의 결합을 방지할 수 있는 1 이상의 화합물 (C2)로 코팅될 수 있다.
제2 실시양태는
(a) 만입 패턴을 한정하는 복수의 만입부가 형성된 표면을 갖는 스탬을 제공하는 단계(상기, 만입부는 스탬핑 표면과 인접하고, 스탬핑 패턴을 한정함)
(b) 상기 스탬핑 표면을 1 이상의 화합물 (C2)로 코팅하는 단계,
(c) 상기 스탬핑 표면과 기판 표면의 적어도 일부를 접촉시켜 기판 상에 상기 화합물 (C2)을 증착시키는 단계,
(d) 상기 스탬핑 표면을 제거하여 나노와이어의 결합을 방지하는 기판 표면 상의 부분의 패턴을 제공하는 단계
(e) 상기 기판 표면에 나노와이어의 현탁액을 도포하여 도포된 나노와이어의 적어도 일부를 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
를 포함하는 방법이다.
단계 (d)에서 수득된 기판의 자유 표면 영역은 개질되지 않고 남아 있거나, 예를 들어 기판 표면에 결합할 수 있고 나노와이어를 결합시킬 수 있는 1 이상의 화합물 (C1)로 코팅될 수 있다.
추가 양태에서, 본 발명은
- 기판 표면에 결합할 수 있고 1 이상의 유기 반전도성 화합물 (S)을 결합시킬 수 있는 1 이상의 화합물 (C3)과 기판의 소정 영역을 접촉시키는 단계, 및/또는 기판 표면에 결합할 수 있고 화합물 (S)의 결합을 방지할 수 있는 1 이상의 화합물 (C4)과 기판의 소정 영역을 접촉시키는 단계,
- 기판 표면에 화합물 (S)을 도포하여 도포된 화합물 (S)의 적어도 일부를 (C3)로 커버되고, 및/또는 (C4)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
를 추가로 포함하는 방법을 제공한다.
바람직한 실시양태에서, 화합물 (C3)는 화합물 (C1) 및 (C2)로부터 선택된다. 추가의 바람직한 실시양태에서, 화합물 (C4)는 또한 (C1) 및 (C2)로부터 선택된다.
추가 양태에서, 본 발명은 기판 상에 나노와이어를 증착시키는 단계를 포함하는 전자 소자의 제조 방법으로서,
- 기판 표면에 결합할 수 있고 나노와이어를 결합시킬 수 있는 1 이상의 화합물 (C1)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공하는 단계, 및/또는 기판 표면에 결합하고 나노와이어의 결합을 방지할 수 있는 1 이상의 화합물 (C2)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공하는 단계, 및
- 상기 기판의 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 적용된 나노와이어의 적어도 일부를 (C1)로 커버되고 (C2)로 커버되지 않는 기판 표면의 적어도 일부에 결합시키는 단계
를 포함하는 제조 방법을 제공한다.
도면의 간단한 설명
도 1a 및 도 1b는 헥스데칸 티올로 패턴화된 Au 기판 상의 메르캅토운데칸산으로 코팅된 Ag 나노와이어(길이 6 μm, 직경 약 250 nm)를 도시한다; 랜덤 배향을 갖는 금속성 나노와이어의 패턴은 전도성 전극으로서 사용될 수 있으며; 패턴화된 반전도성 나노와이어 네트워크가 FET 제작에 사용될 수 있다.
도 2는 나노와이어 중 헥스데칸 티올로 패턴화된 Au 기판 상의 메르캅토운데칸산으로 코팅된 Pd 나노와이어(길이 6 μm, 직경 250 nm)를 도시한다(패턴화된 라인의 폭 = 0.834 mm; 즉 라인의 폭은 나노와이어의 길이(세로축)보다 작음); 나노와이어는 기판 상의 친수성 패턴에 한정되고 이에 의해 정렬된다.
도 3은 헥스데칸 티올에 의해 패턴화된 TiO2 표면 상의 메르캅토운데칸산으로 코팅된 Pd 나노와이어를 도시한다(패턴화된 라인의 폭 = 0.834 μm); Au 기판은 마이크로접촉 인쇄를 이용하여 헥세데칸 티올에 의해 패턴화하였다; 이어서, 노출된 Au 표면은 마스크로서 헥스데칸 티올을 사용하여 에칭 처리하였으며, 이로써 대안적인 TiO2 라인 및 헥스데칸 티올 라인이 교대로 나타나게 하였다; 이후, 나노와이어를 기판 상에 적용하였다.
도 4a는 헥스데칸 티올 라인에 의해 20 μm로 패턴화된 Au 기판을 도시한다.
도 4b는 메르캅토운데칸산으로 코팅된 Ag 나노와이어 도포 후의 도 4a의 기판을 도시한다.
도 5a 및 5b는 헥사데칸 티올로 패턴화된 Au 기판 상의 메르캅토운데칸산으로 코팅된 Pd 나노와이어(길이 6 μm, 직경 250 nm)를 도시한다(라인 폭 = 2 μm).
도 6는 메르캅토운데칸산 코팅된 Ag 나노와이어 및 구리 프탈로시아닌 결정에 의해 패턴화된 Au 기판(헥사데칸 티올 평방 100 μm x 100 μm)을 도시한다.
도 7은 헥스데칸 티올로 패턴화된 Au 기판 상의 Pd/메르캅토운데칸산 나노와이어(길이 6 μm, 직경 250 nm)를 도시한다; 제1 패턴화 후, 헥스데칸 티올을 가열에 의해 제거하며, 이후 앞선 인쇄에 수직인 방향으로 기판 상에 2 μm의 헥스데칸 티올 라인을 재차 마이크로접촉 인쇄하였다; 노출된 Au 영역을 에칭 처리한 후에 2 μm 라인 처리된 '전극'을 제작할 수 있다.
도 8a는 계층적 자가 조립의 개념적인 안을 예시한다.
도 8b는 헥스데칸 티올로 처리된 Au 기판 상에서 도 8a의 안에 의해 수득되는 나노와이어 패턴을 도시한다.
도 9a는 헥스데칸 티올 및 3-메르캅토-1-프로판설폰산의 나트륨 염에 의해 패턴화된 Au 기판 상의 Pd/메르캅토운데칸산 나노와이어(길이 6 μm, 직경 250 nm)를 도시한다; 음으로 대전된 나노와이어를 20 μm SO3 -Na+/20 μm 헥사데칸 티올 패턴으로 기판의 음으로 대전된 SO3 -Na+ 영역으로 패턴화시킬 수 있었다.
도 9b는 3-메르캅토-1-프로판설폰산의 나트륨 염(20 mm2) 및 헥사데칸 티올에 의해 패턴화된 Au 기판 상의 Pd/메르캅토운데칸산 나노와이어(길이 6 μm, 직경 250 nm)의 광학현미경 이미지를 도시한다; 음으로 대전된 나노와이어는 기판의 음으로 대전된 SO3 -Na+ 영역으로 패턴화될 수 있었다; 삽입된 사진은 동일 기판 상에 패턴화된 나노와이어의 주사 전자 현미경 이미지를 도시한다.
도 10a는 제거 되기 전에 유체 매질에 의해 희석된 기판 상의 나노와이어 현탁액을 예시한다.
도 10b 및 10c는 제거되기 전 다량의 물에 의해 나노와이어 현탁액이 희석되는 경우 나노와이어의 패턴화가 관찰되지 않았음을 도시한다.
도 11a는 폴리(3-헥실티오펜)으로부터 OFET를 제조하는 것에 대한 안을 예기한다(S 및 D는 각각 소스 및 드레인에 해당함).
도 11b(본 발명에 따름) 및 도 11c는 폴리(3-헥실티오펜)으로부터 수득되는 OFET의 트래지스터 성능을 도시한다.
본 발명의 목적을 위해, 용어 '나노와이어'는 일반적으로 가로 신장보다는 세로 신장이 더 큰 임의의 연신된 전도성 또는 반전도성 물질을 의미한다. 직경(단면 치수, 너비, 폭)은, 바람직하게는 1000 nm 이하, 더욱 바람직하게는 500 nm 이하, 특히 300 nm 이하이다. 세로 신장(길이)은, 바람직하게는 500 nm 이상, 더욱 바람직하게는 1000 nm(1 μm) 이상, 특히 2 μm 이상이다. 바람직하게는 나노와이어의 종횡비(길이:폭)는 5 초과, 바람직하게는 10 초과, 특히 20 초과이다. 나노와이어의 단면은 임의의 형태, 예컨대 비한정적으로 원형, 정사각형, 직사각형, 타원형 및 관형일 수 있다. 규칙적 형성 및 불규칙적 형상이 포함된다.
다양한 나노와이어가 본 발명에 사용하는 데 적합하다. 원칙적으로, 나노와이어를 형성할 수 있는 임의의 전기 전도성 또는 전기적 반전도성 물질을 사용할 수 있다. 적합한 물질로는 금속, 바람직하게는 주기율표의 8족, 9족, 10족 또는 11족의 금속, 예를 들어 Pd, Au, Ag, Cu를 들 수 있다. 전기 전도성 물질의 저항은 바람직하게는 약 10-3 Ωm 미만, 더욱 바람직하게는 약 10-4 Ωm 미만, 가장 바람직하게는 약 10-6 Ωm 미만 또는 10-7 Ωm 미만이다.
나노와이어에 대한 적합한 물질로는 반도체, 예를 들어 다이아몬드 (C), 규소 (Si), 게르마늄 (Ge), 탄화규소 (SiC), 규소 게르마나이드 (SiGe), 알루미늄 안티모나이드 (AlSb), 알루미늄 아르세나이드 (AlAs), 알루미늄 니트라이드 (AlN), 알루미늄 포스파이드 (AlP), 붕소 니트라이드 (BN), 붕소 아르세나이드 (BAs), 갈륨 안티모나이드 (GaSb), 갈륨 아르세나이드 (GaAs), 갈륨 니트라이드 (GaN), 갈륨 포스파이드 (GaP), 인듐 안티모나이드 (InSb), 인듐 아르세나이드 (InAs), 인듐 니트라이드 (InN), 인듐 포스파이드 (InP), 알루미늄 갈륨 아르세나이드 (AlGaAs, AlxGa1-xAs), 인듐 갈륨 아르세나이드 (InGaAs, InxGa1-xAs), 알루미늄 인듐 안티모나이드 (AlInSb), 갈륨 아르세나이드 니트라이드 (GaAsN), 갈륨 아르세나이드 포스파이드 (GaAsP), 알루미늄 갈륨 니트라이드 (AlGaN), 알루미늄 갈륨 포스파이드 (AlGaP), 인듐 갈륨 니트라이드 (InGaN), 인듐 아르세나이드 안티모나이드 (InAsSb), 인듐 갈륨 안티모나이드 (InGaSb), 알루미늄 갈륨 인듐 포스파이드 (AlGaInP, 또한 InAlGaP, InGaAlP, AlInGaP), 알루미늄 갈륨 아르세나이드 포스파이드 (AlGaAsP), 인듐 갈륨 아르세나이드 포스파이드 (InGaAsP), 알루미늄 인듐 아르세나이드 포스파이드 (AlInAsP), 알루미늄 갈륨 아르세나이드 니트라이드 (AlGaAsN), 인듐 갈륨 아르세나이드 니트라이드 (InGaAsN), 인듐 알루미늄 아르세나이드 니트라이드 (InAlAsN), 갈륨 인듐 니트라이드 아르세나이드 안티모나이드 (GaInNAsSb), 카드뮴 셀레나이드 (CdSe), 카드뮴 설파이드 (CdS), 카드뮴 텔루라이드 (CdTe), 산화아연 (ZnO), 아연 셀레나이드 (ZnSe), 아연 설파이드 (ZnS), 아연 텔루라이드 (ZnTe), 카드뮴 아연 텔루라이드 (CdZnTe, CZT), 수은 카드뮴 텔루라이드 (HgCdTe), 수은 아연 텔루라이드 (HgZnTe), 수은 아연 셀레나이드 (HgZnSe), 염화제1동 (CuCl), 납 셀레나이드 (PbSe), 납 설파이드 (PbS), 납 텔루라이드 (PbTe), 주석 설파이드 (SnS), 주석 텔루라이드 (SnTe), 납 주석 텔루라이드 (PbSnTe), 탈륨 주석 텔루라이드 (Tl2SnTe5), 탈륨 게르마늄 텔루라이드 (Tl2GeTe5), 비스무트 텔루라이드 (Bi2Te3), 카드뮴 포스파이드 (Cd3P2), 카드뮴 아르세나이드 (Cd3As2), 카드뮴 안티모나이드 (Cd3Sb2), 아연 포스파이드 (Zn3P2), 아연 아르세나이드 (Zn3As2), 아연 안티모나이드 (Zn3Sb2)를 들 수 있다.
또한, 반도체는 p형 도펀트 및 n형 도펀트로부터 선택되는 도펀트를 포함할 수 있다. 예를 들어 아연, 카드뮴 또는 마그네슘을 사용하여 p형 반도체를 형성할 수 있고, 텔루르, 황, 셀레늄 또는 게르마늄을 도펀트로서 사용하여 n형 반도체를 형성할 수 있다.
나노와이어의 합성에 사용되는 통상의 방법으로는 펄스 레이저 기화 및 화학적 증기 증착법을 들 수 있다. 반전도성 나노와이어를 제작하기 위한 한 기법은 산화물로 촉진된 성장을 포함한다. 이러한 기법은 와이어로 성장하게 되는 특정 금속 또는 합금의 산화물뿐만 아니라 상기 산화물을 오블레이팅하는 레이저를 이용하는 것이 필요하다(문헌[Shi et al. "Oxide Assisted Growth and Optical Characterization of Gallium-Arsenide Nanowires" 78, Applied Physics Letters, 3304 (2001) and U.S. Pat. No. 6,313,015] 참조). 미국 특허 출원 2004/023471에는 열 증발법에 의한 반전도성 결정질 나노와이어의 제조가 기술되어 있다. 금속성 나노와이어는 미국 캘리포니아주 마운틴뷰 소재의 나노플렉스 테크놀러지즈 인코포레이티드(Nanoplex Technologies, Inc.)로부터 시판되고 있다. 적합한 합성 방법이 하기 문헌[Science, 2001, 294, 137; J. Electranal. Chem. 2002, 522, 95-103]에 개시되어 있다.
본 출원의 목적을 위해, 용어 '결합'은 광의로 이해된다. 이는 화합물 (C1) 및/또는 화합물 (C2)과 기판 표면 간의 모든 종류의 결합 상호작용뿐만 아니라 화합물 (C1)과 나노와이어 간의 모든 종류의 결합 상호작용을 포괄한다. 이러한 유형의 결합 상호작용으로는 화학 결합(공유 결합), 이온 결합, 배위적 상호작용, 반 데르 발스 상호작용(예를 들어, 쌍극자-쌍극자 상호작용) 등 및 이들의 조합의 형성을 들 수 있다. 한 바람직한 실시양태에서, 화합물 (C1), 기판 표면 및 결정질 화합물 간의 결합 상호작용 중 1 이상이 접착성 상호작용이다.
적합한 화합물 (C2)는 미처리된 기판 또는, 존재하는 경우, (C1)보다 나노와이어에 대한 친화력인 낮은 화합물이다. 기판이 단지 1 이상의 화합물 (C2)로 코팅되는 경우, 나노와이어와, (C2) 및 기판과의 결합 상호작용의 강도가 나노와이어가 (C2)로 패턴화되지 않는 기판 영역 상에 실질적으로 증착되기에 충분한 정도로 다른 것이 매우 중요하다. 기판이 1 이상의 화합물 (C1) 및 1 이상의 화합물 (C2)로 코팅되는 경우, 나노와이어와, (C1) 및 (C2)의 결합 상호작용의 강도가 나노와이어가 (C1)에 의해 패턴화되는 기판 영역 상에 실질적으로 증착되기에 충분한 정도로 다른 것이 매우 중요하다. 바람직한 실시양태에서, (C2)와 나노와이어 간의 상호작용은 반발성 상호작용이다. 본 출원의 목적을 위해, 용어 '반발성 상호작용'이란 넓은 의미로 이해되며, 화합물 (C2)에 의해 패턴화된 기판 영역 상에 나노와이어가 증착하는 것을 방지하는 모든 종류의 상호작용을 포괄한다.
따라서, 본 발명은 1 이상의 자가 조립 단계를 이용하는 1 이상 유형의 나노와이어로 기판 표면을 패턴화하는 방법을 제공한다. 상기 방법은 표면에 위치하는 결합 부분의 패턴이 미리 선정된 기판을 제공하는 것을 포함한다. 상기 결합 부분은 나노와이어에 결합할 수 있다. 추가 실시양태에서, 본 발명의 방법에서 적용되는 나노와이어 표면의 적어도 일부가 기판 표면 상의 특정 영역에 결합할 수 있는 1 이상의 화합물로 또한 개질된다.
따라서, 본 발명은 기판 표면 상에서 나노크기의 와이어의 조립 또는 제어된 설치가 가능하다. 기판 표면을 화합물 (C1) 및/또는 (C2)로 패턴화시키고, 임의로 나노와이어의 표면을 개질하는 것 이외에, 나노와이어의 정렬은 특히
- 기판 패턴 및 나노와이어의 적합한 치수 선택
- 나노와이어의 적용 방법(패턴 시간, 기판으로부터 미결합 나노와이어의 제거, 화합물 (C1) 및/또는 (C2)에 의한 기판의 반복 패턴화, 및 나노와이어의 적용 등)
에 의해 지지될 수 있다.
나노와이어를 정렬하여, 예를 들어 기판 내 또는 상에 위치하는 접촉 전극들 간의 거리를 연결한다. 따라서, 개별 접점은 기판 상에 배열될 수 있고, 접점들간의 거리를 연결하는 단일 나노와이어 또는 다수의 정렬 나노와이어를 유인하게 되는 이러한 접점들 사이에 결합 부분이 발생할 수 있다(예를 들어, 마이크로 인쇄에 의한 이러한 접점들 사이에 화합물 (C1)을 위치시킴으로써). 따라서, 개별 나노와이어 또는 다수의 정렬된 나노와이어를 전기 접점의 개별 쌍들 사이에 조립할 수 있다. (i) 기판의 소정 영역을 1 이상의 화합물 (C1) 및/또는 (C2)와 접촉시키는 단계, 및 (ⅱ) 상기 기판의 표면을 나노와이어의 현탁액과 접촉시켜 이의 적어도 일부가 (C1)으로 커버되고, 및/또는 (C2)로 커버되지 않은 기판 표면의 적어도 일부와 결합시키는 단계를 1회 또는 수회 반복하여 나노와이어를 계층형으로 자가 조립할 수 있다. 따라서, 다중 십자들[제2 (실질적으로 수직인) 방향의 다수의 평행 와이에 의해 교차된 제1 방향의 다수의 평행 와이어]를 포함하는 십자형 와이어 배열이 형성될 수 있다.
본 발명에 따른 방법을 사용하여 다양한 장치를 제공할 수 있다. 이러한 장치로는 전기 장치, 광학 장치, 광전자 소자(예를 들어, 통신 및 기타 용도를 위한 반도체 소자, 예컨대 발광 다이오드, 전기 흡수 광변조기 및 레이저), 기계적 장치 및 이들의 조합을 들 수 있다. 본 발명의 방법에 따라 나노와이어로부터 조립된 기능성 장치는 다양한 IC 아키텍쳐를 생성하는 데 사용할 수 있다. 예를 들어, 본 발명의 나노와이어는 통상의 반도체 소자의 나노규모 형태, 예컨대 다이오드, 발광 다이오드(LED), 인버터, 센서 및 양극성 트랜지스터로 조립될 수 있다. 이들은 단일 자유형의 나노와이어, 십자형 나노규모 와이어, 또는 다른 부품들과 조합된 단일 나노와이어 또는 정렬된 나노와이어의 조합을 들 수 있다. 금속성 나노와이어를 2개의 장치들 사이, 또는 장치와 외부 회로 또는 시스템 사이의 배선으로서 상기 장치들의 연결에 사용할 수 있다. 추가로, 예를 들어 상이한 도펀트, 도핑 수준 또는 도판드들의 조합을 갖는 반전도성 나노와이어를 상기 장치들을 생성하는 데 사용할 수 있다. 또한, 나노와이어는 다중 영역을 보유할 수 있고, 이들 각각은 상이한 조성을 가질 수 있다. 특별한 실시양태에서, 단일 나노규모 와이어는 기능 장치 또는 기능 장치의 일부, 예를 들어 반도체로서 작동할 수 있다. 본 발명의 한 양태는 인접하는 n형 및/또는 p형 반전도성 성분으로부터 전자 소자를 제작하는 데 본 발명의 방법을 이용하는 것을 포함한다. 이는 당업자가 바람직하게는 반도체를 사용하여 만들 수 있고 본 발명의 방법에 의해 만들 수 있는 임의의 장치를 포함한다. 이러한 장치의 예로는 비한정적으로 전계 효과 트랜지스터(FET), 양극 접합 트랜지스터(BJT), 터널 다이오드, 모듈레이션 도핑형 초격자(modulation doped superlattice), 상보형 인버터, 발광 방치, 감광성 장치, 생물학적 시스템 이미지 출력기(biological system imager), 생물학적 및 화학적 탐지기 또는 감지기, 열적 또는 온도 탐지기, 조세핀 접합, 나노규모 광원, 광검출기, 예컨대 편광 민감성 광검출기, 게이트, 인버터, AND, NAND, NOT, OR, TOR 및 NOR 게이트, 래치, 플립플롭(flip-flop), 레지스터, 스위치, 시계 회로, 정적 또는 동적 메모리 소자 및 배열, 상태 기계, 게이트 배열 및 임의의 기타 동적 또는 순차 논리 또는 기타 디지털 소자, 예컨대 프로그램성 회로를 들 수 있다.
따라서, 본 발명은 미리 제조되고 임의로 표면 개질된 나노와이어를 이들 자체가 '자가 조립'에 의해 마이크로전자 소자로 조립되도록 하는 방법을 제공한다. 마이크로 인쇄에 의해 접착 부분에 선정된 패턴을 제조함으로써, 상기 방법은 기판 상에 미세한 패턴의 나노와이어, 및 임의로 추가 소자를 생성할 수 있다. 특히 바람직한 추가 장치로는 전계 효과 트래지스터(FET)가 있다. FET는 전계에 의존하여 반도체 물질의 형태를 제어함으로써 그 채널 전도성을 제어하는 트랜지스터이다. FET는 게이트, 드레인, 소스(source) 및 바디/베이스로 알려진 4개의 터미널을 갖는 것이 일반적이다. FET의 특별한 실시양태로는 금속 산화물 반도체 전계 효과 트래지스터(MOSFET) 및 유기 전계 효과 트랜지스터(OFET)가 있다.
본 발명의 추가 양태는 OFET 어레이를 갖는 기판에 관한 것이다. 바람직하게는, 각 OFET는 유기 반도체의 분리된 미세결정, 게이트 구조체, 상기 미세결정의 채널 부위의 대향 말단에 위치하는 전도성 소스 및 드레인 전극을 포함한다. 미세결정은 기판 상에 위치하고, 미세결정 물질의 연속 경로에 의해 또다른 트랜지스터의 미세결졍에 연결되지 않는다. 즉, 상이한 OFET의 미세결정은 서로 분리되어 있다. 상기 게이트 구조체는 미세결정의 채널 부위의 전도성을 제어하도록 위치되어 있다. 나노와이어가 연결용으로 사용된다.
본 발명의 추가 양태는 트랜지스터 용도로 기판 상에 반전도성 나노와이어 네트워크를 증착시키는 방법에 관한 것이다.
기판 상의 나노와이어의 자가 조립, 예컨대 분자 상호간 및 분자와 기판 표면의 국지적인 결합 상호작용에 있어서의 주된 구동력은 원자 규모에 있다. 본 발명의 방법을 이용하면, 나노와이어를 기판 상에 위치시키기 위해 유체 정렬 또는 마이크로유체 채널을 이용할 필요가 없다. 또한, 나노와이어를 기판에 적용하기 위해 전계 또는 자기장을 이용할 필요가 없다.
본 발명에 따른 발명은 하기 장점을 가진다:
(a) 본 방법은 상이한 물질의 1차원 대상체를 이의 크기, 표면 특성 및 형태와 상관 없이 정렬하는 데 일반적으로 이용할 수 있다. 상기 대상체는 특별한 전자 특성 및 자기 특성을 보유할 필요가 없다.
(b) 상기 방법은 주요 단계(스탬핑 및 드롭-캐스팅)이 고처리량 공정이기 때문에 고처리량이 가능하다.
(c) 상기 방법은 단순하고 비용 효율적이다(복잡한 디자인이 요구되지 않으며, 유용한 나노와이어 현탁액은 재사용할 수 있음).
(d) 나노와이어 정렬이 실현 가능하다(예를 들어, 적절한 형태의 패턴과 적절한 치수의 나노와이어를 선택함으로써).
(e) 계층형 조직화가 실현 가능하다(많은 횟수로 기판을 패턴화하고 나노와이어를 정렬하는 것이 가능함. 따라서, 상이한 방향으로 정렬된 나노와이어를 얻을 수 있음).
(f) 보다 적은 불순물의 혼입(대부분의 경우에 물은 액체 매질로서 사용될 수 있음. 특히 나노와이어의 자가 조립을 위해 추가적인 매질, 예컨대 중합체를 이용할 필요가 없음).
(g) 친환경적임(환경 오염을 유발시키는 물질을 사용하지 않음).
1 이상의 화합물 (C1)로 표면을 패턴화할 수 있는 임의의 물질을 기판으로서 사용할 수 있다. 바람직한 기판은 반도체 소자 생산에 적합한 물질들로부터 선택된다. 적합한 기판으로는, 예를 들어 금속(바람직하게는 주기율표의 8족, 9족, 10족 또는 11족 금속, 예를 들어 Au, Ag, Cu), 산화성 물질(예컨대, 유리, 석영, 세라믹, SiO2), 반도체(예를 들어, 도핑된 Si, 도핑된 Ge), 금속 합금(예를 들어, Au, Ag, Cu 등을 베이스로 한 합금), 반도체 합금, 중합체(예를 들어, 폴리비닐클로라이드, 폴리올레핀, 예컨대 폴리에틸렌 및 폴리프로필렌, 폴리에스테르, 플루오로중합체, 폴리아미드, 폴리우레탄, 폴리알킬(메트)아크릴레이트, 폴리스티렌 및 이들의 혼합물 및 복합물), 무기 고체(예를 들어, 염화암모늄), 및 이들의 조합을 들 수 있다. 기판은 소정 용도의 요건에 따라 만곡되거나 평탄한 기하 구조를 갖는 가요성 또는 비가요성 고체 기판일 수 있다.
반도체 소자용의 전형적인 기판은 매트릭스(예를 들어, 석영 또는 중합체 매트릭스) 및 임의로 유전체 정상층(top layer)(예를 들어, SiO2)을 포함한다. 상기 기판은 또한 일반적으로 전극, 예컨대 FET의 드레인 및 소스 전극을 포함하며, 이는 일반적으로 기판 상에 위치한다(예를 들어, 유전체 정상층의 비전도성 표면 상에 증착됨). 또한, 상기 기판은 일반적으로 유전체 정상층 아래에 전형적으로 위치하는 FET의 전도성 게이트 전극(즉, 게이트 유전체)를 포함한다. 물론, 상기 기판은 반도체 장치 또는 IC에 일반적으로 사용되는 추가 부품, 예컨대 절연체, 저항 구조체, 용량 구조체, 금속 트랙 등을 함유할 수 있다.
화합물 (C1)은 일반적으로 기판 표면과 상호작용할 수 있는 1 이상의 작용기 및 나노와이어 물질과 상호작용할 수 있는 1 이상의 작용기를 포함한다. 기판 표면과 상호작용할 수 있는 작용기는 나노와이어 물질과 상호작용할 수 있는 작용기와 동일할 수 있다. 대안적으로, 화합물 (C1)은 2종의 상이한 작용기(하나는 기판과의 상호작용을 위한 것이고 다른 하나는 나노와이어와 상호작용할 수 있는 것)를 포함할 수 있다.
하기에서, 용어 '탄화수소기'는 알킬기, 시클로알킬기, 헤테로시클로알킬기, 아릴기, 헤테로아릴기 및 이들의 조합을 포함한다.
하기에서, 표현 '알킬'은 직쇄형 및 분지쇄형 알킬기를 포함한다. 이러한 기들은 바람직하게는 직쇄형 또는 분지쇄형 C1-C20-알킬기, 더욱 바람직하게는 C1-C12-알킬기, 특히 바람직하게는 C1-C8-알킬기 및 가장 바람직하게는 C1-C4-알킬기이다. 알킬기의 예로는 특히 메틸, 에틸, 프로필, 이소프로필, n-부틸, 2-부틸, sec-부틸, tert-부틸, n-펜틸, 2-펜틸, 2-메틸부틸, 3-메틸부틸, 1,2-디메틸프로필, 1,1-디메틸프로필, 2,2-디메틸프로필, 1-에틸프로필, n-헥실, 2-헥실, 2-메틸펜틸, 3-메틸펜틸, 4-메틸펜틸, 1,2-디메틸부틸, 1,3-디메틸부틸, 2,3-디메틸부틸, 1,1-디메틸부틸, 2,2-디메틸부틸, 3,3-디메틸부틸, 1,1,2-트리메틸프로필, 1,2,2-트리메틸프로필, 1-에틸부틸, 2-에틸부틸, 1-에틸-2-메틸프로필, n-헵틸, 2-헵틸, 3-헵틸, 2-에틸펜틸, 1-프로필부틸, n-옥틸, 2-에틸헥실, 2-프로필헵틸, 노닐, 데실이 있다. 적합한 보다 장쇄형의 C8-C30-알킬 또는 C8-C30-알케닐 기로는 직쇄형 및 분지쇄형 알킬 또는 알케닐 기, 옥틸(렌), 노닐(렌), 데실(렌), 운데실(렌), 도데실(렌), 트리데실(렌), 테트라데실(렌), 펜타데실(렌), 헥사데실(렌), 헵타데실(렌), 옥타데실(렌) 및 노나데실(렌) 등이 있다.
표현 '알킬' 및 '알킬렌'은 또한 시클로알킬, 아릴, 헤트아릴, 할로겐, 히드록시, 티올, NE1E2, NE1E2E3+, COOH, 카르복실레이트, -SO3H 및 설포네이트로부터 선택되는, 일반적으로 1개, 2개, 3개, 4개 또는 5개의 치환기, 바람직하게는 1개, 2개 또는 3개의 치환기, 특히 바람직하게는 1개의 치환기를 가질 수 있는 치환된 알킬기를 포함한다.
'시클로알킬'은 C5-C8-시클로알킬, 예컨대 시클로펜틸, 시클로헥실, 시클로헵틸 또는 시클로옥틸인 것이 바람직하다.
본 발명의 목적을 위해, 용어 '헤테로시클로알킬'은 산소, 질소 및 황 원소로부터 선택되는 헤테로원자에 의해 고리 탄소 원자들 중 1개 또는 2개가 치환되고 임의로 치환될 수 있는 일반적으로 4∼7개, 바람직하게는 5개 또는 6개의 고리 원자를 갖는 포화 지환족 기를 포함한다. 치환의 경우, 상기 복소지환족기는 알킬, 아릴, COORa, COO-M+ 및 NE1E2로부터 선택된 치환기, 바람직하게는 알킬을 1개, 2개 또는 3개, 바람직하게는 1개 또는 2개, 특히 바람직하게는 1개 가질 수 있다.
언급될 수 있는 복소지환족기의 예로는 피롤리디닐, 피페리디닐, 2,2,6,6-테트라메틸피페리디닐, 이미다졸리디닐, 피라졸리디닐, 옥사졸리디닐, 모르폴리디닐, 티아졸리디닐, 이소티아졸리디닐, 이속사졸리디닐, 피페라지닐, 테트라히드로티오페닐, 테트라히드로푸라닐, 테트라히드로피라닐 및 디옥사닐이 있다.
'아릴'은 비치환 및 치환 아릴 기를 포함하며, 바람직하게는 페닐, 톨릴, 크실릴, 메시틸, 나프틸, 플루오레닐, 안트라세닐, 페난트레닐, 나프타세닐, 특히 페닐, 톨릴, 크실릴 또는 메시틸이 있다.
'헤트아릴'은 바람직하게는 피롤릴, 피라졸릴, 이미다졸릴, 인돌릴, 카르바졸릴, 피리딜, 퀴놀리닐, 아크리디닐, 피리다지닐, 피리미디닐 또는 피라지닐이다.
NE1E2 기는 바람직하게는 N,N-디메틸아미노, N,N-디에틸아미노, N,N-디프로필아미노, N,N-디이소프로필아미노, N,N-디-n-부틸아미노, N,N-디-t-부틸아미노, N,N-디시클로헥실아미노 또는 N,N-디페닐아미노이다.
할로겐은 불소, 염소, 브롬 또는 요오드이다.
제1 바람직한 실시양태에서, 화합물 (C1)은 공유 결합의 상호작용을 통해 기판 표면 및/또는 나노와이어에 결합된다. 이러한 실시양태에 따르면, 화합물 (1)은 기판 및/또는 나노와이어의 상보적 작용기와 반응할 수 있는 1 이상의 작용기를 포함한다. 본 발명과 관련하여, '상보적 작용기'는 공유 결합 형성 하에 서로 반응할 수 있는 반응기 쌍을 의미한다. 상보적 작용기는 축합 또는 부가 반응에서 서로 반응하는 것이 바람직하다.
공유 결합 상호작용에 적합한 작용기는 히드록실, 1차 및 2차 아미노, 티올, 카르복실산, 카르복실산 에스테르, 카르복사미드, 카르복실산 무수물, 설폰산, 설폰산 에스테르, 이소시아네이트, 블로킹된 이소시아네이트, 우레탄, 우레아, 에테르 및 에폭시 기로부터 선택되는 것이 바람직하다.
반응에 적합한 쌍의 예로는 한 편으로, 예를 들어 알콜, 1차 및 2차 아민 및 티올 기를 함유하는 화합물들로부터 선택되는 활성 수소 원자를 갖는 화합물, 및 다른 한 편으로는 예를 들어 카르복실산, 카르복실산 에스테르, 카르복사미드, 카르복실산 무수물, 이소시아네이트, 우레탄, 우레아, 알콜, 에테르 및 에폭시 기로부터 선택되는 서로 반응성인 기들을 갖는 화합물이 있다. 적합한 쌍의 추가 예로는 한편으로 에폭시기 및 다른 한편으로는 카르복실산기를 함유하는 화합물이다. 화합물 (C1)이 상기 쌍의 어떤 작용기를 운반하고 기판 또는 나노와이어 물질이 어떤 작용기를 운반하는가는 일반적으로 중요하지 않다.
적당한 쌍의 상보적 작용기의 예 상보적 작용기
반응기 R 이소시아네이트 (메트)아크릴레이트/비닐 -SH -NH2 -OH -CHO 에폭시
상보적 기 R'
이소시아네이트 X* X X X
(메트)아크릴레이트 X X X
비닐 X X X
-SH X X X X
-NH2 X X X X
-OH X X X
-COOH X
에폭시 X X X
-CHO X X
* 물의 존재 하
생성된 공유 결합은 에스테르 결합, 아미드 결합, 설폰아미드 결합, 이미노 결합, 아미디노 결합, 우레탄 결합, 우레아 결합, 티오우레탄 결합, 티오우레아 결합, 설파이드 결합, 설포닐 결합, 에테르 결합 및 아미노 결합으로부터 선택되는 것이 바람직하다.
적합한 작용기는 또한 전술한 (메트)아크릴레이트기 이외에 또한 비닐에테르 및 비닐에스테르를 포함하는 라디칼 중합성 C=C 이중 결합이다.
제2 바람직한 실시양태에서, 화합물 (C1)은 이온 상호 작용을 통해 기판 표면 및/또는 나노와이어에 결합한다. 상기 실시양태에 따라, 화합물 (C1)은 기판 표면 및/또는 나노와이어와의 이온성 상호작용이 가능한 1 이상의 작용기를 포함한다.
제3 바람직한 실시양태에서, 화합물 (C1)은 양극 상호작용, 예컨대 반데르 발스 힘을 통해 기판 표면 및/또는 나노와이어에 결합한다.
(C1)과 기판 및/또는 (C1)과 나노와이어 물질의 상호작용은 인력성 친수성-친수성 상호작용 또는 인력성 소수성-소수성 상호작용인 것이 바람직하다. 친수성-친수성 상호작용 및 소수성-소수성 상호작용은 특히 이온 쌍 또는 수소 결합의 형성을 포함할 수 있고, 추가로 반 데르 발스 힘을 포함할 수 있다. 친수성 또는 소수성은 물에 대한 친화력에 의해 결정된다. 주로 친수성인 화합물 또는 물질 표면은 물, 일반적으로 다른 친수성 화합물 또는 물질 표면과의 상호작용 수준이 높으며, 반면에 주로 소수성인 화합물 또는 물질은 습윤화되지 않거나 단지 물 및 수성 액체에 의해 약간 습윤화된다. 기판 표면의 친수성/소수성 특성 평가에 적합한 수단은 개개의 표면 상에서의 물의 접촉각을 측정하는 것이다. 일반적인 정의에 따르면, '소수성 표면'은 물의 접촉각이 > 90°인 표면이다. '친수성 표면'은 물의 접촉각이 < 90°인 표면이다. 친수성기로 개질된 화합물 또는 물질 표면은 개질되지 않은 화합물 또는 물질보다 접촉각이 작다. 소수성 기에 의해 개질된 화합물 또는 물질 표면은 개질되지 않은 화합물 또는 물질보다 접촉각이 크다.
화합물 (C1)(뿐만 아니라 (C2) 및/또는 나노와이어)에 적합한 친수성 기는 이온발생성, 이온성 및 비이온성 친수성 기로부터 선택되는 것이다. 이온발생성 또는 이온성 기는 바람직하게는 카르복실산기, 설폰산기, 질소 함유 기(아민), 카르복실레이트기, 설포네이트기 및/또는 4차화 또는 양성자화 질소 함유 기이다. 적합한 비이온성 친수성기로는, 예를 들어 폴리알킬렌 옥시드 기가 있다. 화합물 (C1)(뿐만 아니라 (C2) 및/또는 나노와이어)에 적합한 소수성 기는 전술한 탄화수소 기로부터 선택되는 것이다. 이들은 바람직하게는 알킬, 알케닐, 시클로알킬 또는 아릴 라디칼이며, 이들은 예를 들어 1개, 2개, 3개, 4개, 5개 또는 5개 초과의 불소 원자에 의해 임의로 치환될 수 있다.
화합물 (C1)의 추가로 적합한 작용기는 또한 기판 및/또는 나노와이어에 추가적인 배위 결합을 형성할 수 있는 금속 이온을 배위 결합시킬 수 있는 리간드기이다. 리간드로서 적합한 작용기로는, 예컨대 카르복실기, 히드록실기, 아미노기, SH 기, 옥심기, 알데히드기, 케토기 및 지환족기, 예컨대 피리딘, 키놀린, 이미다졸 또는 옥사졸이 있다.
기판 표면을 과잉의 작용기로 개질하기 위해서, 산 또는 염기로 활성화시킬 수 있다. 추가로, 기판 표면은 산화, 전자빔에 의한 조사 또는 플라즈마 처리에 의해 활성화시킬 수 있다. 또한, 작용기를 포함하는 물질을 화학적 증기 증착(CVD)에 의해 기판 표면에 도포할 수 있다.
기판과의 상호작용에 적합한 작용기로는
- 실란, 인산, 카르복실산 및 히드록삼산: 실란기를 포함하는 적합한 화합물 (C1)로는 알킬트리클로로실란, 예컨대 n-(옥타데실)트리클로로실란(OTS); 트리알콕시실란기를 갖는 화합물, 예를 들어 트리알콕시아미노알킬실란, 예컨대 트리에톡시아미노프로필실란 및 N[(3-트리에톡시실릴)-프로필]-에틸렌-디아민; 트리알콕시알킬-3-글리시딜에테르실란, 예컨대 트리에톡시프로필-3-글리시딜에테르실란; 트리알콕시알릴실란, 예컨대 알릴트리메톡시실란; 트리알콕시(이소시아네이토알킬)실란; 트리알콕시실릴(메트)아크릴옥시알칸 및 트리알콕시실릴(메트)아크릴아미도알칸, 예컨대 1-트리에톡시실릴-3-아크릴옥시프로판. (이들 기들은 바람직하게는 금속 산화물 표면, 예컨대 이산화규소, 산화알루미늄, 인듐 아연 옥시드, 인듐 주석 옥시드 및 산화니켈에의 결합을 위해 사용됨).
- 아민, 포스핀 및 황 함유 작용기, 특히 티올 (이들 기들은 바람직하게는 금속 기판, 예컨대 금, 은, 팔라듐, 백금 및 구리, 및 반도체 표면, 예컨대 규소 및 갈륨 아르세니드에의 결합을 위해 사용됨)
을 들 수 있다.
바람직한 실시양태에서, 화합물 (C1)은 C8-C30-알킬티올로부터 선택되고, 특히 헥사데칸 티올이다. 이러한 화합물들은 보다 소수성인 기판 표면, 예컨대 Au뿐만 아니라 보다 친수성인 기판, 예컨대 NH4Cl에 나노와이어의 적용을 가능하게 한다.
더욱 바람직한 실시양태에서, 화합물 (C1)은 메르캅토카르복실산, 메르캅토설폰산 및 이들의 알칼리 금속 또는 암모늄 염으로부터 선택된다. 이들의 예로는 메르캅토아세트산, 3-메르캅토프로피온산, 메르캅토부티르산, 메르캅토옥탄산, 메르캅토운데칸산, 메르캅토라우르산, 메르캅토미리스트산, 메르캅토팔미트산, 메르캅토스테아르산, 메르캅토아라키드산, 메르캅토숙신산, 3-메르캅토-1-프로판설폰산 및 이들의 알칼리 금속 또는 암모늄 염, 예를 들어 나트륨 또는 칼륨 염이 있다. 상기 화합물은 더욱 소수성인 기판 표면의 친수성화에 적합하다.
더욱 바람직한 실시양태에서, 화합물 (C1)은 알킬트리클로로실란들로부터 선택되고, 특히 n-(옥타데실)트리클로로실란(OTS)이다. 상기 화합물은 더욱 소수성인 기판 표면, 예컨대 SiO2에 나노와이어의 적용을 가능하게 한다.
기판 상의 상기 화합물 (C1)의 증착 이외에 또는 이에 대체하여, 기판은 기판 표면과 결합할 뿐만 아니라 나노와이어 물질과 상호반응하여 화합물 (C1)으로 패턴화되지 않은 기판 영역 상에 나노와이어가 증착하는 것을 방지할 수 있는 1 이상의 화합물 (C2)와 접촉할 수 있다.
제1 실시양태에 따르면, 화합물 (C2)는 전술한 화합물 (C1)의 기들로부터 선택될 수 있다. 특정 화합물이 (C1) 또는 (C2)로서 작용하는 지에 대한 여부는 나노와이어와 상기 화합물의 상호작용 강도에 의존한다. 나노와이어와 (C1) 및 (C2)의 결합 상호작용의 강도는, 나노와이어가 (C1)으로 패턴화된 기판 영역 상에 실질적으로 증착되기에 충분한 정도로 다른 것이 매우 중요하다.
추가 실시양태에서, 화합물 (C2)는 나노와이어와 반발적 친수성-소수성 상호작용하는 화합물들로부터 선택된다. 특정 나노와이어 물질과 반발적으로 상호작용하는 데 적합한 작용기로는 탄화수소기 및 (일부 또는 전부) 할로겐화된 탄화수소기가 있다. 탄화수소 또는 할로겐화된 탄화수소는 순수하게 지방족 또는 방향족이고, 지방족 또는 방향족 기들의 조합일 수 있다. 할로겐화된 탄화수소는 불소, 염소, 브롬, 요도드와 같은 할로겐 기 또는 이들의 조합 중 1 또는 1 이상(예를 들어, 2개, 3개, 4개, 5개 또는 5개 초과)을 가질 수 있다. 바람직하게는, 일부 또는 전부 할로겐화된 탄화수소가 일부 또는 전부 불소화된 탄화수소 또는 클로로플루오로카본이다. 탄화수소 또는 할로겐화된 탄화수소는 할로겐 이외의 추가 치환기를 임의로 가질 수 있다.
전술한 바와 같이, 제1 실시양태에서 본 발명은 1 이상의 나노와이어로 기판 표면을 패턴화하는 방법으로서, 기판 표면에 결합하고 1 이상의 나노와이어 물질을 결합시킬 수 있는 1 이상의 화합물 (C1)을 기판 표면 상에 증착시키는 단계를 포함하는 방법을 제공한다. 상기 실시양태에 따르면, 기판 표면에 결합된 나노와이어의 바람직하게는 90 중량% 이상, 더욱 바람직하게는 95 중량% 이상, 특히, 99 중량% 이상이 (C1)으로 패턴화된 표면 영역에 결합된다(기판의 미패턴화 영역, 또는 필요한 경우, (C2)로 코팅된 기판 영역에는 결합하지 않음).
제2 실시양태는 1 이상의 나노와이어로 기판 표면을 패턴화하는 방법으로서, 기판 표면에 결합할 수 있고 나노와이어 물질의 결합을 방지할 수 있는 1 이상의 화합물 (C2)를 기판 표면 상에 증착시키는 단계를 포함한다. 상기 실시양태에 따르면, 기판 표면에 결합된 나노와이어의 바람직하게는 90 중량% 이상, 더욱 바람직하게는 95 중량% 이상, 특히 99 중량% 이상이 (C2)로 패턴화되지 않은 표면 영역(즉, 기판의 미패턴화 영역, 또는 필요한 경우, (C1)로 코팅된 기판 영역)에 결합한다.
본 발명에 따른 방법의 바람직한 실시양태에서, 표면의 적어도 일부 상에 1 이상의 화합물 (C1) 및/또는 1 이상의 화합물 (C2)를 갖는 나노와이어를 사용한다. 이들 표면의 개질을 위해, 공지된 방법에 의해 나노와이어를 1 이상의 화합물 (C1) 및/또는 1 이상의 화합물 (C2)과 접촉시킬 수 있다. 나노와이어를 액체 물질 중 화합물(들) (C1) 및/또는 (C2)의 용액과 혼합시키는 것이 바람직하다. 또한, 결합제를 사용할 수 있으며, 이는 나노와이어의 전기적 특성에 실질적으로 영향을 주지 않는다. 적합한 액체 물질은 무기 및 유기 액체 및 이들의 혼합물로부터 선택된다. 이의 예로는 물, 비수성 무기 용매, 유기 용매, 예컨대 1가 알콜(예를 들어, 메탄올, 에탄올, n-프로판올, 이소프로판올, 부탄올, 펜탄올, 시클로헥산올), 폴리올(예를 들어, 에틸렌 글리콜, 글리세롤), 에테르 및 글리콜 에테르(예를 들어, 디에틸 에테르, 디부틸 에테르, 아니솔, 디옥산, 테트라히드로푸란, 모노-, 디-, 트리-, 폴리알킬렌 글리콜 에테르), 케톤(예를 들어, 아세톤, 부타논, 시클로헥사논), 에스테르(예를 들어, 아세트산에틸, 글리콜 에스테르), 할로탄화수소(예를 들어, 디클로로메탄, 클로로포름, 테트라클로로메탄, 디클로로에탄), 탄화수소(예를 들어, 벤젠, 석유 에테르, 리그로인, 펜탄, 헥산, 헵탄, 시클로헥산, 메틸시클로헥산, 데칼린, 방향족, 예컨대 벤젠, 톨루엔, 크실렌) 및 전술한 용매들의 혼합물을 들 수 있다. 액체 물질은 물, 수혼화성 유기 화합물 및 이들의 혼합물로부터 선택되는 것이 바람직하다. 분사, 침지 등과 같은 통상의 방법으로 나노와이어를 (C1) 및/또는 (C2)의 용액과 접촉시킴으로써 상기 방법을 실시할 수 있다. 코팅된 나노와이어를 형성할 수 있는 추가적인 수단으로는 성분 (C1) 및/또는 (C2)로부터 시드 졸(seed sol)을 제조하고, 나노와이어를 상기 시드 졸과 접촉시키는 것(졸-겔-공정)이다. 이러한 졸은 공지된 기법에 의해 생성할 수 있다. 본 발명에 따라 적용할 수 있는 추가 방법으로는, 예를 들어 용매 일부 제거, 과포화된 용액의 냉각 등에 의해 용해된 성분 (C1) 및/또는 (C2)의 혼합물을 불안정화시키는 것이다. 본 발명의 방법에서, 예를 들어 나노와이어 상에 화합물 (C1) 및/또는 (C2)를 증착시키는 도중에 펌핑 또는 교반에 의해 반응 용액 또는 반응 혼합물이 충분히 순환하도록 하는 것이 이롭다는 것이 발견되었다.
본 발명의 방법은 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 도포된 나노와이어의 적어도 일부가 기판 표면의 적어도 일부에 결합하도록 하는 단계를 포함한다.
바람직하게는, 나노와이어 물질(필요한 경우, 이의 표면층 포함)은 25℃/1013 mbar에서 액체 매질에서의 용해도가 10 g/l 이하, 더욱 바람직하게는 5 g/l 이하, 특히 1 g/l 이하이다.
액체 매질은 물 및 물과 1 이상의 수혼화성 유기 용매의 혼합물로부터 선택되는 것이 바람직하다. 물과 1 이상의 수혼화성 유기 용매의 혼합물은 유기 용매를 20 중량% 이하로 포함하는 것이 바람직하다. 적합한 수혼화성 유기 용매로는 C3-C4-케톤, 예컨대 아세톤 및 메틸에틸케톤, 환형 에테르, 예컨대 디옥산 및 테트라히드로푸란, C1-C4-알칸올, 예컨대 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, tert-부탄올, 폴리올 및 이의 모노- 및 디메틸에테르, 예컨대 글리콜, 프로판디올, 에틸렌글리콜모노메틸에테르, 디에틸렌글리콜, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜디메틸에테르, 글리세롤, C2-C3-니트릴, 예컨대 아세토니트릴 및 프로피오니트릴, 디메틸설폭시드, 디메틸포름아미드, 포름아미드, 아세트아미드, 디메틸아세트아미드, 부티로락톤, 2-피롤리돈 및 N-메틸피롤리돈이 있다. 액체 매질로서는 물 및 물과 1 이상의 C1-C4-알칸올의 혼합물이 바람직하다.
본 발명의 방법에 사용되는 나노와이어의 현탁액은 나노와이어의 입자를 안정화시키는 1 이상의 계면활성제를 포함할 수 있다. 상기 계면활성제는 비이온성 계면활성제인 것이 바람직하다. 그러나, 이온성 계면활성제, 예를 들어 음이온성 유화제, 음이온성 보호 콜로이드, 양이온성 유화제, 양이온성 보호 콜로이드 및 양쪽이온성(베타인성) 유화제가 또한 적합하다. 바람직한 실시양태에서는 계면활성화제를 사용하지 않는다.
현탁액의 고체 함량은 일반적으로 0.001∼20 중량%, 특히 0.1∼10 중량%이다.
나노와이어의 현탁액은 액체 매질에 나노와이어를 분산시키고 충분한 시간 동안 초음파 처리하여 안정한 현탁액을 얻음으로써 제조할 수 있다.
기판에 나노와이어 현탁액을 도포하기 위해서, 기판 상에 현탁액의 액체층 형성을 유도하는 공지된 습식 도포 기법을 사용할 수 있다. 이러한 방법은, 피펫팅, 캐스팅 또는 상이한 코팅 기법, 예를 들어 에어 블레이드 코팅, 나이프 코팅, 에어 나이프 코팅, 함침, 롤 코팅, 그라비어 코팅, 키스 코팅, 스프레이 코팅, 스핀 코팅 또는 인쇄 공정을 포함한다. 피펫팅의 경우, 나노와이어의 현탁액을 패턴화된 기판에 적가할 수 있다. 캐스팅의 경우, 패턴화된 기판은 나노와이어의 현탁액으로 범람시킨다. 도포된 나노와이어 현탁액의 층 두께는 약 0.01∼50 mm, 특히 0.1∼10 mm인 것이 바람직하다.
일반적으로, 나노와이어는 도포 과정 중에 자연적으로 배향된다. 본 발명의 방법(특히 단계 (e))은 나노와이어의 현탁액을 도포하고, 이를, 도포된 나노와이어의 적어도 일부가 상기 표면의 적어도 일부에 결합하기에 충분한 시간 동안 기판 표면과 접촉시키며, 상기 기판으로부터 미결합된 나노와이어의 현탁액을 제거하는 것을 포함한다. 접촉 시간은, 바람직하게는 30 초 ∼ 12 시간, 더욱 바람직하게는 1 분 ∼ 6 시간, 특히 2 분 ∼ 2 시간 범위 내에 있다. 상기 현탁액의 액체 양은 도포 중에, 예를 들어 액체 매질 중 일부의 기화에 의해, 전형적으로 자발적인 증발에 의해 감소할 수 있다. 증발 속도는 가열, 감압, 통풍 등과 같은 당업계에 공지된 1 이상의 방법에 의해 가속화시킬 수 있다. 액체 상의 감소는 적어도 건조 완료 직전에 중지된다. 도포된 현탁액의 액체 양 중 바람직하게는 50% 이하, 더욱 바람직하게는 70% 이하, 특히 90% 이하가 현탁액이 기판과 접촉하는 동안 제거된다. 상기 현탁액(미결합 나노와이어 포함)을 현탁액의 액상이 완전히 기화되기 이전에 제거하는 것이 바람직하다. 미결합된 나노와이어의 현탁액은 액체 매질로 희석시킴 없이 기판에서 제거하는 것이 바람직하다. 미결합된 나노와이어의 현탁액은, 예를 들어 페펫에 의해 흡인으로 기판에서 제거하는 것이 바람직하다.
고도의 나노와이어 정렬을 얻기 위해, 선형의 결합 부분을 포함하는 패턴을 기판의 표면 상에 제공하는데, 여기서 선의 너비는 나노와이어의 길이(세로축)보다 작은 것이 바람직하다. 길이:너비 비율은 1.1 초과, 바람직하게는 2 초과, 특히 5 초과인 것이 바람직하다.
본 발명의 바람직한 실시양태에서,
- 기판의 소정 영역을 1 이상의 화합물 (C1)과 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공하고, 및/또는 기판의 소정 영역을 1 이상의 화합물 (C2)과 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공하는 단계, 및
- 상기 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 도포된 나노와이어의 적어도 일부가 (C1)로 커버되고, 및/또는 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합하는 단계
를 1회 또는 수회 반복한다.
바람직하게는, 각각의 반복 후에 나노와이어가 결합되지 않은 화합물 (C1) 및/또는 화합물 (C2)를 기판으로부터 제거한다. 상기 기판 표면을 적합한 스크럽 액체로 처리하여 제거를 실시할 수 있다. 또한, 화합물 (C1) 및/또는 (C2)의 일부를 열에 의해 제거할 수 있다.
추가 양태에서, 본 발명은 상기 기판 표면을 나노와이어 이외의 1 이상의 추가 화합물에 의해 패턴화하는 방법을 제공한다.
바람직하게는, 추가 화합물은 미세결정 화합물 중에서 선택된다. 다양한 미세결정 화합물이 본 발명에서 사용하는 데 적합하다. 원칙적으로, 실온에서 고체의 결정질 상을 형성하는 임의의 전기 전도성, 전기 비전도성 또는 전기 반전도성 물질을 사용할 수 있다. 1 이상의 유기 반전도성 화합물 (S)의 미세결정을 결정질 화합물로서 사용하는 것이 바람직하다.
따라서, 본 발명은 1 이상의 자가 조립 단계를 이용하여 1 이상의 나노와이어 물질 및 1 이상의 유기 반전도성 화합물에 의해 기판 표면을 패턴화하는 방법을 제공한다. 상기 방법은 결합 부분의 선정된 패턴이 상부에 위치하는 표면을 갖는 기판으로서, 결합 부분의 적어도 일부가 반도체 화합물 (S)의 미세결정에 결합할 수 있는 기판을 제공하는 것을 포함한다.
따라서, 본 발명의 방법에서, 액체 매질 중 고체 반도체 입자의 현탁액을, 유기 반도체 (S)의 미세결정을 기판 표면에 도포하는 데 사용할 수 있다. 상기 유기 반도체 (S)는 상기 나노와이어 도포 이전에, 동시에 또는 이후에 도포할 수 있다. 물론, 나노와이어의 도포 및 반전도성 화합물의 도포는 어떠한 순서라도 1회 또는 수회 반복할 수 있다.
본 발명의 추가 양태는 OFET의 어레이를 갖는 기판에 관한 것이다. 각 OFET는 유기 반도체의 분리된 미세결정, 게이트 구조체, 상기 미세결정의 채널 부위의 대향 말단에 위치하는 전도성 소스 및 드레인 전극을 포함한다. 상기 미세결정은 기판 상에 위치하고, 미세결정 물질의 연속 경로에 의해 또다른 트랜지스터의 미세결정에 연결되지 않는다. 즉, 상이한 OFET의 미세결정은 서로 분리되어 있다. 게이트 구조체는 미세결정의 채널 부위의 전도성을 제어하도록 위치된다.
유용한 유기 반도체 화합물 (S)는 원칙적으로 당업자에게 공지되어 있는 것이다. 이들은 아센, 예컨대 안트라센, 테트라센, 펜타센 및 치환된 아센을 포함한다. 바람직한 아센으로는 루브렌 (5,6,11,12-테트라페닐나프타센)이 있다. 본 발명에서 유기 반도체로서 유용한 치환된 아센 화합물은 전자 공여성 치환기(예를 들어, 알킬, 알콕시, 에스테르, 카르복실레이트 또는 티오알콕시), 전자 유인성 치환기(예컨대, 할로겐, 니트로 또는 시아노) 및 이들의 조합으로 구성된 군으로부터 선택되는 1 이상의 치환기를 포함하는 것이 바람직하다. 유용한 치환된 펜타센으로는, 예를 들어 2,9-디알킬펜타센 및 2,10-디알킬펜타센(여기서, 알킬기는 탄소가 1∼12개임), 2,10-디알콕시펜타센 및 1,4,8,11-테트라알콕시펜타센이 있다. 적합한 치환된 펜타센이 미국 공개 출원 2003/0100779호 및 미국 특허 6,864,396호에 기술되어 있다. 추가로 유용한 유기 반도체의 예로는 페릴렌, 풀레렌, 프탈로시아닌, 올리고티오펜 및 이의 치환된 유도체를 들 수 있다. 적합한 올리고티오펜으로는 콰터티오펜, 퀸퀴티오펜, 헥시티오펜, α,ω-디(C1-C8)-알킬올리고티오펜, 예컨대 α,ω-디헥실콰터티오펜, α,ω-디헥실퀸퀴티오펜 및 α,ω-디헥실헥시티오펜, 폴리(알킬티오펜), 예컨대 폴리(3-헥실티오펜), 비스(디티에노티오펜), 안트라디티오펜 및 디알킬안트라디티오펜, 예컨대 디헥실안트라디티오펜, 페닐렌-티오펜 (P-T) 올리고머 및 이들의 유도체, 특히 α,ω-알킬 치환된 페닐렌-티오펜 올리고머, 예컨대 tert-부틸-P-T-T-P-tert-부틸 올리고머가 있다. 추가로 유용한 유기 반도체의 예로는 폴리아세틸렌, 폴리티에닐렌비닐렌, C60이 있다. 구리(Ⅱ) 프탈로시아닌 및 루부렌이 특히 바람직하다.
본 발명은 바람직하게는 추가로
- 기판 표면에 결합할 수 있고 1 이상의 유기 반전도성 화합물을 결합시킬 수 있는 1 이상의 화합물 (C3)과 기판의 소정 영역을 접촉시키고, 및/또는 기판 표면에 결합할 수 있고 화합물 (S)의 결합을 방지할 수 있는 1 이상의 화합물 (C4)과 기판의 소정 영역을 접촉시키는 단계,
- 상기 기판 표면에 화합물 (S)를 도포하여 화합물 (S)의 적어도 일부를 (C3)로 커버되고 및/또는 (C4)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
를 포함한다.
(C3)와의 결합성 상호작용 및/또는 (C4)와의 반발성 상호작용을 위해, 반도체 (S)를 상기 상호작용이 가능한 작용기를 도입시키는 반응으로 처리할 수 있다. 공유 결합, 이온 결합, 반 데르 발스, 배위 결합 및 기타 상호작용에 적합한 작용기는 전술한 성분 (C2)의 기이다. 상기 기들은, 예를 들어 축합 반응 또는 부가 반응이 가능한 (S)의 작용기, 및 (S)의 기에 상보적인 1 이상의 작용기를 갖는 화합물들로부터 선택되는 1 이상의 화합물과의 반응에 의해 화합물 (S)로 혼입시킬 수 있으며, 여기서 상기 화합물은 또한 (C3) 및/또는 (C4)와 상호반응이 가능한 1 이상의 작용기를 가진다. 많은 경우에서, 기판 표면 및 (S)와 용이하게 상호작용할 수 있으므로 화합물 (C3) 및 임의로 (C4)는 반도체 (S)를 작용화할 필요는 없다. 따라서, 예를 들어 전술한 C8-C30-알킬티올 (C3) 및 특히 헥사데칸 티올은 탄화수소기, 예를 들어 방향족 고리 또는 알킬 사슬을 갖는 화합물 (S)를 유인할 수 있다.
화합물 (C3)는 화합물 (C1) 및 (C2)로 구성된 군으로부터 선택되는 것이 바람직하다. 특히, 화합물 (C3)는 화합물 (C1)에 해당한다.
화합물 (C4)는 화합물 (C1) 및 (C2)로 구성된 군으로부터 선택되는 것이 바람직하다. 특히, 화합물 (C4)는 화합물 (C2)에 해당한다.
유기 반도체 화합물 (S)을 미세결정의 형성에 사용하는 것이 바람직하다. 본 발명의 목적을 위해, 용어 '미세결정'은 최대 치수가 5 mm인 작은 단결정을 의미한다. 예시적 미세결정은 최대 치수가 1 mm 이하, 바람직하게는 치수가 더 작아(일반적으로 500 μm 미만, 특히 200 μm 미만, 예를 들어 0.01∼150 μm, 바람직하게는 0.05∼100 μm 범위 내) 상기 미세결정은 기판 상에 미세한 패턴을 형성할 수 있다. 여기서, 개개의 미세결정이 단일 결정질 도메인을 보유하나, 상기 도메인은 1 이상의 크랙을 포함할 수 있으며, 단 상기 크랙은 1 이상의 결정질 도메인으로 상기 미세결정을 분리시키지 않는다. 상기 미세결정의 언급된 입도 및 결정학적 특성은 직접적인 X-선 분석에 의해 측정할 수 있다.
상기 반도체 화합물 (S)의 입자는 규칙 또는 불규칙 형상일 수 있다. 예를 들어, 상기 입자는, 구형 또는 실질적인 구형 또는 바늘형으로 존재할 수 있다.
상기 유기 반도체 (S)를 길이/폭 비율(L/W)이 1.05 이상, 더 바람직하게는 1.5 이상, 특히 3 이상인 입자의 형태로 사용하는 것이 바람직하다.
유기 전계 효과 트랜지스터(OFET)에서, 단일 유기 반도체 결정으로 이루어진 채널은 전형적으로 다결정질 유기 반도체로 이루어진 채널보다 이동성이 크게 된다. 이러한 높은 이동성은 단결정 채널이 입계(grain boundary)가 없다는 사실로부터 유래한다. 입계는 다결정 유기 반도체 필름으로 이루어진 OFET 채널의 전도성 및 이동성을 저감시킨다.
예를 들어 직경이 약 1∼10 μm 이상인 유기 반도체 미세결정을 용이하게 이용할 수 있다. 이러한 유기 반도체 미세결정은 문헌[R. A. Laudise et al in "Physical vapor growth of organic semiconductors" Journal of Crystal Growth 187 (1998), pages 449-454 및 "Physical vapor growth of centimeter-sized crystals of α-hexathiophene" Journal of Crystal Growth 182 (1997), pages 416-427]에 기술된 방법에 의해 제작할 수 있다. Laudise 등에 의한 상기 두 문헌은 본 원에서 이들 전체를 참조 인용한다. Laudise 등에 의해 기술된 방법은 유기 반도체가 증발하는 데 충분히 높은 온도에서 유지되는 유기 반도체 기판 상에 불활성 기체를 통과시키는 것을 포함한다. Laudise 등에 의해 기술된 방법은 또한 유기 반도체로 포화된 기체를 냉각시켜 유기 반도체 미세결정을 동시에 응축시키는 것을 포함한다. 이러한 유기 반도체 미세결정은 또한 시판되고 있다. 예를 들어, 바스프 코포레이션(BASF Corporation, 미국 07828-1234 뉴저지주 마운트 올리브 콘티넨탈 드라이브 노스 3000 소재)은 유기 반도체인 안료 미세결정을 시판하고 있다. 이러한 한 미세결정은 구리 프탈로시아닌으로 형성된다. 유기 반도체 미세결정의 이용 용이성으로 고품질의 채널을 보유하는 OFET 구조가 가능하다.
액체 매질 중 고체 반도체 입자의 현탁액은 유기 반도체 화합물 (S)의 다수 미세결정을 기판 표면에 도포하는 데 사용하는 것이 바람직하다.
바람직하게는, 반도체 화합물 (S)는 액체 매질 중 25℃/1013 mbar에서의 용해도가 10 g/l 이하, 더욱 바람직하게는 5 g/l 이하, 특히 1 g/l 이하이다.
액체 매질은 물 및 물과 1 이상의 수혼화성 유기 용매의 혼합물로부터 선택되는 것이 바람직하다. 적합한 액체 매질은 나노와이어 현탁액 제조에서 상기 언급된 것이다. 상기 반도체 입자의 현탁액은 1 이상의 계면활성제를 포함하여 반도체 입자를 안정화시킬 수 있다. 적합한 계면활성제로는 상기 언급된 것들이 있다. 바람직한 실시양태에서, 계면활성제는 사용하지 않는다. 전도성 화합물의 현탁액의 고체 함량은 일반적으로 0.001∼20 중량%, 특히 0.1∼10 중량% 범위에 있다. 유기 반도체 화합물의 미세결정을 기판에 도포하는 데 있어서, 용액을 기반으로 하는 기법, 예컨대 피펫팅, 스핀 또는 침지 코팅, 즉, 딥-코팅을 이용할 수 있다. 피펫팅의 경우, 반도체 미세결정의 현탁액을 패턴화된 기판에 적가한다. 스핀 코팅의 경우, 패턴화된 기판은 반도체 미세결정의 현탁액으로 범람시킨 후, 스핀 처리하여 상기 기판을 현탁액과 밀접하게 접촉시킨다. 침지 코팅(딥-코팅)의 경우, 패턴화된 기판을, 바람직하게는 현탁액을 교반하면서 반도체 미세결정을 함유하는 현탁액에 침지시킨 후, 현탁액으로부터 회수한다. 상기 모든 경우에, 상기 도포 후 용매로 세정함으로써 액체 매질을 기판으로부터 제거하는 것이 바람직하다. 상기 용매는 상기 미세결정 도포에 사용되는 현탁액의 액체 매질에 해당한다. 이후, 용매를 전형적으로는 자발적인 증발에 의해 제거한다. 증발 속도는 열, 감압, 통풍 등과 같이 당업계에 공지된 1 이상의 방법에 의해 가속화될 수 있다.
본 발명에 따른 방법의 단계 (a)에서, 형성된 만입부 패턴을 한정하는 다수의 만입부가 형성된 표면을 갖는 스탬프(상기 만입부는 스탬핑 표면과 인접하고 스탬핑 패턴을 한정함)가 제공된다.
본 발명에서 유용한 스탬프는 당업계에 공지되어 있으며 시판되고 있다. 일반적으로 상기 스탬프는 중합체 물질을 소정의 패턴을 갖는 몰드에 캐스팅하여 생성할 수 있다. 스탬프 형성용으로 선택된 특정 물질은 본 발명에서 중요하지 않으나, 특정한 물리적 특성을 충족시켜야 한다. 바람직한 실시양태에서, 스탬프는 엘라스토머이다. 스탬프 제작에 사용하는 데 적합한 중합체 물질은 직쇄형 또는 분지쇄형 골격을 가질 수 있고, 특정 중합체 및 스탬프의 소정 성형성 정도에 따라 가교되거나 가교되지 않을 수 있다. 다양한 엘라스토머 중합체 물질, 특히 실리콘 중합체, 에폭시 중합체 및 아크릴레이트 중합체의 일반 유형의 중합체가 상기 제작에 적합하다. 스탬프로서 사용하는 데 적합한 실리콘 엘라스토머의 예로는 클로로실란, 예컨대 메틸클로로실란, 에틸클로로실란, 페닐클로로실란 등을 비롯한 전구체로부터 형성되는 것들을 들 수 있다. 특히 바람직한 실리콘 엘라스토머로는 폴리디메틸실록산(PDMS)이 있다. 예시적인 실리콘 중합체로는 지이 어드밴스트 머티어리얼즈(GE Advanced Materials)로부터 상품명 RTV로 시판되는 것, 및 다우 케미칼 컴파니(Dow Chemical Company, 미국 미시간주 미들랜드 소재)로부터 상품명 Sylgard, 구체적으로는 Sylgard 182, Sylgard 184 및 Sylgard 186로 시판되는 것을 들 수 있다.
상기 스탬프는 만입부에 의해 한정되는 다양한 특징부를 갖는 스탬핑 표면을 포함한다. 상기 만입부의 형태 및 치수는 기판 상에 형성되게 되는 전자 소자(예를 들어, 분자 크기의 트랜지스터, 접속 와이어 등)의 특성에 따라 다르다. 따라서, 스탬핑 표면은 다양한 측면 치수를 갖는 특징부를 포함할 수 있다. 본 발명의 방법에 의해 기판 상에 상이한 패턴을 수득할 수 있다. 스탬핑 패턴을 한정하는 스탬핑의 입면도는 동일하거나 상이한 형태를 가질 수 있다. 상기 만입부는 균일하고, 예를 들어 3개, 4개, 5개, 6개, 7개, 8개, 9개, 10개, 11개 또는 12개의 모서리를 갖는 다각형의 형태로 존재할 수 있다. 바람직하게는, 상기 만입부는 직사각형, 타원형 또는 원형이다. 각 만입부는 최소 치수가 50 nm 이상, 바람직하게는 100 nm 이상, 더욱 바람직하게는 500 nm 이상일 수 있다. 각 만입부의 최대 치수는 5 mm 이하, 바람직하게는 1 mm 이하, 더욱 바람직하게는 500 nm 이하일 수 있다. 전형적인 만입부는 10∼100 μm의 정사각형, 5∼100 μm의 라인 및 10∼100 μm의 도트(dot)의 형태로 있다. 두 인접 만입부들간의 거리는 바람직하게는 50 nm 이상, 더욱 바람직하게는 100 nm 이상, 특히 500 nm 이상이다.
스탬프 형성에 적합한 방법은 광분해성 방법이다. 예를 들어, 마스크를 스탬프 표면과 조사원 사이에 위치시킬 수 있고, 상기 표면을 선정된 시간동안 마스크를 통해 조사할 수 있다. 표면 일부를 이러한 조사로 분해시킬 수 있고, 이러한 분해 부위의 제거 시 표면에 만입부가 형성된다. 본 방법에 따라서, 다양한 패턴을 다양한 이용가능한 마스크에 따라 스탬프에 매우 용이하게 형성할 수 있다. 또한, 상기 광분해성 방법은 몰드 표면 상에 경화성 유체를 경화시키는 것을 포함하는 전술한 방법과 병용할 수 있다. 예를 들어, 경화성 유체를 몰드 표면과 접촉시킬 수 있고, 경화되도록 하여 선정된 스탬핑 표면을 갖는 스탬프를 형성할 수 있다. 또한, 선정된 스탬핑 표면을 마스크를 통해 조사하여 스탬핑 표면에 추가적인 특징부를 생성할 수 있다. 상기 방법에 따르면, 포토레지스트를 스탬프 물질 그 자체로서 사용할 수 있다. 전술한 광분해성 방법을 이용하여 패턴화할 수 있는 중합체의 특정 유형, 광패턴화에 바람직한 파장 및 광분해 시간 길이는 당업계에 공지되어 있다.
스탬프의 매스터로서 작용하는 몰드 표면은 바람직하게는 기판 표면 상의 반도체 패턴화를 위한 스탬프 형성의 주형으로서 작용할 수 있는 임의의 형태학적 특징부를 포함할 수 있다. 예를 들어, IC와 같은 마이크로전자 소자는 주형으로서 작용할 수 있다. 상기 몰드 표면은 다양항 방법에 따라 형성할 수 있다. 한 방법을 따르면, 몰드 표면은 금속과 같은 물질로부터 미세 기계 가공된다. 또다른 방법에 따르면, 몰드 표면은, 기판을 제공하고, 상기 기판에 물질의 필름을 증착시키며, 상기 물질의 노출된 포면을 레지스트로 코팅하고, 상기 레지스트를 선정된 패턴에 따라 조사하며, 상기 물질 표면으로부터 레지스트의 조사된 부위를 제거하고, 상기 물질 표면을 화학적으로 반응하도록 선택되고 레지스트에 대해 화학적으로 불활성이도록 선택된 반응물과 접촉시켜 상기 선정된 패턴에 따른 물질 부위가 분해되며, 선정된 패턴에 따라 형성된 물질의 일부를 노출시켜 몰드 표면을 형성시킴으로써 리소그라피적으로 형성시킨다. 몰드 표면의 형성을 위한 또다른 방법에 따르면, 기판을 제공하고 레지스트로 코팅할 수 있다. 이후, 레지스트 부위는 특정한 선정된 패턴에 따라 조사할 수 있다. 레지스트의 조사된 부위는 이어서 기판으로부터 제거되어 선정된 패턴에 따른 기판 표면의 일부를 노출시킬 수 있고, 상기 기판을 도금 시약과 접촉시켜 선정되 패턴에 따른 노광 부위가 도금되도록 할 수 있다. 이어서, 상기 레지스트를 제거하여, 몰드 표면을 형성하는 기판의 도금 부위와 인접한 선정된 패턴에 따라 노광된 기판의 일부를 노출시킬 수 있다.
본 발명에 따른 방법의 단계 (b)에서, 스탬핑 표면을 1 이상의 화합물 (C1) 또는 (C2)과 코팅한다(즉, 스탬핑은 1 이상의 화합물 (C1) 또는 (C2)로 '잉크 처리'됨), 상기 스탬프는 스탬프에 흡수되게 되는 화합물 (C1) 또는 (C2)를 포함하는 용액으로 잉크 처리할 수 있다. 따라서, 잉크 처리는, 예를 들어 잉크로 습윤화된 물질(즉, 제지, 스폰지)와 스탬프를 접촉시키는 것, 잉크를 스탬프에 직접 투입하는 것, 잉크를 적절한 도포 장치(예를 들어, 면봉, 브러쉬, 분무기, 시린지 등)로 스탬프에 도포하는 것, 또는 (C1) 또는 (C2)를 포함하는 용액으로 스탬프 표면을 디핑하는 것으로 달성할 수 있다. 상기 화합물은 스탬프 상에 건조되도록 하거나 통풍 건조시킬 수 있다.
본 발명의 방법의 단계 (c)에서, 기판 표면의 적어도 일부를 스탬핑 표면과 접촉시켜 기판 상에 화합물 (C1) 또는 (C2)를 증착시킬 수 있다.
이어서, 잉크 처리된 스탬프는 화합물 (C1) 또는 (C2)가 기판 표면으로 이동하기에 충분한 시간 동안 작용화된 중합체 표면과 접촉시킨다. 스탬핑 방법에 필요한 시간은 당연히 화합물 (C1) 및 (C2), 스탬프 물질 및 사용되는 기판에 따라 다르게 된다. 당업자는 적합한 시간량을 결정할 수 있게 된다. 예를 들어, 대략 1 초 ∼ 5 분(예를 들어, 5∼50 초) 범위의 시간 동안 기판 표면을 스탬핑 표면과 접촉시키는 것이 충분한 이동을 실현하는 데 일반적으로 적절하지만, 필요하거나 적절한 경우에 보다 길거나 짧은 시간 동안 상기 접촉을 유지할 수 있다.
본 발명에 따른 방법의 단계 (d)에서, 스탬핑 표면을 제거하여 기판 표면 사에 결합 부분의 패턴을 제공할 수 있다. 상기 결합 부분은 전술한 메카니즘에 의해 나노와이어 및/또는 유기 반도체 화합물 (S)의 미세결정을 결합시킬 수 있다.
본 발명의 실시양태에서, 상기 기판은 1 회 이상 스탬핑하여 기판 표면 상에 상이한 유형의 결합 부분을 생성할 수 있다. 상이한 종류의 결합 부분이 존재하는 것이 복합 회로의 구축에 유용할 수 있다. 예를 들어, 상이한 종류의 결합 부분은 상이한 화합물 (C1)로 개질할 수 있고; 따라서, 나노와이어 및 추가 성분, 예를 들어 반도체 (S) 또는 상이한 나노와이어 또는 상이한 반도체 (S)를 기판에 결합시킬 수 있다.
본 발명의 제1 실시양태에 따른 방법에 의해 단계 (d)에서 수득된 결합 부분의 패턴이 상부에 있는 기판을 상기 정의한 바와 같은 1 이상의 화합물 (C2)와 임의로 접촉시킬 수 있다. 화합물 (C2)는 사용하여 결합 부분을 갖지 않는 기판의 영역을 커버하는 것이 일반적이다. 화합물 (C2)는 일반적으로 화합물 (C1)에 의해 형성된 결합 부분과 반발적인 상호작용을 나타내고 결합 부분을 대체하거나 커버할 수 없기 때문에, 상기 화합물 (C2)은 적합한 용매 중 1 이상의 화합물 (C2)의 용액과 상기 기판 표면을 접촉시켜 도포할 수 있다. (C2)를 기판 표면에 결합시키는 데 충분한 시간 간격 후에, 상기 용액은 용매로 세척하여 기판으로부터 제거하는 것이 바람직하다. 물론, 기판의 한정된 표면을 1 이상의 화합물 (C2)에 의해 본 발명에 따른 패턴 기법을 이용하여 패턴화시킬 수 있다.
본 발명의 제2 실시양태에 따른 방법에 의해 단계 (c)에서 수득되는, 나노와이어 및/또는 결정질 화합물의 결합을 방지하는 표면 상의 영역에 패턴을 갖는 기판을 1 이상의 화합물 (C1)과 임의로 접촉시켜 화합물 (C2)로 패턴화되지 않은 기판 영역 상에 나노와이어 및/또는 결정질 화합물을 증착시킬 수 있다. 전술한 바와 같이, 화합물 (C2)은 화합물 (C1)과의 반발적인 상호작용을 나타내고, 상기 화합물 (C1)은 (C2)로 이미 커버된 부분을 대체하거나 커버할 수 없는 것이 일반적이다. 따라서, (C1)은 적합한 용매 중 1 이상의 화합물 (C1)의 용액과 상기 기판 표면을 접촉시킴으로써 상기 기판에 도포할 수 있는 것이 일반적이다. (C1)을 기판 표면에 결합시키기에 충분한 시간 간격 후에, 상기 용액을 용매로 세척하여 기판으로부터 제거하는 것이 바람직하다. 물론, 기판의 소정 영역을 또한 1 이상의 화합물 (C1)에 의해 (C2)의 도포를 위한 패턴화 기법을 이용하여 패턴화시킬 수 있다.
본 발명은 첨부되는 도면 및 하기 실시예를 기반으로 하여 더욱 자세하게 기술되게 된다.
일반적인 절차:
표면 상에서 메르캅토운데칸산으로 기능화된 나노와이어는 약간의 초음파 처리에 의해 물에 분산시킬 수 있었다. 친수성/소수성 영역을 갖는 기판을 하기 마이크로접촉 인쇄 방법을 통해 패턴화시킬 수 있었다: 상이한 패턴을 갖는 PDMS는 Si 매스터에 PDMS 전구체 및 가교제(중량비 약 10:1, 다우 케미칼사의 Silguard 184)를 투입하여 제조하고, 이들 65℃에서 8 시간 동안 경화시켰다. 수득한 PDMS 스탬프를 이어서 수 mM 용액(예를 들어, 티올 또는 실란)을 Q-팁으로 스와이핑 처리하여 물질 (C1)으로 잉크 처리하고, 에어-블로우로 건조시켰다. 기판 표면을 PDMS 스탬프와 약 20 초 동안 접촉시킴으로써 패턴화시킨 후, 용매로 세척하며, 공기 중에서 건조시켰다. 스탬프와 접촉하지 않은 영역을 상이한 분자 (C2)의 1 mM 용액에 약 30 분 동안 침지시켜 임의로 재충전시킨 후, 용매로 세척하고 공기 중에 건조시킬 수 있었다. 나노와이어 및 반도체 화합물 (S)의 결정을 기판 상에 드롭 캐스팅을 통해 결정 현탁액으로부터 패턴화시킬 수 있었다. 미결합된 화합물의 현탁액을 피펫팅에 의해 제거하였다.
실시예 1:
나노와이어 농도가 1 ml당 약 106∼107개의 나노와이어이고 물을 현탁액 매질로서 사용하는 나노와이어 현탁액으로부터 헥사데칸 티올에 의해 패턴화된 Au 기판(100 μm x 100 μm 정사각형)에 메르캅토운데칸산으로 코팅된 Ag 나노와이어를 도포하였다. 상기 나노와이어를 피펫팅에 의해 도포하였고, 패턴화 시간은 약 10 분이었다. 생성된 패턴은 도 1a 및 1b에 나타내었다.
실시예 2:
메르캅토운데칸산으로 코팅된 Pd 나노와이어를 비개질된 Au의 0.834 μm의 스트라이프 및 헥사데칸 티올로 패턴화된 0.834 μm의 스트라이프를 갖는 Au 기판에 도포하였다(나노와이어 농도: 1 ml당 약 106∼107개의 나노와이어; 용매: 물, 패턴화 시간: 약 10 분). 생성된 패턴은 도 2에 나타내었다.
실시예 3:
메르캅토운데칸산으로 코팅된 Pd 나노와이어를 TiO2의 0.834 μm의 스트라이프 및 헥사데칸 티올로 패턴화된 0.834 μm의 스트라이프를 갖는 Au 기판에 도포하였다(나노와이어 농도: 1 ml당 약 106∼107개의 나노와이어; 용매: 물, 패턴화 시간: 약 10 분). 생성된 패턴은 도 3에 나타내었다.
실시예 4:
메르캅토운데칸산으로 코팅된 Pd 나노와이어를 비개질된 Au의 20 μm의 스트 라이프 및 헥사데칸 티올로 패턴화된 20 μm의 스트라이프를 갖는 Au 기판에 도포하였다.
도 4a는 헥사데칸 티올 라인에 의해 패턴화된 Au 기판을 나타낸다.
도 4b는 Au 나노와이어 도포 후의 도 4a의 기판을 나타낸다.
실시예 5:
메르캅토운데칸산으로 코팅된 Pd 나노와이어를 비개질된 Au의 2 μm의 스트라이프 및 헥사데칸 티올로 패턴화된 2 μm의 스트라이프를 갖는 Au 기판에 도포하였다. 생성된 결과는 도 5a 및 도 5b에 나타내었다.
실시예 6:
메르캅토운데칸산 및 CuPc 결정으로 코팅된 Ag 나노와이어를 헥사데칸 티올에 의해 패턴화된 Au 기판(100 μm x 100 μm 정사각형)에 도포하였다. 생성된 패턴을 도 6에 도시하였다.
실시예 7:
메르캅토운데칸산으로 코팅된 Pd 나노와이어를 비개질된 Au의 2 μm의 스트라이프 및 헥사데칸 티올로 패턴화된 2 μm의 스트라이프를 갖는 Au 기판에 도포하였다. 헥사데칸 티올을 가열하여 제거하였다. 이후, 앞선 인쇄의 수직 방향으로 상기 기판 상에 2 μm 헥사데칸 티올 라인을 재차 마이크로접촉 인쇄하고, 메르캅토운데칸산으로 코팅된 Pd 나노와이어를 도포하였다. 생성된 패턴은 도 7에 나타내었다.
실시예 8:
도 8a는 계층적 자가 조립의 개념적인 안을 예시하고, 도 8b는 헥사데칸 티올로 처리된 Au 기판 상에서 상기 안에 의해 수득한 나노와이어의 패턴을 나타낸다(선의 너비 = 2 μm).
실시예 9:
금 기판을 헥사데칸 티올 및 3-메르캅토-1-프로판설폰산의 나트륨 염으로 패턴화하여 기판 상에 20 μm 친수성/소수성 선을 디자인하였다. 메르캅토운데칸산으로 코팅된 Pd 나노와이어를 상기 기판에 도포하였다. 생성된 패턴을 도 9a에 나타내었다. 도 9b는 3-메르캅토-1-프로판설폰산의 나트륨 염(20 μm2) 및 헥사데칸 티올로 패턴화된 Au 기판 상의 Pd/메르캅토운데칸산 나노와이어(길이 6 μm, 직경 250 nm)의 광학적 형태를 나타낸다.
실시예 10:
도 10a는 제거 전에 유체 매질로 희석된, 기판 상의 나노와이어 현탁액을 예시한다. 도 10b 및 10c는 제거 전에 나노와이어 현탁액이 수천 배로 희석되는 경우에 나노와이어의 패턴화가 관찰되지 않았음을 나타낸다. 이는 나노와이어와 기판 간의 정전기적 인력이 본 발명에 따른 자가 조립 방법에 중요하지 않음을 나타낸다.
실시예 11:
유기 전계 효과 트랜지스터의 생성
게이트 전극으로서 고도로 도핑된 Si를 사용하고 유전층으로서 열적으로 성 장된 이산화규소(300 nm)를 사용하여 기판을 제조하였다. OFET의 생성을 위해, 폴리(3-헥실티오펜) 결정을 기판에 도포하였다. 도 11a는 장치 구조의 예시이다. S 및 D는 각각 소스 및 드레인에 해당한다. 수득한 트랜지스터의 특성 곡선은 도 11b 및 11c에 나타내었다. 도 11b(A)에 따른 장치에서, 이격이 100 nm인 나노와이어 전극은 소스 및 드레인 전극으로서 사용한다. 도 11b(B)(= 비교예)에 따른 장치에서 나노와이어가 없는 접촉 패드(채널 폭 W = 250 μm, 채널 길이 L = 4 μm)를 사용한다.

Claims (21)

  1. - 기판 표면에 결합할 수 있고 나노와이어를 결합시킬 수 있는 1 이상의 화합물 (C1)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공하고, 및/또는 기판 표면에 결합할 수 있고 나노와이어의 결합을 방지할 수 있는 1 이상의 화합물 (C2)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공하는 단계, 및
    - 상기 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 도포된 나노와이어의 적어도 일부를 (C1)로 커버되고 및/또는 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
    를 포함하는 기판 표면 상의 나노와이어의 증착 방법.
  2. 제1항에 있어서,
    (a) 만입 패턴을 한정하는 복수의 만입부가 형성된 표면을 갖는 스탬프를 제공하는 단계(상기 만입부는 스탬핑 표면과 인접하고 스탬핑 패턴을 한정함),
    (b) 상기 스탬핑 표면을 1 이상의 화합물 (C1)로 코팅하는 단계,
    (c) 상기 스탬핑 표면과 기판 표면의 적어도 일부를 접촉시켜 기판 상에 상기 화합물 (C1)을 증착시키는 단계,
    (d) 상기 스탬핑 표면을 제거하여 기판 표면 상에 결합 부분의 패턴을 제공하는 단계,
    (e) 상기 기판 표면에 나노와이어의 현탁액을 도포하여 도포된 나노와이어의 적어도 일부를 기판 표면 상의 결합 부분의 적어도 일부에 결합시키는 단계
    를 포함하는 것인 방법.
  3. 제2항에 있어서, 단계 (d)에서 얻은 결합 부분의 패턴을 갖는 기판을 1 이상의 화합물 (C2)과 접촉시켜 화합물 (C1)로 패턴화되지 않은 기판 영역 상에 나노와이어의 증착을 방지하는 것인 방법.
  4. 제1항에 있어서,
    (a) 만입 패턴을 한정하는 복수의 만입부가 형성된 표면을 갖는 스탬프를 제공하는 단계(상기 만입부는 스탬핑 표면과 인접하고 스탬핑 패턴을 한정함),
    (b) 상기 스탬핑 표면을 1 이상의 화합물 (C2)로 코팅하는 단계,
    (c) 상기 스탬핑 표면과 기판 표면의 적어도 일부를 접촉시켜 기판 상에 상기 화합물 (C2)을 증착시키는 단계,
    (d) 상기 스탬핑 표면을 제거하여 기판 표면 상에 나노와이어의 결합을 방지하는 부분의 패턴을 제공하는 단계,
    (e) 상기 기판 표면에 나노와이어의 현탁액을 도포하여 도포된 나노와이어의 적어도 일부를 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
    를 포함하는 것인 방법.
  5. 제4항에 있어서, 기판 상에 나노와이어의 결합을 방지하는 영역의 패턴을 갖고 단계 (d)에서 얻은 기판을 1 이상의 화합물 (C1)과 접촉시켜 화합물 (C2)로 패턴화되지 않은 기판 영역 상에 나노와이어를 증착시키는 것인 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 표면의 적어도 일부에 1 이상의 화합물 (C1) 및/또는 1 이상의 화합물 (C2)를 갖는 나노와이어를 사용하는 것인 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서, 도포된 나노와이어의 적어도 일부를 기판 표면의 적어도 일부에 결합시키기에 충분한 시간 동안 나노와이어의 현탁액을 기판 표면과 접촉시키는 단계, 및 미결합된 나노와이어의 현탁액을 기판으로부터 제거하는 단계를 포함하는 것인 방법.
  8. 제7항에 있어서, 상기 접촉 시간은 30 초 ∼ 12 시간, 바람직하게는 1 분 ∼ 6 시간, 더욱 바람직하게는 2 분 ∼ 2 시간 범위에 있는 것인 방법.
  9. 제7항 또는 제8항에 있어서, 상기 현탁액을 그 액상이 완전히 기화되기 전에 제거하는 것인 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 단계 (e)에서, 미결합된 나노와 이어의 현탁액을 액체 매질로 희석하지 않고 기판으로부터 제거하는 것인 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 단계 (e)에서, 미결합된 나노와이어의 현탁액은 흡인, 특히 피펫에 의해 기판으로부터 회수되는 것인 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 선형의 결합 부분을 포함하는 패턴을 기판 표면에 제공하고, 여기서 선의 너비는 나노와이어의 길이보다 짧은 것인 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    - 기판의 소정 영역을 1 이상의 화합물 (C1)과 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공하고, 및/또는 기판의 소정 영역을 1 이상의 화합물 (C2)과 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공하는 단계, 및
    - 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 도포된 나노와이어의 적어도 일부를 (C1)으로 커버되고 및/또는 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
    를 1 회 또는 다수 회 반복하는 것인 방법.
  14. 제13항에 있어서, 각 반복 후에 나노와이어가 결합되지 않은 화합물 (C1) 및/또는 화합물 (C2)를 기판으로부터 제거하는 것인 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    - 기판 표면에 결합할 수 있고 1 이상의 유기 반전도성 화합물 (S)을 결합시킬 수 있는 1 이상의 화합물 (C3)과 기판의 소정 영역을 접촉시키는 단계, 및/또는 기판 표면에 결합할 수 있고 화합물 (S)의 결합을 방지할 수 있는 1 이상의 화합물 (C4)과 기판의 소정 영역을 접촉시키는 단계, 및
    - 기판 표면에 화합물 (S)을 도포하여 도포된 화합물 (S)의 적어도 일부를 (C3)로 커버되고 및/또는 (C4)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
    를 추가로 포함하는 것인 방법.
  16. 제15항에 있어서, 화합물 (C3)는 화합물 (C1) 및 (C2)로 구성된 군으로부터 선택되는 것인 방법.
  17. 제15항 또는 제16항에 있어서, 화합물 (C4)는 (C1) 및 (C2)로 구성된 군으로부터 선택되는 것인 방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서, 유기 반전도성 화합물 (S)을 미세결정의 형태로 사용하는 것인 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 액체 매질은 물 및 물과 1 이상의 수혼화성 유기 용매의 혼합물로부터 선택되는 것인 방법.
  20. 기판 상에 나노와이어를 제공하는 단계를 포함하는 전자 소자의 제조 방법으로서,
    - 기판 표면에 결합할 수 있고 나노와이어를 결합시킬 수 있는 1 이상의 화합물 (C1)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 결합 부분의 패턴을 제공하는 단계, 및/또는 기판 표면에 결합하고 나노와이어의 결합을 방지할 수 있는 1 이상의 화합물 (C2)과 기판의 소정 영역을 접촉시켜 기판 표면 상에 비결합 부분의 패턴을 제공하는 단계, 및
    - 상기 기판 표면을 액체 매질 중 나노와이어의 현탁액과 접촉시켜 도포된 나노와이어의 적어도 일부를 (C1)로 커버되고 및/또는 (C2)로 커버되지 않은 기판 표면의 적어도 일부에 결합시키는 단계
    를 포함하는 방법.
  21. 제20항에 있어서, 상기 전자 소자는 유기 전계 효과 트랜지스터의 패턴을 포함하고, 각각의 트랜지스터는
    - 기판 상에 위치하는 유기 반도체 (S);
    - 미세결정의 채널 부위의 전도성을 제어하도록 위치한 게이트 구조체; 및
    - 상기 채널 부위의 대향 말단에 위치하는 전도성 소스 및 드레인 전극
    을 포함하며, 상기 트랜지스터의 적어도 일부는 제1항 내지 제19항 중 어느 한 항에서 청구된 바와 같은 방법에 의해 얻어지는 나노와이어를 포함하거나 이들에 의해 배선되는 것인 방법.
KR1020087030877A 2006-05-18 2007-05-16 나노규모의 전자 소자 제조를 위한 표면 상의 나노와이어의패턴화 KR20090019845A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/435,886 US20070269924A1 (en) 2006-05-18 2006-05-18 Patterning nanowires on surfaces for fabricating nanoscale electronic devices
US11/435,886 2006-05-18

Publications (1)

Publication Number Publication Date
KR20090019845A true KR20090019845A (ko) 2009-02-25

Family

ID=38582150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030877A KR20090019845A (ko) 2006-05-18 2007-05-16 나노규모의 전자 소자 제조를 위한 표면 상의 나노와이어의패턴화

Country Status (6)

Country Link
US (1) US20070269924A1 (ko)
EP (1) EP2022107A2 (ko)
JP (1) JP2009537978A (ko)
KR (1) KR20090019845A (ko)
CN (1) CN101449405A (ko)
WO (1) WO2007135076A2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014851B1 (ko) * 2007-05-15 2011-02-16 고려대학교 산학협력단 혼합기체 검출용 기체센서의 제조방법 및 기체센서
KR101156654B1 (ko) * 2010-10-22 2012-06-14 (주)에이티엔에스 탄소 나노파이버 하이브리드 전극 및 이를 이용한 초고용량 에너지 저장 소자, 그리고 탄소 나노파이버 하이브리드 전극을 제조하는 방법
KR20160078048A (ko) 2014-12-24 2016-07-04 한밭대학교 산학협력단 마이크로 유체 기반 프린터 노즐 및 이의 제조방법
KR20200105050A (ko) * 2019-02-28 2020-09-07 부경대학교 산학협력단 신축성 전극 및 이의 제조 방법
US11888092B2 (en) 2018-10-10 2024-01-30 Samsung Display Co., Ltd. Display device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005063038A1 (de) * 2005-12-29 2007-07-05 Basf Ag Nano Thermoelektrika
KR101364873B1 (ko) * 2006-05-04 2014-02-19 바스프 에스이 유기 전계 효과 트랜지스터의 제조 방법
US20080054258A1 (en) * 2006-08-11 2008-03-06 Basf Aktiengesellschaft Use of perylene diimide derivatives as air-stable n-channel organic semiconductors
US8586131B2 (en) * 2006-10-10 2013-11-19 President And Fellows Of Harvard College Liquid films containing nanostructured materials
US20080093693A1 (en) * 2006-10-20 2008-04-24 Kamins Theodore I Nanowire sensor with variant selectively interactive segments
US7892610B2 (en) * 2007-05-07 2011-02-22 Nanosys, Inc. Method and system for printing aligned nanowires and other electrical devices
JP2010531056A (ja) * 2007-06-22 2010-09-16 ビーエーエスエフ ソシエタス・ヨーロピア Ｎ，ｎ’−ビス（１，１−ジヒドロペルフルオロ−ｃ３−ｃ５−アルキル）ペリレン−３，４：９，１０−テトラカルボン酸ジイミドの使用
KR20100097662A (ko) * 2007-10-31 2010-09-03 바스프 에스이 할로겐화 프탈로시아닌의 용도
EP2280971A1 (en) * 2008-03-19 2011-02-09 Basf Se N,n'-bis(fluorophenylalkyl)-substituted perylene-3,4:9,10-tetracarboximides, and the preparation and use thereof
KR20100035380A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 박막형 센싱부재를 이용한 화학 센서
US7631798B1 (en) * 2008-10-02 2009-12-15 Ernest Long Method for enhancing the solderability of a surface
WO2011010988A1 (en) 2009-07-20 2011-01-27 Hewlett-Packard Development Company, L.P Nanowire sensor with angled segments that are differently functionalized
CN101789439B (zh) * 2010-02-11 2013-02-27 复旦大学 一种可用在柔性电路中的阻变存储器及其制备方法
KR101486938B1 (ko) * 2010-09-29 2015-02-04 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 세라믹 나노튜브 합성물에 상 변화 에너지 저장
WO2012094634A2 (en) * 2011-01-07 2012-07-12 Dune Sciences, Inc. Functionalized carbon membranes
US8557097B2 (en) * 2011-09-09 2013-10-15 International Business Machines Corporation Embedding a nanotube inside a nanopore for DNA translocation
EP2837035A2 (en) * 2012-04-12 2015-02-18 Sol Voltaics AB Methods of nanowire functionalization, dispersion and attachment
RU2638130C2 (ru) 2012-10-16 2017-12-11 Конинклейке Филипс Н.В. Датчик для текучих сред с широким динамическим диапазоном на основе нанопроводной платформы
US20160005599A1 (en) * 2013-02-18 2016-01-07 Postech Academy-Industry Foundation Method for forming aligned oxide semiconductor wire pattern and electronic device using same
KR101507240B1 (ko) 2013-02-18 2015-03-30 포항공과대학교 산학협력단 금속 산화물 나노선 패턴을 포함하는 가스센서 나노어레이의 제조방법
KR101486955B1 (ko) * 2013-02-18 2015-01-27 포항공과대학교 산학협력단 정렬된 산화물 반도체 와이어 패턴의 제조방법 및 이를 이용한 전자소자
CN104521005B (zh) * 2013-04-05 2016-08-24 苏州诺菲纳米科技有限公司 带有融合金属纳米线的透明导电电极、它们的结构设计及其制造方法
KR101573052B1 (ko) 2014-03-19 2015-12-01 인하대학교 산학협력단 나노 물질 패턴의 제조방법
KR101636450B1 (ko) * 2015-01-23 2016-07-06 인하대학교 산학협력단 전도성 접착제 필름의 제조방법 및 이에 따라 제조되는 전도성 접착제 필름
US9607900B1 (en) * 2015-09-10 2017-03-28 International Business Machines Corporation Method and structure to fabricate closely packed hybrid nanowires at scaled pitch
US10374034B1 (en) 2018-05-21 2019-08-06 International Business Machines Corporation Undercut control in isotropic wet etch processes
GB201809207D0 (en) * 2018-06-05 2018-07-25 Univ Oxford Innovation Ltd Molecular electronic device
CN108976914B (zh) * 2018-08-14 2021-06-22 重庆文理学院 一种高分散的铜纳米线导电墨水、导电薄膜及其制备方法
KR102218984B1 (ko) * 2019-07-16 2021-02-23 한국과학기술원 공중 부유형 나노와이어 및 이의 제조 방법
CN111663167A (zh) * 2020-06-16 2020-09-15 合肥工业大学 一种基于bpe技术的金属线制备方法
CN113410339B (zh) * 2021-06-18 2023-08-15 中科检测技术服务(重庆)有限公司 一种高稳定性纳米铜导电薄膜的制备及其应用
CN116179004B (zh) * 2023-03-22 2024-05-17 北京华楚路美交通科技有限公司 一种自组装法制备超疏水抗污涂料的方法及用途

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
US6881604B2 (en) * 1999-05-25 2005-04-19 Forskarpatent I Uppsala Ab Method for manufacturing nanostructured thin film electrodes
EP2239794A3 (en) * 1999-07-02 2011-03-23 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6604971B1 (en) * 2000-05-02 2003-08-12 General Electric Company Fabrication of LED lamps by controlled deposition of a suspension media
GB0215858D0 (en) * 2002-07-09 2002-08-14 Cambridge Display Tech Ltd Patterning method
US6885024B2 (en) * 2002-09-27 2005-04-26 Lucent Technologies Inc. Devices with organic crystallite active channels
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7182996B2 (en) * 2002-11-22 2007-02-27 Florida State University Research Foundation, Inc. Deposting nanowires on a substrate
US7218004B2 (en) * 2005-03-11 2007-05-15 Hewlett-Packard Development Company, L.P. Fusing nanowires using in situ crystal growth
US7670882B2 (en) * 2005-04-05 2010-03-02 Hewlett-Packard Development Company, L.P. Electronic device fabrication
WO2007011076A1 (en) * 2005-07-15 2007-01-25 Korea Institute Of Machinery And Materials Attaching method of nano materials using langmuir-blodgett
KR101364873B1 (ko) * 2006-05-04 2014-02-19 바스프 에스이 유기 전계 효과 트랜지스터의 제조 방법
US20080054258A1 (en) * 2006-08-11 2008-03-06 Basf Aktiengesellschaft Use of perylene diimide derivatives as air-stable n-channel organic semiconductors
WO2009075720A2 (en) * 2007-11-21 2009-06-18 Northeastern University Patterned nanosubstrates made by directed self assembly of amphiphilic molecules

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014851B1 (ko) * 2007-05-15 2011-02-16 고려대학교 산학협력단 혼합기체 검출용 기체센서의 제조방법 및 기체센서
KR101156654B1 (ko) * 2010-10-22 2012-06-14 (주)에이티엔에스 탄소 나노파이버 하이브리드 전극 및 이를 이용한 초고용량 에너지 저장 소자, 그리고 탄소 나노파이버 하이브리드 전극을 제조하는 방법
KR20160078048A (ko) 2014-12-24 2016-07-04 한밭대학교 산학협력단 마이크로 유체 기반 프린터 노즐 및 이의 제조방법
US11888092B2 (en) 2018-10-10 2024-01-30 Samsung Display Co., Ltd. Display device
KR20200105050A (ko) * 2019-02-28 2020-09-07 부경대학교 산학협력단 신축성 전극 및 이의 제조 방법

Also Published As

Publication number Publication date
US20070269924A1 (en) 2007-11-22
WO2007135076A3 (en) 2008-04-17
JP2009537978A (ja) 2009-10-29
WO2007135076A2 (en) 2007-11-29
EP2022107A2 (en) 2009-02-11
CN101449405A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
KR20090019845A (ko) 나노규모의 전자 소자 제조를 위한 표면 상의 나노와이어의패턴화
US7795145B2 (en) Patterning crystalline compounds on surfaces
Kwiat et al. Large-scale ordered 1D-nanomaterials arrays: Assembly or not?
CA2417992C (en) Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
Wang et al. Area-selective growth of functional molecular architectures
WO2003085701A2 (en) Methods of positions and/or orienting nanostructures
US20060175603A1 (en) Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure
CN1790643A (zh) 包含掺杂了的纳米元件的装置及其形成方法
US8004018B2 (en) Fabrication method of electronic devices based on aligned high aspect ratio nanoparticle networks
CN1960022A (zh) 将流体刷涂到表面能图案化的衬底上限定的高分辨率结构
US7115900B2 (en) Devices having patterned regions of polycrystalline organic semiconductors, and methods of making the same
US9257660B2 (en) Method for fabricating single electron transistor having nanoparticles of uniform pattern arrangement
KR100813113B1 (ko) 금 나노 선 제조방법
JP4483243B2 (ja) 膜、及び、その形成方法、並びに半導体装置及びその製造方法
KR101100618B1 (ko) 자가 조립 방식에 의한 조밀 적층 모노레이어 제조 방법 및 상기 모노레이어를 포함하는 전자 소자
Corzo Diaz Patterning of Perovskite Single Crystals
Rogers et al. Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
Williams Functional Molecular Wires from Self-Assembled Film

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid