KR20090019144A - 반도체 소자의 미세패턴 형성 방법 - Google Patents

반도체 소자의 미세패턴 형성 방법 Download PDF

Info

Publication number
KR20090019144A
KR20090019144A KR1020070083360A KR20070083360A KR20090019144A KR 20090019144 A KR20090019144 A KR 20090019144A KR 1020070083360 A KR1020070083360 A KR 1020070083360A KR 20070083360 A KR20070083360 A KR 20070083360A KR 20090019144 A KR20090019144 A KR 20090019144A
Authority
KR
South Korea
Prior art keywords
film
pad
exposure
forming
photoresist film
Prior art date
Application number
KR1020070083360A
Other languages
English (en)
Inventor
심귀황
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070083360A priority Critical patent/KR20090019144A/ko
Publication of KR20090019144A publication Critical patent/KR20090019144A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 하드 마스크막을 포함한 반도체 기판이 제공되는 단계, 하드 마스크막 상에 패드막을 형성하는 단계, 패드막에 제1 패턴홀을 형성하는 제1 패터닝 공정을 실시하는 단계, 제1 패턴홀 사이의 패드막에 제2 패턴홀을 형성하는 제2 패터닝 공정을 실시하여 패드막을 패터닝하는 단계, 패터닝된 패드막의 패턴에 따라 식각 공정을 실시하여 하드 마스크막에 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법으로 이루어진다.
미세패턴, 하드 마스크, 포토레지스트막, 노광, 현상, 베이크, 산 확산, H+

Description

반도체 소자의 미세패턴 형성 방법{Method of forming micro pattern for semiconductor device}
본 발명은 반도체 소자의 미세패턴 형성 방법에 관한 것으로, 특히 공정 단계를 간소화하면서 미세한 패턴을 형성할 수 있는 반도체 소자의 미세패턴 형성 방법에 관한 것이다.
반도체 소자는 데이터가 저장되는 다수의 메모리 셀들을 포함하고 있으며, 메모리 셀들의 구동을 위하여 다수의 트랜지스터들 및 금속배선이 더 포함된다.
특히, 반도체 소자의 소형화 및 대용량화를 추구하기 위하여 반도체 소자의 집적도가 점차 증가하고 있으며, 이에 따라 메모리 셀, 트랜지스터 및 금속배선의 패턴 폭 및 패턴 간의 간격 또한 좁아지고 있다. 이처럼 패턴의 크기 및 패턴 간의 간격이 좁아짐에 따라 미세 패턴(micro pattern)을 형성하기가 점차 어려워지고 있다. 다음으로 미세 패턴을 형성하는 방법에 관하여 좀 더 구체적으로 설명하도록 한다.
먼저, 일반적인 패턴(pattern)의 형성 방법은, 반도체 기판상에 패터닝(patterning) 하고자 하는 대상이 되는 대상 막(예를 들면, 메모리 셀의 게이트 전극막 또는 금속배선용 금속막)을 형성하고, 대상 막의 상부에 하드 마스크막을 형성한다. 하드 마스크막의 상부에 포토레지스트막을 형성하고 원하는 패턴에 따라 노광공정을 실시한 후, 노광된 영역을 현상(develop)하여 포토레지스트 패턴을 형성한다. 그러면, 포토레지스트 패턴의 개방 영역으로 하드 마스크막이 노출된다. 이어서, 포토레지스트 패턴에 따라 식각 공정을 실시하여 노출된 하드 마스크막을 제거하고 포토레지스트 패턴을 제거하면 하드 마스크 패턴이 형성된다. 그리고, 하드 마스크 패턴에 따라 패터닝 하고자 하는 대상 막을 식각하면 원하는 패턴을 형성할 수 있다.
이러한 방법으로 패터닝 공정을 실시하지만, 상술한 바와 같이 반도체 소자의 집적도가 증가함에 따라 더욱 미세한 패턴이 요구되고 있으며, 이에 따라, 기존의 노광 장비보다 성능이 우수한 노광 장비가 필요하게 되었다.
하지만, 기존의 노광 장비보다 성능이 우수한 노광 장비는 고가의 장비로써, 이를 공정 라인에 구비하기 위해서는 공정 비용의 증대를 초래하므로 생산비용이 높아지게 되어 용이하지 못하다.
이를 해결하기 위하여, 기존에 사용하는 노광 장비를 사용하되, 제1 포토레지스트막 및 제2 포토레지스트막을 이용하여 하드 마스크막의 패터닝 공정을 두 번으로 나누어 미세패턴을 형성하는 기술이 개발되고 있으나, 이는 하드 마스크를 패터닝 하기 위한 다수의 식각 공정을 실시해야 하므로 그만큼의 공정 비용의 소비 증가 및 공정 시간이 길어지게 된다.
본 발명은 기존의 노광 장비를 사용하되, 포토레지스트막의 하부에 현상액에 의해 제거될 수 있는 패드막을 형성하고, 제1 노광 공정 및 제2 노광 공정을 실시하여 패드막에 미세 패턴을 형성한 후, 패드막의 패턴에 따라 식각 공정을 실시하여 미세 패턴을 형성할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 미세패턴 형성 방법은, 하드 마스크막을 포함한 반도체 기판이 제공된다. 하드 마스크막 상에 패드막을 형성한다. 패드막에 제1 패턴홀을 형성하는 제1 패터닝 공정을 실시한다. 제1 패턴홀 사이의 패드막에 제2 패턴홀을 형성하는 제2 패터닝 공정을 실시하여 패드막을 패터닝한다. 패터닝된 패드막의 패턴에 따라 식각 공정을 실시하여 하드 마스크막에 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법으로 이루어진다.
하드 마스크막과 패드막 사이에 반사 방지막을 형성하는 단계를 더 포함하며, 제1 패터닝 공정은, 패드막의 상부에 제1 포토레지스트막을 형성한다. 제1 포토레지스트막에 제1 노광 영역을 정의하는 제1 노광공정을 실시한다. 노광후 베이크 공정을 실시한다. 현상 공정을 실시하여 제1 포토레지스트막 및 상기 패드막의 상기 제1 노광 영역을 제거한다. 제1 포토레지스트막을 제거하는 단계를 포함한다.
제2 패터닝 공정은, 패드막의 상부에 제2 포토레지스트막을 형성한다. 제2 포토레지스트막에 제2 노광 영역을 정의하는 제2 노광공정을 실시한다. 노광후 베이크 공정을 실시한다. 현상 공정을 실시하여 제2 포토레지스트막 및 패드막의 제2 노광 영역을 제거한다. 제2 포토레지스트막을 제거하는 단계를 포함한다.
제1 포토레지스트막 또는 제2 포토레지스트막을 형성한 후에 베이크 공정을 실시하는 단계를 더 포함한다.
베이크 공정은 제1 포토레지스트막 또는 제2 포토레지스트막의 화학적 결합을 교차결합시키는 단계이다..
제1 노광공정에 의해 제1 포토레지스트막의 제1 노광 영역의 교차결합이 끊어지고, 제2 노광공정에 의해 제2 포토레지스트막의 제2 노광 영역의 교차결합이 끊어진다.
노광후 베이크 공정은 제1 포토레지스트막 또는 제2 포토레지스트막의 제1 노광 영역 또는 제2 노광 영역에 발생된 산(acid)을 상기 패드막으로 확산시킨다.
패드막은 산(H+)의 확산에 의해 화학적 결합이 끊어지고, 후속 현상 공정 시 현상액에 의해 제거되는 유기 반사 방지막(Developer soluble ARC)으로 형성한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 미세패턴 형성 방법은, 하드 마스크막을 포함한 반도체 기판이 제공된다. 하드 마스크막 상에 산(acid)의 확산으로 현상액에 의해 제거되는 패드막을 형성한다. 패드막에 다수의 패터닝 공정을 실시한다. 패터닝된 패드막의 패턴에 따라 식각 공정을 실시하여 하드 마스크막에 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법으로 이루 어진다.
다수의 패터닝 공정은 패터닝 공정의 횟수 만큼의 포토레지스트막을 각각 형성하고 노광 및 현상하는 단계를 실시한다.
본 발명의 또 다른 실시 예에 따른 반도체 소자의 미세패턴 형성 방법은, 하드 마스크막을 포함하는 반도체 기판이 제공된다. 하드 마스크막 상에 패드막을 형성한다. 패드막 상에 포토레지스트막을 형성한다. 포토레지스트막의 노광 공정을 실시한다. 포토레지스트막의 노광 영역에 포함된 산(acid)이 패드막으로 확산되도록 베이크 공정을 실시한다. 포토레지스트막의 노광 영역과 패드막 중 산이 확산된 영역을 제거하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법으로 이루어진다.
본 발명은 현상액에 의해 제거될 수 있는 패드막을 형성함으로써 미세 패턴을 위한 식각 공정을 간소화할 수 있으므로 공정 시간을 단축할 수 있으며, 기존의 노광장비를 사용하여 패턴을 더블링함으로서 공정비용을 증대시키지 않고서 노광장비가 가진 한계해상도의 2배에 해당하는 미세패턴을 형성할 수 있다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다 양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1j는 본 발명에 따른 반도체 소자의 미세패턴 형성 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상에 미세 패턴을 형성할 하드 마스크막(102)을 형성한다. 도면에서는 반도체 기판(100) 상에 하드 마스크막(102)을 형성하였으나, 이는 하드 마스크막(102)에 미세패턴을 형성하는 방법을 설명하기 위한 것이다. 따라서, 하드 마스크막(102)의 하부에는 패터닝(patterning) 하고자 하는 대상이 되는 막(예를 들면, 게이트 전극막 또는 금속배선용 금속막)을 형성하여 본 발명을 적용할 수 있다.
하드 마스크막(102)의 상부에 노광 공정시 노광의 반사작용을 방지하는 반사 방지막(104)을 형성하고, 반사 방지막(104)의 상부에는 미세패턴을 형성하기 위한 패드막(106)을 형성한다. 바람직하게는, 반사 방지막(104)은 유기 반사 방지막(Organic bottom ARC)으로 형성하고, 패드막(106)은 현상액에 제거될 수 있는 유기 반사 방지막(Developer soluble ARC)으로 형성한다. 패드막(106)의 상부에 제1 패턴홀을 형성하기 위한 제1 포토레지스트막(108)을 형성한다.
도 1b를 참조하면, 제1 포토레지스트막(108)이 유동성의 막이므로 제1 포토레지스트막(108)의 화학적 결합을 교차결합(cross-linking) 시키기 위한 베이크(bake) 공정을 실시한다. 이에 따라, 제1 포토레지스트막(108)의 화학적 결합이 견고해진다.
제1 포토레지스트막(108)에 제1 노광공정을 실시한다. 이때, 형성하고자 하는 미세패턴 중 어느 하나의 패턴을 이븐(even) 패턴이라고 한다면, 이븐 패턴과 이웃하는 패턴을 오드(odd) 패턴이라고 하도록 한다. 이에 따라, 미세패턴은 이븐 및 오드 패턴이 반복되면서 배열된 패턴이라고 할 수 있으며, 이븐 패턴을 제1 노광 영역이라고 하고, 오드 패턴을 제2 노광 영역으로 하여 기술하도록 한다. 상술한 제1 노광공정은 이 중에서 제1 패턴(또는, 제2 패턴)을 형성하기 위한 공정이다.
제1 노광공정을 구체적으로 설명하면, 제1 노광 영역(또는, 제2 노광 영역)이 개방된 슬릿(slit)을 이용하여 노광을 입사하면, 제1 포토레지스트막(108) 중에서 제1 노광 영역(또는, 제2 노광 영역)에 해당하는 영역(108a)이 노광된다. 즉, 제1 포토레지스트막(108)에는 제1 노광 영역(또는, 제2 노광 영역)에 해당되는 영역만 노광되고, 제1 노광 영역(또는, 제2 노광 영역)의 사이에 제2 노광 영역(또는, 제1 노광 영역) 영역은 아직 형성되지 않았다.
도 1c를 참조하면, 제1 노광공정을 수행한 후에 노광된 영역(108a)의 화학적 결합을 끊기 위한 베이크 공정을 실시한다. 이때의 베이크 공정을 노광후 베이크(Post Exposure Bake; PEB) 공정이라고 부르기도 한다. 노광후 베이크(PEB) 공정을 실시하면, 노광된 영역(108a)에서 발생한 산(acid; 예를 들면, H+)이 제1 포토레지스트막(108) 하부에 접해있는 패드막(106)으로 확산되는데, 특히 수직 방향으로 확산되어 내려가는 특성이 있다. 이와 같이, 패드막(106)의 제1 패턴영역(106a) 은 확산된 산(acid)에 의해 교차결합(cross-linking) 되었던 화학적 결합이 끊어지게 된다(de-cross-linking). 확산되어 내려가는 산(acid)은 반사 방지막(104)을 통과하지 못하므로 패드막(106)에서만 산(acid+) 확산 영역(106a)이 형성된다.
도 1d를 참조하면, 현상 공정을 실시하여 제1 포토레지스트막(108) 및 패드막(106)의 노광 영역(도 1c의 108a)과 산(acid) 확산 영역(도 1c의 106a)을 제거하여 반사 방지막(104)이 노출되도록 제1 패턴홀(109)을 형성한다.
도 1e를 참조하면, 제1 포토레지스트막(도 1d의 108)을 제거하여 제1 패턴홀(109)이 형성된 패드막(106)이 반도체 기판(100)의 최상부에 잔류하도록 한다.
도 1f를 참조하면, 패드막(106) 및 노출된 반사 방지막(104)의 상부에 제2 패턴홀을 형성하기 위한 제2 포토레지스트막(110)을 형성한다. 제2 포토레지스트막(110)이 유동성의 막이므로 제2 포토레지스트막(110)의 화학적 결합을 교차결합(cross-linking) 시키기 위한 베이크(bake) 공정을 실시한다. 이에 따라, 제2 포토레지스트막(110)의 화학적 결합이 교차결합(cross-linking)되어 견고해진다.
이어서, 제2 포토레지스트막(110)에 제2 노광공정을 실시한다. 제2 노광공정은 제2 노광 영역(또는, 제1 노광 영역)을 형성하기 위한 공정이다. 제2 노광공정을 구체적으로 설명하면, 제2 노광 영역(또는, 제1 노광 영역)이 개방된 슬릿(slit)을 이용하여 노광을 입사하면, 제2 포토레지스트막(110) 중에서 제2 노광 영역(또는, 제1 노광 영역)에 해당하는 영역(110a)이 노광된다. 즉, 제1 패턴홀(109) 사이의 제2 포토레지스트막(110)에 제2 노광 영역(또는, 제1 노광 영역)에 해당되는 영역(110a)이 노광된다. 제2 노광공정에 의해 제2 포토레지스트막(110)의 노광 영역(110a)은 교차결합(cross-linking)되었던 화학적 결합이 끊어지게 되어 비 경화(de-cross-linking)된다.
도 1g를 참조하면, 제2 노광공정을 수행한 후, 노광후 베이크(PEB) 공정을 실시한다. 노광후 베이크(PEB) 공정을 실시하면, 제2 포토레지스트막(110)의 노광 영역(110a)에서 발생한 산(acid)이 제2 포토레지스트막(110) 하부에 접해있는 패드막(106)으로 확산되는데, 특히 수직 방향으로 확산되어 내려가는 특성이 있다. 이와 같이, 패드막(106)의 제2 패턴영역(106b)은 확산된 산(acid)에 의해 교차결합(cross-linking) 되었던 화학적 결합이 끊어지게 된다(de-cross-linking). 또한, 확산되어 내려가는 산(acid)은 반사 방지막(104)을 통과하지 못하므로 패드막(106)에서만 산(acid) 확산 영역(106a)이 형성된다.
도 1h를 참조하면, 현상 공정을 실시하여 제2 포토레지스트막(110) 및 패드막(106)에 형성된 노광 영역(도 1g의 110a)과 산(acid) 확산 영역(106b)을 제거하여 반사 방지막(104)이 노출되도록 제2 패턴홀(111)을 형성한다.
도 1i를 참조하면, 제2 포토레지스트막(110)을 제거하여 반도체 기판(100)의 최상부에 패드막(106)이 잔류되도록 한다. 상술한 제1 및 제2 노광공정과 현상 공정을 통하여 패드막(106)에 제1 패턴홀(109) 및 제2 패턴홀(111)이 서로 반복적으로 형성된 미세패턴을 형성할 수 있다.
도 1j를 참조하면, 제1 패턴홀(도 1i의 109) 및 제2 패턴홀(도 1i의 111)이 형성된 패드막(106)의 패턴에 따라 식각 공정을 실시하여 노출된 반사 방지막(104) 및 하드 마스크막(102)을 순차적으로 패터닝한다.
이로써, 하드 마스크막(102)에 미세패턴(113)을 형성할 수 있다. 상술한 기술에 의하면, 하드 마스크막(102)에 미세패턴을 형성하는 공정 시, 하드 마스크막(102)을 한 번의 식각 공정으로 패터닝할 수 있으므로 미세패턴 형성 공정 시간을 단축할 수 있으며, 이에 따른 공정 비용을 절감할 수 있다.
또한, 상술한 기술에서는 실시 예로 패드막(106)의 패터닝 공정을 2회로 나누어 실시하였으나, 미세패턴에 따라 2회보다 많은 횟수로 패터닝 공정을 나누어 실시할 수도 있다. 이때, 패터닝 공정 횟수 만큼의 포토레지스트막을 형성하고 노광 및 현상하는 단계를 실시하는 것이 바람직하다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1j는 본 발명에 따른 반도체 소자의 미세패턴 형성 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 하드 마스크막
104 : 반사 방지막 106 : 패드막
108 : 제1 포토레지스트막 110 : 제2 포토레지스트막

Claims (12)

  1. 하드 마스크막을 포함한 반도체 기판이 제공되는 단계;
    상기 하드 마스크막 상에 패드막을 형성하는 단계;
    상기 패드막에 제1 패턴홀을 형성하는 제1 패터닝 공정을 실시하는 단계;
    상기 제1 패턴홀 사이의 상기 패드막에 제2 패턴홀을 형성하는 제2 패터닝 공정을 실시하여 상기 패드막을 패터닝하는 단계; 및
    패터닝된 상기 패드막의 패턴에 따라 식각 공정을 실시하여 상기 하드 마스크막에 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 하드 마스크막과 상기 패드막 사이에 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 미세패턴 형성 방법.
  3. 제 1 항에 있어서, 상기 제1 패터닝 공정은,
    상기 패드막의 상부에 제1 포토레지스트막을 형성하는 단계;
    상기 제1 포토레지스트막에 제1 노광 영역을 정의하는 제1 노광공정을 실시하는 단계;
    노광후 베이크 공정을 실시하는 단계;
    현상 공정을 실시하여 상기 제1 포토레지스트막 및 상기 패드막의 상기 제1 노광 영역을 제거하는 단계; 및
    상기 제1 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법.
  4. 제 1 항에 있어서, 상기 제2 패터닝 공정은,
    상기 패드막의 상부에 제2 포토레지스트막을 형성하는 단계;
    상기 제2 포토레지스트막에 제2 노광 영역을 정의하는 제2 노광공정을 실시하는 단계;
    노광후 베이크 공정을 실시하는 단계;
    현상 공정을 실시하여 상기 제2 포토레지스트막 및 상기 패드막의 상기 제2 노광 영역을 제거하는 단계; 및
    상기 제2 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제1 포토레지스트막 또는 상기 제2 포토레지스트막을 형성한 후에 베이 크 공정을 실시하는 단계를 더 포함하는 반도체 소자의 미세패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 베이크 공정은 상기 제1 포토레지스트막 또는 상기 제2 포토레지스트막의 화학적 결합을 교차결합시키는 단계인 반도체 소자의 미세패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 제1 노광공정에 의해 상기 제1 포토레지스트막의 상기 제1 노광 영역의 상기 교차결합이 끊어지고,
    상기 제2 노광공정에 의해 상기 제2 포토레지스트막의 상기 제2 노광 영역의 상기 교차결합이 끊어지는 반도체 소자의 미세패턴 형성 방법.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 노광후 베이크 공정은 상기 제1 포토레지스트막 또는 상기 제2 포토레지스트막의 상기 제1 노광 영역 또는 상기 제2 노광 영역에 발생된 산(acid)을 상기 패드막으로 확산시키는 반도체 소자의 미세패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 패드막은 상기 산(H+)의 확산에 의해 화학적 결합이 끊어지고, 후속 현상 공정 시 현상액에 의해 제거되는 유기 반사 방지막(Developer soluble ARC)으로 형성하는 반도체 소자의 미세패턴 형성 방법.
  10. 하드 마스크막을 포함한 반도체 기판이 제공되는 단계;
    상기 하드 마스크막 상에 산(acid)의 확산으로 현상액에 의해 제거되는 패드막을 형성하는 단계;
    상기 패드막에 다수의 패터닝 공정을 실시하는 단계; 및
    패터닝된 상기 패드막의 패턴에 따라 식각 공정을 실시하여 상기 하드 마스크막에 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법.
  11. 제 10 항에 있어서,
    상기 다수의 패터닝 공정은 상기 패터닝 공정의 횟수 만큼의 포토레지스트막을 각각 형성하고 노광 및 현상하는 단계를 실시하는 반도체 소자의 미세패턴 형성 방법.
  12. 하드 마스크막을 포함하는 반도체 기판이 제공되는 단계;
    상기 하드 마스크막 상에 패드막을 형성하는 단계;
    상기 패드막 상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막의 노광 공정을 실시하는 단계;
    상기 포토레지스트막의 노광 영역에 포함된 산(acid)이 상기 패드막으로 확산되도록 베이크 공정을 실시하는 단계; 및
    상기 포토레지스트막의 상기 노광 영역과 상기 패드막 중 상기 산이 확산된 영역을 제거하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법.
KR1020070083360A 2007-08-20 2007-08-20 반도체 소자의 미세패턴 형성 방법 KR20090019144A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070083360A KR20090019144A (ko) 2007-08-20 2007-08-20 반도체 소자의 미세패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070083360A KR20090019144A (ko) 2007-08-20 2007-08-20 반도체 소자의 미세패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20090019144A true KR20090019144A (ko) 2009-02-25

Family

ID=40687009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083360A KR20090019144A (ko) 2007-08-20 2007-08-20 반도체 소자의 미세패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20090019144A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733310A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(北京)有限公司 鳍式场效应管的形成方法
US9754789B2 (en) 2013-10-21 2017-09-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device and computing system for implementing the method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754789B2 (en) 2013-10-21 2017-09-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device and computing system for implementing the method
CN104733310A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(北京)有限公司 鳍式场效应管的形成方法
CN104733310B (zh) * 2013-12-18 2017-11-03 中芯国际集成电路制造(北京)有限公司 鳍式场效应管的形成方法

Similar Documents

Publication Publication Date Title
US8012675B2 (en) Method of patterning target layer on substrate
KR20160063318A (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
US8835100B2 (en) Double patterning by PTD and NTD process
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
KR20160032633A (ko) 패턴 형성 방법
US9097975B2 (en) Double patterning by PTD and NTD process
CN109742089B (zh) 显示基板、显示装置和显示基板的制造方法
KR20180014688A (ko) 포토레지스트의 확산 및 용해도 스위치 메커니즘을 분리하는 수단
KR20120027989A (ko) 반도체 소자의 패턴 형성방법
KR20090019144A (ko) 반도체 소자의 미세패턴 형성 방법
JP3526981B2 (ja) 半導体集積回路の配線構造
CN101335184A (zh) 形成半导体器件的微图案的方法
US7083898B1 (en) Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
KR20120126715A (ko) 반도체 소자의 패턴 형성 방법
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
CN113130383B (zh) 一种半导体结构及其制作方法
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
US8318408B2 (en) Method of forming patterns of semiconductor device
KR101080908B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR20100134415A (ko) 반도체 소자의 제조 방법
KR20010046749A (ko) 반도체 소자의 노드 콘택 형성방법
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100309089B1 (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination