KR20090018468A - Ceramic substrate and method thereof and light emitting diode package having the same - Google Patents

Ceramic substrate and method thereof and light emitting diode package having the same Download PDF

Info

Publication number
KR20090018468A
KR20090018468A KR1020070082930A KR20070082930A KR20090018468A KR 20090018468 A KR20090018468 A KR 20090018468A KR 1020070082930 A KR1020070082930 A KR 1020070082930A KR 20070082930 A KR20070082930 A KR 20070082930A KR 20090018468 A KR20090018468 A KR 20090018468A
Authority
KR
South Korea
Prior art keywords
ceramic plate
bonding pads
pads
ceramic
bonding
Prior art date
Application number
KR1020070082930A
Other languages
Korean (ko)
Other versions
KR100889644B1 (en
Inventor
이경우
성재훈
Original Assignee
알티전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알티전자 주식회사 filed Critical 알티전자 주식회사
Priority to KR1020070082930A priority Critical patent/KR100889644B1/en
Publication of KR20090018468A publication Critical patent/KR20090018468A/en
Application granted granted Critical
Publication of KR100889644B1 publication Critical patent/KR100889644B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Led Device Packages (AREA)

Abstract

A ceramic substrate, a manufacturing method thereof, and a light emitting diode package are provided to improve productivity by forming a via pattern in two unit modules at the same time. A ceramic substrate(100) includes a ceramic plate(110), a plurality of bonding pads(120), a plurality of soldering pads and a plurality of via patterns(140). Bonding pads are formed on the single-side of the ceramic plate. Bonding pads are used as an electrode. An LED(Light Emitting Diode) chip(200) is mounted on the bonding pads. The LED chip includes a red chip(200a), a green chip(200b) and a blue chip(200c). Soldering pads are formed in other surface of the ceramic plate. Via patterns electrically connect the bonding pads and the soldering pads by penetrating through the ceramic plate. The via patterns are formed in the one side end of the ceramic plate.

Description

세라믹 기판과, 그 제조방법 및 이를 구비한 발광 다이오드 패키지{CERAMIC SUBSTRATE AND METHOD THEREOF AND LIGHT EMITTING DIODE PACKAGE HAVING THE SAME}CERAMIC SUBSTRATE AND METHOD THEREOF AND LIGHT EMITTING DIODE PACKAGE HAVING THE SAME

본 발명은 발광 다이오드 패키지에 관한 것으로서, 특히 측면에서도 발광할 수 있는 발광 다이오드 패키지 및 이 발광 다이오드 패키지에 사용되는 세라믹 기판과, 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode package, and more particularly, to a light emitting diode package capable of emitting light from the side, a ceramic substrate used in the light emitting diode package, and a manufacturing method thereof.

정보통신의 발달과 더불어 화합물 반도체 기술의 발전은 새로운 빛의 혁명을 예고하고 있다.The development of compound semiconductor technology together with the development of information and communication foretells a new light revolution.

LED(light emitting diode)로 잘 알려진 발광 다이오드는 전자 제품에서 문자나 숫자 등을 표시하기 위한 것으로, 반도체의 p-n 접합부에 전류가 흐르면 빛을 내는 금속간 화합물 접합 다이오드를 말한다.Light emitting diodes, also known as light emitting diodes (LEDs), are used to display letters, numbers, etc. in electronic products, and refer to intermetallic compound junction diodes that emit light when a current flows through a p-n junction of a semiconductor.

발광 다이오드 패키지는 그 사용 용도에 따라 탑 뷰(top view) 방식과 사이드 뷰(side view) 방식으로 구분할 수 있는데, 탑 뷰 방식의 경우, 화면에 대해 직접 빛을 조사하는 방식이고, 사이드 뷰 방식의 경우, 화면 측면에서 도광판으로 빛을 조사하여 도광판에서 화면으로 반사하는 방식을 말한다. The LED package can be classified into a top view method and a side view method according to its use. In the case of the top view method, the light is directly irradiated to the screen, and the side view method In this case, it refers to a method of reflecting light from the light guide plate to the screen by irradiating light to the light guide plate from the side of the screen.

사이드 뷰 방식은 전자 제품의 두께를 줄이거나, 공간 확보를 위한 수단으로 제시되어 현재는 핸드폰이나 네비게이션(navigation), 노트북(notebook) 등의 백라이트(backlight)에 사용되고 있다.The side view method has been suggested as a means for reducing the thickness of electronic products or for securing space, and is currently used for backlights of mobile phones, navigation, notebooks, and the like.

종래 발광 다이오드 패키지는 리드 프레임(lead frame)과, 고분자 수지에 의한 사출 과정을 통해 상기 리드 프레임의 일부분이 개방되도록 하우징(housing)이 마련되고, 상기 리드 프레임의 개방된 부분에 LED 칩(chip)이 실장된다.In the conventional LED package, a lead frame and a housing are provided to open a part of the lead frame through an injection process by a polymer resin, and an LED chip on the open part of the lead frame. This is mounted.

상기와 같은 발광 다이오드 패키지는 동작 시, LED 칩에서 빛과 함께 열이 발생되는데, 하우징의 재료인 고분자 수지는 LED 칩에서의 발광 빈도가 증가함에 따라 LED 칩에서 발생되는 열에 의하여 열화 현상이 발생된다.When the light emitting diode package is operated, heat is generated together with light from the LED chip, and the polymer resin, which is a material of the housing, is degraded by heat generated from the LED chip as the frequency of light emission from the LED chip increases. .

상기와 같은 열화 현상은 고분자 수지가 열에 약하기 때문에 발생되는 현상으로, 하우징의 변색 등을 일으키면서 발광 다이오드 패키지에서 방출되는 광량의 저하 및 수명을 단축시키는 문제가 있다.The deterioration phenomenon is a phenomenon caused by the polymer resin is weak in heat, there is a problem of reducing the amount of light emitted from the light emitting diode package and shorten the life while causing discoloration of the housing.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 열화 현상에 의한 광량 저하를 방지하고, 수명을 향상시킬 수 있는 발광 다이오드 패키지를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a light emitting diode package which can prevent a decrease in the amount of light due to a deterioration phenomenon and improve a lifespan.

상기의 목적을 달성하기 위한 본 발명은 LED 칩을 실장하기 위하여 내열성이 우수한 세라믹 기판을 사용할 수 있다.The present invention for achieving the above object can use a ceramic substrate excellent in heat resistance in order to mount the LED chip.

상기 세라믹 기판은 세라믹 플레이트 일면 상에 복수의 본딩 패드가 마련되고, 타면 상에 복수의 솔더링 패드가 마련되며, 상기 복수의 본딩 패드와 상기 복수의 솔더링 패드를 전기적으로 연결하는 비아 패턴이 세라믹 플레이트 일측 단부에 마련될 수 있다.The ceramic substrate has a plurality of bonding pads provided on one surface of the ceramic plate, a plurality of soldering pads provided on the other surface, and a via pattern for electrically connecting the plurality of bonding pads and the plurality of soldering pads to one side of the ceramic plate. It may be provided at the end.

상기 세라믹 기판은 단위 모듈로서, 세라믹 플레이트에는 복수의 행과 열로 복수개의 단위 모듈이 마련되는데, 짝수 행의 본딩 패드 패턴은 홀수 행의 본딩 패드 패턴과 서로 180도 회전된 형태로 설계될 수 있다.The ceramic substrate is a unit module, and the ceramic plate is provided with a plurality of unit modules in a plurality of rows and columns. The even pad bonding pad pattern may be designed to be rotated 180 degrees with the odd pad bonding pad pattern.

상기 비아 패턴은 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 마련되어 각 단위 모듈을 분리 시, 동일한 형태의 세라믹 기판을 얻을 수 있다.The via patterns may be provided over both ends of the odd row and the top of the even row to separate ceramic modules of the same shape when the unit modules are separated.

상술한 바와 같이 본 발명에 따르면, 내열성이 좋은 세라믹으로 LED 칩이 실장되는 기판을 만들므로, 열화 현상에 의한 광량 저하를 줄일 수 있다.As described above, according to the present invention, since the substrate on which the LED chip is mounted is made of a ceramic having good heat resistance, the decrease in the amount of light due to the deterioration phenomenon can be reduced.

또한, 복수의 세라믹 기판의 단위 모듈을 제조 시, 짝수 행과 홀수 행의 단위 모듈이 서로 점대칭이 되도록 설계하고, 그 경계에 비아 패턴을 마련함으로써 한번의 비아 패턴 형성으로 2개의 단위 모듈에 비아 패턴을 형성시킬 수 있어 생산성을 향상시킬 수 있다.In addition, when manufacturing unit modules of a plurality of ceramic substrates, the unit modules of even rows and odd rows are designed to be point symmetrical with each other, and via patterns are formed at the boundaries thereof to form a via pattern in two unit modules. Can be formed to improve the productivity.

또한, LED 칩을 삼각형 구조로 서로 근접하게 실장함으로 색혼합을 향상시킬 수 있는 효과를 제공할 수 있다.In addition, by mounting the LED chip close to each other in a triangular structure can provide an effect that can improve the color mixing.

도 1은 본 발명의 일 실시예에 따른 단위 모듈의 세라믹 기판을 나타낸 평면도이고, 도 2a 및 도 2b는 도 1의 Ⅰ-Ⅰ´ 및 Ⅱ-Ⅱ´에 따라 나타낸 단면도이다.1 is a plan view illustrating a ceramic substrate of a unit module according to an embodiment of the present invention, and FIGS. 2A and 2B are cross-sectional views taken along lines II ′ and II-II ′ of FIG. 1.

도 1과, 도 2a 및 도 2b를 참조하면, 발광 다이오드 패키지에 사용되는 세라믹 기판(100)은 세라믹 플레이트(ceramic plate;110)와, 복수의 본딩 패드(bonding pad;120)와, 복수의 솔더링 패드(soldering pad;130) 및 복수의 비아 패턴(via pattern;140)을 포함할 수 있다.1 and 2A and 2B, a ceramic substrate 100 used in a light emitting diode package includes a ceramic plate 110, a plurality of bonding pads 120, and a plurality of solderings. It may include a pad (soldering pad) 130 and a plurality of via patterns (140).

상기 세라믹 플레이트(110)의 단부에는 중심부가 개구인 반사판(111)이 마련될 수 있으며, 상기 반사판(111)은 세라믹 플레이트(110)와 동일한 재질을 사용할 수 있다.The end of the ceramic plate 110 may be provided with a reflector 111 having a central opening, the reflector 111 may be made of the same material as the ceramic plate 110.

상기 세라믹 플레이트(110)는 내열성이 좋은 특성을 가지며, 열에 의한 변색 저항성이 우수하다.The ceramic plate 110 has a good heat resistance and excellent resistance to discoloration due to heat.

상기 복수의 본딩 패드(120)는 Ag와 같은 전도성 물질로 상기 세라믹 플레이트(110)의 일면 상에 마련될 수 있으며, 전극으로서의 기능과 외부로의 열 방출 경 로를 제공할 수 있다.The plurality of bonding pads 120 may be provided on one surface of the ceramic plate 110 by using a conductive material such as Ag, and may provide a function as an electrode and a heat dissipation path to the outside.

상기 복수의 본딩 패드(120) 상에는 LED 칩(200)이 실장되며, 상기 LED 칩(200)은 본딩 패드(120)와 전기적으로 연결되고, LED 칩(200)의 구동 시 발생되는 열은 LED 칩(200)이 실장된 본딩 패드(120)를 통해 외부로 방열될 수 있다.The LED chip 200 is mounted on the plurality of bonding pads 120, the LED chip 200 is electrically connected to the bonding pad 120, and heat generated when the LED chip 200 is driven is an LED chip. The heat dissipation to the outside may be performed through the bonding pads 120 in which the 200 is mounted.

LED 칩(200)은 레드(red;이하 R이라 함;200a), 그린(green;이하 G라함;200b), 블루(blue;이하 B라 함;200c) 칩을 포함하며, 상기 R,G,B 칩(200)은 상기 본딩 패드(120) 상에 실장될 수 있다. LED chip 200 includes a red (hereinafter referred to as R; 200a), green (hereinafter referred to as G; 200b), blue (hereinafter referred to as B; 200c) chip, and the R, G, The B chip 200 may be mounted on the bonding pad 120.

상기 R,G,B 칩(200)은 발광 시, 각 칩(200)에서 발생된 빛의 혼색성을 최대로 하기 위하여 서로 최근접하도록 배치할 수 있다.The R, G, and B chips 200 may be disposed to be closest to each other in order to maximize the color mixture of the light generated from each chip 200 during light emission.

R,G,B 칩(200)의 최근접 배치는 삼각형 구조의 배치로 이루어질 수 있는데, 이를 위해 LED 칩(200)이 실장되는 부분의 본딩 패드도 이에 대응하도록 설계될 수 있다.The closest arrangement of the R, G, and B chips 200 may be a triangular arrangement. For this purpose, the bonding pads of the portions where the LED chips 200 are mounted may be designed to correspond thereto.

즉, 각 칩(200)이 실장되는 본딩 패드(110)의 각 지점을 가상의 선으로 연결한 형태가 정삼각형 구조를 갖도록 본딩 패드(110)가 설계될 수 있다.That is, the bonding pads 110 may be designed such that each point of the bonding pads 110 on which the chips 200 are mounted is connected by a virtual line to have an equilateral triangle structure.

상기 복수의 솔더링 패드(130)는 전도성 물질로 상기 세라믹 플레이트(110)의 타면 상에 마련되며, 인쇄회로기판(미도시)이나 다른 기기(미도시)에 세라믹 기판(100)이 실장 시, 인쇄회로기판이나 다른 기기와 접속될 수 있다.The plurality of soldering pads 130 are provided on the other surface of the ceramic plate 110 with a conductive material, and are printed when the ceramic substrate 100 is mounted on a printed circuit board (not shown) or another device (not shown). It can be connected to circuit boards or other devices.

상기 복수의 비아 패턴(140)은 본딩 패드(120)들과 솔더링 패드(130)들을 전기적으로 연결하기 위하여 세라믹 플레이트(110) 일측단부에 마련될 수 있다.The plurality of via patterns 140 may be provided at one end of the ceramic plate 110 to electrically connect the bonding pads 120 and the soldering pads 130.

상기 비아 패턴(140)들은 본딩 패드(120)들과 솔더링 패드(130)들 사이의 세 라믹 플레이트(110)를 관통하여 형성된 비아 홀(via hole;미도시)에 Ag와 같은 전도성 물질이 충진되거나, 비아 홀 내면에 전도성 물질이 도포되어 마련될 수 있다.The via patterns 140 may be filled with a conductive material such as Ag in a via hole (not shown) formed through the ceramic plate 110 between the bonding pads 120 and the soldering pads 130. The conductive material may be coated on the inner surface of the via hole.

도 3은 세라믹 플레이트 상에 복수의 단위 모듈(unit module) 세라믹 기판이 형성된 모습을 나타낸 평면도이다. 3 is a plan view illustrating a plurality of unit module ceramic substrates formed on a ceramic plate.

도 3을 참조하면, 세라믹 플레이트(110)를 행과 열로 구획하여 복수의 세라믹 기판(100)의 단위 모듈을 만들 수 있다.Referring to FIG. 3, a unit module of a plurality of ceramic substrates 100 may be formed by dividing the ceramic plate 110 into rows and columns.

복수의 행 중 짝수 행의 단위 모듈(100b) 패턴은 홀수 행의 단위 모듈(100a) 패턴과 서로 180도 회전된 형태로 설계할 수 있다. The unit module 100b pattern of the even rows of the plurality of rows may be designed to be rotated 180 degrees with the unit module 100a pattern of the odd rows.

구체적으로, LED 칩(200)이 실장되는 짝수 행의 본딩 패드(120b)들의 패턴과 홀수 행의 본딩 패드(120a)들은 짝수 행과 홀수 행의 단위 모듈(120a,120b)의 경계선의 중점을 중심으로 점대칭된 형태를 갖도록 설계할 수 있다.Specifically, the pattern of even-row bonding pads 120b and the odd-row bonding pads 120a on which the LED chip 200 is mounted are centered on the center of the boundary lines of the unit modules 120a and 120b of even and odd rows. It can be designed to have a point-symmetrical form.

상기 본딩 패드(120)들과 상기 본딩 패드(120)들의 반대면에 마련된 솔더링 패드(미도시)들을 연결하는 비아 패턴(140)들은 홀수 행과 짝수 행의 경계면, 즉 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 마련할 수 있다.Via patterns 140 connecting the bonding pads 120 and soldering pads (not shown) provided on opposite surfaces of the bonding pads 120 may have an interface between an odd row and an even row, that is, a lower end and an even row of odd rows. It can be provided over both ends of the upper end of.

상기 비아 패턴(140)은 원통형이나 다각형 기둥 형상으로, 상기 경계면을 중심으로 서로 면대칭이 되도록 마련할 수 있다.The via pattern 140 may have a cylindrical or polygonal column shape and may be provided to be symmetrical with respect to the boundary surface.

상기와 같이 짝수 행과 홀수 행의 본딩 패드(120) 패턴을 점대칭된 형태로 하고, 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 비아 패턴(140)들을 마련하는 이유는 복수의 단위 모듈을 각 단위 모듈로 분리 시, 동일한 형태를 갖도록 하기 위함이다.The reason why the bonding pads 120 patterns of the even rows and the odd rows are point symmetrical as described above, and the via patterns 140 are provided on both the lower ends of the odd rows and the upper ends of the even rows is provided in a plurality of unit modules. This is to have the same shape when separated into each unit module.

도 4는 도 3의 복수의 단위 모듈 세라믹 기판을 제조하는 방법을 순차적으로 나타낸 순서도이다.4 is a flowchart sequentially illustrating a method of manufacturing the plurality of unit module ceramic substrates of FIG. 3.

도 4를 참조하면, 세라믹 기판은 다음과 같은 단계를 통해 제조될 수 있다.Referring to FIG. 4, the ceramic substrate may be manufactured through the following steps.

우선, 본딩 패드 형성 단계(S1)이다.First, the bonding pad forming step (S1).

세라믹 플레이트의 일면 상에 복수의 단위 모듈이 되도록 Ag와 같은 전도성 물질을 이용하여 복수의 본딩 패드를 마련할 수 있다. A plurality of bonding pads may be provided using a conductive material such as Ag to form a plurality of unit modules on one surface of the ceramic plate.

복수의 본딩 패드는 상술한 바와 같이 짝수 행과 홀수 행의 본딩 패드들이 서로 180도 회전된 형태를 갖도록 할 수 있다. As described above, the plurality of bonding pads may allow the even and odd rows of the bonding pads to be rotated 180 degrees with each other.

다음으로, 솔더링 패드 형성 단계(S2)이다.Next, the soldering pad forming step (S2).

상기 세라믹 플레이트의 타면 상에 Ag와 같은 전도성 물질을 이용하여 복수의 솔더링 패드를 마련할 수 있다. A plurality of soldering pads may be provided on the other surface of the ceramic plate using a conductive material such as Ag.

상기 본딩 패드 형성 단계와 상기 솔더링 패드 형성 단계는 서로 그 순서를 바꿀 수 있다.The bonding pad forming step and the soldering pad forming step may be reversed in order.

다음으로, 비아 패턴 형성 단계(S3)이다.Next, the via pattern forming step (S3).

상기 본딩 패드들과 상기 솔더링 패드들 사이에 비아 홀을 형성하고, 상기 비아 홀에 Ag와 같은 전도성 물질을 충진시키거나 비아 홀 내주면에 전도성 물질을 도포함으로써 비아 패턴을 마련할 수 있다.A via pattern may be formed by forming a via hole between the bonding pads and the soldering pads, filling a conductive material such as Ag in the via hole, or applying a conductive material to the inner circumferential surface of the via hole.

상기 비아 패턴은 상술한 바와 같이 홀수 행 단위 모듈의 하단부와 짝수 행 단위 모듈의 상단부의 양 단부에 걸치도록 마련하여 홀수 행과 짝수 행의 단위 모듈의 경계면에 대하여 면대칭이 되도록 할 수 있다.As described above, the via pattern may be provided at both ends of the lower end of the odd row unit module and the upper end of the even row unit module so as to be face symmetrical with respect to the interface between the odd and even row unit modules.

마지막으로, 복수의 단위 모듈 세라믹 기판을 커팅(cutting) 등의 방법에 의하여 개개의 단위 모듈 세라믹 기판으로 분리할 수 있다(S4).Finally, the plurality of unit module ceramic substrates may be separated into individual unit module ceramic substrates by cutting or the like (S4).

상기와 같은 방법에 의하면, 한 번의 비아 패턴 형성으로 동일한 형태를 가진 2개의 세라믹 기판을 제조할 수 있어 생산성을 향상시킬 수 있게 된다.According to the method as described above, two ceramic substrates having the same shape can be manufactured by forming a single via pattern, thereby improving productivity.

도 5는 발광 다이오드 패키지를 나타낸 평면도이다.5 is a plan view illustrating a light emitting diode package.

도 5를 참조하면, 발광 다이오드(400) 패키지는 세라믹 기판(100)과, LED 칩(200) 및 와이어(300)를 포함할 수 있다.Referring to FIG. 5, the light emitting diode 400 package may include a ceramic substrate 100, an LED chip 200, and a wire 300.

상기 세라믹 기판(100)은 내열성이 우수한 세라믹 플레이트(110)와, 복수의 본딩 패드(120)와, 복수의 솔더링 패드(미도시) 및 복수의 비아 패턴(140)을 포함할 수 있다.The ceramic substrate 100 may include a ceramic plate 110 having excellent heat resistance, a plurality of bonding pads 120, a plurality of soldering pads (not shown), and a plurality of via patterns 140.

상기 복수의 본딩 패드(120)는 Ag와 같은 전도성 물질로 상기 세라믹 플레이트(110)의 일면 상에 마련될 수 있으며, 전극으로서의 기능과 외부로의 열 방출 경로를 제공할 수 있다.The plurality of bonding pads 120 may be provided on one surface of the ceramic plate 110 by using a conductive material such as Ag, and may provide a function as an electrode and a heat dissipation path to the outside.

상기 복수의 솔더링 패드는 전도성 물질로 상기 세라믹 플레이트(110)의 타면 상에 마련될 수 있다.The plurality of soldering pads may be provided on the other surface of the ceramic plate 110 with a conductive material.

상기 복수의 비아 패턴(140)은 본딩 패드(120)들과 솔더링 패드들을 전기적으로 연결하기 위하여 세라믹 플레이트(110) 일측단부에 마련될 수 있다.The plurality of via patterns 140 may be provided at one end of the ceramic plate 110 to electrically connect the bonding pads 120 and the soldering pads.

상기 비아 패턴(140)들은 본딩 패드(120)들과 솔더링 패드들 사이에 형성된 비아 홀(미도시)에 Ag와 같은 전도성 물질이 충진되거나, 비아 홀 내주면에 전도성 물질이 도포되어 마련될 수 있다.The via patterns 140 may be provided by filling a conductive material such as Ag in a via hole (not shown) formed between the bonding pads 120 and the soldering pads, or by applying a conductive material to the inner circumferential surface of the via hole.

상기 LED 칩(200)은 상기 복수의 본딩 패드(120) 상에 실장되며, 상기 LED 칩(200)은 와이어(300)에 의해 본딩 패드(120)와 전기적으로 연결될 수 있다.The LED chip 200 may be mounted on the plurality of bonding pads 120, and the LED chip 200 may be electrically connected to the bonding pads 120 by a wire 300.

상기 LED 칩(200)은 R, G, B 칩(200a,200b,200c)을 포함할 수 있으며, 상기 본딩 패드(120)들 상에 실장될 수 있다.The LED chip 200 may include R, G, and B chips 200a, 200b, and 200c, and may be mounted on the bonding pads 120.

R, G, B 칩(200a,200b,200c)이 실장되는 경우, 각 칩(200)은 서로 다른 본딩 패드(120)에 삼각형 형태로 실장될 수 있는데, 이는 각 칩(200) 사이의 거리를 가깝게 하여 빛의 혼합률을 증가시킴으로써, 빛의 색재현성을 향상시키기 위함이다.When the R, G, and B chips 200a, 200b, and 200c are mounted, each chip 200 may be mounted in a triangular shape on different bonding pads 120, which is a distance between each chip 200. In order to improve the color reproducibility of the light by increasing the mixing ratio of the light closer.

상기 본딩 패드(120)는 각 칩마다 (+),(-) 전극으로 이용할 수 있도록 R,G,B 칩의 2배수인 6개가 필요한데, 이는 각 칩에 공급되는 전압이 각기 다르기 때문에 이를 조절하기 위한 것이다.The bonding pads 120 need 6, which is twice the R, G, and B chips so that each chip can be used as a (+) and (-) electrode. This is because the voltage supplied to each chip is different. It is for.

즉, 본딩 패드(120)의 수는 실장되는 칩(200) 수의 2배수일 수 있다.That is, the number of bonding pads 120 may be twice the number of chips 200 to be mounted.

발광 다이오드(400) 패키지에 상기와 같은 내열성을 가진 세라믹 기판(100)을 사용하게 되면, LED 칩(200)의 동작 시 발생되는 열에 의한 열화 현상을 줄일 수 있어, 발광 다이오드(400)의 광효율성을 증가시킬 수 있고, 그 수명 또한 연장시킬 수 있게 된다.When the ceramic substrate 100 having the above heat resistance is used in the light emitting diode 400 package, deterioration due to heat generated when the LED chip 200 is operated may be reduced, and thus the light efficiency of the light emitting diode 400 may be reduced. Can be increased and its life can be extended.

도 1은 단위 모듈 세라믹 기판을 나타낸 평면도.1 is a plan view showing a unit module ceramic substrate.

도 2a는 도 1의 Ⅰ-Ⅰ´에 따른 단면도.2A is a cross-sectional view taken along line II ′ of FIG. 1.

도 2b는 도 1의 Ⅱ-Ⅱ´에 따른 단면도.2b is a sectional view taken along the line II-II ′ of FIG. 1;

도 3은 세라믹 플레이트 상에 복수의 단위 모듈 세라믹 기판이 형성된 모습을 나타낸 평면도.3 is a plan view showing a state in which a plurality of unit module ceramic substrates are formed on a ceramic plate.

도 4는 도 3의 복수의 단위 모듈 세라믹 기판을 제조하는 방법을 순차적으로 나타낸 순서도.4 is a flowchart sequentially illustrating a method of manufacturing a plurality of unit module ceramic substrates of FIG. 3.

도 5는 도 1의 세라믹 기판을 구비한 발광 다이오드를 나타낸 평면도.FIG. 5 is a plan view illustrating a light emitting diode having the ceramic substrate of FIG. 1. FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100... 세라믹 기판 110... 세라믹 플레이트100 ... ceramic substrate 110 ... ceramic plate

120... 본딩 패드 130... 솔더링 패드120 ... bonding pads 130 ... soldering pads

140... 비아 패턴 200... LED 칩140 ... via pattern 200 ... LED chip

300... 와이어 400... 발광 다이오드 패키지300 ... wire 400 ... light emitting diode package

Claims (10)

세라믹 플레이트;Ceramic plates; 상기 세라믹 플레이트 일면 상에 설계되어 LED 칩의 실장 및 전극으로 사용되는 복수의 본딩 패드;A plurality of bonding pads designed on one surface of the ceramic plate and used as mounting and electrodes of the LED chip; 상기 세라믹 플레이트 타면 상에 마련되는 복수의 솔더링 패드; 및A plurality of soldering pads provided on the other surface of the ceramic plate; And 상기 세라믹 플레이트를 관통해 상기 본딩 패드들과 상기 솔더링 패드들을 전기적으로 연결하는 복수의 비아 패턴을 포함하되, A plurality of via patterns penetrating the ceramic plate to electrically connect the bonding pads and the soldering pads, 상기 복수의 비아 패턴들은 상기 세라믹 플레이트의 일측단부에 형성된 것을 특징으로 하는 세라믹 기판.The plurality of via patterns are formed on one side end of the ceramic plate. 제1항에 있어서,The method of claim 1, 상기 비아 패턴은 상기 일측단부에 형성된 복수의 비아 홀에 전도성 물질이 충진되어 마련된 것을 특징으로 하는 세라믹 기판.The via pattern is a ceramic substrate, characterized in that the conductive material is filled in a plurality of via holes formed in one side end. 제1항에 있어서,The method of claim 1, 상기 비아 패턴은 상기 일측단부에 형성된 복수의 비아 홀의 내면에 전도성 물질이 도포되어 마련된 것을 특징으로 하는 세라믹 기판.The via pattern is a ceramic substrate, characterized in that the conductive material is applied to the inner surface of the plurality of via holes formed in one side end portion is provided. 세라믹 플레이트의 일면에 본딩 패드를 형성하는 단계;Forming a bonding pad on one surface of the ceramic plate; 상기 세라믹 플레이트의 타면에 솔더링 패드를 형성하는 단계; 및Forming a soldering pad on the other surface of the ceramic plate; And 상기 세라믹 플레이트를 관통해 상기 본딩 패드 및 상기 솔더링 패드를 연결하는 비아 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.And forming a via pattern connecting the bonding pad and the soldering pad to penetrate through the ceramic plate. 제4항에 있어서,The method of claim 4, wherein 상기 세라믹 플레이트에 행과 열로 복수의 단위 모듈 영역을 구획하는 단계; 및Partitioning the plurality of unit module regions in rows and columns on the ceramic plate; And 상기 구획된 세라믹 플레이트를 커팅하여 복수의 단위 모듈을 분리하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.And cutting the partitioned ceramic plate to separate a plurality of unit modules. 제5항에 있어서,The method of claim 5, 상기 본딩 패드 중 홀수 행의 단위 모듈 영역의 본딩 패드와 짝수 행의 단위 모듈 영역의 본딩 패드는 상기 홀수 행 및 짝수 행의 경계선의 중점에 대해 점대칭 구조로 설계하는 것을 특징으로 하는 세라믹 기판 제조 방법.The bonding pad of the unit module area of the odd row of the bonding pads and the bonding pad of the unit module area of the even row of the bonding pads are designed in a point symmetrical structure with respect to the midpoint of the boundary line of the odd and even rows. 제5항에 있어서,The method of claim 5, 상기 비아 패턴은 상기 단위 모듈 영역들의 경계에 형성되어 인접한 단위 모듈 영역 양측에 걸쳐서 형성되는 것을 특징으로 하는 세라믹 기판 제조 방법.The via pattern is formed on the boundary of the unit module region, characterized in that formed on both sides of the adjacent unit module region. 제7항에 있어서,The method of claim 7, wherein 상기 비아 패턴은 상기 경계면을 중심으로 상기 홀수 행의 비아 패턴과 상기 짝수 행의 비아 패턴이 서로 대칭인 것을 특징으로 하는 세라믹 기판 제조방법.The via pattern is a ceramic substrate manufacturing method, characterized in that the via pattern of the odd row and the via pattern of the even row are symmetric with respect to the interface. 일면에 복수의 본딩 패드가 마련되고, 타면에 복수의 솔더링 패드가 마련되며, 일측단부에 상기 본딩 패드들과 상기 솔더링 패드들을 전기적으로 연결하는 비아 패턴들이 마련된 세라믹 기판; 및A ceramic substrate having a plurality of bonding pads provided on one side thereof, a plurality of soldering pads provided on the other side thereof, and via patterns connecting the bonding pads and the soldering pads to one end thereof; And 상기 본딩 패드에 실장되며, 상기 본딩 패드와 전기적으로 연결되는 LED 칩을 포함하는 것을 특징으로 하는 발광 다이오드 패키지.And a LED chip mounted on the bonding pad and electrically connected to the bonding pad. 제9항에 있어서,The method of claim 9, 상기 LED 칩은 레드 칩과, 그린 칩 및 블루 칩을 포함하고, 상기 레드, 그린, 블루 칩은 삼각형 형태로 상기 본딩 패드들에 실장 및 접속되는 것을 특징으로 하는 발광 다이오드 패키지.The LED chip includes a red chip, a green chip, and a blue chip, wherein the red, green, and blue chips are mounted and connected to the bonding pads in a triangular form.
KR1020070082930A 2007-08-17 2007-08-17 Ceramic substrate and method thereof and light emitting diode package having the same KR100889644B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070082930A KR100889644B1 (en) 2007-08-17 2007-08-17 Ceramic substrate and method thereof and light emitting diode package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082930A KR100889644B1 (en) 2007-08-17 2007-08-17 Ceramic substrate and method thereof and light emitting diode package having the same

Publications (2)

Publication Number Publication Date
KR20090018468A true KR20090018468A (en) 2009-02-20
KR100889644B1 KR100889644B1 (en) 2009-03-19

Family

ID=40686740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070082930A KR100889644B1 (en) 2007-08-17 2007-08-17 Ceramic substrate and method thereof and light emitting diode package having the same

Country Status (1)

Country Link
KR (1) KR100889644B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025878A (en) * 1996-10-05 1998-07-15 김광호 Ball grid array package with a heat sink attached to the chip

Also Published As

Publication number Publication date
KR100889644B1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP5350242B2 (en) Light source device and liquid crystal display device including the same
US8445926B2 (en) LED package, method of fabricating the same, and backlight unit having the same
JP5522462B2 (en) Light emitting device and lighting device
KR100793338B1 (en) Light emitting diode module
TWI467737B (en) Light emitting diode package, lighting device and light emitting diode package substrate
US9564567B2 (en) Light emitting device package and method of fabricating the same
KR100576865B1 (en) Light emitting diode array module and backlight unit using the same
KR100851194B1 (en) light emitting apparatus and manufacture method thereof, backlight apparatus
EP2538462A2 (en) Light emitting device module
EP2354819B1 (en) Backlight unit and display device using the same
KR101006357B1 (en) Multi chip LED package
EP2249407B1 (en) Light emitting device package, manufacturing method thereof, and lighting apparatus
US7339196B2 (en) Packaging of SMD light emitting diodes
US8138517B2 (en) Light-emitting diode package
KR20200029993A (en) Led display unit group and display panel
KR100889644B1 (en) Ceramic substrate and method thereof and light emitting diode package having the same
KR20090015233A (en) Ceramic substrate and method thereof and light emitting diode package for sideviewing having the same
CN219591393U (en) Light-emitting substrate and display device
KR102126536B1 (en) Line light source and method of fabricating the same
KR20090001169A (en) Light emitting diode package and array of the same
CN217768371U (en) MicroLED packaging structure
JP4954664B2 (en) Light emitting element mounting substrate, light emitting element mounting package, and surface light source device
KR101370790B1 (en) Bar type light emitting device
KR100717416B1 (en) Package structure and light emitting device employing the same
KR20080058496A (en) Luminous device mounting substrate, luminous device mounting package, and planar light source device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee