KR20090016333A - 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치 - Google Patents

전계 발광 화소와 이를 구비한 표시 패널 및 표시장치 Download PDF

Info

Publication number
KR20090016333A
KR20090016333A KR1020070080884A KR20070080884A KR20090016333A KR 20090016333 A KR20090016333 A KR 20090016333A KR 1020070080884 A KR1020070080884 A KR 1020070080884A KR 20070080884 A KR20070080884 A KR 20070080884A KR 20090016333 A KR20090016333 A KR 20090016333A
Authority
KR
South Korea
Prior art keywords
line
potential voltage
voltage
electroluminescent
pixel
Prior art date
Application number
KR1020070080884A
Other languages
English (en)
Other versions
KR101384026B1 (ko
Inventor
유준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070080884A priority Critical patent/KR101384026B1/ko
Publication of KR20090016333A publication Critical patent/KR20090016333A/ko
Application granted granted Critical
Publication of KR101384026B1 publication Critical patent/KR101384026B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

화소 구동 신호에 대하여 안정되고 정확하게 응답하는 전계 발광 화소에 관한 것이다.
전계 발광 화소는, 제1 전위 전압 라인에 접속된 전계 발광 소자; 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자; 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및 메인 및 서브 게이트 라인들과 방사 제어 라인 상의 신호들에 응답하여, 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로를 구비한다. 상기 데이터 라인이 화소 구동 신호와 기준 전위 전압을 교번 전송하고, 상기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시할 것이다.
전계 발광 소자, 문턱 전압, 박막 트랜지스터, 전압 변동, 전류, 휘도.

Description

전계 발광 화소와 이를 구비한 표시 패널 및 표시장치{Elector-Luminescent Pixel and Display Panel and Device having the same}
본 발명은 전계 발광 소자를 이용한 전계 발광 표시 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 이러한 평판표시장치로는, 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 전계 발광 표시 장치(Electro-Luminescence Display Device) 표시장치 등이 있다. 이들 평면 표시 장치들 중 전계 발광 표시 장치는 플라즈마 디스플레이 장치 및 전계 방출 표시 장치와 함께 스스로 광을 방출하는 자기-발광 타입의 표시 장치로 분류된다.
전계 발광 표시 장치는, 전자(Electron)와 정공(Hole)의 결합에 의하여 형광 물질이 여기되게 하여 여기된 형광 물질 분자로부터 광이 방사되게 함으로써, 비디오 신호에 해당하는 화상이 표시되게 한다. 이러한 전계 발광 표시 장치는 사용하는 형광 물질에 따라 무기(Inorganic) 전계 발광 표시 장치와 유기(Organic) 전계 발광 표시 장치로 구분된다. 무기 전계 발광 표시 장치는 100~200 V의 높은 전압 을 필요로 하는 반면, 유기 전계 발광 표시 장치는 5~20 V 정도의 낮은 전압에 의하여 구동된다. 이에 더하여, 유기 전계 발광 표시 장치는 넓은 시야각, 고속 응답 특성 및 높은 콘트라스트 비율(High Contrast ratio) 등을 가진다. 이러한 관점에서 유기 전계 발광 표시 장치는 차세대 표시 장치로서 주목받고 있다.
더 나아가, 유기 전계 발광 표시 장치는, 구동 방식에 따라, 패시브 매트릭스 구동 방식과 액티브 매트릭스 구동 방식으로 분류된다. 패시브 구동 방식의 유기 전계 발광 표시 장치는 다수의 게이트 라인의 순차 스캔 동작에 의하여 화소들이 1 라인 분씩 일정한 기간(즉, 하나의 수평 동기 신호의 기간) 씩 발광하게 한다. 이로 인하여, 패시브 매트릭스 구동 방식의 유기 전계 발광 표시 장치에서는, 화소의 발광 기간이 짧기 때문에 충분한 휘도, 휘도의 균일성 및 높은 콘트라스트 비율의 구현이 곤란할 뿐만 아니라 많은 전력이 소모된다. 이와 달리, 액티브 매트릭스 구동 방식의 유기 전계 발광 표시 장치는 화소 각각이 박막 트랜지스터 및 캐패시터를 포함하게 하여 프레임 기간 동안 지속적으로 발광하게 한다. 이에 따라, 액티브 매트릭스 구동 방식의 유기 전계 발광 표시 장치는 충분한 휘도, 균일한 휘도, 높은 콘트라스트 비율 및 낮은 소비 전력을 가능하게 한다. 이러한 이점들로 인하여, 액티브 매트릭스 구동 방식의 유기 전계 발광 표시 장치가 각광받고 있다.
이러한 액티브 매트릭스 구동 방식의 유기 전계 발광 표시 장치에서는, 화소에 포함된 박막 트랜지스터가 지속적으로 구동됨에 의하여 열화 될 수밖에 없다. 이에 더하여, 모든 화소에 공통적으로 공급되는 구동 전압이 그 전달 라인 상의 임 피던스 특성으로 인하여 화소의 위치에 따라 달라질 수밖에 없다. 박막 트랜지스터의 열화 및 화소 구동 전압의 편차는 전계 발광 화소가 화소 구동 신호에 정확하게 응답하지 못하게 한다. 이로 인하여, 유기 전계 발광 표시 장치에 의하여 표시되는 화상의 휘도가 낮아지게 함과 아울러 불균일해지게 한다. 이 결과, 유기 전계 발광 표시 장치에 의해 표시되는 화상의 화질이 떨어질 수밖에 없었다.
본 발명의 일 실시 예의 목적은 화소 구동 신호에 대하여 안정되고 정확하게 응답하기에 적합한 전계 발광 화소 및 그 구동 방법을 제공함에 있다.
본 발명의 다른 실시 예들의 목적은 화상의 화질을 향상시키기에 적합한 전계 발광 패널 및 표시 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 전계 발광 화소는, 제1 전위 전압 라인에 접속된 전계 발광 소자; 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자; 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및 메인 및 서브 게이트 라인들과 방사 제어 라인 상의 신호들에 응답하여, 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로 를 구비한다. 상기 데이터 라인이 화소 구동 신호와 기준 전위 전압을 교번 전송하고, 상기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시할 것이다.
본 발명의 다른 실시 예에 따른 전계 발광 화소의 구동 방법은, 제1 전위 전압 라인에 접속된 전계 발광 소자, 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 스위치 소자, 및 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터를 구비하는 전계 발광 화소에 관한 것이다. 상기 구동 방법은, 상기 제1 전위 전압 라인 상의 전압을 이용하여 상기 제1 캐패시터를 프리차지하는 단계; 데이터 라인 으로부터의 화소 구동 신호가 상기 스위치 소자의 문턱 전압만큼 보상되게끔 상기 제1 캐패시터에 충전되게 하는 단계; 상기 데이터 라인으로부터의 기준 전위 전압을 이용하여, 상기 제2 전위 전압 라인 상에서의 전압 편차가 상기 제2 캐패시터에 충전되게 하는 단계; 및 상기 제1 및 제2 캐패시터들에 충전된 전압에 의하여 스위치 소자가 상기 전류량을 제어하게 하는 단계를 포함한다.
본 발명의 또 다른 실시 예에 따른 전계 발광 표시 패널은, 동일한 방향에서 교번하게 배열된 다수의 메인 게이트 라인, 다수의 서브 게이트 라인 및 다수의 방사 제어 라인; 상기 메인 게이트 라인들, 상기 서브 게이트 라인들 및 상기 방사 제어 라인들과 교차하게 배열된 다수의 데이터 라인; 및 상기 데이터 라인, 상기 메인 게이트 라인, 상기 서브 게이트 라인 및 상기 방사 제어 라인과 접속된 다수의 전계 발광 화소들을 구비한다. 상기 전계 발광 화소들 각각은, 제1 전위 전압 라인에 접속된 전계 발광 소자; 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자; 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및 메인 및 서브 게이트 라인들과 방사 제어 라인 상의 신호들에 응답하여, 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로를 구비한다. 상기 데이터 라인이 화소 구동 신호와 기준 전위 전압을 교번 전송하고, 상기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시할 것이다.
본 발명의 또 다른 실시 예에 따른 전계 발광 표시 장치는, 제1 전위 전압 라인에 접속된 전계 발광 소자, 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자, 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및 대응하는 메인 게이트 라인, 대응하는 서브 게이트 라인 및 대응하는 방사 제어 라인 상의 신호들에 응답하여 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로를 구비하는 전계 발광 표시 패널; 1 라인 분의 화소 구동 신호들을 발생하는 데이터 드라이버; 기준 전위 전압을 발생하는 기준 전위 전압 발생기; 상기 전계 발광 표시 패널 상의 데이터 라인에 상기 화소 구동 신호 및 상기 기준 전위 전압을 선택적으로 전달하는 신호 선택 어레이; 및 상기 전계 발광 표시 패널 상의 상기 메인 게이트 라인들, 상기 서브 게이트 라인들 및 상기 방사 제어 라인들을 스캔하는 스캔 드라이버를 구비한다. 상기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시할 것이다.
상기한 구성에 의하여, 본 발명의 실시 예에 따른 전계 발광 화소는 유기 전계 발광 소자에 흐르는 전류가 화소 구동 신호에 의해서만 조절되게 한다. 이에 따라, 전계 발광 화소의 광 방사 특성은 화소 구동 신호에 정확하게 응답할 수 있다. 또한, 상기한 전계 발광 화소를 포함하는 전계 발광 표시 패널은, 유기 전계 소자를 구성하는 구성요소의 문턱 전압 및 전원 전압 라인 상의 전위 전압(VSS)이의 변하더라도, 화소 구동 신호의 전압에만 정확히 응답하는 일정한 휘도 특성을 가지게 된다. 이 결과, 유기 전계 발광 표시 패널 및 유기 전계 발광 표시 장치는 양질의 화상을 제공할 수 있다.
상기 목적들 외에 본 발명의 다른 목적들, 다른 특징들 및 다른 이점들은 첨부한 도면과 결부된 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
본 발명의 실시 예들의 설명 전에, 액티브 매트릭스 방식의 유기 전계 발광 표시 패널에 배열된 관련 기술의 유기 전계 발광 화소를 살펴보기로 한다. 도 1은 관련 기술의 유기 전계 발광 화소를 상세하게 설명하는 회로도이다. 도 1를 참조하면, 관련 기술의 유기 전계 발광 화소는 고 전위 전압 라인(HVL)에 접속된 유기 전계 발광 소자(OLED)에 흐르는 전류 량을 제어하기 위한 제1 박막 트랜지스터(MT1)를 구비한다. 제1 박막 트랜지스터(MT1)는, 제어 노드(CN) 상의 전압 레벨에 기초하여, 유기 전계 발광 소자(OLED)의 음극 전극으로부터 저 전위 전압 라인(LVL) 쪽으로 흐르는 전류량이 조절되게 한다. 고 전위 전압 라인(HVL)에는 대략 5 내지 15V 정도의 고 전위 전압(VDD)이 공급되고, 저 전위 전압 라인(LVL)에는 기저 전압(즉, "0V")이 공급된다. 제어 노드(CN)로부터 제1 박막 트랜지스터(MT1)의 게이트 전극에 공급되는 전압이 높아짐에 따라, 고 전위 전압 라인(HVL)으로부터 유기 전계 발광 소자(OLED) 및 제1 박막 트랜지스터(MT1)의 드레인 전극 및 소스 전극을 경유하여 저 전위 전압 라인(LVL) 쪽으로 흐르는 전류 량이 많아진다. 자신을 통해 흐르는 전류 량이 많아짐에 따라, 유기 전계 발광 소자(OLED)는 많은 광을 방사한다.
도 1의 유기 전계 발광 화소는, 데이터 라인(DL)으로부터 제어 노드(CN)에 공급될 화소 구동 신호(Vds)를 스위칭하는 제2 박막 트랜지스터(MT2), 및 제어 노드(CN) 및 저 전위 전압 라인(LVL) 사이에 접속된 저장 캐패시터(Cst)를 구비한다. 제2 박막 트랜지스터(MT2)는, 게이트 라인(GL) 상의 스캔 신호(SN)가 인에이블 될 때(즉, 하이 논리를 가질 때), 데이터 라인(DL) 상의 화소 구동 신호(Vds)가 제어 노드(CN)에 공급되게 한다. 반면, 게이트 라인(GL) 상의 스캔 신호(SN)가 디스에이블(Disable) 되면(즉, 로우 논리를 가지면), 제2 박막 트랜지스터(MT2)는 데이터 라인(DL)으로부터 제어 노드(CN)에 공급될 화소 구동 신호(Vds)가 차단되게 한다. 저장 캐패시터(Cst)는 제2 박막 트랜지스터(MT2)가 턴-온된 기간에 제어 노드(CN)에 공급되는 화소 구동 신호(Vds)를 충전한다. 저장 캐패시터(Cst)에 충전된 화소 구동 신호(Vds)는 제2 박막 트랜지스터(MT2)가 다시 턴-온 될 때까지(즉, 하나의 프레임 기간 동안) 유지된다. 이 저장 캐패시터(Cst)에 의하여 화소 구동 신호가 유지됨에 의하여, 제1 박막 트랜지스터(MT1)는 유기 전계 발광 소자(OLED)에 흐르는 전류 량을 일정하게 유지한다.
이와 같이, 제1 박막 트랜지스터(MT1)는 자신의 문턱 전압(Vth)보다 높은 화소 구동 신호의 전압에 의하여 지속적으로 구동되기 때문에, 다수 캐리어의 이동 특성이 열화 될 수밖에 없다. 다수 캐리어 이동 특성의 열화는 제1 박막 트랜지스터(MT1)의 문턱 전압(Vth)이 높아지게 한다. 이에 더하여, 저장 캐패시터(Cst) 및 제1 박막 트랜지스터(MT1)의 소스 전극에 인가되는 저 전위 전압(VSS)도, 저 전위 전압 라인(LVL)의 임피던스 특성으로 인하여, 기저 전압(즉, "0V") 보다 높은 정극성 전압 레벨 또는 낮은 부극성의 전압 레벨을 가지게 된다. 이러한 제1 박막 트랜지스터(MT1)의 문턱 전압(Vth)의 상승 및 저 전위 전압(VSS)의 편차는 유기 전계 발광 소자의 발광 특성이 화소 구동 신호의 전압 특성에 정확하게 응답할 수 없게 한다. 이로 인하여, 관련 기술의 유기 전계 발광 화소를 포함하는 유기 전계 발광 패널 및 표시 장치에 의하여 표시되는 화상은 낮은 휘도 및 불균일한 휘도를 가질 수밖에 없다. 이 결과, 관련 기술의 유기 전계 발광 패널 및 표시 장치는 양질의 화상을 제공하기 곤란하였다.
다음으로, 본 발명의 실시 예들이 첨부된 도면들과 결부되어 상세하게 설명될 것이다. 도 2는 본 발명의 실시 예에 따른 전계 발광 화소를 상세하게 설명하는 회로도이다. 도 2를 참조하면, 본 발명의 실시 예에 따른 전계 발광 화소는, 고 전위 전압 라인(HVL)에 접속된 유기 전계 발광 소자(OLED)에 흐르는 전류 량을 제어하기 위한 제1 박막 트랜지스터(MT21)를 구비한다. 제1 박막 트랜지스터(MT21)는, 제어 노드(CN) 상의 전압 레벨에 기초하여, 유기 전계 발광 소자(OLED)의 음극 전극으로부터 저 전위 전압 라인(LVL) 쪽으로 흐르는 전류량이 조절되게 한다. 고 전위 전압 라인(HVL)에는 대략 5 내지 15V 정도의 고 전위 전압(VDD)이 공급되고, 저 전위 전압 라인(LVL)에는 기저 전압(즉, "0V")이 공급된다. 제어 노드(CN)로부터 제1 박막 트랜지스터(MT21)의 게이트 전극에 공급되는 전압이 높아짐에 따라, 고 전위 전압 라인(HVL)으로부터 유기 전계 발광 소자(OLED) 및 제1 박막 트랜지스터(MT21)의 드레인 전극 및 소스 전극을 경유하여 저 전위 전압 라인(LVL) 쪽으로 흐르는 전류 량이 많아진다. 자신을 통해 흐르는 전류 량이 많아짐에 따라, 유기 전계 발광 소자(OLED)는 많은 광을 방사한다.
도 1의 유기 전계 발광 화소는, 데이터 라인(DL)으로부터 입력 노드(IN)에 공급될 화소 구동 신호(Vds) 및 절대 기저 전압(Vkg)을 스위칭하는 제2 박막 트랜지스터(MT22); 제어 노드(CN) 및 입력 노드(IN) 사이에 접속된 제1 캐패시터(Cst); 및 입력 노드(IN)와 저 전위 전압 라인(LVL) 사이에 접속된 제2 캐패시터(Cvc)를 구비한다. 제2 박막 트랜지스터(MT22)는, 메인 게이트 라인(MGL) 상의 메인 스캔 신호(MSN)가 인에이블 될 때(즉, 하이 논리를 가질 때), 데이터 라인(DL) 상의 화 소 구동 신호(Vds) 및 절대 기저 전압(Vkg)이 순차적으로 입력 노드(IN)에 공급되게 한다. 반면, 메인 게이트 라인(MGL) 상의 메인 스캔 신호(MSN)가 디스에이블(Disable) 되면(즉, 로우 논리를 가지면), 제2 박막 트랜지스터(MT22)는 데이터 라인(DL)으로부터 제어 노드(CN)에 공급될 화소 구동 신호(Vds) 및 절대 기저 전압(Vkg)가 차단되게 한다. 제1 및 제2 캐패시터(Cst,Cvc)는 방사 기간 동안 제2 박막 트랜지스터(MT21)에 공급될 제어 노드(CN) 상의 전압을 유지한다. 제1 캐패시터(Cst)는 화소 구동 신호(Vds)의 전압 및 제2 박막 트랜지스터(MT21)의 문턱전압(Vth)의 합에 해당하는 전압을 충전한다. 제2 캐패시터(Cvc)는 저 전위 전압 라인(LVL) 상의 저 전위 전압(VSS)의 변동 전압을 충전한다. 이들 제1 및 제2 캐패시터(Cst,Cvc) 각각에 충전된 전압은 제2 박막 트랜지스터(MT22)가 다시 턴-온될 때까지(프레임 기간에 해당하는 방사 기간 동안) 유지된다.
이렇게 제1 캐패시터(Cst)가 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 만큼 보상된 화소 보상 전압(Vds+Vth)을 충전하기 때문에, 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth)이 상승되더라도 유기 전계 발광 소자(OLED)는 화소 구동 신호에 정확하게 응답하는 광 방사 특성을 가지게 된다. 이에 더하여, 제2 캐패시터(Cvc)가 저 전위 전압(VSS)의 변동 전압을 충전하기 때문에, 제1 박막 트랜지스터(MT21)에 의하여 조절되는 전류량은 화소 구동 신호(Vds)의 전압에 따라서만 변화되어, 유기 전계 발광 소자(OLED)의 광 방사 특성이 화소 구동 신호(Vds)에 정확하게 응답하게 한다.
이와 같이, 제어 노드(CN) 상의 화소 구동 신호(Vds)가, 제1 및 제2 캐패시 터(Cst,Cvc)에 의하여, 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 및 저 전위 전압 라인(LVL) 상의 저 전위 전압(VSS)의 변동 전압만큼 보상된다. 이에 따라, 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth)의 상승 및 저 전위 전압 라인(LVL) 상의 저 전위 전압(VSS)의 변동이 있더라도, 제1 박막 트랜지스터(MT21)는 화소 구동 신호(Vds)의 전압에 의지해서만 유기 전계 발광 소자(OLED)에 흐르는 전류량을 조절할 수 있다. 따라서, 유기 전계 발광 소자(OLED)의 광 방사 특성은 화소 구동 신호(Vds)에 정확하게 응답한다.
도 2의 전계 발광 화소에는, 유기 전계 발광 소자(OLED)의 음극 전극과 제1 박막 트랜지스터(MT21)의 드레인 전극 사이에 접속된 제3 박막 트랜지스터(MT23)와 그리고 제1 박막 트랜지스터(MT21)의 드레인 전극 및 게이트 전극 사이에 접속된 제4 박막 트랜지스터가 추가되어 있다. 제3 박막 트랜지스터(MT23)는 방사 제어 라인(EML) 상의 방사 제어 신호(EMS)에 응답하여 유기 전계 발광 소자(OLED)의 음극 전극과 제1 박막 트랜지스터(MT21)의 드레인 전극 사이의 전류 통로를 개방 또는 형성시킨다. 실제로, 제3 박막 트랜지스터(MT23)는, 방사 제어 신호(EMS)가 인에이블된 때(즉, 하이 논리일 때)에 유기 전계 발광 소자(OLED)의 음극 전극과 제1 박막 트랜지스터(MT21)의 드레인 전극 사이의 전류 통로를 형성시키는 반면, 방사 제어 신호(EMS)가 디스에이블된 때(즉, 로우 논리일 때)에 유기 전계 발광 소자(OLED)의 음극 전극과 제1 박막 트랜지스터(MT21)의 드레인 전극 사이의 전류 통로를 개방시킨다. 제4 박막 트랜지스터(MT24)는 서브 게이트 라인(SGL) 상의 서브 스캔 신호(SSN)에 응답하여 제1 박막 트랜지스터(MT21)의 드레인 전극과 게이트 전 극을 전기적으로 접속 또는 분리시킨다. 예를 들면, 제4 박막 트랜지스터(MT24)는, 서브 스캔 신호(SSN)가 인에이블된 때(즉, 하이 논리일 때)에 제1 박막 트랜지스터(MT21)의 드레인 전극과 게이트 전극을 전기적으로 접속시키는 반면, 서브 스캔 신호(SSN)가 디스에이블된 때(즉, 로우 논리일 때)에 제1 박막 트랜지스터(MT21)의 드레인 전극과 게이트 전극을 전기적으로 분리시킨다.
이들 제3 및 제4 박막 트랜지스터(MT23,MT24) 각각의 턴-온 기간은 제2 박막 트랜지스터(MT22)의 턴-온 기간과 적어도 일부분 중첩되어 전계 발광 화소가 프리차지 모드(Precharge Mode), 신호 충전 모드(Signal Charge Mode), 전압 보상 모드(Voltage Compensation Mode) 및 방사 모드(Emitting Mode)로 구동되게 한다. 프리차지 모드는 제1 캐패시터(Cst)가 충분하게 높은 일정한 전압을 충전하게 한다. 신호 충전 모드는 제1 캐패시터(Cst)가 화소 구동 신호(Vds)의 전압 및 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 만큼 보상된 화소 구동 신호(Vds)을 충전하게 한다. 전압 보상 모드는 저 전위 전압 라인(LVL) 상의 저 전위 전압(VSS)의 변동 전압(즉, 절대 기저 전압(Vkg)와 저 전위 전압(VSS)와의 차 전압)이 제2 캐패시터(Cvc)에 충전되게 한다. 방사 모드는, 제1 박막 트랜지스터(MT21)가 제1 및 제2 캐패시터(Cst,Cvc)에 충전된 합 전압에 응답하게 하여, 화소 구동 신호(Vds)의 전압에 비례하는(또는 상응하는) 전류가 유기 전계 발광 소자(OLED)에 흐르게 한다. 유기 전계 발광 소자(OLED)에서 방사되는 광량은, 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth)의 상승 및 저 전위 전압(VSS)의 변동과 무관하게, 화소 구동 신호(Vds)의 전압에 따라서만 증감된다. 이에 따라, 도 2의 전계 발광 화소는, 구성 소자의 열화 및 전원 전압(VSS)의 변동과 무관하게, 화소 구동 신호(Vds)에 정확하게 응답하는 광 방사 특성을 제공할 수 있다.
도 3은 도 2의 전계 발광 화소의 구동 방법을 설명하는 타이밍 챠트이다. 도 3에 있어서, 메인 스캔 신호(MSN)는, 프레임 기간 중(즉, 하나의 수직 동기 신호의 기간 동안), 하나의 수평 동기 신호의 기간(1H) 동안 특정 논리(예를 들면, 특정 논리)로 인에이블되고 나머지 기간에는 기저 논리(예를 들면, 로우 논리)의 상태로 디스에이블 된다. 화소 구동 신호(Vds)는, 하나의 수평 동기 신호(1H)의 기간(즉, 메인 스캔 신호(MSN)가 하이 논리의 상태로 인에이블되는 기간) 동안, 절대 기저 전압(Vkg)와 함께 순차적으로 데이터 라인(DL)에 공급된다. 화소 구동 신호(Vds)가 공급되는 기간은 절대 기저 전압(Vkg)이 공급되는 기간에 비하여 현저하게 크게(예를 들면, 적어도 7배) 설정된다. 서브 스캔 신호(SSN)는 메인 스캔 신호(MSN)과 동시에 하이 논리의 상태로 인에이블되어 절대 기저 전압(Vkg)이 데이터 라인(DL)에 공급되는 시점에 로우 논리의 상태로 디스에이블 된다. 다시 말하여, 서브 스캔 신호(SSN)는 인에이블 기간은 화소 구동 신호(Vds)가 데이터 라인(DL)에 공급되는 기간과 동일하게 설정된다. 방사 제어 신호(EMS)는 서브 스캔 신호(SSN)의 인에이블 시작 시점보다 일정 시간 지연된 시점에서 기저 논리의 상태로 디스에이블된 후 메인 스캔 신호(MSN)의 디스에이블 시작 시점에서 특정 논리(예를 들면, 하이 논리)의 상태로 인에이블 된다. 방사 제어 신호(EMS)와 서브 스캔 신호(SSN) 모두가 인에이블되는 기간은 절대 기저 전압(Vkg)의 공급 기간보다 길게 설정된다.
메인 스캔 신호(MSN), 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS) 모두가 인에이블되는 기간 동안(즉, PRT의 구간), 전계 발광 화소는 프리차지 모드로 구동된다. 방사 제어 신호(EMS)가 디스에이블 되는 반면 메인 스캔 신호(MSN) 및 서브 스캔 신호(SSN)가 인에이블 되는 기간에는(즉, DCT의 구간에서는), 전계 발광 화소는 화소 구동 신호(Vds)의 보상 충전 모드로 구동 된다. 메인 스캔 신호(MSN)만이 인에이블되는 기간(즉, VCT의 구간)에는, 전계 발광 화소는 전원 전압의 변동 전압 보상 모드로 구동된다. 마지막으로, 방사 제어 신호(EMS)만이 인에이블 되는 기간(즉, EMT의 구간)에서는, 전계 발광 화소는 광을 방사하는 방사 모드로 구동된다.
도 4a 내지 도 4b는 구동 모드에 따른 도 2의 전계 발광 화소의 동작 상태를 설명하는 회로도이다. 도 4a 내지 도 4d에 있어서, 실선 부분은 동작 회로 부분을 나타내는 반면에 점선 부분은 비 동작 회로 부분을 나타낸다.
도 4a는 도 2의 전계 발광 화소가 프리차지 모드로 구동된 상태를 설명한다. 프리 차지 모드에서는, 메인 스캔 신호(MSN), 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS) 모두가 특정 논리 상태로 인에이블되기 때문에, 턴-온 된다. 데이터 라인(DL)에는 부극성의 화소 구동 신호(-Vds)이 공급된다. 이에 따라, 제2 내지 제4 박막 트랜지스터(MT22~MT24)는 모두 턴-온된다. 입력 노드(IN)에는 부극성의 화소 구동 신호의 전압(-Vds)이 나타나고, 제어 노드(CN)에는 "Vg=(VDD+VSS-Vto+Vth)/2"의 전압이 나타난다. 제1 캐패시터(Cst)에는, 제어 노드(CN) 상의 전압과 입력 노드(IN) 상의 전압과 차 전압인 "{(VDD+VSS-Vto+Vth)/2}-(-Vds)"가 프리차지 된다. 한편, 제2 캐패시터(Cvc)는 저 전위 전압(VSS)와 입력 노드(IN) 상의 전압과의 차 전압인 "VSS-(-Vds)"을 프리차지 한다.
도 4b는 도 2의 전계 발광 화소가 화소 구동 신호의 보상 충전 모드로 구동된 상태를 설명한다. 화소 구동 신호의 보상 충전 모드 모드에서는, 메인 스캔 신호(MSN) 및 서브 스캔 신호(SSN)가 특정 논리의 상태로 인에이블되는 반면 방사 제어 신호(EMS)는 기저 논리의 상태로 디스에이블 된다. 데이터 라인(DL)에는 부극성의 화소 구동 신호(-Vds)이 공급된다. 이에 따라, 제2 및 제4 박막 트랜지스터(MT22,MT24)는 턴-온 된 반면에 제3 박막 트랜지스터(MT23)는 턴-오프 된다. 입력 노드(IN) 상의 부극성의 화소 구동 신호의 전압(-Vds)이 유지되어, 제2 캐패시터(Cvc)가 "VSS-(-Vds)"의 충전 전압이 유지하게 한다. 한편, 제어 노드(CN) 상의 전압(Vg)는 "(VDD+VSS-Vto+Vth)/2"로부터 "VSS+Vth" 레벨로 떨어진다. 이는 제어 노드(CN) 상의 전압이 다이오드의 동작을 하는 제1 박막 트랜지스터(MT21)을 경유하여 저 전위 라인(LVL) 쪽으로 방전되기 때문이다. 따라서, 제1 캐패시터(Cst)에는, 제어 노드(CN) 상의 전압과 입력 노드(IN) 상의 전압과 차 전압인 "(VSS+Vth)-(-Vds)"가 충전된다. 다시 말하여, 제1 캐패시터(Cst)는 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 만큼 상승-보상된 화소 구동 신호의 전압(-Vds)가 충전된다.
도 4c는 도 2의 전계 발광 화소가 전원 전압의 변동 전압 보상 모드로 구동된 상태를 설명한다. 전원 전압의 변동 전압 보상 모드에서는, 메인 스캔 신호(MSN)만이 특정 논리의 상태로 인에이블되고, 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS)는 기저 논리의 상태로 디스에이블 된다. 데이터 라인(DL)에는 절대 기 저 전압(Vkg=0V)가 공급된다. 제2 박막 트랜지스터(MT22)가 턴-온 된다. 한편, 제3 및 제4 박막 트랜지스터(MT23,MT24)가 턴-오프 되기 때문에, 제1 박막 트랜지스터(MT21)는 플로팅 상태에 있게 된다. 입력 노드(IN) 에는 절대 기저 전압(Vkg=0V)이 나타난다. 이에 따라, 제2 캐패시터(Cvc)는 저 전위 라인(LVL) 상의 전압과 및 입력 노드(IN) 상의 전압과의 차 전압(즉, 전원 전압의 변동 전압인 "VSS-Vkg")을 충전한다. 한편, 제어 노드(CN) 상의 전압(Vg)는, 입력 노드(IN) 상의 전압이 화소 구동 신호의 전압(-Vds)로부터 절대 기저 전위(Vkg)로 상승함에 의하여, "VSS+Vth"의 레벨에서 "VSS+Vth+Vds"의 레벨로 상승한다.
도 4d는 도 2의 전계 발광 화소가 방사 모드로 구동된 상태를 설명한다. 방사 모드에서는, 방사 제어 신호(EMS)만 특정 논리 상태로 인에이블되고, 메인 스캔 신호(MSN) 및 서브 스캔 신호(SSN)는 기저 논리의 상태로 디스에이블 된다. 유기 전계 발광 소자(OLED)가 제1 박막 트랜지스터(MT21)의 드레인 전극과 전기적으로 접속되고, 제1 및 제2 캐패시터(Cst,Cvc)가 제어 노드(CN)과 저 전위 전압 라인(LVL) 사이에 직렬 접속된다. 이에 따라, 제1 박막 트랜지스터(MT21)의 게이트 전극에는 전원 전압의 변동 전압 및 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 만큼 상승-보상된 화소 구동 신호(Vds)의 전압(즉, Vg=Vds+Vth+VSS)이 공급된다. 이 제어 노드(CN) 상의 전압(즉, Vg=Vds+Vth+VSS)에 의하여 구동되는 제1 박막 트랜지스터(MT21)은 화소 구동 신호(Vds)의 전압 레벨에 비례하는(또는 상응하는) 전류가 유기 전계 발광 소자(OLED)에 흐르게 한다. 이는 직렬 회로를 이루는 제1 및 제2 캐패시터(Cst,Cvc)에 의하여 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 및 저 전위 전압 라인(LVL)의 임피던스 특성으로 인한 전원 전압의 변동분이 보상되기 때문이다. 이때, 유기 전계 발광 소자(OLED)에 흐르는 전류량(Ioled)는 수학식 1과 같이 결정된다.
Ioled = k(Vgs-Vth)2/2, Vgs = Vds + Vth, k = μNCSiNx·W/L
Ioled = 1/2·(Vda + Vth - Vth)2 = k/2·Vds2
유기 전계 발광 소자(OLED)에 흐르는 전류량은 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth) 및 저 전위 전압(VSS)의 변동과는 무관하게 화소 구동 신호(Vds)의 전압 레벨의 영향만 받게 된다.
실제로, 화소 구동 신호(Vds)를 -5V 그리고 제1 박막 트랜지스터(MT21)의 문턱 전압(Vth)을 1V 또는 6V로 설정한 상태에서 저 전위 전압(VSS)이 ±1V 정도 범위에서 변동시켰을 경우, 도 2의 전계 발광 화소에 의한 유기 전계 발광 소자(OLED) 상의 전류(Ioled)는 도 5a에서와 같이 대략 ±4% 정도만 변한다. 반면, 동일한 조건에서 도 1의 관련 기술의 전계 발광 화소에 의한 유기 전계 발광 소자(OLED) 상의 전류(Ioled)는, 도 5b에 도시된 바와 같이, 대략 ±26% 정도로 크게 변하는 것을 알 수 있다.
이와 같이, 유기 전계 발광 소자(OLED)에 흐르는 전류가 화소 구동 신호(Vds)에 의해서만 조절되기 때문에, 유기 전계 발광 소자(OLED)의 광 방사 특성은 화소 구동 신호(Vds)에 정확하게 응답할 수 있다. 이러한 유기 전계 발광 화소 를 포함하는 유기 전계 발광 표시 패널은, 유기 전계 발광 소자(OLED)의 구동용 박막 트랜지스터(즉, 제1 박막 트랜지스터(MT21))의 문턱 전압 및 저 전위 전압 라인(LVL) 상의 저 전위 전압(VSS)의 변하더라도, 화소 구동 신호(Vds)의 전압에만 정확히 응답하는 일정한 휘도 특성을 가지게 된다. 이 결과, 유기 전계 발광 표시 패널 및 유기 전계 발광 표시 장치는 양질의 화상을 제공할 수 있다.
도 2의 전계 발광 화소의 다른 구동 방법으로서, 도 3에서의 서브 스캔 신호(SSN)는 메인 스캔 신호(MSN)와 동일한 인에이블 기간을 가지되 절대 기저 전압(Vkg)의 공급 기간(Ter의 기간)만큼 앞선 위상을 가질 것이다. 이 경우, 프리차지 모드의 기간은, 절대 기저 전압(Vkg)이 선행의 화소에 공급되는 기간만큼 길어져서, 제1 캐패시터(Cst)에 충분하게 높은 프리차지 전압이 충전되게 한다.
또한, 서브 스캔 신호(SSN)는 절대 기저 전압(Vkg)의 공급 개시 시점보다 먼저 디스에이블 될 것이다. 다시 말하여, 서브 스캔 신호(SSN)의 하강 에지(Falling Edge)로부터 일정한 기간(Tef) 후에 절대 기저 전압(Vkg)이 데이터 라인에 공급될 수 있다. 이에 따라, 전계 발광 화소는 화소 구동 신호(Vds)의 보상 충전과 전원 전압의 변동 전압 보상을 안정되게 수행할 수 있다.
나아가, 메인 스캔 신호(MSN)가 절대 기저 전압(Vkg)의 공급 종료 시점보다 일정한 기간(즉, Tef의 기간) 빨리 디스에이블되거나 또는 방사 제어 신호(EMS)가 절대 기저 전압(Vkg)의 공급 종료 시점(즉, 메인 스캔 신호(MSN)의 디스 에이블 개시 시점)으로부터 일정한 기간(즉, Tef의 기간) 후에 인에이블 될 수도 있다. 이 경우, 전계 발광 화소는 전원 전압의 변동 전압 보상 및 광 방사를 안정되게 수행 할 수 있다.
이러한 화소 구동 신호(Vds), 메인 스캔 신호(MSN), 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS)는 도 6의 타이밍 챠트와 같이 작도될 수 있다. 도 6의 타이밍 차트를 참조하면, 화소 구동 신호(Vds), 메인 스캔 신호(MSN), 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS)의 전이 상태의 변화에 따라, 입력 노드(IN) 상의 전압, 제어 노드(CN) 상의 전압 및 유기 전계 발광 소자(OLED)에 흐르는 전류는 "Vs", "Vg" 및 "Ioled"와 같이 변하게 된다. 이에 따라, 도 2의 전계 발광 화소가 프리차지 모드, 화소 구동 신호(Vds)의 보상 충전 모드, 전원 전압의 변동 전압 보상 모드 및 방사 모드를 순차적으로 수행하게 한다.
도 7은 본 발명의 다른 실시 예에 따른 전계 발광 표시 장치를 설명하는 블록도이다. 도 7을 참조하면, 본 발명의 다른 실시 예에 따른 전계 발광 표시장치는, 전계 발광 표시 패널(10) 상의 다수의 메인 게이트 라인(MGL1~MGLn)을 순차-스캔하는 메인 게이트 드라이버(12A); 전계 발광 표시 패널(10) 상의 다수의 서브 게이트 라인(SGL1~SGLn)을 순차-스캔하는 서브 게이트 드라이버(12B); 전계 발광 표시 패널(10) 상의 다수의 방사 제어 라인(EML1~EMLn)을 순차-스캔하는 방사 드라이버; 및 전계 발광 표시 패널(10) 상의 다수의 데이터 라인(DL1~DLm)을 구동하는 데이터 드라이버(14)를 구비한다. 전계 발광 표시 패널(10)은 게이트 라인들(MGL1~MGLn,SGL1~SGLn) 및 데이터 라인(DL1~DLm)에 의하여 매트릭스 형태로 배열된 다수의 화소 영역들로 구분된다. 화소 영역들 각각에는 전계 발광 화소(ELP)가 형성된다. 이들 전계 발광 화소들(ELP) 각각은, 도 2에서와 같이, 유기 전계 발광 소자(OLED), 제1 및 제2 캐패시터(Cst,Cvc) 및 제1 내지 제4 박막 트랜지스터(MT21~MT24)로 구성된다. 이들 전계 발광 화소들(ELP) 각각의 기능 및 작용 효과는 도 2 내지 도 5의 설명문을 통해 명확하게 드러나 있기 때문에, 그에 대한 상세한 설명은 생략될 것이다.
메인 게이트 드라이버(12A)는 순차적이고 배타적으로 특정 논리(예를 들면, 하이 논리)의 상태로 인에이블 되는 다수의 메인 스캔 신호(MSN1~MSNn)를 발생한다. 메인 스캔 신호들(MSN1~MSNn) 각각의 인에이블 기간은 하나의 수평 동기 신호(Hsync)의 기간에 해당한다. 이러한 메인 스캔 신호들(MSN1~MSNn) 각각은 전계 발광 표시 패널(10) 상의 대응하는 메인 게이트 라인(MGL1~MGLn)에 공급된다. 메인 스캔 신호들(MSN1~MSNn)을 발생하기 위하여, 메인 게이트 드라이버(12A)는 게이트 제어 신호(GCS)에 응답한다. 게이트 제어 신호(GCS)는 게이트 스타트 펄스(GSP) 및 적어도 하나의 게이트 클럭(GCLK)을 포함한다. 게이트 스타트 펄스(GSP)는 프레임 기간마다(즉, 수직 동기 신호(Vsync)의 주기마다) 한 번씩 특정 논리(예를 들면, 하이 또는 로우 논리)의 상태로 인에이블 된다. 게이트 스타트 펄스(GSP)의 인에이블 기간은 대략 하나의 수평 동기 신호의 기간에 해당한다. 적어도 하나의 게이트 클럭(GCLK)은 적어도 수평 동기 신호의 주기를 가진다.
서브 게이트 드라이버(12B)도 순차적이고 배타적으로 특정 논리(예를 들면, 하이 논리)의 상태로 인에이블 되는 다수의 서브 스캔 신호(SSN1~SSNn)를 발생한다. 서브 스캔 신호들(SSN1~SSNn) 각각의 인에이블 기간은 대응하는 메인 스캔 신호(MSN1~MSNn)의 인에이블 기간보다 일정한 시간 간격(예를 들면, 메인 스캔 신 호(MSN)의 인에이블 기간(즉, 수평 동기 신호의 기간)의 1/8 정도의 기간)만큼 짧게 설정된다. 또한, 서브 스캔 신호들(SSN1~SSNn) 각각은 대응하는 메인 스캔 신호(MSN1~MSNn)와 동시에 인에이블 된다. 이러한 서브 스캔 신호들(SSN1~SSNn) 각각은 전계 발광 표시 패널(10) 상의 대응하는 서브 게이트 라인(SGL1~SGLn)에 공급된다. 서브 스캔 신호들(SSN1~SSNn)을 발생하기 위하여, 서브 게이트 드라이버(12B)는 게이트 제어 신호(GCS)에 응답한다. 이와는 달리, 서브 게이트 드라이버(12B)는 메인 게이트 드라이버(12A)로부터의 메인 스캔 신호(MSN1~MSNn)에 응답할 수도 있다.
방사 드라이버(12C)는 순차적이고 배타적으로 기저 논리(예를 들면, 로우 논리)의 상태로 디스에이블 되는 다수의 방사 제어 신호(EMS1~EMSn)를 발생한다. 방사 제어 신호들(EMS1~EMSn) 각각의 디스에이블 기간은 대응하는 메인 스캔 신호(MSN1~MSNn)의 인에이블 기간보다 일정한 시간 간격(예를 들면, 메인 스캔 신호(MSN)의 인에이블 기간(즉, 수평 동기 신호의 기간)의 1/8 정도)만큼 뒤진 위상을 가지게 설정된다. 또한, 방사 제어 신호들(EMS1~EMSn) 각각은 대응하는 메인 스캔 신호(MSN1~MSNn)가 디스에이블되는 시간에 동시에 인에이블 된다. 다시 말하여, 방사 제어 신호들(EMS1~EMSn) 각각의 디스에이블 기간은 메인 스캔 신호(MSN)의 인에이블 기간보다 일정한 시간 간격(즉, 수평 동기 신호의 기간의 1/8 정도의 기간)만큼 짧다. 이러한 방사 제어 신호들(EMS1~EMSn)은 전계 발광 표시 패널(10) 상의 대응하는 방사 제어 라인(EML1~EMLn)에 각각 공급된다. 이러한 방사 제어 신호들(EMS1~EMSn)을 발생하기 위하여, 방사 드라이버(12C)는 게이트 제어 신호(GCS) 에 응답한다.
데이터 드라이버(14)는, 수평 동기 신호의 주기마다, 1 라인 분의 화소 데이터를 입력하고 그 입력된 1 라인 분의 화소 데이터를 아날로그 형태의 화소 구동 신호들(Vds1~Vdsm)로 변환한다. 화소 데이터는 외부의 비디오 소스(예를 들면, 컴퓨터 시스템의 그래픽 카드 또는 텔레비전 수신기의 영상 복조 모듈 등)로부터 데이터 드라이버(14)에 공급될 수 있다. 데이터 드라이버(14)에서 발생된 1 라인 분의 화소 구동 신호들(Vds1~Vdsm)은 화소 데이터의 논리 값에 해당하는 부극성의 전압 레벨을 가진다. 이러한 1 라인 분의 화소 구동 신호들(Vds1~Vdsm)은 전계 발광 표시 패널(10) 상의 대응하는 데이터 라인(DL1~DLm)에 각각 공급된다. 이러한 화소 데이터의 입력 및 변환 동작을 수행하기 위하여, 데이터 드라이버(14)는 데이터 제어 신호(DCS)에 응답한다. 데이터 제어 신호(DCS)에는, 화소 데이터의 입력 주기를 지시하는 데이터 클럭(DCLK) 및 1 라인 분의 화소 구동 신호들의 출력 기간을 지시하는 데이터 인에이블 신호(DE)를 포함한다.
도 7의 전계 발광 표시 장치는, 전계 발광 표시 패널(10)에 구동 전압을 공급하는 구동 전압 발생기(16); 전계 발광 표시 패널(10), 데이터 드라이버(14) 및 절대 기저 전압 발생기(18) 사이에 접속된 신호 절환 어레이(20)를 추가로 구비한다. 구동 전압 발생기(16)는 고 전위 전압(VDD) 및 저 전위 전압(VSS)을 발생한다. 고 전위 전압(VDD)은 대략 5~15V 정도의 전압 레벨을 가질 것이고, 저 전위 전압(VSS)은 0V의 기저 전압을 가질 것이다. 고 전위 전압(VDD)은 전계 발광 표시 패널(10) 상의 고 전위 전압 라인(HVL, 도시하지 않음)에 공급되고, 저 전위 전 압(VSS)는 저 전위 전압 라인(LVL, 도시하지 않음)에 공급된다. 전계 발광 표시 패널(10)의 고 전위 전압 라인(HVL) 및 저 전위 전압 라인(LVL)을 통해 전계 발광 화소(ELP)에 공급되는 고 전위 전압(VDD) 및 저 전위 전압(VSS)의 전압 레벨은 전압 라인(HVL,LVL)의 임피던스 특성이 온도 및 주위 환경으로 인하여 변동될 수 있다.
절대 기저 전압(Vkg) 발생기(18)는 구동 전압 발생기(16)로부터의 고 전위 및 저 전위 전압들(VDD,VSS)를 이용하여 저 전위(즉, 0V)를 안정되게 유지하는 절대 기저 전압(Vkg)를 발생한다. 이 절대 기저 전압(Vkg)는 신호 절환 어레이(20)에 공급된다. 다른 방법으로, 신호 절환 어레이(20)는 구동 전압 발생기(16)로부터의 저 전위 전압(VSS)을 절대 기저 전압(Vkg)로서 입력할 수 있다.
신호 절환 어레이(20)는, 전계 발광 표시 패널(10) 상의 다수의 메인 게이트 라인(MGL) 중 어느 하나가 인에이블되는 기간에, 데이터 드라이버(14)로부터의 화소 구동 신호(Vds)와 절대 기저 전압 발생기(18)로부터의 절대 기저 전압(Vkg)이 전계 발광 표시 패널(10) 상의 데이터 라인들(DL) 각각에 순차적으로 한 번씩 공급되게 한다. 어느 한 메인 게이트 라인(MSN)이 인에이블되는 시간으로부터 그에 대응하는 서브 게이트 라인(SSN)이 디스에이블되는 시간에 이르는 기간에, 신호 절환 어레이(20)는 데이터 드라이버(14)로부터의 1 라인 분의 화소 구동 신호(Vds1~Vdsm)를 전계 발광 표시 패널(10) 상의 데이터 라인들(DL1~DLm)에 공급한다. 또한, 서브 게이트 라인(SSN)이 디스에이블되는 시간으로부터 그와 대응하는 메인 게이트 라인(MSN)이 디스에이블되는 시간까지의 기간에는, 절대 기저 전 압(Vkg)이 신호 절환 어레이(12)에 의하여 전계 발광 표시 패널(10) 상의 다수의 데이터 라인(DL1~DLm)에 공통적으로 공급된다. 화소 구동 신호(Vds) 및 절대 기저 전압(Vkg)의 선택적 전송을 위하여, 신호 절환 어레이(20)는 전계 발광 표시 패널(10) 상의 다수의 데이터 라인(DL1~DLm)들과 대응하는 다수의 제어용 스위치(도시하지 않음) 또는 다수의 멀티플렉서(도시하지 않음)를 포함한다.
메인 게이트 라인(MSN)이 인에이블 되는 기간에 화소 구동 신호(Vds) 및 절대 기저 전압(Vkg)이 데이터 라인(DL)에 순차적으로 공급됨과 아울러 대응하는 방상 제어 라인(EML) 및 대응하는 서브 게이트 라인(SGL)이 순차적으로 디스에이블 및/또는 인에이블 됨에 따라, 전계 발광 표시 패널(10) 상의 전계 발광 화소들(ELP)은, 1 라인 분씩, 각각의 구성 소자(즉, 유기 전계 발광 소자의 구동용 박막 트랜지스터(MT21))의 문턱 전압(Vth) 및 전압 라인(즉, 저 전위 전압 라인(LVL)) 상의 전압 변동 폭만큼 보상된 화소 구동 신호(Vds)의 전압을 충전한다. 이를 위하여, 전계 발광 화소들(ELP) 각각은 프리차지 모드, 화소 구동 신호(Vds)의 보상 충전 모드 및 전원 전압의 변동 전압 보상 모드를 수행한다. 그리고 전계 발광 화소들(ELP) 각각은, 대응하는 메인 게이트 라인(MGL)이 디스에이블되는 기간 동안, 방사 제어 라인(EML)이 인에이블됨에 의하여 방사 모드를 수행한다. 방사 모드에서, 전계 발광 화소들(ELP) 각각은 화소 구동 신호(Vds)의 전압 레벨에 비례하는(또는 상응하는) 량의 광을 방사한다.
이와 같이, 유기 전계 발광 소자(OLED)의 광 방사 특성은 화소 구동 신호(Vds)에 정확하게 응답하기 때문에, 유기 전계 발광 표시 패널은, 유기 전계 발 광 소자(OLED)의 구동용 박막 트랜지스터(즉, 제1 박막 트랜지스터(MT21))의 문턱 전압 및 저 전위 전압 라인(LVL) 상의 저 전위 전압(VSS)의 변하더라도, 화소 구동 신호(Vds)의 전압에만 정확히 응답하는 일정한 휘도 특성을 가지게 된다. 이 결과, 유기 전계 발광 표시 패널 및 유기 전계 발광 표시 장치는 양질의 화상을 제공할 수 있다.
도 7의 전계 발광 표시 장치에는, 신호 절환 어레이(20)의 절환 동작을 제어하는 절환 제어기(22)와 그리고 메인 게이트 드라이버(12A), 서브 게이트 드라이버(12B), 방사 드라이버(12C) 및 데이터 드라이버(14)의 동작 타이밍을 제어하는 타이밍 컨트롤러(22)가 포함된다. 절환 제어기(22)는, 수평 동기 신호와 동일한 주기를 가지는 절환 제어 신호를 발생한다. 이 절환 제어 신호는, 하나의 수평 동기 신호의 기간 동안, 특정 논리 상태와 기저 논리 상태를 차례로 한 번씩 가지게 된다. 절환 제어 신호의 특정 논리 상태는, 화소 구동 신호(Vds)의 전송을 지시하는 것으로서, 메인 게이트 라인(MSN)이 인에이블되는 시간으로부터 그에 대응하는 서브 게이트 라인(SSN)이 디스에이블되는 시간에 이르는 기간 동안 유지된다. 절환 제어 신호의 기저 논리 상태는, 화소 구동 신호(Vds)의 전송을 지시하는 것으로서, 서브 게이트 라인(SSN)이 디스에이블되는 시간으로부터 그와 대응하는 메인 게이트 라인(MSN)이 디스에이블되는 시간까지의 기간 동안 유지된다. 이러한 절환 제어 신호는 신호 절환 어레이(20)에 포함된 다수의 제어용 스위치 또는 다수의 멀티플레서에 공통적으로 공급된다. 절환 제어 신호를 생성하기 위하여, 절환 제어기(22)는 타이밍 컨트롤러(24)로부터의 데이터 제어 신호(DCS)에 응답한다.
타이밍 컨트롤로(24)는 외부의 비디오 소스로부터의 동기 신호(sync)에 근거하여 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 발생한다. 동기 신호(sync)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 클럭(DCLK) 및 데이터 인에이블 신호(DE)를 포함한다. 게이트 제어 신호(GCS)에 의하여, 메인 게이트 드라이버(12A), 서브 게이트 드라이버(12B) 및 방사 드라이버(12C)의 동작 타이밍이 제어된다. 데이터 제어 신호(DCS)는 데이터 드라이버(14) 및 절환 제어기(22)의 동작 타이밍을 제어한다. 이에 더하여, 타이밍 컨트롤러(24)는 외부의 비디오 소스로부터 데이터 드라이버(14)에 공급될 화소 데이터를 중계할 수도 있다.
도 3에서의 서브 스캔 신호(SSN)는 메인 스캔 신호(MSN)와 동일한 인에이블 기간을 가지되 절대 기저 전압(Vkg)의 공급 기간(Ter의 기간)만큼 앞선 위상을 가질 것이다. 이 경우, 프리차지 모드의 기간은, 절대 기저 전압(Vkg)이 선행의 화소에 공급되는 기간만큼 길어져서, 제1 캐패시터(Cst)에 충분하게 높은 프리차지 전압이 충전되게 한다.
또한, 서브 스캔 신호(SSN)는 절대 기저 전압(Vkg)의 공급 개시 시점보다 먼저 디스에이블 될 것이다. 다시 말하여, 서브 스캔 신호(SSN)의 하강 에지(Falling Edge)로부터 일정한 기간(Tef) 후에 절대 기저 전압(Vkg)이 데이터 라인에 공급될 수 있다. 이에 따라, 전계 발광 화소는 화소 구동 신호(Vds)의 보상 충전과 전원 전압의 변동 전압 보상을 안정되게 수행할 수 있다.
나아가, 메인 스캔 신호(MSN)가 절대 기저 전압(Vkg)의 공급 종료 시점보다 일정한 기간(즉, Tef의 기간) 빨리 디스에이블되거나 또는 방사 제어 신호(EMS)가 절대 기저 전압(Vkg)의 공급 종료 시점(즉, 메인 스캔 신호(MSN)의 디스 에이블 개시 시점)으로부터 일정한 기간(즉, Tef의 기간) 후에 인에이블 될 수도 있다. 이 경우, 전계 발광 화소는 전원 전압의 변동 전압 보상 및 광 방사를 안정되게 수행할 수 있다.
이러한 화소 구동 신호(Vds), 메인 스캔 신호(MSN), 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS)는 도 6의 타이밍 챠트와 같이 작도될 수 있다. 도 6의 타이밍 차트를 참조하면, 화소 구동 신호(Vds), 메인 스캔 신호(MSN), 서브 스캔 신호(SSN) 및 방사 제어 신호(EMS)의 전이 상태의 변화에 따라, 입력 노드(IN) 상의 전압, 제어 노드(CN) 상의 전압 및 유기 전계 발광 소자(OLED)에 흐르는 전류는 "Vs", "Vg" 및 "Ioled"와 같이 변하게 된다. 이에 따라, 도 2의 전계 발광 화소가 프리차지 모드, 화소 구동 신호(Vds)의 보상 충전 모드, 전원 전압의 변동 전압 보상 모드 및 방사 모드를 순차적으로 수행하게 한다.
이상과 같이, 본 발명의 실시 예들이 첨부된 도 2 내지 도 7에 국한하여 설명되었으나, 본 발명의 실시 예들이 속하는 기술 분야에 대한 통상의 지식을 가진 자라면 실시 예를 통해 드러난 기술적 사상 및 범위를 일탈하지 않으면서 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다.
예를 들면, 도 7의 서브 게이트 드라이버(12B)는, 대응하는 메인 스캔 신호(MSN1~MSNn)보다 일정한 시간 간격(예를 들면, 메인 스캔 신호(MSN)의 인에이블 기간의 대략 1/8 정도의 기간)만큼 빠른 위상을 가지되 메인 스캔 신호(MSN)와 동일한 인에이블 기간을 가지는 다수의 서브 스캔 신호(SSN1~SSNn)을 발생할 수 있다. 이 경우, 전계 발광 화소(ELP)의 프리차지 모드의 기간은, 절대 기저 전압(Vkg)이 선행의 화소에 공급되는 기간만큼 길어져서, 제1 캐패시터(Cst)에 충분하게 높은 프리차지 전압이 충전되게 한다.
또한, 서브 게이트 드라이버(12B)에서 발생되는 서브 스캔 신호(SSN)는 절대 기저 전압(Vkg)의 공급 개시 시점보다 먼저 디스에이블 될 수 있다. 다시 말하여, 서브 스캔 신호(SSN)의 하강 에지(Falling Edge)로부터 일정한 기간 후에 절대 기저 전압(Vkg)이 데이터 라인에 공급될 수 있다. 이에 따라, 전계 발광 화소는 화소 구동 신호(Vds)의 보상 충전과 전원 전압의 변동 전압 보상을 안정되게 수행할 수 있다.
나아가, 메인 게이트 드라이버(12A)에서 발생되는 메인 스캔 신호(MSN)가 절대 기저 전압(Vkg)의 공급 종료 시점보다 일정한 기간 빨리 디스에이블되거나 또는 방사 드라이버(12C)에서 발생되는 방사 제어 신호(EMS)가 절대 기저 전압(Vkg)의 공급 종료 시점(즉, 메인 스캔 신호(MSN)의 디스 에이블 개시 시점)으로부터 일정한 기간 후에 인에이블 될 수도 있다. 이 경우, 전계 발광 화소는 전원 전압의 변동 전압 보상 및 광 방사를 안정되게 수행할 수 있다.
따라서, 본 발명의 실시 예들에서 드러난 기술적 사상 및 범위는 실시 예의 설명에 국한될 수는 없고 첨부된 특허청구의 범위에 기재된 사항에 의하여 설정되어야 할 것이다.
도 1 은 관련 기술의 전계 발광 화소를 도시하는 회로도이다.
도 2 는 본 발명의 실시 예에 따른 유기 전계 발광 화소를 도시하는 회로도이다.
도 3 은 도 2의 유기 전계 발광 화소의 구동 방법을 설명하는 타이밍 차트이다.
도 4a 내지 도 4d는 도 2의 유기 전계 발광 화소의 구동 모드 별 동작 상태를 설명하는 등가 회로도들이다.
도 5a 는 도 2의 유기 전계 발광 화소에 포함된 유기 전계 발광 소자의 전류 특성을 설명하는 도면이다.
도 5b 는 도 1의 전계 발광 화소에 포함된 유기 전계 발광 소자의 전류 특성을 설명하는 도면이다.
도 6 은 도 2의 유기 전계 발광 화소의 다른 구동 방법을 설명하는 타이밍 차트이다.
도 7 은 본 발명의 실시 예에 따른 전계 발광 표시 장치를 도시하는 블록도이다.
≪도면의 주요 부분에 대한 부호의 설명≫
10 : 전계 발광 표시 패널 12A : 메인 게이트 드라이버
12B : 서브 게이트 드라이버 12C : 방사 드라이버
14 : 데이터 드라이버 16 : 구동 전압 발생기
18 : 절대 기저 전압 발생기 20 : 신호 절환 어레이
22 : 절환 제어기 24 : 타이밍 컨트롤러
Cst,Cvc : 제1 및 제2 캐패시터 MT21~MT24 : 제1~제4 박막 트랜지스터
OLED : 유기 전계 발광 소자

Claims (9)

  1. 제1 전위 전압 라인에 접속된 전계 발광 소자;
    제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자;
    상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및
    메인 및 서브 게이트 라인들과 방사 제어 라인 상의 신호들에 응답하여, 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로를 구비하고,
    상기 데이터 라인이 화소 구동 신호와 기준 전위 전압을 교번 전송하고, 상기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시하는 것을 특징으로 하는 전계 발광 화소.
  2. 제 1 항에 있어서, 상기 루프 제어 회로가,
    상기 메인 게이트 라인 상의 신호에 응답하여, 상기 접속점과 상기 데이터 라인과의 전기적 통로를 선택적으로 형성시키는 제2 스위치 소자;
    상기 방사 제어 라인 상의 신호에 응답하여, 상기 전계 발광 소자와 상기 제 1 스위치 소자와의 전기적 통로를 선택적으로 형성시키는 제3 스위치 소자; 및
    상기 서브 게이트 라인 상의 신호에 응답하여, 상기 제1 및 제3 스위치 소자 사이의 접속점과 상기 제어 노드 사이의 전기적 통로 선택적으로 형성시키는 제4 스위치 소자를 구비하는 것을 특징으로 하는 전계 발광 화소.
  3. 제 2 항에 있어서,
    상기 메인 게이트 라인은 상기 화소 구동 신호 및 상기 기준 전위 전압의 한 번씩 공급되는 기간 동안 활성화되고,
    상기 서브 게이트 라인은 상기 화소 구동 신호가 공급되는 기간에 활성화되고, 그리고
    상기 화소 구동 신호가 공급되기 시작한 이후의 임의의 시점으로부터 상기 기준 전위 전압의 공급 종료 시점에 이르는 기간에 활성화되는 것을 특징으로 하는 전계 발광 화소.
  4. 제 1 항에 있어서,
    상기 제1 캐패시터는 상기 화소 구동 신호를 상기 제1 스위치 소자의 문턱 전압만큼 보상하여 충전하는 것을 특징으로 하는 전계 발광 화소.
  5. 제 4 항에 있어서,
    상기 제2 캐패시터는 상기 제2 전위 전압 라인에서의 전압 편차를 충전하는 것을 특징으로 하는 전계 발광 화소.
  6. 제 1 항에 있어서,
    상기 제1 전위 전압 라인은 고 전위 전압을 상기 전계 발광 소자에 전달하고, 그리고
    상기 제2 전위 전압 라인은 저 전위 전압을 상기 캐패시터 직렬 회로 및 상기 제1 스위치 소자에 전달하는 것을 특징으로 하는 전계 발광 화소.
  7. 제1 전위 전압 라인에 접속된 전계 발광 소자, 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 스위치 소자, 및 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터를 구비하는 전계 발광 화소의 구동 방법에 있어서,
    상기 제1 전위 전압 라인 상의 전압을 이용하여 상기 제1 캐패시터를 프리차지하는 단계;
    데이터 라인 상의 화소 구동 신호가 상기 스위치 소자의 문턱 전압만큼 보상되게끔 상기 제1 캐패시터에 충전되게 하는 단계;
    상기 제2 전위 전압 라인 상에서의 전압 편차가 상기 제2 캐패시터에 충전되게 하는 단계; 및
    상기 제1 및 제2 캐패시터들에 충전된 전압에 의하여 스위치 소자가 상기 전류량을 제어하게 하는 단계를 포함하는 것을 특징으로 하는 전계 발광 화소의 구동 방법.
  8. 동일한 방향에서 교번하게 배열된 다수의 메인 게이트 라인, 다수의 서브 게이트 라인 및 다수의 방사 제어 라인;
    상기 메인 게이트 라인들, 상기 서브 게이트 라인들 및 상기 방사 제어 라인들과 교차하게 배열된 다수의 데이터 라인; 및
    상기 데이터 라인, 상기 메인 게이트 라인, 상기 서브 게이트 라인 및 상기 방사 제어 라인과 접속된 다수의 전계 발광 화소들을 구비하고, 상기 전계 발광 화소들 각각이,
    제1 전위 전압 라인에 접속된 전계 발광 소자;
    제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자;
    상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및
    메인 및 서브 게이트 라인들과 방사 제어 라인 상의 신호들에 응답하여, 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로를 구비하고,
    상기 데이터 라인이 화소 구동 신호와 기준 전위 전압을 교번 전송하고, 상 기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시하는 것을 특징으로 하는 전계 발광 표시 패널.
  9. 제1 전위 전압 라인에 접속된 전계 발광 소자, 제어 노드 상의 전압에 응답하여 상기 전계 발광 소자로부터 제2 전위 전압 라인으로의 전류량을 제어하는 제1 스위치 소자, 상기 제어 노드 및 상기 제2 전위 전압 라인 사이에 직렬 접속된 제1 및 제2 캐패시터; 및 대응하는 메인 게이트 라인, 대응하는 서브 게이트 라인 및 대응하는 방사 제어 라인 상의 신호들에 응답하여 상기 제1 및 제2 캐패시터 사이의 접속점과 데이터 라인과의 전기적 통로, 상기 제어 노드와 상기 전계 발광 소자와의 전기적 통로, 및 상기 전계 발광 소자와 상기 제1 스위치 소자와의 전기적 통로의 개폐 타이밍을 제어하는 루프 제어 회로를 구비하는 전계 발광 표시 패널;
    1 라인 분의 화소 구동 신호들을 발생하는 데이터 드라이버;
    기준 전위 전압을 발생하는 기준 전위 전압 발생기;
    상기 전계 발광 표시 패널 상의 데이터 라인에 상기 화소 구동 신호 및 상기 기준 전위 전압을 선택적으로 전달하는 신호 선택 어레이; 및
    상기 전계 발광 표시 패널 상의 상기 메인 게이트 라인들, 상기 서브 게이트 라인들 및 상기 방사 제어 라인들을 스캔하는 스캔 드라이버를 구비하고,
    상기 기준 전위 전압은 상기 제2 전위 전압 라인 상의 제2 전위 전압의 기준을 지시하는 것을 특징으로 하는 전계 발광 표시 장치.
KR1020070080884A 2007-08-10 2007-08-10 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치 KR101384026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070080884A KR101384026B1 (ko) 2007-08-10 2007-08-10 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080884A KR101384026B1 (ko) 2007-08-10 2007-08-10 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치

Publications (2)

Publication Number Publication Date
KR20090016333A true KR20090016333A (ko) 2009-02-13
KR101384026B1 KR101384026B1 (ko) 2014-04-09

Family

ID=40685577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080884A KR101384026B1 (ko) 2007-08-10 2007-08-10 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치

Country Status (1)

Country Link
KR (1) KR101384026B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497824B2 (en) 2010-07-22 2013-07-30 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
US8624806B2 (en) 2009-09-14 2014-01-07 Samsung Display Co, Ltd. Pixel circuit with NMOS transistors and large sized organic light-emitting diode display using the same and including separate initialization and threshold voltage compensation periods to improve contrast ratio and reduce cross-talk
KR101360767B1 (ko) * 2012-08-17 2014-02-12 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US8665254B2 (en) 2009-09-16 2014-03-04 Samsung Display Co., Ltd. Pixel circuit of display panel, method of controlling the pixel circuit, and organic light emitting display including the display panel
US8736523B2 (en) 2009-10-08 2014-05-27 Samsung Display Co., Ltd. Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
KR101411621B1 (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US9047816B2 (en) 2009-11-06 2015-06-02 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
KR20210027970A (ko) * 2019-09-03 2021-03-11 주식회사 라온텍 디스플레이 소자의 구동을 위한 화소 회로 및 이를 포함한 디스플레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122072A (ja) * 2001-10-24 2007-05-17 Semiconductor Energy Lab Co Ltd 表示装置
KR100562663B1 (ko) * 2004-04-01 2006-03-20 삼성에스디아이 주식회사 발광 표시 장치의 화소 회로 및 그 구동 방법
JP4752331B2 (ja) * 2005-05-25 2011-08-17 セイコーエプソン株式会社 発光装置、その駆動方法及び駆動回路、並びに電子機器
JP2007101798A (ja) * 2005-10-03 2007-04-19 Seiko Epson Corp 画素回路、有機ｅｌ装置、電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624806B2 (en) 2009-09-14 2014-01-07 Samsung Display Co, Ltd. Pixel circuit with NMOS transistors and large sized organic light-emitting diode display using the same and including separate initialization and threshold voltage compensation periods to improve contrast ratio and reduce cross-talk
US8665254B2 (en) 2009-09-16 2014-03-04 Samsung Display Co., Ltd. Pixel circuit of display panel, method of controlling the pixel circuit, and organic light emitting display including the display panel
US8736523B2 (en) 2009-10-08 2014-05-27 Samsung Display Co., Ltd. Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
US9047816B2 (en) 2009-11-06 2015-06-02 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
US8497824B2 (en) 2010-07-22 2013-07-30 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
KR101360767B1 (ko) * 2012-08-17 2014-02-12 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR101411621B1 (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20210027970A (ko) * 2019-09-03 2021-03-11 주식회사 라온텍 디스플레이 소자의 구동을 위한 화소 회로 및 이를 포함한 디스플레이 장치

Also Published As

Publication number Publication date
KR101384026B1 (ko) 2014-04-09

Similar Documents

Publication Publication Date Title
US11450280B2 (en) Organic light emitting display device
KR101135534B1 (ko) 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
KR102570832B1 (ko) Oled 표시 장치 및 그의 구동 방법
EP1646032B1 (en) Pixel circuit for OLED display with self-compensation of the threshold voltage
KR101056302B1 (ko) 유기전계발광 표시장치
EP2192571B1 (en) Organic light emitting display device and method of driving the same
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101765778B1 (ko) 유기전계발광 표시장치
KR101142729B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US7936322B2 (en) Pixel and organic light emitting display device using the same
KR101384026B1 (ko) 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
US20090295772A1 (en) Pixel and organic light emitting display using the same
KR20090128683A (ko) 유기전계발광 표시장치
KR102345423B1 (ko) 유기발광표시장치 및 그의 구동방법
KR100604057B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100812037B1 (ko) 유기전계발광 표시장치
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
US11967280B2 (en) Display device
KR20120014715A (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR20080080755A (ko) 유기전계발광 표시장치
KR102066096B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR101474023B1 (ko) 유기발광다이오드 표시장치
KR101396698B1 (ko) 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6