KR20090015760A - 패키지 제조방법 - Google Patents

패키지 제조방법 Download PDF

Info

Publication number
KR20090015760A
KR20090015760A KR1020070080356A KR20070080356A KR20090015760A KR 20090015760 A KR20090015760 A KR 20090015760A KR 1020070080356 A KR1020070080356 A KR 1020070080356A KR 20070080356 A KR20070080356 A KR 20070080356A KR 20090015760 A KR20090015760 A KR 20090015760A
Authority
KR
South Korea
Prior art keywords
bonding
gold
bump
semiconductor chip
insulating substrate
Prior art date
Application number
KR1020070080356A
Other languages
English (en)
Inventor
천평우
정승부
윤정원
구자명
김유나
김종웅
이종진
신미선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070080356A priority Critical patent/KR20090015760A/ko
Publication of KR20090015760A publication Critical patent/KR20090015760A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/60232—Arrangement of bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

패키지 제조방법이 개시된다. 본딩패드가 형성된 절연기판의 본딩패드에 소정 두께의 주석(Sn)층을 도금하는 단계, 반도체 칩의 전극패드에 금 범프(Au bump)를 형성하는 단계, 주석층과 금 범프가 직접 접촉하도록 반도체 칩을 절연기판에 안착하는 단계 및 주석층이 금 범프로 확산되도록 주석층과 금 범프를 접합하는 단계를 포함하는 패키지 제조방법은, 절연기판의 본딩패드에 소정 두께의 주석층을 형성하여 주석층이 반도체 칩의 금 범프에 확산되도록 접합함으로써 금속간화합물이 생성되지 않도록 하거나, 생성되더라도 그 두께가 최소화되도록 하여 반도체 칩의 전극패드와 절연기판의 본딩패드 간의 고강도의 접합이 가능하다.
반도체 칩, 패키지, 주석층, 금 범프, 플립 칩

Description

패키지 제조방법{Manufacturing method of package}
본 발명은 패키지 제조방법에 관한 것이다.
오늘날 전자산업의 발달에 따라 휴대폰, DMB(Digital Multimedia Broadcasting)을 비롯한 휴대용 전자제품의 소형화, 고기능화 되면서 이에 따라 전자부품 또한 초소형화, 고집적도화, 다기능화, 고성능화를 요구하고 있다. 이와 같은 제품 개발의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 제조 기술이다. 이러한 패키지 제조에 있어 신뢰성이 높은 미세피치 접합기술이 요구되고 있다.
특히, 전자기기의 슬림화 경향에 따라 패키지의 박형화 기술 개발이 요구되고 있으며, 이를 만족시키기 위해서는 플립 칩을 절연기판에 직접 접합시키는 기술이 요구된다. 그러나, 플립 칩을 직접 기판에 접합시킬 경우 칩과 기판 사이의 열팽창 계수 차이에 의해 많은 응력이 가해지기 때문에 고강도 접합 기술이 요구된다.
도 1은 종래 기술에 따른 패키지의 단면도이다. 도 1을 참조하면, 반도체 칩(110)의 하면에는 전극패드(112)가 형성되어 있고 전극패드(112)에는 인쇄회로기판(102)과의 전기적 접속을 위해 금(Au) 재질의 범프(114)가 형성되어 있다.
한편, 반도체 칩(110)이 실장되는 인쇄회로기판(102)에는 상기 범프(114)가 안착되는 본딩패드(104)가 형성되어 있고, 본딩패드(104)에는 전도성을 증가시키며 본딩패드의 산화를 방지하기 위해 금(Au) 재질로 코팅된 접촉층(108)이 형성된다.
반도체 칩(110)과 인쇄회로기판(102)의 전기적 접속을 위해 반도체 칩(110)의 범프(114)와 접촉층(108)이 접촉되도록 반도체 칩(110)을 인쇄회로기판(102)에 안착한 후 열을 가하면서 압착하여 범프(114)와 본딩패드(104)를 접합하게 된다.
그러나, 금의 녹는점이 높아 범프(114)와 접촉층(108)이 쉽게 용착되지 못하고 단순접촉접합을 이루거나, 금을 용착하기 위해 고온의 열을 가하면 인쇄회로기판(102)이 신장되어 회로패턴이 단선되는 문제점이 있다.
본 발명은 절연기판의 본딩패드에 소정 두께의 주석층을 형성하여 주석층이 반도체 칩의 범프에 확산되도록 접합함으로써 고강도의 접합이 가능한 패키지 제조방법을 제공한다.
본 발명의 일 측면에 따르면, 본딩패드가 형성된 절연기판의 본딩패드에 소 정 두께의 주석(Sn)층을 도금하는 단계, 반도체 칩의 전극패드에 금 범프(Au bump)를 형성하는 단계, 주석층과 금 범프가 직접 접촉하도록 반도체 칩을 절연기판에 안착하는 단계 및 주석층이 금 범프로 확산되도록 주석층과 금 범프를 접합하는 단계를 포함하는 패키지 제조방법이 제공된다.
접합하는 단계 이후에, 반도체 칩과 절연기판 사이에 언더 필 수지를 주입하는 단계를 더 포함할 수 있다.
도금하는 단계는, 0.2μm두께 이하로 주석층을 도금하는 단계를 포함할 수 있다. 또한, 도금하는 단계는 무전해 도금에 의해 수행될 수 있다.
접합하는 단계는 열압착에 의해 수행될 수 있다.
금 범프는 금 스터드 범프일 수 있다.
본딩패드 또는 전극패드는 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나 이상으로 이루어질 수 있다.
절연기판의 본딩패드에 소정 두께의 주석층을 형성하여 주석층이 반도체 칩의 금 범프에 확산되도록 접합함으로써 금속간화합물이 생성되지 않도록 하거나, 생성되더라도 그 두께가 최소화되도록 하여 반도체 칩의 전극패드와 절연기판의 본딩패드 간의 고강도의 접합이 가능하다.
또한, 절연기판의 본딩패드에 얇은 주석층을 형성하기 때문에 간단하고 저렴한 접합공정이 가능하다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 패키지 제조방법의 실시예를 첨부도면을 참조하여 상 세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 일 실시예에 따른 패키지 제조방법의 순서도이고, 도 3은 본 발명의 일 실시예에 따른 패키지 제조방법의 흐름도이며, 도 4는 본 발명의 일 실시예에 따른 접합부의 강도를 설명하기 위한 도면이다. 도 3을 참조하면, 절연기판(12), 본딩패드(14), 주석(Sn)층(16), 회로패턴(18), 반도체 칩(20), 전극패드(22), 금 범프(24) 및 언더 필(26)이 도시되어 있다.
본 실시예의 패키지 제조방법은 본딩패드(14)가 형성된 절연기판(12)의 본딩패드(14)에 소정 두께의 주석(Sn)층(16)을 도금하는 단계, 반도체 칩(20)의 전극패드(22)에 금 범프(24)(Au bump)를 형성하는 단계, 주석층(16)과 금 범프(24)가 직접 접촉하도록 반도체 칩(20)을 절연기판(12)에 안착하는 단계 및 주석층(16)이 금 범프(24)로 확산되도록 주석층(16)과 금 범프를 접합하는 단계를 포함하여, 절연기판(12)의 본딩패드(14)에 소정 두께의 주석층(16)을 형성하여 주석층(16)이 반도체 칩(20)의 금 범프(24)에 확산되도록 접합함으로써 금속간화합물의 생성을 최소화하여 반도체 칩(20)의 전극패드(22)와 절연기판(12)의 본딩패드(14) 간의 접합강도를 높일 수 있다.
본 실시예에 따른 패키지 제조방법은 먼저, 도 3의 (a)에 도시된 바와 같이, 본딩패드(14)가 형성된 절연기판(12)의 본딩패드(14)에 소정 두께의 주석층(16)을 도금한다(S100). 본딩패드(14)는 회로패턴(18)의 일부로서 절연기판(12)에 형성될 수 있다. 본딩패드(14)를 절연기판(12)에 형성하는 방법으로는 절연기판(12)에 금속박막을 형성하고 포토리소그래피(photolithography)법에 의해 금속박막을 선택적으로 식각하여 본딩패드(14)를 포함하는 회로패턴(18)을 형성하거나, 절연기판(12)에 포토리소그래피법에 의해 선택적으로 금속을 증착하여 본딩패드(14)를 포함하는 회로패턴(18)을 형성하는 방법이 이용될 수 있다. 물론, 본딩패드(14)를 절연기판(12)에 형성하는 방법으로서 상술한 방법에 한정되는 것은 아니며, 전도성 잉크를 절연기판(12)에 토출하여 회로패턴(18)을 형성하는 방법 등 다양한 방법이 이용될 수 있다.
본 실시예에서는 구리(Cu)박막을 절연기판(12)에 형성하고, 구리박막을 선택적으로 식각하여 본딩패드(14)를 포함하는 회로패턴(18)을 형성한다.
본딩패드(14)는 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나 이상으로 이루어질 수 있다. 회로패턴(18)의 일부로서 구리를 본딩패드(14)로 하거나, 구리로 이루어진 본딩패드(14)에 전도성 향상을 위한 알루미늄을 증착하는 것도 가능하다. 또한, 구리와 알루미늄의 합금을 본딩패드(14)로 하는 것도 가능하다.
절연기판(12)에 본딩패드(14)가 형성되면, 본딩패드(14)에 소정 두께의 주석(Sn)층을 도금한다. 주석층(16)이 본딩패드(14)의 구리나 알루미늄 선재에 도금되었을 경우 국부전지가 형성되어 이온화 경향이 큰 주석이 용해되어 선재의 부식을 최소화할 수 있다.
본딩패드(14)에 도금되는 주석층(16)은 이후의 공정에서 반도체 칩(20)의 전극패드(22)에 형성된 금 범프(24)와 접합된다. 일반적으로 주석층(16)과 금 범 프(24)가 접합되는 경우 금속간화합물을 생성하게 되는데, 미세피치의 플립 칩 본딩에서는 범프의 사이즈가 작기 때문에 접합부의 기계적, 전기적 성능이 접합부 계면에 생성되는 금속간화합물에 매우 민감하다.
주석과 금 간에 생성되는 금속간화합물은 AuSn4, AuSn2, AuSn, Au5Sn, Au10Sn 등 다양하나, 접합부에 다량의 금속간화합물층이 형성되는 경우 깨지기 쉬운(brittle) 기계적 특성을 갖게 된다. 또한, 일반적으로 금 함량이 높은 금속간화합물은 기계적 특성이 우수하나, 주석의 함량이 높은 금속간화합물은 취성이 높아 외력에 의해 접합부가 쉽게 변형된다. 따라서, 제조공정 중 반도체 칩(20)과 절연기판(12)의 서로 다른 열팽창률로 인해 온도변화에 따라 접합부에 스트레스를 가하게 되고 이로 인해 접합부에 균열이 쉽게 발생되어 접합의 신뢰도가 낮아지게 된다.
본 발명에서는 절연기판(12)의 본딩패드(14)에 소정 두께의 주석층(16)을 도금하여 주석층(16)과 금 범프(24)를 접합하되 주석층(16)이 금 범프(24) 및 본딩패드(14)에 확산되도록 하여 금속간화합물이 생성되지 않도록 하거나, 금속간화합물의 두께를 최소화하여 높은 접합강도를 발휘하도록 하는데 그 특징이 있다. 즉, 금 또는 구리 내에서 주석의 확산 속도가 매우 빠르기 때문에 주석층(16)을 금 범프(24) 및 본딩패드(14) 내로 확산되도록 소정의 두께로 형성하여 금속간화합물이 생성되지 않도록 하거나 두께가 최소화되도록 하여 높은 접합강도를 얻도록 하는 것이다.
본딩패드(14)에 형성되는 주석층(16)의 두께는 이후의 금 범프(24)의 두께 또는 열압착 과정을 고려하여, 주석층(16)이 금 범프(24) 및 본딩패드(14)에 용이하게 확산되어 금속간화합물이 생성되지 않도록 하거나 두께가 최소화되도록 결정될 수 있다.
본 실시예에서는 본딩패드(14)에 0.2μm 두께의 주석층(16)을 도금하였다. 주석층(16)을 본딩패드(14)에 도금하는 방법은 무전해 도금을 수행하여 주석층(16)이 쉽게 금 범프(24) 또는 본딩패드(14) 내로 확산되도록 하였다. 물론 본딩패드(14)를 전극으로 전해도금을 수행하는 것도 가능하다.
다음에, 도 3의 (b)에 도시된 바와 같이, 반도체 칩(20)의 전극패드(22)에 금 범프(24)를 형성한다(S200).
반도체 칩(20)의 실장기술로 플립 칩(flip chip) 본딩이 많이 적용되고 있는데, 플립 칩 본딩은 전도성 재질의 솔더 범프를 이용하여 반도체 칩(20)을 기판에 직접 실장하는 기술로서 와이어 본딩을 이용한 실장기술에 비하여 반도체 칩(20)과 절연기판(12) 간의 전기적 접속길이를 최소화할 수 있기 때문에 전기적 접속의 신뢰도가 높다.
통상의 플립 칩 본딩 방법은 반도체 칩(20)의 전극패드(22)에 UBM(Under Bump Metal)층을 형성하고 UBM 층에 솔더 범프를 형성하게 되므로 높은 제조 비용이 필요하다. 이러한 제조 비용의 문제점을 해결하기 위해 기존의 와이어 본딩 장비를 이용하여 반도체 칩(20)의 전극패드(22)에 금 스터드 범프(Au stud bump)를 형성하여 제조비용을 낮출 수 있다. 본 실시예에서는 금 범프(24)로서 기존의 와이 어 본딩 장비를 이용할 수 있는 금 스터드 범프를 전극패드(22)에 형성하였다. 금 스터드 범프는 전극패드(22) 상에 포토리소그래피법을 이용하여 전해 또는 무전해 도금을 수행하여 형성될 수 있다.
본 실시예에서는 기존의 와이어 본딩 장비를 그대로 이용하여 반도체 칩(20)의 전극패드(22)에 금 스터드 범프를 형성하게 된다. 이러한 전극패드(22)에 금 스터드 범프가 형성된 반도체 칩(20)을 절연기판(12)에 플립 칩 본딩으로 실장함으로써 전기적 접속길이 짧고 낮은 접속저항을 갖는 패키지의 제조가 가능하다.
금 스터드 범프는 순수한 금(Au)으로 이루어질 수 있으며, 경도 조절 등의 이유로 적당한 불순물을 포함하는 금 합금을 이용하는 것도 가능하다.
전극패드(22)는 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나 이상으로 이루어질 수 있다. 회로패턴(18)의 일부로서 구리를 전극패드(22)로 하거나, 구리로 이루어진 전극패드(22)에 전도성 향상을 위한 알루미늄을 증착하는 것도 가능하다. 전극패드(22)를 포함하는 회로패턴(18)을 알루미늄이나 구리와 알루미늄의 합금을 전극패드(22)로 형성하는 것도 가능하다.
다음에, 도 3의 (c)에 도시된 바와 같이, 주석층(16)과 금 범프(24)가 직접 접촉하도록 반도체 칩(20)을 절연기판(12)에 안착한다. 반도체 칩(20)의 전극패드(22) 및 절연기판(12)의 본딩패드(14)는 미세피치로 형성되어 있고, 주석층(16)이 금 범프(24) 내로 용이하게 확산되기 위해서 금 범프(24)와 주석층(16)이 큰 편심이 일어나지 않고 직접 접촉되어야 한다. 따라서, 반도체 칩(20)을 절연기판(12)에 정밀하게 안착하도록 한다.
다음에, 도 3의 (d)에 도시된 바와 같이, 주석층(16)이 금 범프(24)로 확산되도록 주석층(16)과 금 범프(24)를 접합한다. 상술한 바와 같이, 본딩패드(14) 상의 주석층(16)이 금 범프(24))에 확산되어 주석층(16)과 금 범프(24)의 접합부에 금속간화합물이 생성되지 않도록 하거나 금속간화합물이 생성되더라도 그 두께를 최소화하여 높은 접합강도를 얻을 수 있다. 물론, 이 경우 주석층(16)은 금 범프(24) 뿐만 아니라 본딩패드(14)를 이루는 금속에 확산될 수 있다.
즉, 주석은 금 또는 구리 내에서 확산 속도가 매우 빠르기 때문에 주석층(16)이 금 범프(24) 및 본딩패드(14) 내로 확산되도록 소정의 두께로 형성하여 금속간화합물이 생성되지 않도록 하거나 두께가 최소화되도록 하여 높은 접합강도를 얻도록 하는 것이다.
주석층(16)이 금 범프(24)로 확산되도록 주석층(16)과 금 범프(24)를 접합하는 방법으로는 열압착 방법이 이용될 수 있다. 즉, 주석층(16)과 금 범프(24)의 접합부에 열을 가하면서 압력을 가하여 주석층(16)이 용융됨과 동시에 금 범프(24) 및 본딩패드(14)로 확산되어 금속간화합물이 생성되지 않거나, 생성되더라도 그 두께가 최소화되어 높은 접합강도를 얻을 수 있는 것이다.
주석층(16)과 금 범프(24)를 열압착하는데 있어 온도, 압력 및 열압착 시간은 주석층(16)이 금 범프(24) 및 본딩패드(14)로 확산되어 금속간화합물이 생성되지 않거나, 생성되더라도 그 두께가 최소화되도록 다양하게 결정될 수 있다.
도 4는 주석층(16)과 금 스터드 범프의 접합부의 전단강도와 일반 구리의 접합강도를 비교하기 위한 것으로, 접합부 및 구리에 전단실험을 수행하여 접합부의 전단강도를 측정한 것을 나타낸 것이다. 이 경우 금 스터드 범프의 최대 지름은 35μm이고, 주석 모재의 전단강도는 22.5MPa이었다.
도 4에 있어서, A는 전해도금으로 주석층을 5μm두께로 형성하고, 금 스터드 범프와 열압착 접합한 경우로서 그 전단강도는 약 48MPa정도이며, B는 무전해도금으로 주석층을 0.2μm두께로 형성하고 금 스터드 범프와 열압착 접합한 경우로서 전단강도는 약 137MPa이다. C는 금 스터드 범프와 동일 지름의 구리에 대해 전단실험을 한 것으로서 그 전단강도가 약 190MPa이다.
즉, 주석층을 전해도금이나 무전해 도금으로 형성하고 금 스터드 범프와 열압착하여 접합부에 대해 전단실험을 한 경우 주석 모재의 전단강도보다 크다는 것을 알 수 있다. 또한, 전해도금에 의해 주석층을 형성하여 금 스터드 범프와 열압착한 경우보다 0.2μm두께의 무전해 도금으로 주석층을 형성하여 금 스터드 범프와 열압착한 경우가 전단강도가 크다는 것을 알 수 있다. 이는 금속간화합물이 생성되지 않거나, 생성되더라도 그 두께가 최소화되어 높은 접합강도를 얻을 수 있기 때문이다.
다음에, 도 3의 (e)에 도시된 바와 같이, 반도체 칩(20)과 절연기판(12) 사이에 언더 필 수지를 주입한다(S500). 언더 필(26) 수지는 반도체 칩(20)과 절연기판(12) 사이에 형성된 공간에 주입되어 반도체 칩(20)과 절연기판(12)의 접합강도를 높이고 반도체 칩(20)을 안정적으로 지지한다. 액상의 언더 필(26)이 주입되면 경화과정을 거쳐 고형화되어 반도체 칩(20)을 안정적으로 지지하게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 패키지의 단면도.
도 2는 본 발명의 일 실시예에 따른 패키지 제조방법의 순서도.
도 3은 본 발명의 일 실시예에 따른 패키지 제조방법의 흐름도.
도 4는 본 발명의 일 실시예에 따른 접합부의 강도를 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
12 : 절연기판 14 : 본딩패드
16 : 주석(Sn)층 18 : 회로패턴
20 : 반도체 칩 22 : 전극패드
24 : 금 범프 26 : 언더 필

Claims (7)

  1. 본딩패드가 형성된 절연기판의 상기 본딩패드에 소정 두께의 주석(Sn)층을 도금하는 단계;
    반도체 칩의 전극패드에 금 범프(Au bump)를 형성하는 단계;
    상기 주석층과 상기 금 범프가 직접 접촉하도록 상기 반도체 칩을 상기 절연기판에 안착하는 단계; 및
    상기 주석층이 상기 금 범프로 확산되도록 상기 주석층과 상기 금 범프를 접합하는 단계를 포함하는 패키지 제조방법.
  2. 제1항에 있어서,
    상기 접합하는 단계 이후에,
    상기 반도체 칩과 상기 절연기판 사이에 언더 필 수지를 주입하는 단계를 더 포함하는 패키지 제조방법.
  3. 제1항에 있어서,
    상기 도금하는 단계는
    0.2μm두께 이하로 주석층을 도금하는 단계를 포함하는 것을 특징으로 하는 패키지 제조방법.
  4. 제1항에 있어서,
    상기 도금하는 단계는
    무전해 도금에 의해 수행되는 것을 특징으로 하는 패키지 제조방법.
  5. 제1항에 있어서,
    상기 접합하는 단계는
    열압착에 의해 수행되는 것을 특징으로 하는 패키지 제조방법.
  6. 제1항에 있어서,
    상기 금 범프는 금 스터드 범프(Au stud bump)인 것을 특징으로 하는 패키지 제조방법.
  7. 제1항에 있어서,
    상기 본딩패드 또는 전극패드는 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나 이상으로 이루어지는 것을 특징으로 하는 패키지 제조방법.
KR1020070080356A 2007-08-09 2007-08-09 패키지 제조방법 KR20090015760A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070080356A KR20090015760A (ko) 2007-08-09 2007-08-09 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080356A KR20090015760A (ko) 2007-08-09 2007-08-09 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20090015760A true KR20090015760A (ko) 2009-02-12

Family

ID=40685278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080356A KR20090015760A (ko) 2007-08-09 2007-08-09 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20090015760A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170141067A (ko) 2016-06-14 2017-12-22 (주)와이솔 플립 칩

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170141067A (ko) 2016-06-14 2017-12-22 (주)와이솔 플립 칩
US10546827B2 (en) 2016-06-14 2020-01-28 Wisol Co., Ltd. Flip chip

Similar Documents

Publication Publication Date Title
US10068873B2 (en) Method and apparatus for connecting packages onto printed circuit boards
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
JP6667765B2 (ja) 電極接続方法及び電極接続構造
US6893952B2 (en) Methods of forming a ball grid array including a non-conductive polymer core and a silver or silver alloy outer layer
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
JPH1027825A (ja) 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2002252254A (ja) 電気装置製造方法
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
US20010027007A1 (en) Semiconductor device having bump electrodes and method of manufacturing the same
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
CN113327908A (zh) 用于微电子组件的导电元件以及相关方法、组合件和电子系统
KR100644977B1 (ko) 회로 장치의 제조 방법
US6489180B1 (en) Flip-chip packaging process utilizing no-flow underfill technique
JP2009182272A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2003007918A (ja) 回路装置の製造方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
KR100642194B1 (ko) 회로 장치의 제조 방법
TW200532751A (en) Semiconductor device and multilayer substrate therefor
US20100167466A1 (en) Semiconductor package substrate with metal bumps
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2004047510A (ja) 電極構造体およびその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application