KR20090012790A - Electrical components with improvement of mechanical property, bonded structural body therebetween, and bonding method thereof - Google Patents

Electrical components with improvement of mechanical property, bonded structural body therebetween, and bonding method thereof Download PDF

Info

Publication number
KR20090012790A
KR20090012790A KR1020070076929A KR20070076929A KR20090012790A KR 20090012790 A KR20090012790 A KR 20090012790A KR 1020070076929 A KR1020070076929 A KR 1020070076929A KR 20070076929 A KR20070076929 A KR 20070076929A KR 20090012790 A KR20090012790 A KR 20090012790A
Authority
KR
South Korea
Prior art keywords
metal layer
solder
lower metal
zinc
electronic component
Prior art date
Application number
KR1020070076929A
Other languages
Korean (ko)
Other versions
KR100883863B1 (en
Inventor
이혁모
조문기
서선경
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070076929A priority Critical patent/KR100883863B1/en
Publication of KR20090012790A publication Critical patent/KR20090012790A/en
Application granted granted Critical
Publication of KR100883863B1 publication Critical patent/KR100883863B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

Electrical components, a bonded structural body therebetween, and a bonding method thereof are provided to prevent the mechanical vulnerability of the solder joint by arranging the unleaded solder on a metal layer. The electronic component comprises metal layers(2,3). The metal layers are successively integrated on a substrate(5). One among the metal layers comprises the copper. The other metal layer is arranged on one metal layer. The other metal layer comprises the zinc. The coupling structure comprises junction between the solder and the metal layer. The metal layer comprises the zinc. Solder does not include the lead(Pb).

Description

기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및 이의 접합방법{Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof}Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method

본 발명은 기판상에 하부금속층을 구비하는 전자부품, 전자부품간 접합체 및 이의 접합방법에 관한 것으로, 보다 상세하게는 솔더조인트에서 발생할 가능성이 있는 파괴 및 존재할 수 있는 계면화합물에 의한 기계적 취약성을 방지할 수 있는 전자부품, 전자부품간 접합체 및 이의 접합방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having a lower metal layer on a substrate, an assembly between the electronic components, and a bonding method thereof, and more particularly, to prevent mechanical fragility caused by breakage and possible interfacial compounds that may occur in solder joints. The present invention relates to an electronic component, a joining body between electronic components, and a joining method thereof.

현재 전자 패키징 분야에서 전자 부품간의 접속을 형성하는 데, 널리 사용된 것이 솔더 합금이며, 최근에는 환경적 문제로 인해, 납을 함유하지 않은 무연 솔더가 사용 중에 있다. 이러한 솔더를 전자 부품간의 접속에 이용할 경우, 그 접합부에는 솔더와의 젖음성 향상 혹은 솔더의 확산 방지를 목적으로 하부 금속층(UBM, Under Bump Metallurgy)이 적용되어 왔다. 하부 금속층으로 가장 널리 사용되어 왔던 금속이 구리 이다. 하지만, 이러한 구리 하부 금속층은 솔더와 접합을 이뤄 솔더 조인트를 형성할 때, 두 금속 재료의 화학적 반응으로 인해 계면 화합물(IMC, intermetallic compound)를 형성하게 된다. 이런 계면 화합물은 전자 부품간의 접 합을 이루는 데 필수적인 층이지만, 전자 부품의 구동 중에 높아진 온도로 인해, 금속 원자들 간의 확산을 활발하게 하여 계면 화합물을 더욱 더 두껍게 한다. 구동중 계면 화합물의 이 같은 성장은 계면의 기계적 특성을 저하시키는 역할을 하여 솔더 조인트가 어떠한 응력에 놓이게 될 때, 매우 취약한 부분으로 작용한다. 특히 구리 하부 금속층과 무연 솔더간의 반응에 의해 형성되는 계면 화합물 중 Cu3Sn의 형성은 솔더와 하부 금속층의 계면에 공공 형성을 동반하는 것으로 알려져 있는데, 공공의 형성은 솔더 조인트를 더욱 더 취약하게 하여, 전자 부품을 떨어뜨리거나 충격을 주었을 때 매우 취약하게 작용한다. 따라서 솔더와 하부 금속층 간의 계면 화합물을 제어하는 것이 솔더 조인트의 신뢰성을 높이는 데 핵심적인 부분이며, 궁극적으로는 전자 부품의 신뢰성을 높이는데도 기여하게 된다.In the field of electronic packaging, solder alloys are widely used to form electronic components. In recent years, lead-free solder containing no lead has been used due to environmental problems. When such a solder is used for the connection between electronic components, an under bump metallurgy (UBM) has been applied to the joint to improve wettability with the solder or prevent solder diffusion. The most widely used metal for the lower metal layer is copper. However, when the copper lower metal layer is bonded to the solder to form a solder joint, the chemical reaction of the two metal materials forms an intermetallic compound (IMC). Although such an interfacial compound is an essential layer for making the junction between the electronic components, due to the elevated temperature during the driving of the electronic components, the interfacial compound becomes thicker by facilitating diffusion between metal atoms. This growth of the interfacial compound during operation acts to degrade the mechanical properties of the interface, making it very fragile when the solder joint is subjected to any stress. In particular, the formation of Cu 3 Sn among the interfacial compounds formed by the reaction between the lower copper metal layer and the lead-free solder is known to be accompanied by the formation of voids at the interface between the solder and the lower metal layer. They are very vulnerable when dropped or impacted by electronic components. Therefore, controlling the interfacial compound between the solder and the underlying metal layer is a key part of improving the reliability of the solder joint and ultimately contributes to the reliability of the electronic components.

최근 무연 솔더내 아연이 소량 함유 되었을 때 무연 솔더와 구리 하부 금속층 사이에 계면 화합물 뿐 아니라, Cu3Sn 형성에 의한 공공 형성도 크게 억제되고 있다는 보고가 있다. 미량의 아연 첨가 효과의 기제는 아연 금속 원자가 구리 하부 금속층으로 확산되어 구리 하부 금속층의 일부를 구리-아연 합금계로 바꾸는데 있으며, 이렇게 바뀐 구리-아연 합금계는 계면 화합물 형성 억제에 기여한다는 것을 열역학적으로 확인하였다. 하지만, 상기의 결과들은 솔더와 하부 금속층간의 계면 화합물을 제어함으로써 높은 신뢰성을 확보할 수 있는 솔더 조인트 시스템임에도 불구하고, 필수적으로 무연 솔더 합금이 소량의 아연이 함유 되어야 한다는 한계가 있다.Recently, when a small amount of zinc in the lead-free solder is contained, it is reported that not only the interfacial compound between the lead-free solder and the lower copper metal layer but also the void formation due to Cu 3 Sn formation is greatly suppressed. The trace of zinc addition effect is based on thermodynamically confirming that the zinc metal atoms diffuse into the lower copper metal layer to convert a part of the lower copper metal layer to the copper-zinc alloy system. It was. However, although the above results are solder joint systems that can ensure high reliability by controlling the interfacial compound between the solder and the lower metal layer, there is a limitation that the lead-free solder alloy must contain a small amount of zinc.

상기한 목적을 달성하기 위하여 본 발명의 목적은 솔더조인트에서 발생할 가능성이 있는 파괴 및 존재할 수 있는 계면화합물에 의한 기계적 취약성을 방지할 수 있는 전자부품, 전자부품간 접합체 및 이의 접합방법을 제공함에 있다. SUMMARY OF THE INVENTION In order to achieve the above object, an object of the present invention is to provide an electronic component, an assembly between the electronic components, and a method of joining the same, which can prevent mechanical fragility caused by breakdown and possible interfacial compounds that may occur in solder joints. .

상기한 목적을 달성하기 위하여 본 발명은 기판, 상기 기판상에 형성되는 제1금속으로 이루어지는 제1하부금속층, 상기 제1하부금속층 상부에 형성되며 아연을 함유하는 합금계로 구성되는 제2하부금속층을 구비하는 전자부품을 제공한다.In order to achieve the above object, the present invention provides a substrate, a first lower metal layer formed of a first metal formed on the substrate, and a second lower metal layer formed of an alloy system containing zinc and formed on the first lower metal layer. It provides an electronic component provided.

상기 전자부품에서 아연을 함유하는 합금계는 구리-아연 합금계인 것이 바람직하다.In the electronic component, the zinc-containing alloy system is preferably a copper-zinc alloy system.

상기 전자부품에서 제1금속은 구리인 것이 바람직하다.In the electronic component, the first metal is preferably copper.

상기 전자부품에서 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 것이 바람직하다.The content of zinc contained in the second lower metal layer in the electronic component is preferably 0.001 to 30% by weight.

상기 전자부품에서 제2하부금속층의 두께가 0.1~5㎛인 것이 바람직하다.In the electronic component, the thickness of the second lower metal layer is preferably 0.1 to 5 μm.

또한, 본 발명은 아연을 함유하는 합금계로 이루어지는 하부금속층과 솔더 간에 형성된 접속구조를 가지는 전자부품간 접합체를 제공한다.The present invention also provides a joint between electronic components having a connection structure formed between a lower metal layer and a solder made of an alloy system containing zinc.

상기 전자부품간 접합체에서 아연을 함유하는 합금계는 구리-아연 합금계인 것이 바람직하다.It is preferable that the alloy system containing zinc in the joint between the electronic components is a copper-zinc alloy system.

상기 전자부품간 접합체에서 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 것이 바람직하다.The content of zinc contained in the second lower metal layer in the electronic component assembly is preferably 0.001 to 30% by weight.

상기 전자부품간 접합체에서 제2하부금속층의 두께가 0.1~5㎛인 것이 바람직하다.It is preferable that the thickness of the 2nd lower metal layer in the said electronic component bonding body is 0.1-5 micrometers.

또한, 본 발명은 아연을 함유하는 합금계로 이루어지는 하부금속층과 솔더를 반응시켜 솔더조인트를 형성하여 전자부품을 접합하는 방법을 제공한다.The present invention also provides a method of bonding an electronic component by forming a solder joint by reacting a lower metal layer made of an alloy system containing zinc with a solder.

상기 전자부품의 접합방법에서 아연을 함유하는 합금계는 구리-아연 합금계인 것이 바람직하다.In the joining method of the electronic component, the alloy system containing zinc is preferably a copper-zinc alloy system.

상기 전자부품의 접합방법에서 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 것이 바람직하다.In the bonding method of the electronic component, the content of zinc contained in the second lower metal layer is preferably 0.001 to 30% by weight.

상기 전자부품의 접합방법에서 제2하부금속층의 두께가 0.1~5㎛인 것이 바람직하다.In the bonding method of the electronic component, the thickness of the second lower metal layer is preferably 0.1 to 5 µm.

본 발명에 의하면 전자부품간 접합시 솔더조인트의 형성 및 구동 중에 형성되는 무연솔더 합금간의 계면화합물을 효과적으로 줄여줌으로써, 발생할 가능성이 있는 솔더 조인트의 파괴 및 존재할 수 있는 계면화합물에 의한 기계적 취약성을 방지할 수 있다. 특히, Cu3Sn의 형성 억제는 계면의 공공 형성을 막는데 유효하다.According to the present invention, by effectively reducing the interfacial compound between the lead-free solder alloy formed during the formation and operation of the solder joint at the time of bonding between electronic components, it is possible to prevent the breakage of the solder joint and the mechanical vulnerability caused by the interfacial compound that may exist. Can be. In particular, suppression of formation of Cu 3 Sn is effective to prevent the formation of voids at the interface.

이하, 본 발명의 내용을 첨부한 도면을 참조하여 보다 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the content of the present invention will be described in more detail.

도 1은 본 발명의 구성 중 솔더와 하부금속층간 결합상태를 보여주는 그림이다. 1 is a view showing a bonding state between the solder and the lower metal layer of the configuration of the present invention.

도 1에서 부호 1은 무연솔더를, 부호 2는 상기 무연솔더와 접합하는 제2하부금속층을, 부호 3은 기판상에 위치하는 제1하부금속층을, 부호 4는 솔더 마스크 또는 패시베이션층을, 부호 5는 PCB 기판 내지는 실리콘 칩 등을 각각 나타낸다.In FIG. 1, reference numeral 1 denotes a lead-free solder, reference numeral 2 denotes a second lower metal layer bonded to the lead-free solder, reference numeral 3 denotes a first lower metal layer on a substrate, reference numeral 4 denotes a solder mask or a passivation layer, and 5 represents a PCB board | substrate, a silicon chip, etc., respectively.

본 발명에서 「전자부품」은 통상적으로 인쇄회로기판 내지는 이에 장착되는 칩(chip)을 지칭하며, 「전자부품간 접합체」는 상기 「전자부품」이 상호 솔더를 매개하여 접합한 상태의 구조체를 의미하며, 예를 들어 PCB 기판과 그 위에 솔더를 통해 접착되는 실리콘 칩 등으로 구성되는 접합체를 들 수 있다.In the present invention, the "electronic component" generally refers to a printed circuit board or a chip mounted thereon, and the "electronic component" refers to a structure in which the "electronic component" is bonded to each other via solder. For example, the bonded body which consists of a PCB board | substrate and the silicon chip etc. adhere | attached on it via solder is mentioned.

상기 본 발명의 구성 중 기판(5)을 구성하는 제2하부금속층(2)은 무연솔더(1)와 반응하여 솔더조인트 영역을 형성하며, 리플로우 공정 이후나 에이징 공정 동안에 상기 솔더조인트 영역은 금속간 화합물의 형성이 크게 감소된 상태, 특히 나아가 Cu3Sn과 같은 금속간 화합물이 거의 형성되지 않아 Cu3Sn상의 생성으로 유발되는 계면의 공공 생성을 억제시켜 솔더조인트의 기계적 신뢰성 향상에 크게 기여한다.In the configuration of the present invention, the second lower metal layer 2 constituting the substrate 5 reacts with the lead-free solder 1 to form a solder joint region, and the solder joint region is formed of a metal after the reflow process or the aging process. the formation of the intermetallic compound greatly reduced state, in particular further intermetallic compounds such as Cu 3 Sn hardly formed by suppressing the public generated at the interface caused by the formation of the Cu 3 Sn contributes significantly to improving mechanical reliability of the solder joint .

제2하부금속층(2)은 아연을 함유하는 합금계로 구성되며, 이와 같은 합금계를 구성하는 아연 이외의 금속성분으로는 특별히 한정되는 것은 아니며, 예를 들어, 은, 구리, 비스무스, 인듐 등의 금속성분을 들 수 있다. 이들 아연 이외의 금 속은 적어도 1종 이상 사용될 수 있으며, 이들 합금계에 포함되는 아연의 함량은 30중량% 이하, 바람직하게는 0.001~30중량% 이하로 하는 것이 좋다. 합금계내의 아연의 함량이 30중량%를 넘게 되면 아연이 구리와 합금을 형성할 때 완전 고용되지 않고 구리와 아연간 화합물을 형성할 우려가 있기 때문이다.The second lower metal layer 2 is composed of an alloy system containing zinc, and is not particularly limited as a metal component other than zinc constituting such an alloy system. For example, silver, copper, bismuth, indium, etc. Metal component is mentioned. Metals other than these zinc may be used at least one or more, and the content of zinc contained in these alloys is 30% by weight or less, preferably 0.001-30% by weight or less. This is because when the content of zinc in the alloy system exceeds 30% by weight, zinc may not form a solid solution and form a copper-zinc compound when forming an alloy with copper.

제1하부금속층(3)은 바람직하게는 상기 제2하부금속층(2)을 구성하는 합금계에 사용된 금속과 동일한 것이 사용될 수 있다. 예를 들어, 아연 이외의 금속성분으로 구리가 사용된 경우 제1하부금속층(3)은 구리로 형성하는 것이 좋다.The first lower metal layer 3 may preferably be the same as the metal used in the alloy system constituting the second lower metal layer 2. For example, when copper is used as a metal component other than zinc, the first lower metal layer 3 may be formed of copper.

이러한 제2하부금속층(2)의 형성과정은 공지된 다양한 방법이 이용될 수 있다. 예를 들어 스퍼터링과 같은 증착방법이 이용될 수 있으며, 아연을 포함하는 2이상의 금속으로 구성되는 합금계인 제2하부금속층(2)을 제1하부금속층(3)의 상부에 증착한 후에 패터닝 공정과 식각공정을 통해 형성할 수 있다. 이때 제2하부금속층의 두께는 0.1~5㎛인 것으로 하는 것이 바람직하다. 스퍼터링에 의한 증착공정, 패터닝공정 및 식각공정의 구체적인 내용은 이미 잘 알려져 있는 것이므로 이에 대한 상세한 설명은 피하기로 한다.For forming the second lower metal layer 2, various known methods may be used. For example, a deposition method such as sputtering may be used, and after depositing the second lower metal layer 2, which is an alloy system composed of two or more metals including zinc, on the upper part of the first lower metal layer 3, It can be formed through the etching process. At this time, the thickness of the second lower metal layer is preferably set to 0.1 ~ 5㎛. Since the details of the deposition process, the patterning process, and the etching process by sputtering are well known, a detailed description thereof will be omitted.

본 발명에 사용되는 솔더는 무연솔더가 바람직하며, 솔더의 종류는 특별히 한정되는 것은 아니나, 바람직하게는 무연 주석계 솔더가 좋다. 주석계 솔더를 사용하는 경우 솔더내에 주석이 아닌 다른 금속성분을 적어도 1종 더 포함하여도 무방하다. 이와 같은 다른 금속성분의 예를 들면, 은, 구리, 비스무스 등을 들 수 있다. The solder used in the present invention is preferably a lead-free solder, and the type of solder is not particularly limited, but preferably a lead-free tin-based solder is preferable. In the case of using a tin-based solder, at least one metal other than tin may be included in the solder. Examples of such other metal components include silver, copper, bismuth, and the like.

제2하부금속층과 상부의 솔더가 반응을 일으켜 금속간 화합물을 형성하기 위 해 솔더 리플로우 과정을 수행한다. 리플로우 과정은 솔더의 녹는점 이상의 온도로 유지하다가 다시 상온으로 냉각시키는 과정으로 이 때 솔더는 표면 장력에 의해 구형의 범프로 바뀌게 된다. 리플로우 과정 동안에 솔더가 산화되는 것을 방지하기 위해 플럭스(Flux)를 도포한 후 질소 분위기 하에서 수행할 수 있다. The second lower metal layer and the upper solder react to perform a solder reflow process to form an intermetallic compound. The reflow process keeps the temperature above the melting point of the solder and then cools it back to room temperature. At this time, the solder turns into a spherical bump by surface tension. Flux may be applied to prevent solder from oxidizing during the reflow process, and may be performed under a nitrogen atmosphere.

솔더 리플로우 과정을 수행하면 솔더는 용융상태로 바뀌게 되며, 제2하부금속층을 구성하는 합금과 반응을 수행하여 금속간 화합물인 Cu6Sn5만을 형성할 수 있다. When the solder reflow process is performed, the solder is converted into a molten state, and the reaction may be performed with the alloy constituting the second lower metal layer to form only Cu 6 Sn 5 , an intermetallic compound.

도 2는 무연솔더의 조성으로 Sn-0.7Cu가 사용된 본 발명 실시예의 SEM 사진이다. 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 260℃하에서의 리플로우 초기인 2분 경과시에는 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 시간이 경과함에 따라 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.2 is a SEM photograph of an embodiment of the present invention in which Sn-0.7Cu is used as a composition of the lead-free solder. Referring to this, when the second lower metal layer is not provided (A), that is, when only the copper layer is formed on the substrate as the first lower metal layer, the solder is formed at the interface with the solder after 2 minutes of the initial reflow at 260 ° C. The joint region contains only Cu 6 Sn 5 , which is an intermetallic compound, but it can be seen that over time, Cu 3 Sn, an intermetallic compound, is formed at the interface.

이와는 달리, 제2하부금속층으로 Cu-10Zn (B) 또는 Cu-20Zn (C)인 조성을 적용한 경우, 리플로우 동안에 계면에 금속간 화합물인 Cu3Sn이 형성되지 않음을 보여준다.In contrast, when a composition of Cu-10Zn (B) or Cu-20Zn (C) is applied to the second lower metal layer, Cu 3 Sn, an intermetallic compound, is not formed at the interface during reflow.

도 3은 또 다른 본 발명의 실시예로서, 무연솔더의 조성으로 Sn-3.8Ag-0.7Cu가 사용된 예로서, 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 260℃하에서의 리플로우 초기인 2 분 및 10분 경과시에는 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 그 이상의 시간이 경과함에 따라 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.3 is another embodiment of the present invention, in which Sn-3.8Ag-0.7Cu is used as a composition of a lead-free solder. Referring to this, when the second lower metal layer is not provided (A), that is, the first lower portion When only the copper layer was formed on the substrate with the metal layer, the solder joint region formed at the interface with the solder after 2 minutes and 10 minutes of the initial reflow at 260 ° C. contained only Cu 6 Sn 5 , which is an intermetallic compound. It can be seen that over time, Cu 3 Sn, an intermetallic compound, is formed at the interface.

이와는 달리, 제2하부금속층으로 99.99% Cu와 99.9% Zn을 함유하는 진공봉입된 튜브에서 합금시킨 Cu-10Zn (9~11중량% Zn) (B) 또는 Cu-20Zn (18~20 중량% Zn) (C)인 조성을 적용한 경우, 리플로우 동안에 계면에 금속간 화합물인 Cu3Sn이 형성되지 않음을 보여준다. Alternatively, Cu-10Zn (9-11 wt.% Zn) (B) or Cu-20Zn (18-20 wt.% Zn alloyed in a vacuum-enclosed tube containing 99.99% Cu and 99.9% Zn as the second lower metal layer. (C) shows that the intermetallic compound Cu 3 Sn is not formed at the interface during reflow.

도 4는 본 발명에 따른 위 각 실시예에서 리플로우 동안의 금속간 화합물의 두께를 측정한 결과 그래프이다. 본 발명의 실시예에 의하면, Cu6Sn5 화합물의 두께는 큰 차이를 보이지는 않으나, Cu3Sn 화합물의 두께는 본 발명에 따른 실시예의 경우에서 실질적으로 제로임을 확인시켜주고 있다. 따라서, 본 발명에서와 같이 아연을 함유한 합금계를 제2하부금속층으로 적용하는 경우 계면의 공공생성을 억제할 수 있어 기계적 특성이 강화된다.Figure 4 is a graph of the result of measuring the thickness of the intermetallic compound during reflow in each of the above examples according to the present invention. According to the embodiment of the present invention, the thickness of the Cu 6 Sn 5 compound does not show a big difference, but the thickness of the Cu 3 Sn compound confirms that it is substantially zero in the case of the embodiment according to the present invention. Therefore, when applying the zinc-based alloy system as the second lower metal layer as in the present invention, it is possible to suppress the generation of voids at the interface to enhance the mechanical properties.

도 5는 무연솔더의 조성으로 Sn-0.7Cu가 사용된 또 다른 실시예로서, 2분간의 리플로우 단계를 거친 이후 에이징을 거친 상태를 보여준다. 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 리플로우 초기 상태에서 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 에이징을 실시한 경우 500시간 및 1,000시 간 동안 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.5 is another embodiment in which Sn-0.7Cu is used as a composition of the lead-free solder, and shows an aging state after a 2-minute reflow step. Referring to this, when the second lower metal layer is not provided (A), that is, when only the copper layer is formed on the substrate as the first lower metal layer, the solder joint region formed at the interface with the solder in the initial state of reflow is an intermetallic compound. Although only Cu 6 Sn 5 is included, it can be seen that when the aging is performed, Cu 3 Sn, an intermetallic compound, is formed at the interface for 500 hours and 1,000 hours.

이와는 달리, 제2하부금속층으로 Cu-10Zn (B) 또는 Cu-20Zn (C)인 조성을 적용한 경우, 500시간 및 1,000시간 동안 에이징을 실시하여도 계면에 금속간 화합물인 CU3Sn이 형성되지 않음을 보여준다.In contrast, when the composition of Cu-10Zn (B) or Cu-20Zn (C) is applied as the second lower metal layer, CU 3 Sn, which is an intermetallic compound, is not formed at the interface even after aging for 500 hours and 1,000 hours. Shows.

도 6은 또 다른 본 발명의 실시예로서, 무연솔더의 조성으로 Sn-3.8Ag-0.7Cu가 사용된 예이다. 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 리플로우 초기에는 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 에이징을 실시한 결과 1,000 시간 경과 후 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.6 is an example in which Sn-3.8Ag-0.7Cu is used as a composition of a lead-free solder as another embodiment of the present invention. Referring to this, when the second lower metal layer is not provided (A), that is, when only the copper layer is formed on the substrate as the first lower metal layer, the solder joint region formed at the interface with the solder at the beginning of the reflow is Cu, an intermetallic compound. Although only 6 Sn 5 is included, it can be seen that after 1,000 hours, Cu 3 Sn, an intermetallic compound, is formed at the interface.

이와는 달리, 제2하부금속층으로 Cu-10Zn (B) 또는 Cu-20Zn (C)인 조성을 적용한 경우, 500시간 및 1,000시간 동안 에이징을 실시하여도 계면에 금속간 화합물인 Cu3Sn이 형성되지 않음을 보여준다.In contrast, when the composition of Cu-10Zn (B) or Cu-20Zn (C) is applied as the second lower metal layer, Cu 3 Sn, which is an intermetallic compound, is not formed at the interface even after aging for 500 hours and 1,000 hours. Shows.

도 7은 본 발명에 따른 위 각 실시예에서 리플로우 동안의 금속간 화합물의 두께를 측정한 결과 그래프이다. 본 발명의 실시예에 의하면, Cu6Sn5 화합물의 두께는 큰 차이를 보이지는 않으나, Cu3Sn 화합물의 두께는 본 발명에 따른 실시예의 경우에서 실질적으로 제로임을 확인시켜주고 있다. 따라서, 본 발명에서와 같이 아연을 함유한 합금계를 제2하부금속층으로 적용하는 경우 계면의 공공생성을 억제할 수 있어 기계적 특성이 강화된다.Figure 7 is a graph of the result of measuring the thickness of the intermetallic compound during reflow in each of the above examples according to the present invention. According to the embodiment of the present invention, the thickness of the Cu 6 Sn 5 compound does not show a big difference, but the thickness of the Cu 3 Sn compound confirms that it is substantially zero in the case of the embodiment according to the present invention. Therefore, when applying the zinc-based alloy system as the second lower metal layer as in the present invention, it is possible to suppress the generation of voids at the interface to enhance the mechanical properties.

도 1은 본 발명에 따른 솔더와 하부금속층간 결합상태를 보여주는 그림이다.1 is a view showing a bonding state between a solder and a lower metal layer according to the present invention.

도 2는 본 발명에 따른 Sn-0.7Cu 솔더를 이용한 경우 리플로우 후의 전자부품간 접합부 단면사진이다. (A: 비교예 1, B: 실시예 1, C: 실시예 2)Figure 2 is a cross-sectional photograph of the junction between the electronic components after reflow when using the Sn-0.7Cu solder according to the present invention. (A: Comparative Example 1, B: Example 1, C: Example 2)

도 3은 본 발명에 따른 Sn-3.8Ag-0.7Cu 솔더를 이용한 경우 리플로우 후의 전자부품간 접합부 단면사진이다. (A: 비교예 2, B: 실시예 3, C: 실시예 4)Figure 3 is a cross-sectional photograph of the junction between the electronic components after reflow when using the Sn-3.8Ag-0.7Cu solder according to the present invention. (A: Comparative Example 2, B: Example 3, C: Example 4)

도 4는 본 발명에 따른 실시예 1~4에서 리플로우 동안의 계면화합물의 두께를 측정한 결과 그래프이다.Figure 4 is a graph of the results of measuring the thickness of the interfacial compound during reflow in Examples 1 to 4 according to the present invention.

도 5는 본 발명에 따른 Sn-0.7Cu 솔더를 이용한 경우 에이징 후의 전자부품간 접합부 단면사진이다. (A: 비교예 1, B: 실시예 1, C: 실시예 2)Figure 5 is a cross-sectional photograph of the junction between the electronic components after aging when using Sn-0.7Cu solder according to the present invention. (A: Comparative Example 1, B: Example 1, C: Example 2)

도 6은 본 발명에 따른 Sn-3.8Ag-0.7Cu 솔더를 이용한 경우 에이징 후의 전자부품간 접합부 단면사진이다. (A: 비교예 2, B: 실시예 3, C: 실시예 4)6 is a cross-sectional photograph of the junction between electronic components after aging in the case of using the Sn-3.8Ag-0.7Cu solder according to the present invention. (A: Comparative Example 2, B: Example 3, C: Example 4)

도 7은 본 발명에 따른 실시예 1~4에서 에이징 동안의 계면화합물의 두께를 측정한 결과 그래프이다.7 is a graph showing the results of measuring the thickness of the interfacial compound during aging in Examples 1 to 4 according to the present invention.

Claims (13)

기판, 상기 기판상에 형성되는 제1금속으로 이루어지는 제1하부금속층, 상기 제1하부금속층 상부에 형성되며 아연을 함유하는 합금계로 구성되는 제2하부금속층을 구비하는 전자부품An electronic component having a substrate, a first lower metal layer formed of a first metal formed on the substrate, and a second lower metal layer formed on the first lower metal layer and formed of an alloy system containing zinc. 제 1항에 있어서, 아연을 함유하는 합금계는 구리-아연 합금계인 전자부품The electronic component according to claim 1, wherein the alloy system containing zinc is a copper-zinc alloy system. 제 1항에 있어서, 제1금속은 구리인 전자부품 The electronic component of claim 1, wherein the first metal is copper. 제 1항에 있어서, 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 전자부품The electronic component of claim 1, wherein a content of zinc contained in the second lower metal layer is 0.001 to 30 wt%. 제 1항에 있어서, 제2하부금속층의 두께가 0.1~5㎛인 전자부품The electronic component of claim 1, wherein the thickness of the second lower metal layer is 0.1 to 5 μm. 아연을 함유하는 합금계로 이루어지는 하부금속층과 솔더 간에 형성된 접속구조를 가지는 전자부품간 접합체An electronic component assembly having a connection structure formed between a lower metal layer made of an alloy system containing zinc and a solder 제 6항에 있어서, 아연을 함유하는 합금계는 구리-아연 합금계인 전자부품간 접합체7. The electronic component assembly according to claim 6, wherein the alloy system containing zinc is a copper-zinc alloy system. 제 6항에 있어서, 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 전자부품간 접합체The electronic component assembly according to claim 6, wherein the content of zinc contained in the second lower metal layer is 0.001 to 30% by weight. 제 6항에 있어서, 제2하부금속층의 두께가 0.1~5㎛인 전자부품간 접합체The electronic component assembly according to claim 6, wherein the thickness of the second lower metal layer is 0.1 to 5 mu m. 아연을 함유하는 합금계로 이루어지는 하부금속층과 솔더를 반응시켜 솔더조인트를 형성하여 전자부품을 접합하는 방법A method of joining electronic components by forming a solder joint by reacting a lower metal layer made of an alloy system containing zinc with a solder 제 10항에 있어서, 아연을 함유하는 합금계는 구리-아연 합금계인 전자부품의 접합방법The method of joining an electronic component according to claim 10, wherein the alloy system containing zinc is a copper-zinc alloy system. 제 10항에 있어서, 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 전자부품의 접합방법The method of joining an electronic component according to claim 10, wherein the content of zinc contained in the second lower metal layer is 0.001 to 30% by weight. 제 10항에 있어서, 제2하부금속층의 두께가 0.1~5㎛인 전자부품의 접합방법The method of joining an electronic component according to claim 10, wherein the thickness of the second lower metal layer is 0.1 to 5 mu m.
KR1020070076929A 2007-07-31 2007-07-31 Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof KR100883863B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076929A KR100883863B1 (en) 2007-07-31 2007-07-31 Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076929A KR100883863B1 (en) 2007-07-31 2007-07-31 Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof

Publications (2)

Publication Number Publication Date
KR20090012790A true KR20090012790A (en) 2009-02-04
KR100883863B1 KR100883863B1 (en) 2009-02-17

Family

ID=40683509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076929A KR100883863B1 (en) 2007-07-31 2007-07-31 Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof

Country Status (1)

Country Link
KR (1) KR100883863B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013004526A1 (en) 2013-03-18 2014-09-18 Heraeus Precious Metals Gmbh & Co. Kg PEDOT / surfactant complexes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172308B2 (en) * 1992-01-22 2001-06-04 株式会社日立製作所 Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same
JP2007013099A (en) * 2005-06-29 2007-01-18 Samsung Electronics Co Ltd Semiconductor package having unleaded solder ball and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013004526A1 (en) 2013-03-18 2014-09-18 Heraeus Precious Metals Gmbh & Co. Kg PEDOT / surfactant complexes

Also Published As

Publication number Publication date
KR100883863B1 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
KR100719905B1 (en) Sn-bi alloy solder and semiconductor using the same
KR100334593B1 (en) Semiconductor device and method of the same
US8242378B2 (en) Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
US20080136019A1 (en) Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
KR100902163B1 (en) A method of joining lead-free solders and metallization with alloy elements for prevention of brittle fracture
KR101345940B1 (en) Solder, soldering method, and semiconductor device
JP4811403B2 (en) Soldering method for electroless Ni plating part
JP5041102B2 (en) Lead-free solder alloy, joining member and manufacturing method thereof, and electronic component
US8679964B2 (en) Prevention and control of intermetallic alloy inclusions
JP2016006812A (en) Terminal structure, semiconductor device, electronic device and terminal formation method
US9079272B2 (en) Solder joint with a multilayer intermetallic compound structure
JP4890835B2 (en) Manufacturing method of semiconductor device
KR100883863B1 (en) Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof
JP2001060760A (en) Circuit electrode and formation process thereof
JP3719624B2 (en) Solder for mounting electronic components and mounting method of electronic components
US6203929B1 (en) Gold plated solder material and method of fluxless soldering using solder
JP4745878B2 (en) Solder film and soldering method using the same
US20150247244A1 (en) Thin nib or cob capping layer for non-noble metallic bonding landing pads
JP2000015479A (en) Solder alloy and mounting method of electronic part
US20120280023A1 (en) Soldering method and related device for improved resistance to brittle fracture
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP2002185131A (en) Soldering method and solder joint
JP2004260147A (en) Soldering method and method for manufacturing component-packaged substrate
JP5857721B2 (en) Electronic device and manufacturing method thereof
KR20080015927A (en) Method for soldering elctroless ni plating part

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee