JP3172308B2 - Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same - Google Patents

Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same

Info

Publication number
JP3172308B2
JP3172308B2 JP00738593A JP738593A JP3172308B2 JP 3172308 B2 JP3172308 B2 JP 3172308B2 JP 00738593 A JP00738593 A JP 00738593A JP 738593 A JP738593 A JP 738593A JP 3172308 B2 JP3172308 B2 JP 3172308B2
Authority
JP
Japan
Prior art keywords
metal
solder
alloy
layer
solder connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00738593A
Other languages
Japanese (ja)
Other versions
JPH0677286A (en
Inventor
昭博 安藤
正英 原田
了平 佐藤
明 薮下
尚哉 諫田
和彦 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00738593A priority Critical patent/JP3172308B2/en
Publication of JPH0677286A publication Critical patent/JPH0677286A/en
Application granted granted Critical
Publication of JP3172308B2 publication Critical patent/JP3172308B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、はんだ接続用金属層及
びそれ有する電子部品もしくは回路基板とそれを用いた
電子回路装置に係り、特に電子部品を多数回はんだ付け
し直した後においても良好なはんだ接続が保持され、電
子部品の交換を容易とするはんだ接続用金属層及びそれ
を有する電子部品もしくは回路基板とそれを用いた電子
回路装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal layer for solder connection, an electronic component or a circuit board having the same, and an electronic circuit device using the same. The present invention relates to a metal layer for solder connection that facilitates replacement of electronic components while maintaining a good solder connection, an electronic component or a circuit board having the same, and an electronic circuit device using the same.

【0002】[0002]

【従来の技術】大形電子計算機をはじめとする電子回路
装置では、多数のLSI等の電子回路部品を、プリント
回路基板やセラミック回路基板等に搭載し、電子回路を
形成している。これらの代表的な搭載方式は以下のとお
りである。まず、これら回路基板(以下、基板と略称)
には、はんだ接続のための接続部となる金属層パターン
を形成する。一方、電子回路部品には電極用の金属端子
もしくははんだ接続のための金属層を形成する。しかる
後に双方をはんだを用いて接続させる。
2. Description of the Related Art In an electronic circuit device such as a large-sized electronic computer, a large number of electronic circuit components such as an LSI are mounted on a printed circuit board, a ceramic circuit board, or the like to form an electronic circuit. These typical mounting methods are as follows. First, these circuit boards (hereinafter abbreviated as boards)
Is formed with a metal layer pattern serving as a connection portion for solder connection. On the other hand, metal terminals for electrodes or metal layers for solder connection are formed on electronic circuit components. Thereafter, both are connected using solder.

【0003】LSI等の電子回路部品は基板に搭載後、
例えば電子回路の論理の変更等のため基板から取り外
し、新たな部品と交換して再度搭載する(この工程をこ
こではリペアと呼ぶ)場合がある。取外しにあたって
は、電子回路部品のはんだ接続部を加熱再溶融させるこ
とにより、部品を取り外す。この時、基板の接続部を構
成する金属層の一部は部品交換と同時に基板より除去さ
れる。この理由は、はんだ接続が、主としてはんだ合金
を構成する金属の一部と、基板の接続部を構成する金属
層の一部との合金化で成立しており、はんだ接続部の加
熱溶融による取外しの際に、この合金の一部もしくは全
部が同時に取り外されるからである。常用される接続系
の例として、はんだをSn/Pbはんだとし、金属層を
Ni層とした場合には、主としてSn−Ni合金が形成
されることにより接続が成立している。電子部品取外し
の際、この合金の一部は同時に除去される。さらに新た
な部品を再搭載する際には、同一接続個所の新たな金属
層がはんだ接続のために消費される。
After mounting electronic circuit components such as LSI on a substrate,
For example, there is a case where the electronic circuit is removed from the board to change the logic of the electronic circuit, replaced with a new part, and mounted again (this step is referred to as repair here). In removing the component, the component is removed by heating and re-melting the solder connection part of the electronic circuit component. At this time, a part of the metal layer constituting the connection portion of the board is removed from the board at the same time as the replacement of the parts. The reason for this is that the solder connection is mainly formed by alloying a part of the metal that forms the solder alloy and a part of the metal layer that forms the connection part of the board, and the solder connection is removed by heating and melting. In this case, part or all of the alloy is simultaneously removed. As an example of a commonly used connection system, when the solder is Sn / Pb solder and the metal layer is a Ni layer, the connection is established mainly by forming an Sn-Ni alloy. When the electronic component is removed, part of the alloy is removed at the same time. When a new component is remounted, a new metal layer at the same connection point is consumed for solder connection.

【0004】電子回路装置の製造歩留まり向上のために
リペアは必須であるが、リペアを繰り返すことにより金
属層が消費され、ついには消失することがあり得る。こ
の状態では正常な接続が成立しないため、はんだ接続部
の信頼性が著しく低下するか、あるいははんだ接続自体
が不可となる。これを未然に防止するため従来は、あら
かじめ許容回数のリペアで消費すると予想される十分な
メタライズ厚をメッキ法等で形成することが最も一般的
であった。
[0004] Repair is indispensable in order to improve the production yield of the electronic circuit device, but the metal layer is consumed by repeated repair and may eventually disappear. In this state, normal connection is not established, so that the reliability of the solder connection part is significantly reduced, or the solder connection itself becomes impossible. Conventionally, in order to prevent this from happening, it has been most common to form a sufficient metallization thickness by plating or the like in advance, which is expected to be consumed in the allowable number of repairs.

【0005】一方、近来、電子部品の高密度化、微細
化、電子部品の金属膜形成方法のクリーン化、および部
品接続部の高信頼度化の要求に対応するため、メッキ法
に代わってスパッタ、蒸着、イオンプレーティングなど
の物理蒸着法もしくは化学蒸着法により、1ミクロン以
下程度のはんだ接続用金属層を基板に形成する要求が増
加している。この場合、多数回のリペア実現を目的とし
てスパッタや蒸着による金属膜厚を増加させることは、
これらの膜の残留応力が、メッキ法により形成した膜の
残留応力に比べ極めて大きいことから、形成した金属膜
の残留応力によりそれ自身にクラックが生じる等の理由
から適当でなく多数回のリペアが困難であった。また、
一般的に電子部品のメタライズとして、はんだと合金化
する反応速度の遅い金属、もしくははんだと合金化しな
い金属、もしくはこれらの性質を有する合金をバリア層
(下地層)としてスパッタや蒸着等により、まず基板上
に形成しておき、その上にはんだと合金化しやすい金属
膜を形成する方法も用いられている。ただしこのメタラ
イズ構成では、はんだと直接接続する金属層は、バリア
層の上に形成された、はんだと合金化しやすい金属膜で
あるため、多数回リペアに対する要求に応えるものでは
ない。
On the other hand, in recent years, in order to meet the demands for higher density and miniaturization of electronic parts, a cleaner method for forming a metal film on electronic parts, and higher reliability of connection parts of parts, a sputtering method is used instead of a plating method. There is an increasing demand for forming a solder connection metal layer of about 1 μm or less on a substrate by a physical vapor deposition method such as vapor deposition, ion plating or the like or a chemical vapor deposition method. In this case, increasing the metal film thickness by sputtering or vapor deposition for the purpose of realizing repair many times is as follows:
Since the residual stress of these films is extremely large compared to the residual stress of the film formed by the plating method, it is not appropriate because the residual stress of the formed metal film itself causes cracks, and many repairs are not appropriate. It was difficult. Also,
Generally, as metallization of electronic components, a metal having a low reaction rate to be alloyed with solder, a metal not alloyed with solder, or an alloy having these properties is used as a barrier layer (underlayer) by sputtering or vapor deposition. There is also used a method in which a metal film is formed on a substrate and a metal film which is easily alloyed with solder is formed thereon. However, in this metallized structure, the metal layer directly connected to the solder is a metal film formed on the barrier layer and easily alloyed with the solder, and therefore does not meet the demand for repairing many times.

【0006】なお、はんだ接続用のメタライズに関する
従来の技術として、例えば、第40回イー・シィー・ティ
ー・シィー・プロシィーディング・第460〜469頁および
第408〜411頁(1990年)〔40th ECTC Proceedings(199
0)PP460−469「Reliabilityimprovements in solder b
ump processing for flip chip」、pp408〜411「Produc
tion of MCP Chip Carrier」〕、特開平2−231750号公
報などが挙げられる。これらの例のうち、第一の例で
は、はんだ接続用金属層としてCuを、バリア層・パッ
シベーション膜との密着層としてTiWを用いている。
[0006] Conventional techniques relating to metallization for solder connection include, for example, the 40th E.C.T.S.C. Proceeding, pp.460-469 and 408-411 (1990) [40th. ECTC Proceedings (199
0) PP460-469 "Reliabilityimprovements in solder b
ump processing for flip chip ", pp408-411" Produc
of MCP Chip Carrier ”], JP-A-2-231750, and the like. Among these examples, in the first example, Cu is used as a metal layer for solder connection, and TiW is used as an adhesion layer with a barrier layer and a passivation film.

【0007】[0007]

【発明が解決しようとする課題】ところが上記従来技術
のうち、予想されるリペア回数に対応するメタライズ厚
を、メッキ法等であらかじめ形成しておく方式は、電子
部品の高密度化、微細化、電子部品の金属膜形成方法の
クリーン化および部品接続部の高信頼化に対応するため
の、1ミクロン以下程度の薄膜によるはんだ接続用金属
層形成の要求には応えられない。また、当然、予定回数
を超える多数回のリペアに対しては対応できない。
However, of the above-mentioned prior arts, a method of forming a metallized thickness corresponding to the expected number of repairs in advance by plating or the like is to increase the density and miniaturization of electronic parts. It cannot meet the requirement of forming a metal layer for solder connection with a thin film of about 1 micron or less in order to cope with a clean method of forming a metal film of an electronic component and to increase the reliability of a component connection part. In addition, it cannot cope with a large number of repairs exceeding the scheduled number.

【0008】また、バリア層にはんだと反応しない金属
や合金、もしくははんだと反応しにくい金属や合金を適
用し、その上にはんだと合金化し易い金属薄膜を形成す
る方式は、上層の金属薄膜が消失すると、バリア層の金
属とはんだの合金化が生じにくいため、結局は正常な接
続が実現できない。
Further, a method of applying a metal or an alloy which does not react with solder or a metal or an alloy which does not easily react with solder to a barrier layer and forming a metal thin film which easily alloys with solder is applied to the barrier layer. When it disappears, alloying of the metal of the barrier layer and the solder is unlikely to occur, so that a normal connection cannot be realized after all.

【0009】したがって、本発明は上述した従来の問題
点に鑑みなされたもので、その第1の目的は多数回のリ
ペア後においても良好な接続が保持できる改良されたは
んだ接続用金属薄膜層及びそれを有する電子部品もしく
は回路基板を、第2の目的はその製造方法を、第3の目
的はその回路基板に電子部品を搭載接続した電子回路装
置を、そして第4の目的は電子回路装置の製造方法を、
それぞれ提供することにある。
Accordingly, the present invention has been made in view of the above-mentioned conventional problems, and a first object of the present invention is to provide an improved metal thin film layer for solder connection capable of maintaining good connection even after a large number of repairs. An electronic component or circuit board having the same, a second object is a manufacturing method thereof, a third object is an electronic circuit device in which electronic components are mounted and connected to the circuit board, and a fourth object is an electronic circuit device. Manufacturing method
To provide each.

【0010】[0010]

【課題を解決するための手段】上記本発明のそれぞれの
目的は、以下の手段によって達成される。先ず上記第1
の目的は、はんだ接続用金属層を、はんだを構成する金
属と容易にぬれ、かつ容易に合金化もしくは金属間化合
物を形成する第一の金属と、前記はんだに容易にぬれ
ず、かつ溶出しない第二の金属とを構成成分として混在
せしめた金属層で構成して成るはんだ接続用金属層及び
それを有する電子部品もしくは回路基板により、達成さ
れる。
The above objects of the present invention are attained by the following means. First, the first
The object of the present invention is that the metal layer for solder connection is easily wetted with the metal constituting the solder, and the first metal easily alloyed or forms an intermetallic compound, and is not easily wetted and eluted with the solder. This is achieved by a solder connection metal layer composed of a metal layer in which a second metal is mixed as a constituent component, and an electronic component or a circuit board having the same.

【0011】そして上記はんだ接続用金属層を構成する
第一の金属は、例えばAu、Cu、Ni、Ti、Sn及
びPtの少なくとも一種で構成することが好ましく、し
かもはんだ接続用金属層の表面側で高濃度となるように
濃度勾配を設けることが望ましい。
The first metal constituting the solder connection metal layer is preferably made of, for example, at least one of Au, Cu, Ni, Ti, Sn and Pt. It is desirable to provide a concentration gradient so that the concentration becomes high.

【0012】また、上記はんだ成分とはんだ接続用金属
層の望ましい組み合わせについて詳述すると、 (1)上記はんだを、Sn−Pb合金、Sn−Bi合
金、Sn−Pb−Bi合金及びSnの少なくとも一種で
構成する場合には、上記はんだ接続用金属層を構成する
第一の金属をAu、Cu、Ni、Ti及びPtの少なく
とも一種で、上記第二の属をW、Re及びTaの少なく
とも一種で構成することが望ましい。
Further, a preferred combination of the solder component and the metal layer for solder connection will be described in detail. (1) The solder is at least one of Sn-Pb alloy, Sn-Bi alloy, Sn-Pb-Bi alloy and Sn. When comprising, the first metal constituting the metal layer for solder connection is at least one of Au, Cu, Ni, Ti and Pt, and the second metal is at least one of W, Re and Ta. It is desirable to configure.

【0013】(2)また、上記はんだをSn−Ag合
金、Sn−Sb合金、Sn−In合金、Pb−In合
金、Pb−Sb合金、Au−Sn合金、Au−Ge合
金、Sn−Ag−Sb合金、Sn−Pb−In合金、S
n−Pb−Sb合金、Sn−Pb−Ag合金、Sn−B
i−In合金、Pb−Ag−In合金及びSn−Pb−
Bi−In合金の少なくとも一種で構成する場合には、
上記金属層を構成する第一の金属をAu、Cu、Ni、
Sn及びTiの少なくとも一種で、上記第二の属をW、
Re及びTaの少なくとも一種で構成することが望まし
い。
(2) In addition, the above-mentioned solder is formed of Sn-Ag alloy, Sn-Sb alloy, Sn-In alloy, Pb-In alloy, Pb-Sb alloy, Au-Sn alloy, Au-Ge alloy, Sn-Ag- Sb alloy, Sn-Pb-In alloy, S
n-Pb-Sb alloy, Sn-Pb-Ag alloy, Sn-B
i-In alloy, Pb-Ag-In alloy and Sn-Pb-
When composed of at least one Bi-In alloy,
The first metal constituting the metal layer is Au, Cu, Ni,
At least one of Sn and Ti, wherein the second genus is W,
Desirably, it is composed of at least one of Re and Ta.

【0014】(3)また、上記はんだをPb−Bi合金
で構成する場合には、上記金属層を構成する第一の金属
をAu、Ni及びTiの少なくとも一種で、上記第二の
金属をW、Re及びTaの少なくとも一種で構成するこ
とが望ましい。
(3) When the solder is made of a Pb-Bi alloy, the first metal forming the metal layer is at least one of Au, Ni and Ti, and the second metal is W. , Re, and Ta.

【0015】なお、第一の金属をNi、第二の金属をW
で構成する場合には、はんだ接続用金属層はNi−W合
金層となり、その好ましいNi及びWの組成比は、20
at%≦Ni<100at%、0<W≦80at%であ
り、この場合のはんだ接続用金属層の耐リペア回数は3
回以上を示す。また、より好ましい85at%≦Ni<
100at%、0<W≦15at%の組成比では5回以
上の耐リペア回数を示し、さらに好ましい95at%≦
Ni<100at%、0<W≦5at%の組成では15
回以上の耐リペア回数を示し、特に好ましい97at%
≦Ni≦99at%、1at%≦W≦3at%の組成で
は24回以上の耐リペア回数を示す。
The first metal is Ni and the second metal is W
In the case of comprising, the metal layer for solder connection becomes a Ni-W alloy layer, and the preferable composition ratio of Ni and W is 20%.
at% ≦ Ni <100 at%, 0 <W ≦ 80 at%, and the number of repairs of the solder connection metal layer in this case is 3
Indicates more than one time. Also, more preferable 85 at% ≦ Ni <
When the composition ratio is 100 at% and 0 <W ≦ 15 at%, the number of repairs is 5 or more, more preferably 95 at% ≦
Ni <100 at% and 0 <W ≦ 5 at% for the composition 15
97at%, which indicates a number of repairs of more than 100 times
A composition of ≦ Ni ≦ 99 at%, 1 at% ≦ W ≦ 3 at% shows a repair resistance number of 24 times or more.

【0016】(4)さらにまた、上記はんだをPb−A
g合金で構成する場合には、上記金属層を構成する第一
の金属をAu、Sn及びTiの少なくとも一種で、上記
第二の金属をW、Re及びTaの少なくとも一種で構成
することが望ましい。
(4) Further, the above solder is made of Pb-A
In the case of using a g alloy, it is preferable that the first metal forming the metal layer is formed of at least one of Au, Sn, and Ti, and the second metal is formed of at least one of W, Re, and Ta. .

【0017】上記第2の目的は、電子部品もしくは回路
基板等の所定の基板上に、電子部品の接続端子部を構成
するはんだ接続用金属層を選択的に形成する工程を有し
て成るはんだ接続用金属層の製造方法において、前記は
んだ接続用金属層の形成工程を、はんだを構成する金属
と容易にぬれ、かつ容易に合金化もしくは金属間化合物
を形成する第一の金属と、前記はんだに容易にぬれず、
かつ溶出しない第二の金属とを構成成分として混在せし
めて薄膜層を形成する工程として成るはんだ接続用金属
層の製造方法により、達成される。
A second object of the present invention is to provide a solder having a step of selectively forming a solder connection metal layer constituting a connection terminal portion of an electronic component on a predetermined substrate such as an electronic component or a circuit board. In the method for manufacturing a metal layer for connection, the step of forming the metal layer for solder connection includes the steps of: forming a first metal that easily wets with a metal constituting the solder and easily alloys or forms an intermetallic compound; Not easily wet
This is achieved by a method of manufacturing a metal layer for solder connection, which comprises a step of forming a thin film layer by mixing a second metal that does not elute as a constituent component.

【0018】そして好ましくは、上記はんだ接続用金属
層の形成工程においては、はんだ接続用金属層内の第一
の金属の濃度を、はんだ接続用金属層の表面側で高濃度
となるように濃度勾配を設けて成膜することである。ま
た、上記薄膜層を形成する工程としては、例えばスパッ
タ、真空蒸着、イオンプレーティングなどの物理蒸着法
もしくは化学的気相成長法、及びメッキ法の何れか一つ
を含む成膜工程とし、この成膜時に予め接続部のパター
ンが形成されたマスクを基板上に載置もしくは密着形成
して上記金属層を選択的に積層成膜するか、もしくはマ
スクを使用せずに基板上に薄膜層を成膜した後、この薄
膜層上に所定のエッチングマスクを形成してリソグラフ
ィにより選択的にパターン化して接続部を形成する工程
とすることが望ましい。
Preferably, in the step of forming the metal layer for solder connection, the concentration of the first metal in the metal layer for solder connection is adjusted so as to be high on the surface side of the metal layer for solder connection. This is to form a film with a gradient. The step of forming the thin film layer includes, for example, sputtering, vacuum evaporation, a physical vapor deposition method such as ion plating or a chemical vapor deposition method, and a film formation step including any one of a plating method. At the time of film formation, a mask in which a pattern of a connection portion is formed in advance is placed on or closely adhered to the substrate to selectively laminate the metal layer, or a thin film layer is formed on the substrate without using a mask. After the film is formed, it is preferable to form a predetermined etching mask on the thin film layer and selectively pattern it by lithography to form a connection portion.

【0019】上記第3の目的は、上記第1の目的を達成
することのできる電子部品もしくは回路基板に、例えば
LSI等の電子部品を搭載し、はんだ接続用金属層上に
はんだを介してはんだ接続して成る電子回路装置によ
り、達成される。なお、使用するはんだの組成と基板の
接続部となる金属層を構成する第一、第二の金属との好
ましい組み合わせについては、上述した通りである。
The third object is to mount an electronic component such as an LSI on an electronic component or a circuit board which can achieve the first object, and to form a solder on a metal layer for solder connection via a solder. This is achieved by a connected electronic circuit device. The preferred combination of the composition of the solder to be used and the first and second metals constituting the metal layer to be the connection portion of the substrate is as described above.

【0020】上記第4の目的は、上記第1の目的を達成
することのできる電子部品もしくは回路基板を準備し
て、これに形成されたはんだ接続用金属層パターン上
に、別の電子部品を位置決めする工程と、はんだリフロ
ーにより前記金属層と電子部品とをはんだ接続する工程
とを有して成る電子回路装置の製造方法により、達成さ
れる。なお、使用するはんだの組成と基板の接続部とな
る金属層を構成する第一、第二の金属との好ましい組み
合わせについては、上述した通りである。
The fourth object is to prepare an electronic component or a circuit board which can achieve the first object, and place another electronic component on the solder connection metal layer pattern formed on the electronic component or the circuit board. This is achieved by a method for manufacturing an electronic circuit device, comprising a step of positioning and a step of solder-connecting the metal layer and an electronic component by solder reflow. The preferred combination of the composition of the solder to be used and the first and second metals constituting the metal layer to be the connection portion of the substrate is as described above.

【0021】[0021]

【作用】本発明における作用を、図面を参照しながら以
下説明する。図1は、本発明の基板6に形成されたはん
だ接続部を構成する金属薄膜層20の断面の一例を模式
的に示した概念図である。本発明による金属薄膜層20
は、例えばスパッタ、真空蒸着、イオンプレーティング
などの物理蒸着法、化学的気相成長法、メッキ法などに
より形成する。この方法で、基板6上には、はんだ成分
を構成する金属と、容易にぬれかつ容易に合金化もしく
は金属間化合物を形成する第一の金属1(図中に●印で
表示)と、はんだに容易にはぬれずかつ溶出しない第二
の金属2(図中に○印で表示)とを主な構成成分として
成る金属層20を形成する。
The operation of the present invention will be described below with reference to the drawings. FIG. 1 is a conceptual diagram schematically showing an example of a cross section of a metal thin film layer 20 constituting a solder connection portion formed on a substrate 6 of the present invention. Metal thin film layer 20 according to the present invention
Is formed by a physical vapor deposition method such as sputtering, vacuum deposition, or ion plating, a chemical vapor deposition method, or a plating method. In this manner, the metal constituting the solder component, the first metal 1 (indicated by a black circle in the figure), which easily wets and easily forms an alloy or an intermetallic compound, are formed on the substrate 6 by soldering. And a second metal 2 (indicated by a circle in the figure), which is not easily wetted and eluted, is formed as a main component.

【0022】図2は、この金属薄膜層20に、はんだを
リフローした後の接続部の、金属薄膜層近傍の断面の一
例を模式的に示した概念図である。ここで、はんだは、
構成要素3(図中に▽印で表示)および構成要素4(図
中に黒塗つぶしの▽印で表示)から成るが、構成要素4
はこの金属薄膜層20を構成する第一の金属1と容易に
ぬれ、合金化もしくは金属間化合物を形成する。リフロ
ー工程において、金属薄膜層20を構成する第一の金属
1の一部は、はんだの構成要素4と金属間化合物を形成
しようとするため、溶融状態のはんだ中へ溶出する。こ
の時、はんだの構成要素3、4は、この溶出した金属薄
膜層20を構成する第一の金属1と置き換わる。この結
果、はんだ合金が形成されて、はんだ接続が成立する。
FIG. 2 is a conceptual diagram schematically showing an example of a cross section near the metal thin film layer of the connection portion after the solder has been reflowed on the metal thin film layer 20. Where the solder is
It is composed of a component 3 (indicated by a triangle in the figure) and a component 4 (indicated by a black triangle in the figure).
Easily wets with the first metal 1 constituting the metal thin film layer 20 to form an alloy or an intermetallic compound. In the reflow step, a part of the first metal 1 constituting the metal thin film layer 20 elutes into the molten solder in order to form an intermetallic compound with the component 4 of the solder. At this time, the components 3 and 4 of the solder are replaced with the first metal 1 constituting the eluted metal thin film layer 20. As a result, a solder alloy is formed, and a solder connection is established.

【0023】次に、リペア時のはんだ接続部の挙動を説
明する。まず、基板6の接続部加熱時には、はんだ及び
はんだ中に溶出した金属薄膜層20を構成する第一の金
属1の一部が溶融する。電子部品の取外しの際には、こ
の溶融部分の一部が部品と同時に取り外される。溶融し
た合金の残部は部品取外しの際に金属薄膜層20側に残
存する。金属薄膜層20を構成する第二の金属2は、は
んだ中に溶出しないため、部品取外しの際には基板6側
に残存する。この概念を模式的に示したのが図3であ
る。新たな部品の再搭載は、この残り金属薄膜層部分に
対して行われる。この概念を模式的に示したのが図4で
ある。
Next, the behavior of the solder connection at the time of repair will be described. First, when the connection portion of the substrate 6 is heated, a part of the first metal 1 constituting the metal thin film layer 20 eluted in the solder and the solder is melted. When the electronic component is removed, a part of the melted portion is removed simultaneously with the component. The remaining portion of the molten alloy remains on the metal thin film layer 20 when the component is removed. Since the second metal 2 constituting the metal thin film layer 20 does not elute in the solder, it remains on the substrate 6 side when components are removed. FIG. 3 schematically illustrates this concept. Remounting of a new component is performed on the remaining metal thin film layer portion. FIG. 4 schematically illustrates this concept.

【0024】これ以降のリペアではこの現象の繰返しと
なる。多数回リペアの後は、金属薄膜層20を構成する
第一の金属1が溶出して、はんだの構成要素がこれに置
き換わったものと、金属薄膜層20を構成する第二の金
属2が混在して接続が成立する。この概念を模式的に示
したのが図5である。
In subsequent repairs, this phenomenon is repeated. After a number of repairs, the first metal 1 forming the metal thin film layer 20 elutes, and the second metal 2 forming the metal thin film layer 20 is mixed with the replacement of the solder constituent elements. Connection is established. FIG. 5 schematically illustrates this concept.

【0025】また、上記はんだを構成する金属と容易に
ぬれ、かつ容易に合金化もしくは金属間化合物を形成す
る第一の金属1と、はんだのいずれの成分とも容易にぬ
れず、かつ溶出しない第二の金属2とを構成要素とする
金属薄膜層20において、第一の金属1の濃度を、はん
だ接続面側で大きくなるような濃度勾配に混在させた場
合においても、上記と同様な理由で、多数回リペア後、
正常な接続が成立する。この場合、金属薄膜層20で構
成される初期のはんだ付け面には、はんだと金属間化合
物を形成し易い第一の金属1が密であるため、ぬれ性が
特によい。
The first metal 1 which easily wets with the metal constituting the solder and easily alloys or forms an intermetallic compound, and the first metal 1 which does not easily wet and elute with any component of the solder. In the case where the concentration of the first metal 1 in the metal thin film layer 20 including the second metal 2 as a constituent element is mixed in a concentration gradient that increases on the solder connection surface side, for the same reason as described above. , After many repairs,
Normal connection is established. In this case, since the first metal 1 that easily forms an intermetallic compound with solder is dense on the initial soldering surface constituted by the metal thin film layer 20, wettability is particularly good.

【0026】次に一例として上記第一の金属1にNi
を、第二の金属2にWを、また、はんだにSn−Pb合
金を適用した場合の作用について具体的に説明する。第
一の金属1となるNiは、はんだ成分のSnと容易に合
金化して金属間化合物を形成し、第二の金属2となるW
は、はんだ成分Sn及びPbのいずれとも、容易にぬれ
ず、かつ溶出しない。まず、セラミック等の回路基板6
の接続部を形成する領域にNiとWの混合薄膜層20
を、スパッタ、真空蒸着、イオンプレーティングなどの
物理的蒸着法、化学的気相成長法、メッキ法などにより
形成する。電子部品を接続するはんだリフロー工程で
は、このNi/W混合薄膜層20の構成要素の一つであ
るNi(第一の金属1)が、はんだ中のSnと合金化し
易いため、溶融はんだ中に溶出する。この溶出したNi
はSnと金属間化合物を形成する。同時に溶出したNi
の跡にはSnまたはPbが置き換えられる。この結果、
はんだ接続が成立する。W(第二の金属2)はSn、P
bのいずれにも容易にぬれず、かつ溶出しない。
Next, as an example, Ni is added to the first metal 1.
The operation when W is applied to the second metal 2 and the Sn—Pb alloy is applied to the solder will be specifically described. Ni as the first metal 1 easily alloys with Sn of the solder component to form an intermetallic compound, and W as the second metal 2
Does not easily wet and elute with any of the solder components Sn and Pb. First, a circuit board 6 made of ceramic or the like
Mixed thin film layer 20 of Ni and W
Is formed by a physical vapor deposition method such as sputtering, vacuum deposition, or ion plating, a chemical vapor deposition method, or a plating method. In the solder reflow process for connecting the electronic components, Ni (first metal 1), which is one of the constituent elements of the Ni / W mixed thin film layer 20, is easily alloyed with Sn in the solder. Elute. This eluted Ni
Forms an intermetallic compound with Sn. Ni eluted at the same time
Is replaced with Sn or Pb. As a result,
A solder connection is established. W (second metal 2) is Sn, P
b does not readily wet and elute.

【0027】リペア時のはんだ接続界面近傍の挙動は以
下のとおりである。まず、接続部加熱時には、はんだ及
びNi−Sn金属間化合物の一部が溶融する。電子部品
の取外しの際にはこの溶融部分の一部が部品と同時に取
り外される。溶融した合金の残部は部品取外しの際に、
基板のNi/W金属薄膜層20側に残存する。新たな部
品の再搭載は、この残り金属層部分に対して行われる。
これ以降のリペアではこの現象の繰返しとなる。多数回
リペアの後は、Niが溶出してSnもしくはPbと置き
換わったものと、Wが混在することにより、はんだ接続
が成立する。
The behavior near the solder connection interface at the time of repair is as follows. First, at the time of heating the connection part, a part of the solder and the Ni-Sn intermetallic compound are melted. When the electronic component is removed, a part of the molten portion is removed simultaneously with the component. The remainder of the molten alloy is
It remains on the Ni / W metal thin film layer 20 side of the substrate. Remounting of a new component is performed on the remaining metal layer portion.
In subsequent repairs, this phenomenon is repeated. After many repairs, the solder connection is established by the mixture of W and Ni, which are eluted and replaced by Sn or Pb, and W.

【0028】また、NiとWとを、Ni濃度がはんだ付
け面側で大きくなるような濃度勾配を有するように混在
させた金属薄膜層20においても、上記と同様な理由
で、多数回のリペア後においても、正常な接続が成立す
る。また、この場合、金属薄膜層20で構成される初期
のはんだ付け面側には、はんだ中のSnと金属間化合物
を形成しやすいNiが密であるため、ぬれ性が向上す
る。
Also, in the metal thin film layer 20 in which Ni and W are mixed so as to have a concentration gradient such that the Ni concentration increases on the soldering surface side, the repair is performed many times for the same reason as described above. Even afterwards, a normal connection is established. Also, in this case, the initial soldering side composed of the metal thin film layer 20 is dense with Ni, which easily forms an intermetallic compound with Sn in the solder, so that the wettability is improved.

【0029】以上具体的な金属薄膜層20の代表例とし
てNi、Wを、また、はんだの代表例としてSn−Pb
合金を使用した場合を例に作用の説明をしたが、その
他、第一の金属1にAu、Cu、Pt、Sn、Tiを、
また第二の金属2にRe、Taを、さらにはんだとして
Sn−Pb系以外の金属を用いた場合も同様であるの
で、これらについての説明を省略する。
As described above, Ni and W are typical examples of the metal thin film layer 20, and Sn-Pb is a typical example of the solder.
The operation has been described by taking the case of using an alloy as an example. In addition, Au, Cu, Pt, Sn, and Ti are used for the first metal 1.
The same applies to the case where Re and Ta are used as the second metal 2 and a metal other than Sn-Pb is used as the solder, and the description thereof is omitted.

【0030】[0030]

【実施例】以下、本発明の一実施例を、図面を参照しな
がら説明する。 〈実施例1〉図6は、本発明の電子回路装置の一例を示
した一部破断斜視図である。回路基板としてはセラミッ
ク多層配線基板8を用い、これの接続部には、はんだ成
分の少なくとも一種の金属と容易にぬれ、かつ容易に合
金もしくは金属間化合物を形成する第一の金属と、はん
だ成分のいずれの金属とも容易にぬれず、かつ溶出しな
い第二の金属とを混在させたはんだ接続用金属薄膜層が
形成されている。このセラミック多層配線基板8に、A
uメッキされた電極端子部分を持つLSIチップ7を搭
載し、Ag3重量パーセント、残部Snの成分組成から
なる微小はんだボール14によって接続したものであ
る。すなわち、この電子回路装置は、複数個のLSIチ
ップ7を多層配線基板8上に、所定の配置パターンに従
って配置し、このLSIチップ上に熱伝導中継部材11
を載せ、この中継部材11上から、前記多層配線基板8
に、これを覆うキャップ10を載置し、このキャップ1
0の上面に冷却板9を積層してある。また、この多層配
線基板8は、配線ボード13に、接続ピン12を介して
接続され、電子回路を構成している。
An embodiment of the present invention will be described below with reference to the drawings. <Embodiment 1> FIG. 6 is a partially cutaway perspective view showing an example of an electronic circuit device of the present invention. A ceramic multi-layer wiring board 8 is used as a circuit board, and a connecting portion of the ceramic multi-layer wiring board 8 includes a first metal that easily wets with at least one metal of a solder component and easily forms an alloy or an intermetallic compound, and a solder component. A metal thin film layer for solder connection is formed by mixing a second metal which does not easily wet and elute with any of the above metals. The ceramic multilayer wiring board 8 has A
An LSI chip 7 having u-plated electrode terminal portions is mounted and connected by micro solder balls 14 composed of 3% by weight of Ag and the balance of Sn. That is, in this electronic circuit device, a plurality of LSI chips 7 are arranged on a multilayer wiring board 8 according to a predetermined arrangement pattern, and a heat conduction relay member 11 is placed on the LSI chips.
And the multilayer wiring board 8 is placed on the relay member 11 from above.
And a cap 10 for covering the cap 1
The cooling plate 9 is laminated on the upper surface of the cooling plate 9. The multilayer wiring board 8 is connected to the wiring board 13 via the connection pins 12 to form an electronic circuit.

【0031】次に、この電子回路装置の製造方法を説明
する。まず、本発明の特徴であるはんだ接続用金属薄膜
層を、セラミック多層配線基板8上に形成する方法を説
明する。まず、複数のターゲットを同時にスパッタ可能
な装置、たとえば2元同時イオンビームスパッタ装置
に、ターゲットとして純度99.999パーセントのN
i板(第一の金属1)と純度99.999パーセントの
W板(第二の金属2)を所定の位置に取り付ける。次に
予め配線パターンが形成されたセラミック多層基板8
に、接続部の形状に見合った所定のパターンを抜いたス
テンレス製のマスクをかぶせ、スパッタ装置内の所定の
位置に設置する。次に、NiとWのターゲットをそれぞ
れ同時にArイオンビーム等によりスパッタして、セラ
ミック多層基板上にNiとWが均一に混合した薄膜(原
子パーセントで90%Ni、10%Wの組成)を、膜厚
1ミクロンまで積層する。このときセラミック多層基板
を100〜300℃程度に加熱してもよい。かくして所
定のパターン形状を有するはんだ接続用金属薄膜層を基
板上に選択的に形成した。なお、ステンレス製のマスク
を用いずに金属薄膜層を形成し、その後、所定のマスク
を用いてリソグラフィにより選択エッチングして接続部
を形成することもできる。
Next, a method of manufacturing the electronic circuit device will be described. First, a method for forming a metal thin film layer for solder connection, which is a feature of the present invention, on a ceramic multilayer wiring board 8 will be described. First, a target capable of simultaneously sputtering a plurality of targets, for example, a binary simultaneous ion beam sputtering device, is used as a target with N.sub.99 of 99.999% purity.
An i plate (first metal 1) and a W plate (second metal 2) having a purity of 99.999% are attached to predetermined positions. Next, a ceramic multilayer substrate 8 on which a wiring pattern is formed in advance
Is covered with a stainless steel mask from which a predetermined pattern corresponding to the shape of the connection portion is removed, and is placed at a predetermined position in the sputtering apparatus. Next, Ni and W targets are simultaneously sputtered by Ar ion beam or the like, respectively, and a thin film (90% Ni in atomic percent, 10% W composition) in which Ni and W are uniformly mixed on a ceramic multilayer substrate, Laminate to a thickness of 1 micron. At this time, the ceramic multilayer substrate may be heated to about 100 to 300 ° C. Thus, a metal thin film layer for solder connection having a predetermined pattern shape was selectively formed on the substrate. Note that a connection portion can also be formed by forming a metal thin film layer without using a stainless steel mask and then performing selective etching by lithography using a predetermined mask.

【0032】次に、はんだ接続予定部分に予めAuメッ
キを施したLSIチップ7と、冷却板9と、キャップ1
0と、熱伝導中継部材11と、接続ピン12と、配線ボ
ード13とをそれぞれ準備した。また、装置組立のはん
だとしては、第一のはんだとしてAg3重量パーセント
−Sn97重量パーセントの組成からなる微細はんだボ
ール14を、第二のはんだとしてSn37重量パーセン
ト−Pb45重量パーセント−Bi18重量パーセンの
組成からなるはんだ合金15を、第三のはんだとしてP
b98重量パーセント−Sn2重量パーセントの組成か
らなるはんだ合金16を、さらにAg72重量パーセン
ト−Cu28重量パーセントの組成からなる銀ろう(第
四のはんだ合金)17を、それぞれ作成し準備した。
Next, an LSI chip 7 in which a portion to be soldered is plated with Au in advance, a cooling plate 9 and a cap 1
0, the heat conduction relay member 11, the connection pins 12, and the wiring board 13 were prepared. Further, as the solder for assembling the device, a fine solder ball 14 having a composition of 3% by weight of Ag—97% by weight of Sn was used as the first solder, and a composition of 37% by weight of Sn—45% by weight of Pb—18% by weight of Bi was used as the second solder. Alloy 15 as the third solder
A solder alloy 16 having a composition of b 98 wt% -Sn 2 wt% and a silver solder (fourth solder alloy) 17 having a composition of 72 wt% Ag-28 wt% Cu were prepared.

【0033】しかる後に、まずセラミックの配線基板8
の裏面と接続ピン12との間に、上記銀ろう(第四のは
んだ合金)17を介在させて800℃に加熱した後、冷
却する処理(以下、単に熱処理とよぶ)を行うことによ
って両者を接続する。次に、セラミック多層配線基板8
の表面にある、上記本発明のはんだ接続用金属薄膜層部
分とLSIチップ7の電極端子との間に、第一のはんだ
合金から作られた微小はんだボール14を介在させて2
40℃の熱処理を行うことによって両者を接続する。
Thereafter, first, the ceramic wiring board 8 is formed.
After heating to 800 ° C. with the above-mentioned silver solder (fourth solder alloy) 17 interposed between the back surface of the substrate and the connection pin 12, a cooling process (hereinafter, simply referred to as a heat treatment) is performed to cool the two. Connecting. Next, the ceramic multilayer wiring board 8
A small solder ball 14 made of a first solder alloy is interposed between the solder thin film layer portion of the present invention and the electrode terminal of the LSI chip 7 on the surface of
The two are connected by performing a heat treatment at 40 ° C.

【0034】一方、冷却板9とキャップ10との間に、
上記第三のはんだ合金16を介在させて340℃の熱処
理を行うことによって両者を接続する。さらに、セラミ
ック多層配線基板8上に接続されたLSIチップ7上に
熱伝導中継部材11を配置した後、セラミック多層配線
基板8の周辺と、先に接続した冷却板9とキャップ10
のキャップ10側の周縁部との間に、上記第二のはんだ
合金15を介在させて、200℃の熱処理を行うことに
よって両者を接続する。以上の方法により本発明の回路
基板上に電子部品を搭載、接続した電子回路装置を製造
した。
On the other hand, between the cooling plate 9 and the cap 10,
The two are connected by performing a heat treatment at 340 ° C. with the third solder alloy 16 interposed therebetween. Further, after arranging the heat conducting relay member 11 on the LSI chip 7 connected to the ceramic multilayer wiring board 8, the periphery of the ceramic multilayer wiring board 8 and the cooling plate 9 and cap 10
The two are connected by performing a heat treatment at 200 ° C. with the above-mentioned second solder alloy 15 interposed between the peripheral portion on the side of the cap 10. An electronic circuit device having electronic components mounted and connected on the circuit board of the present invention was manufactured by the above method.

【0035】次に、この実施例によるはんだ接続用金属
薄膜を用いた接続方式が、本発明の技術課題である、多
数回のリペア後の正常な接続を実現しているかどうか具
体的に以下の方法で評価してみる。リペアの実験を行な
うため、上記製造工程のうち、セラミック多層配線基板
8にLSIチップ7を第一のはんだ合金から作られた微
小はんだボール14を介在させて240℃の熱処理を行
なうことによって両者を接続した試料を作成する。
Next, whether the connection method using the metal thin film for solder connection according to this embodiment achieves a normal connection after many repairs, which is a technical problem of the present invention, will be specifically described below. Try to evaluate by method. In order to carry out a repair experiment, in the above-mentioned manufacturing process, the LSI chip 7 is heat-treated at 240 ° C. with the micro solder balls 14 made of the first solder alloy interposed in the ceramic multilayer wiring board 8 to thereby perform the heat treatment at 240 ° C. Create a connected sample.

【0036】また、比較のためにセラミック多層配線基
板上のはんだ接続用金属薄膜を従来方式で作成したもの
について、上記と同様の、リペア実験用試料を作成す
る。従来方式のはんだ接続用金属薄膜層として、先ずC
rを下地層(バリア層)として0.2ミクロンの厚さま
でスパッタ成膜した後、Niを1ミクロンの厚さまでス
パッタ成膜し、二層構造の薄膜層を形成した。下地層の
Crは、はんだに容易にはぬれず、またはんだと金属間
化合物を形成しない。
For comparison, a sample for a repair experiment similar to that described above is prepared for a metal thin film for solder connection formed on a ceramic multilayer wiring board by a conventional method. As a conventional thin metal layer for solder connection,
After r was formed as a base layer (barrier layer) by sputtering to a thickness of 0.2 μm, Ni was formed by sputtering to a thickness of 1 μm to form a thin film layer having a two-layer structure. The Cr in the underlayer does not easily wet the solder or form an intermetallic compound when soldered.

【0037】この二つの試料を、以下の方法でリペアを
繰り返し行い、各リペア回数ごとにLSIチップのはん
だ接続強度を測定する。まず、チップリペア方法を説明
する。セラミック多層基板に搭載されたLSIチップ
を、赤外線ランプを用いることにより、はんだ接続部の
温度が240℃になるように加熱し、はんだ接続部を溶
融させる。この状態で、LSIチップを、上部へ持ち上
げることにより基板から取り外す。次にCu板を、取り
外したLSIに対応する位置の基板上に置き、赤外線ラ
ンプで240℃に加熱した状態で上部へ持ち上げること
により、基板上に残存するはんだの一部を除去し、基板
のはんだ接続部分を平坦化する。次に、始めにこの試料
を作成した方法と同様の方法で、新たなLSIチップを
セラミック多層配線基板にはんだ接続する。これ以降、
同様の方法でリペアを繰り返す。
The two samples are repeatedly repaired by the following method, and the solder connection strength of the LSI chip is measured at each repair count. First, a chip repair method will be described. The LSI chip mounted on the ceramic multilayer substrate is heated by using an infrared lamp so that the temperature of the solder connection becomes 240 ° C. to melt the solder connection. In this state, the LSI chip is removed from the substrate by lifting it up. Next, the Cu plate is placed on the substrate at a position corresponding to the removed LSI, and is lifted upward while being heated to 240 ° C. by an infrared lamp to remove a part of the solder remaining on the substrate, Flatten the solder connection. Next, a new LSI chip is connected to the ceramic multilayer wiring board by soldering in the same manner as the method of preparing the sample at first. From now on,
Repeat the repair in the same way.

【0038】各リペア回数に対応した、LSIチップの
はんだ接続強度は、以下の方法で測定した。まず、LS
Iの上面(非はんだ接続面)に六角形の金属性のナット
を接着剤で接続する。次にこのナットをLSIチップと
同一面で回転させ、このLSIを接続しているはんだの
すべてが破断するまでに発生した最大の力を、試験機に
より測定した。この試験結果を図7に示す。これより、
従来方式によるはんだ接続用金属薄膜層(Cr/Niの
二層構造)を用いた接続では、リペア回数2回以上では
強度が著しく低下し、正常な接続が行われていないこと
がわかる。これに対して本発明によるはんだ接続用金属
薄膜層(Ni、Wの二種金属が均一に混在)を用いた接
続では、リペア5回までは接続強度に低下がなく、リペ
ア回数が向上している。これにより本発明の有効性が確
認できた。
The solder connection strength of the LSI chip corresponding to each repair count was measured by the following method. First, LS
A hexagonal metal nut is connected to the upper surface of I (non-solder connection surface) with an adhesive. Next, the nut was rotated on the same plane as the LSI chip, and the maximum force generated until all the solder connecting the LSI was broken was measured by a tester. FIG. 7 shows the test results. Than this,
In the connection using the metal thin film layer for solder connection (two-layer structure of Cr / Ni) according to the conventional method, the strength is remarkably reduced when the number of repairs is two or more, and it can be seen that normal connection is not performed. On the other hand, in the connection using the metal thin film layer for solder connection (two kinds of metals Ni and W are uniformly mixed) according to the present invention, the connection strength does not decrease up to five repairs and the number of repairs increases. I have. This confirmed the effectiveness of the present invention.

【0039】なお、この実施例では、はんだ成分の少な
くとも一種の金属と容易にぬれ、かつ容易に合金もしく
は金属間化合物を形成する第一の金属としてNiを、ま
た、はんだ成分のいずれの金属とも容易にぬれず、かつ
溶出しない第二の金属としてWを適用した例を示した
が、Niの代わりにAu、Cu、Sn、Ti、Ptの一
部または全部を、また、Wの代わりにRe、Taの一部
または全部を、さらに、はんだ合金にSn−Ag系以外
の金属を適用した場合も同様の方法で電子回路装置を作
成することができることは言うまでもない。また、はん
だ接続用金属薄膜層の形成は2元同時イオンビームスパ
ッタに限らず、その他、例えば2種の金属を混在させた
一枚のターゲットをスパッタすることにより形成しても
よい。
In this embodiment, Ni is used as the first metal which easily wets with at least one kind of metal of the solder component and easily forms an alloy or an intermetallic compound. Although an example in which W is applied as the second metal that does not easily wet and elute is shown, Au, Cu, Sn, Ti, and Pt are partially or entirely replaced with Ni, and Re is replaced with W. It is needless to say that an electronic circuit device can be produced by the same method when a part or all of Ta is applied and a metal other than Sn-Ag is applied to the solder alloy. The formation of the metal thin film layer for solder connection is not limited to binary simultaneous ion beam sputtering, and may be formed by sputtering a single target in which two types of metals are mixed.

【0040】〈実施例2〉この実施例は、上記実施例1
のはんだ接続用金属薄膜層20の製造工程を変更したも
のである。すなわち、実施例1では第一の金属と第二の
金属とを均一に混在させた薄膜層としたが、本実施例で
は、接続面側に第一の金属の濃度が高くなるように濃度
勾配を設けたものである。なお、この金属薄膜層の製造
工程の他は実施例1と全く同様の工程で製造し、図6と
同様の構成の電子回路装置を実現した。したがって、こ
こでは本発明の特徴である、濃度勾配を有するはんだ接
続用金属薄膜層20の形成方法を主体に説明する。
<Embodiment 2> This embodiment is similar to the embodiment 1 described above.
The manufacturing process of the metal thin film layer 20 for solder connection of FIG. That is, in the first embodiment, a thin film layer in which the first metal and the second metal are uniformly mixed is used. However, in the present embodiment, the concentration gradient is increased so that the concentration of the first metal becomes higher on the connection surface side. Is provided. Except for the process of manufacturing the metal thin film layer, the electronic thin film layer was manufactured in exactly the same steps as in Example 1, and an electronic circuit device having the same configuration as that of FIG. 6 was realized. Therefore, here, the method of forming the metal thin film layer 20 for solder connection having a concentration gradient, which is a feature of the present invention, will be mainly described.

【0041】まず、複数のターゲットを同時にスパッタ
可能な装置、例えば2元同時イオンビームスパッタ装置
に、ターゲットとして純度99.999パーセントのN
i板(第一の金属1)と純度99.999パーセントの
W板(第二の金属2)を所定の位置に取り付ける。次に
回路基板となるセラミック多層基板6に、所定の接続パ
ターンを抜いたステンレス製のマスクをかぶせ、スパッ
タ装置内の所定の位置に設置する。
First, a target capable of simultaneously sputtering a plurality of targets, for example, a binary simultaneous ion beam sputtering device, is used as a target with N.sub.99 of 99.999% purity.
An i plate (first metal 1) and a W plate (second metal 2) having a purity of 99.999% are attached to predetermined positions. Next, the ceramic multilayer substrate 6 serving as a circuit board is covered with a stainless steel mask from which a predetermined connection pattern has been removed, and is placed at a predetermined position in the sputtering apparatus.

【0042】この後まず、WのターゲットをArイオン
ビーム等により強い強度でスパッタして、セラミック多
層基板6上にWを積層させる。このW膜厚が約0.2ミ
クロンになった時点で、Wターゲットのスパッタ強度を
除除に弱めると同時に、Niターゲットのスパッタを開
始し、強度を除除に強めて、両者の濃度勾配が生じるよ
うにする。この混合金属膜の膜厚が0.8ミクロンにな
った時点でWターゲットのスパッタを停止し、引き続き
Niターゲットのみをスパッタして、Ni膜厚を0.2
ミクロンとする。
After that, first, a W target is sputtered with a strong intensity by an Ar ion beam or the like, so that W is laminated on the ceramic multilayer substrate 6. At the time when the W film thickness becomes about 0.2 μm, the sputtering intensity of the W target is weakened and removed, and at the same time, the sputtering of the Ni target is started. To occur. When the thickness of the mixed metal film reaches 0.8 μm, the sputtering of the W target is stopped, and only the Ni target is sputtered to reduce the Ni film thickness to 0.2.
Micron.

【0043】以上の工程により、約0.2ミクロン厚さ
のW上に0.8ミクロン厚さのNiとWとの混合膜(は
んだ接続表面側にNi濃度が大になるように濃度勾配を
配した膜)を、そしてその上に0.2ミクロン厚さのN
iからなる合計厚さ1.2ミクロンの金属薄膜層を形成
する。この時、セラミック多層基板6を100〜300
℃程度に加熱してもよい。このようにしてはんだ接続用
金属薄膜層を形成したセラミック多層配線基板8に、L
SI等の部品7を搭載接続するが、これらの工程は実施
例1と同様であるので説明を省略する。
By the above steps, a mixed film of Ni and W having a thickness of 0.8 μm is formed on W having a thickness of about 0.2 μm (a concentration gradient is formed on the solder connection surface side so that the Ni concentration becomes large). And a 0.2 micron thick layer of N
A metal thin film layer made of i and having a total thickness of 1.2 microns is formed. At this time, the ceramic multilayer substrate 6 is
It may be heated to about ° C. The ceramic multilayer wiring board 8 on which the metal thin film layer for solder connection is formed in this manner is
Components 7 such as SIs are mounted and connected. These steps are the same as those in the first embodiment, and thus description thereof is omitted.

【0044】次に、この実施例によるはんだ接続用金属
薄膜層を用いた接続方式が、本発明の課題である、多数
回のリペア後の正常な接続、を実現しているかどうかに
ついて、実施例1と同様の手法で具体的に評価試験をし
た。その結果を図8に示す。図8において、従来方式に
よる接続に用いたはんだ接続用金属薄膜層は、Crを下
地層(バリア層)として0.2ミクロンスパッタ成膜し
た後、Niを1ミクロンスパッタ成膜したものである。
Next, it is determined whether or not the connection method using the metal thin film layer for solder connection according to this embodiment realizes a normal connection after repairing many times, which is a problem of the present invention. An evaluation test was specifically performed in the same manner as in Example 1. FIG. 8 shows the result. In FIG. 8, the metal thin film layer for solder connection used for connection according to the conventional method is formed by forming a 0.2-micron sputter film using Cr as an underlayer (barrier layer) and then forming a 1-micron Ni film.

【0045】すなわち、図8は最大破断荷重とリペア回
数との関係について従来例と比較して示したものである
が、本実施例の場合、リペア回数20回においても接続
強度に低下がなく、正常な接続が行なわれていることが
わかる。また、この実施例の場合、NiとWとの混合膜
は、はんだ接続表面側にNi濃度が大になるように濃度
勾配を有していることから、実施例1の場合よりも、は
んだの濡れ性が良好で、かつリペア回数が増加し、極め
て信頼性の高いはんだ接続を可能とする。
That is, FIG. 8 shows the relationship between the maximum breaking load and the number of repairs in comparison with the conventional example. In the present embodiment, the connection strength does not decrease even when the number of repairs is 20 times. It can be seen that a normal connection is made. Further, in the case of this embodiment, the mixed film of Ni and W has a concentration gradient on the solder connection surface side so that the Ni concentration becomes large. The wettability is good, the number of repairs is increased, and extremely reliable solder connection is enabled.

【0046】以上、本発明の一実施例について述べた
が、本発明はこれらの実施例に限らず、さらに変形可能
なものである。例えば、本発明のはんだ接続用金属薄膜
層は図6に示す構成の電子回路装置においては、多層配
線基板8とキャップ10のはんだ接続部位にも適用でき
る。さらに、電子回路装置の構成要素も図6の例に限ら
ない。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments but can be further modified. For example, the metal thin film layer for solder connection of the present invention can be applied to the solder connection portion of the multilayer wiring board 8 and the cap 10 in the electronic circuit device having the configuration shown in FIG. Further, the components of the electronic circuit device are not limited to the example of FIG.

【0047】〈実施例3〉この実施例は上記実施例1の
はんだ接続用金属薄膜の構成と、はんだの組成とを変更
したものである。はんだ接続用金属薄膜を構成する第二
の金属にはWを用い、第一の金属を種々変更した。金属
薄膜の構成と、はんだ組成及びリペア実験の結果を表1
に示す。なお、はんだ接続用金属薄膜の製法は実施例1
と同様とし、第一の金属と第二の金属(W)との組成比
を原子パーセントで80:20とし、膜厚は1ミクロン
とした。また、比較のための従来方式のはんだ接続用金
属薄膜は、Crを下地(バリア層)として0.2ミクロ
ン成膜し、その上に第一の金属を1ミクロン成膜した二
層構造の薄膜層とした。
<Embodiment 3> In this embodiment, the configuration of the metal thin film for solder connection of Embodiment 1 and the composition of the solder are changed. W was used for the second metal constituting the metal thin film for solder connection, and the first metal was variously changed. Table 1 shows the composition of the metal thin film, the solder composition and the results of the repair experiment.
Shown in The method of manufacturing the metal thin film for solder connection is described in Example 1.
The composition ratio of the first metal and the second metal (W) was set to 80:20 in atomic percent, and the film thickness was set to 1 micron. For comparison, a conventional thin metal film for solder connection has a two-layer structure in which a 0.2-micron film is formed using Cr as a base (barrier layer), and a 1-micron film is formed on the first metal. Layers.

【0048】この表1には、上記第一の金属としてA
u、Cu、Ni、Pt、Sn、Ti、第二の金属として
W、はんだ組成としてSn−Pb、Sn−Bi、Sn−
Pb−Bi、Sn、Sn−Ag、Au−Sn、Au−G
e、Pb−Bi、Pb−Agの組み合わせで、初期の接
続強度が保持される最大のリペア回数が示されている。
なお、表中の上段は比較例となる従来の金属薄膜構成、
下段は本実施例にかかる金属薄膜構成をそれぞれ示す。
いずれの場合においても、本実施例の金属薄膜構成でリ
ペア回数が向上し、良好な接続が得られている。ただ
し、第一の金属としてTiを用いた場合は、いずれのは
んだを用いてもはんだねれ性が他の金属に比べて悪く、
これを改善するため、強力なフラックスを用いたり、熱
処理温度を高めに設定したりする対策が必要であった。
Table 1 shows that the first metal is A
u, Cu, Ni, Pt, Sn, Ti, W as the second metal, and Sn-Pb, Sn-Bi, Sn- as the solder composition
Pb-Bi, Sn, Sn-Ag, Au-Sn, Au-G
For the combination of e, Pb-Bi, and Pb-Ag, the maximum number of repairs at which the initial connection strength is maintained is shown.
In addition, the upper row in the table is a conventional metal thin film configuration serving as a comparative example,
The lower part shows the configuration of the metal thin film according to the present example.
In any case, the number of repairs is improved by the metal thin film configuration of the present embodiment, and good connection is obtained. However, in the case of using Ti as the first metal, the solderability is inferior to any other metal when using any of the solders.
In order to improve this, it was necessary to take measures such as using a strong flux or setting a higher heat treatment temperature.

【0049】[0049]

【表1】 [Table 1]

【0050】<実施例4>この実施例は上記実施例1の
はんだ接続用金属薄膜の構成と、はんだの組成とを変更
したものである。実施例3とは逆に第一の金属をNiに
固定し、第二の金属を種々変更した。はんだ接続用金属
薄膜の構成と、はんだの組成及びリペア実験の結果を表
2に示す。なお、はんだ接続用金属薄膜の製法は実施例
1と同様とし、第一の金属(Ni)と第二の金属との組
成比を原子パーセントで80:20とし、膜厚は1ミク
ロンとした。また、比較のための従来方式のはんだ接続
用金属薄膜は、Crを下地(バリア層)として0.2ミ
クロン成膜し、その上にNiを1ミクロン成膜した二層
構造の薄膜層とした。
<Embodiment 4> In this embodiment, the structure of the metal thin film for solder connection of Embodiment 1 and the composition of the solder are changed. Contrary to Example 3, the first metal was fixed to Ni, and the second metal was variously changed. Table 2 shows the configuration of the metal thin film for solder connection, the composition of the solder, and the results of the repair experiment. The method of manufacturing the metal thin film for solder connection was the same as in Example 1, the composition ratio of the first metal (Ni) and the second metal was 80:20 in atomic percent, and the film thickness was 1 micron. For comparison, a conventional thin metal film for solder connection was a thin film layer having a two-layer structure in which Cr was formed as a base layer (barrier layer) and 0.2 μm was formed thereon, and Ni was formed thereon in a thickness of 1 μm. .

【0051】この表2には、上記第一の金属としてN
i、第二の金属としてW、Re、Ta、はんだ組成とし
てSn−Pb、Sn−Bi、Sn−Pb−Bi、Sn、
Sn−Ag、Au−Sn、Au−Ge、Pb−Biの組
み合わせで、初期の接続強度が保持される最大のリペア
回数が示している。なお、表中の上段は比較例となる従
来の金属薄膜構成、下段は本実施例にかかる金属薄膜構
成をそれぞれ示す。いずれの場合においても、本実施例
の金属薄膜構成でリペア回数が向上し、良好な接続が得
られている。
Table 2 shows that the first metal is N
i, W, Re, Ta as the second metal, Sn-Pb, Sn-Bi, Sn-Pb-Bi, Sn, as the solder composition
The combination of Sn-Ag, Au-Sn, Au-Ge, and Pb-Bi indicates the maximum number of repairs at which the initial connection strength is maintained. The upper part of the table shows the structure of a conventional metal thin film as a comparative example, and the lower part shows the structure of the metal thin film according to the present example. In any case, the number of repairs is improved by the metal thin film configuration of the present embodiment, and good connection is obtained.

【0052】[0052]

【表2】 [Table 2]

【0053】〈実施例5>この実施例の電子回路装置も
実施例1に示した図6の断面斜視図と同様の外観を示し
ているが、はんだ接続用金属層を構成する第一の金属を
Ni、第二の金属をWとした場合の両者の組成比をさら
に詳細に検討した例を示すものである。図9は、図6の
A部の拡大断面図で、ポリイミド絶縁層30と配線層3
1によって薄膜回路形成した電子回路基板8上に、はん
だ接続用金属膜33と、Auメッキされたメタライズ端
子部34を持つLSIチップ7を、Ag3重量%、残部
Snの成分組成からなる微小はんだボール14によって
接続された状態を示す。図10は図9のB部を拡大した
詳細断面図で、はんだ付けメタライズの詳細な構造を示
す。このメタライズは、ポリイミド絶縁層30と配線層
31によって薄膜回路形成した電子回路基板8上に、第
一層33−4にはんだ下地層としてW、第二層33−5
にはんだ反応層としてNi−W合金、第三層33−3に
濡れ確保層としてAuを形成した後、はんだ14を用い
てはんだ付けを行ったものでる。ただし、この図ではは
んだ付け後も第三層のAuが存在しているように描かれ
ているが、これは初めの状態を表したもので、本来はん
だ付け後はAuははんだ14中に拡散してメタライズと
して存在しない。
<Embodiment 5> The electronic circuit device of this embodiment also has the same external appearance as the cross-sectional perspective view of FIG. 6 shown in Embodiment 1, but the first metal constituting the solder connection metal layer. Is an example in which the composition ratio between Ni and Ni is W and the second metal is W, respectively. FIG. 9 is an enlarged sectional view of a portion A in FIG.
An LSI chip 7 having a metal film 33 for solder connection and an Au-plated metallized terminal portion 34 is formed on an electronic circuit board 8 having a thin film circuit formed by the method 1 by using a small solder ball having a composition of 3% by weight of Ag and the balance of Sn. 14 shows a connected state. FIG. 10 is a detailed cross-sectional view enlarging a portion B of FIG. 9 and shows a detailed structure of solder metallization. This metallization is performed on the electronic circuit board 8 on which the thin film circuit is formed by the polyimide insulating layer 30 and the wiring layer 31.
After forming a Ni—W alloy as a solder reaction layer and Au as a wetting ensuring layer on the third layer 33-3, soldering is performed using the solder. However, in this figure, the third layer of Au is shown to be present even after soldering, but this represents the initial state, and after the soldering, Au originally diffuses into the solder 14. And does not exist as metallization.

【0054】次に、この電子回路装置の製造方法を説明
する。 (1)電子回路基板8の製造工程:セラミック基板など
の絶縁性基板8−2上にAl、Cuなど電気抵抗の小さ
い配線層31と、ポリイミド絶縁層30により薄膜配線
回路8−1を形成する。
Next, a method of manufacturing the electronic circuit device will be described. (1) Manufacturing process of electronic circuit board 8: A thin film wiring circuit 8-1 is formed on an insulating substrate 8-2 such as a ceramic substrate by using a wiring layer 31 having a small electric resistance such as Al and Cu and a polyimide insulating layer 30. .

【0055】(2)メタライズ層の形成工程:この薄膜
配線回路8−1上にはんだ付け金属膜端子33を形成す
る。形成のための装置は多元同時イオンビームスパッタ
成膜装置を用いた。この装置では、異なるスパッタ成膜
用ターゲットを4つまで取り付けて必要であれば所定の
組成で合金膜を作成できる。本実施例ではターゲットと
して、W、Ni、Auを用いた。薄膜配線回路全面に、
第一層33−4にW、第二層33−5にNi−W合金、
第三層33−3にAuを、それぞれ厚さ0.1μm、
1.0μm、0.1μmとなるように順次成膜する。こ
のとき基板8を加熱しても良い。その後、作成したメタ
ライズを第三層33−3のAuは王水、第二層33−5
のNi−W合金と第一層33−4のWはそれぞれフッ硝
酸を用いてエッチングし、0.3ミリ径の電極33にパ
ターニングする。
(2) Step of forming metallized layer: Solder metal film terminals 33 are formed on the thin film wiring circuit 8-1. An apparatus for forming the film was a multi-source simultaneous ion beam sputtering film forming apparatus. In this apparatus, an alloy film having a predetermined composition can be formed if necessary by attaching up to four different sputtering film forming targets. In this example, W, Ni, and Au were used as targets. All over the thin film wiring circuit,
W for the first layer 33-4, Ni-W alloy for the second layer 33-5,
Au is applied to the third layer 33-3 at a thickness of 0.1 μm,
Films are sequentially formed to have a thickness of 1.0 μm and 0.1 μm. At this time, the substrate 8 may be heated. After that, the created metallization was performed using Au in the third layer 33-3, and Au in the second layer 33-5.
The Ni—W alloy and the W of the first layer 33-4 are respectively etched by using hydrofluoric nitric acid to be patterned into an electrode 33 having a diameter of 0.3 mm.

【0056】(3)実装組立工程:次に図6に示したよ
うに、はんだ接続部分にAuメッキを施したLSIチッ
プ7と、冷却板9とキャップ10と熱伝導中継部材11
と接続ピン12と配線ボード13を準備する。また、は
んだ合金として、Ag3重量%−Sn97重量%の組成
からなる第一の微細はんだボール14と、Sn37重量
%−Pb45重量%−Bi18重量%の組成からなる第
二のはんだ合金15と、Pb98重量%−Sn2重量%
の組成からなる第三のはんだ合金16と、Au80重量
%−Sn20重量%の組成からなる第四はんだ合金17
とを、それぞれ作成し準備する。まず、セラミック基板
8と接続ピン12を上記第四のはんだ合金17を介在さ
せて320℃の熱処理を行うことによって接続する。次
に、薄膜形成した電子回路基板8の表面にあるはんだ接
続用金属薄膜部分33とLSIチップ7の電極端子との
間に、第一のはんだ合金から作られた微小はんだボール
14を介在させて240℃の熱処理を行うことによって
接続する。次いで、冷却板9とキャップ10との間に、
第三のはんだ合金16を介在させて340℃の熱処理を
行うことによって接続する。さらに、電子回路基板8上
に接続されたLSIチップ7上に熱伝導中継部材11を
配置した後、電子回路基板8の周辺と、さきに接続した
冷却板9とキャップ10の周辺部との間に、上記第二の
はんだ合金15を介在させて、200℃の熱処理を行う
ことによって両者を接続する。
(3) Mounting and assembling process: Next, as shown in FIG. 6, an LSI chip 7 having a solder connection portion plated with Au, a cooling plate 9, a cap 10, and a heat conducting relay member 11
And the connection pins 12 and the wiring board 13 are prepared. As the solder alloy, a first fine solder ball 14 having a composition of 3% by weight of Ag-97% by weight of Sn, a second solder alloy 15 having a composition of 37% by weight of Sn-45% by weight of Pb-18% by weight of Bi, and Pb98 Wt% -Sn2 wt%
And a fourth solder alloy 17 having a composition of 80% by weight of Au and 20% by weight of Sn.
Are prepared and prepared. First, the ceramic substrate 8 and the connection pins 12 are connected by performing a heat treatment at 320 ° C. with the fourth solder alloy 17 interposed therebetween. Next, a small solder ball 14 made of a first solder alloy is interposed between the metal thin film portion 33 for solder connection on the surface of the electronic circuit board 8 formed with the thin film and the electrode terminal of the LSI chip 7. The connection is made by performing a heat treatment at 240 ° C. Next, between the cooling plate 9 and the cap 10,
The connection is performed by performing a heat treatment at 340 ° C. with the third solder alloy 16 interposed. Further, after disposing the heat conducting relay member 11 on the LSI chip 7 connected to the electronic circuit board 8, the space between the periphery of the electronic circuit board 8 and the peripheral portion of the cooling plate 9 and the cap 10 connected earlier. Then, the two are connected by performing a heat treatment at 200 ° C. with the second solder alloy 15 interposed therebetween.

【0057】(4)はんだ接続−リペア特性評価試験:
次に、この実施例によるはんだ接続用多層金属膜33を
用いた接続方式が、本発明の技術課題である多数回のリ
ペア後の正常な接続を実現しているかどうか検証する。
リペア試験を行うため、上記製造工程のうち、本発明の
特徴を持つメタライズ33の試料として、セラミック多
層配線基板8に、第一層33−4にはんだ下地層として
W、第二層33−5にはんだ反応層としてNi−W合
金、第三層33−3に濡れ確保層としてAuを、それぞ
れの膜厚が0.1μm、1.0μm、0.1μmとなる
ように順次成膜し、パターニングにより電極を形成た
後、LSIチップ7を第一のはんだ合金から作られた微
細はんだボール14を介在させて240℃の熱処理を行
うことによって接続した試料を作成する。
(4) Solder connection-repair characteristic evaluation test:
Next, it will be verified whether or not the connection method using the multilayer metal film 33 for solder connection according to this embodiment realizes a normal connection after repairing many times, which is a technical problem of the present invention.
In order to carry out a repair test, a sample of the metallization 33 having the features of the present invention was formed on the ceramic multilayer wiring board 8, the first layer 33-4 was made of W as a solder underlayer, and the second layer 33-5 was made. Ni-W alloy as a solder reaction layer, and Au as a wetting ensuring layer on the third layer 33-3 are sequentially formed so as to have a thickness of 0.1 μm, 1.0 μm, and 0.1 μm, respectively, and are patterned. After the electrodes are formed, a sample in which the LSI chip 7 is connected by performing a heat treatment at 240 ° C. with a fine solder ball 14 made of a first solder alloy interposed is produced.

【0058】また、比較のためにセラミック配線基板8
上に、はんだ接続用金属薄膜層33を従来方式で、第一
層33−4にはんだ下地層としてW、第二層33−5に
はんだ反応層としてNi単体、第三層33−3に濡れ確
保層としてAuを、それぞれの膜厚が0.1μm、1.
0μm、0.1μmとなるように順次成膜し、パターニ
ングにより電極を形成た後、LSIチップ7を第一のは
んだ合金から作られた微細はんだボール14を介在させ
て240℃の熱処理を行うことによって接続した試料を
作成する。
For comparison, the ceramic wiring substrate 8
On the upper surface, the metal thin film layer 33 for solder connection is wet in the conventional manner, W is wetted on the first layer 33-4 as a solder underlayer, Ni is used as a solder reaction layer on the second layer 33-5, and the third layer 33-3 is wetted. Au was used as the securing layer, and each film thickness was 0.1 μm.
After sequentially forming a film to have a thickness of 0 μm and 0.1 μm and forming electrodes by patterning, the LSI chip 7 is subjected to a heat treatment at 240 ° C. with fine solder balls 14 made of a first solder alloy interposed. To make a connected sample.

【0059】この二つの試料を、以下の方法でリペアを
繰り返し行い、各リペア回数ごとにLSIチップ7のは
んだ接続強度を測定する。まず、チップリペア方法を説
明する。セラミック多層基板8に搭載されたLSIチッ
プ7を、赤外線ランプを用いることにより、はんだ接続
の温度が240℃になるように加熱し、はんだ接続部を
溶融させる。この状態で、LSIチップ7を、上部へ持
ち上げることにより基板8から取り外す。次に、取り外
したLSI7に対応する位置の基板8上にCu板を置
き、赤外線ランプで240℃に加熱した状態で上部へ持
ち上げることにより、基板上に残存する第一のはんだ1
4の一部を除去し、基板のはんだ接続部分33を平坦化
する。次に、始めにこの試料を作成した方法と同様の方
法で、新たなLSIチップ7をセラミック多層配線基板
8にはんだ接続する。これ以降、同様の方法でリペアを
繰り返す。
The two samples are repeatedly repaired by the following method, and the solder connection strength of the LSI chip 7 is measured every number of repairs. First, a chip repair method will be described. The LSI chip 7 mounted on the ceramic multilayer substrate 8 is heated by using an infrared lamp so that the temperature of the solder connection becomes 240 ° C., and the solder connection part is melted. In this state, the LSI chip 7 is removed from the substrate 8 by lifting it up. Next, a Cu plate is placed on the substrate 8 at a position corresponding to the removed LSI 7, and is heated to 240 ° C. by an infrared lamp and is lifted upward, so that the first solder 1 remaining on the substrate is removed.
4 is removed, and the solder connection portion 33 of the substrate is flattened. Next, a new LSI chip 7 is connected to the ceramic multilayer wiring board 8 by soldering in the same manner as the method of preparing the sample at first. Thereafter, the repair is repeated in the same manner.

【0060】各リペア回数に対応した、LSIチップ7
のはんだ接続強度は、以下の方法で測定した。まず、L
SIチップ7の上面(非はんだ接続面)に六角形の金属
性のナットを接着剤で接続する。次に、このナットをL
SIチップ7と同一面で回転させ、このLSIチップを
接続しているはんだ14のすべてが破断するまでに発生
した最大の力を、試験機により測定した。
An LSI chip 7 corresponding to each repair count
Was measured by the following method. First, L
A hexagonal metal nut is connected to the upper surface (non-solder connection surface) of the SI chip 7 with an adhesive. Next, this nut is
The chip was rotated on the same surface as the SI chip 7, and the maximum force generated until all of the solder 14 connecting the LSI chip was broken was measured by a tester.

【0061】この試験をNi:W=90:10at%の
組成を持つ合金層33−5を含むメタライズ33を有す
る基板試料8について行った結果を図11に示す。これ
により、リペア回数5回までは接続強度に低下がなく正
常な接続が行われていることがわかる。この接続強度が
低下しない状態では、リペア後も正常な接続が保たれて
おり、その回数まではメタライズ33はリペアに耐える
ことから、この回数を接続が正常に保たれる最大の回数
とし、そのメタライズの耐リペア回数とする。
FIG. 11 shows the results of this test performed on a substrate sample 8 having a metallized layer 33 including an alloy layer 33-5 having a composition of Ni: W = 90: 10 at%. As a result, it can be seen that the connection is normal and the connection strength does not decrease until the number of repairs is five. In a state where the connection strength does not decrease, a normal connection is maintained even after the repair, and the metallization 33 withstands the repair up to that number of times. Therefore, this number is set as the maximum number of times that the connection is normally maintained. It is the number of times of repairing of metallization.

【0062】図12は、このリペア試験を合金層33−
5のNiとWとの組成比〔原子(at)%で表示〕を変
化させた場合の試料について行なった特性図である。す
なわち、同図には、Ni:W=20:80、30:7
0、50:50、70:30、80:20、85:1
5、90:10、92:8、95:5、97:3、9
8:2、99:1at%の組成を持つ合金層33−5を
含むメタライズ33、及び比較のためのNi100%の
メタライズ33を用いて行い、そのメタライズの耐リペ
ア回数を示した。
FIG. 12 shows this repair test performed on the alloy layer 33-.
5 is a characteristic diagram obtained for a sample in which the composition ratio (expressed in atomic (at)%) of Ni and W is changed. That is, in the figure, Ni: W = 20: 80, 30: 7
0, 50:50, 70:30, 80:20, 85: 1
5, 90:10, 92: 8, 95: 5, 97: 3, 9
Metallization 33 including an alloy layer 33-5 having a composition of 8: 2, 99: 1 at%, and metallization 33 of 100% Ni for comparison were performed, and the number of repairs of the metallization was shown.

【0063】この図より耐リペア回数は、Ni:W=2
0:80、30:70、50:50、70:30、8
0:20、85:15、90:10、92:8、95:
5、97:3、98:2、99:1at%の組成を持つ
合金層を含むメタライズではそれぞれ、3、3、3、
4、4、5、5、8、15、24、40、30回、比較
のためのNi100%のメタライズでは2回であった。
From this figure, the number of times of repair is Ni: W = 2
0:80, 30:70, 50:50, 70:30, 8
0:20, 85:15, 90:10, 92: 8, 95:
5, 97: 3, 98: 2, and 99: 1 metallization including alloy layers having the composition of at.
4, 4, 5, 5, 8, 15, 24, 40, and 30 times, and two times with 100% Ni metallization for comparison.

【0064】図13に、Ni:W=98:2at%の組
成を持つ合金層33−5を含むメタライズ33を有する
基板試料8について行なった結果を、比較のために従来
方式としてNi100%のメタライズを有する基板試料
について行なった結果と合わせて図13に示す。ここで
は従来方式のメタライズとして、はんだ下地層(バリア
層)としてW、はんだ反応層としてNi、濡れ確保層と
してAuを、それぞれの膜厚が、0.1ミクロン、1.
0ミクロン、0.1ミクロンとなるように、次順成膜し
た。図13より、本発明によるはんだ接続用金属薄膜層
のうち、特に好ましいNi:W=98:2at%の組成
でのリペア可能回数が、従来方式によるはんだ接続用金
属薄膜層でのリペア可能回数と比較して、飛躍的に増大
していることがわかる。
FIG. 13 shows the results of a substrate sample 8 having a metallized layer 33 including an alloy layer 33-5 having a composition of Ni: W = 98: 2 at%. FIG. 13 shows the results together with the results obtained for the substrate sample having Here, as a conventional metallization, W is used as a solder underlayer (barrier layer), Ni is used as a solder reaction layer, and Au is used as a wetting securing layer.
Next, a film was formed to have a thickness of 0 μm and 0.1 μm. FIG. 13 shows that the number of possible repairs in the particularly preferred composition of Ni: W = 98: 2 at% is smaller than the number of possible repairs in the solder thin film layer according to the conventional method. In comparison, it can be seen that it has increased dramatically.

【0065】以上の検討結果からわかるように、Ni−
W合金層33−5の好ましいNi及びWの組成比は、2
0at%≦Ni<100at%、0<W≦80at%で
あり、このはんだ接続用金属膜33では3回以上の耐リ
ペア回数を示し、また、より好ましい85at%≦Ni
<100at%、0<W≦15at%の組成比では5回
以上の耐リペア回数を示し、さらに好ましい95at%
≦Ni<100at%、0<W≦5at%の組成では1
5回以上の耐リペア回数を示し、特に好ましい97at
%≦Ni≦99at%、1at%≦W≦3at%の組成
では24回以上の耐リペア回数を示した。この結果よ
り、20at%≦Ni≦99at%、1at%≦W≦8
0at%の組成から成るNi−W合金層33−5を含む
メタライズ33は、いずれも従来の方式で形成されたN
i単体(100%)を含むメタライズ33よりも耐リペ
ア回数が多く、特に好ましい97at%≦Ni≦99a
t%、1at%≦W≦3at%の組成から成るNi−W
合金層33−5を含むメタライズ33は著しく耐リペア
回数が向上した。
As can be seen from the above examination results, Ni-
The preferable composition ratio of Ni and W in the W alloy layer 33-5 is 2
0 at% ≦ Ni <100 at%, 0 <W ≦ 80 at%, and the solder connection metal film 33 exhibits a repair resistance of three or more times, and more preferably 85 at% ≦ Ni.
When the composition ratio is <100 at% and 0 <W ≦ 15 at%, the number of repairs is 5 or more, more preferably 95 at%.
≦ Ni <100 at%, 0 <W ≦ 5 at% for composition 1
It shows a resistance to repair of 5 or more times, and is particularly preferable at 97 at.
In the composition of% ≦ Ni ≦ 99 at%, 1 at% ≦ W ≦ 3 at%, the number of repairs of 24 or more times was shown. From these results, 20 at% ≦ Ni ≦ 99 at%, 1 at% ≦ W ≦ 8
Each of the metallized layers 33 including the Ni—W alloy layer 33-5 having a composition of 0 at% is formed by a conventional method.
The number of repairs is greater than that of metallization 33 containing i alone (100%), and 97 at% ≦ Ni ≦ 99 a is particularly preferable.
Ni-W having a composition of t%, 1 at% ≦ W ≦ 3 at%
The metallized layer 33 including the alloy layer 33-5 has remarkably improved the number of repairs.

【0066】なお、本発明によるはんだ接続用金属薄膜
33の適用は、LSIチップ7と薄膜回路形成された基
板8との接続に限られるものではない。例えば、本実施
例の図9の電子回路基板8とキャップ10との接続部に
適用しても同様の効果が得られる。すなわち、例えば基
板8に搭載されたLSIチップ7を交換するためにキャ
ップ10を一時的に取り外し、再度封止る場合に有効で
ある。また、LSIチップ自身をリペアにより再利用し
たい場合には、LSI上のはんだ接続用金属膜として適
用することもできる。
The application of the metal thin film 33 for solder connection according to the present invention is not limited to the connection between the LSI chip 7 and the substrate 8 on which a thin film circuit is formed. For example, a similar effect can be obtained by applying the present embodiment to the connection portion between the electronic circuit board 8 and the cap 10 in FIG. That is, for example, this is effective when the cap 10 is temporarily removed to replace the LSI chip 7 mounted on the substrate 8 and then sealed again. Further, when the LSI chip itself is to be reused by repair, it can be applied as a metal film for solder connection on the LSI.

【0067】はんだ接続用金属薄膜33における最表層
33−3のAu層は、はんだ反応層33−5としてのN
i−W層の酸化防止及びはんだ濡れ性確保のためのもの
であり、表面を汚染しない工程であれば、省略するこ
と、もしくは他の金属で代用することも可能である。最
下層33−4のW層は、はんだが基板側に拡散しないた
めのバリア層及び基板とメタライズの密着性確保のため
の層であるので、はんだが拡散しない他の材料、例えば
Cr等を用いても良く、また基板との密着性の良い他の
材料、例えばMoを用いても良く、さらにいくつかの金
属層を積層することも可能である。
The Au layer as the outermost layer 33-3 in the metal thin film 33 for solder connection is made of N as the solder reaction layer 33-5.
This is for preventing oxidation of the i-W layer and ensuring solder wettability. If the step does not contaminate the surface, it can be omitted or replaced with another metal. Since the W layer of the lowermost layer 33-4 is a barrier layer for preventing the solder from diffusing to the substrate side and a layer for ensuring adhesion between the substrate and the metallization, another material that does not allow the solder to diffuse, such as Cr, is used. Alternatively, another material having good adhesion to the substrate, for example, Mo may be used, and it is also possible to laminate several metal layers.

【0068】本発明のはんだ接続用多層金属膜33は、
イオンビームスパッタ装置だけでなく、メッキ、スパッ
タ、真空蒸着、イオンプレーティング、化学的気相成長
法等でも形成できる。例えば、スパッタ装置でNi−W
合金層を形成する場合、予め所定の組成になったターゲ
ットを使用し成膜すればNi−W合金層が得られる。本
実施例では、LSIチップ7を基板に接続する第一のは
んだ14としてSn3Agを用いたが、他のはんだ、例
えば、他の組成のSn−Ag合金、Sn、Sn−Pb合
金、Sn−Bi合金、Sn−Pb−Bi合金等を用いて
も同様の結果が得られることは、云うまでもない。
The multilayer metal film 33 for solder connection of the present invention
It can be formed by plating, sputtering, vacuum deposition, ion plating, chemical vapor deposition, or the like, as well as ion beam sputtering. For example, a Ni-W
When an alloy layer is formed, a Ni—W alloy layer can be obtained by forming a film using a target having a predetermined composition in advance. In this embodiment, Sn3Ag is used as the first solder 14 for connecting the LSI chip 7 to the substrate. However, other solders, for example, Sn-Ag alloy, Sn, Sn-Pb alloy, Sn-Bi alloy having another composition are used. It is needless to say that similar results can be obtained by using an alloy, a Sn—Pb—Bi alloy, or the like.

【0069】〈実施例6〉この実施例は、上記実施例1
のはんだ接続用金属薄膜層20の構造及びその製造工程
を変更したものである。すなわち、実施例1では第一の
金属と第二の金属とを均一に混在させた単一の薄膜層と
したが、本実施例では2層構造とし、その内の何れの層
も成分組成を第二の金属よりも第一の金属の方を多くし
ているが、第一の金属の組成の程度を第1の層をよりも
第2の層の方がより多い組成として、実質的にはんだ接
続面側では第一の金属の濃度が基板側より高くなる構造
としたものである。なお、この金属薄膜層の製造工程の
他は実施例1と全く同様の工程で製造し、図6と同様の
構成の電子回路装置を実現した。
<Embodiment 6> This embodiment is similar to the embodiment 1 described above.
Is a modification of the structure of the metal thin film layer 20 for solder connection and its manufacturing process. That is, in the first embodiment, a single thin film layer in which the first metal and the second metal are uniformly mixed is used. However, in the present embodiment, a two-layer structure is used. Although the first metal is more than the second metal, the degree of composition of the first metal is substantially the same as that of the second layer than that of the first layer. The structure is such that the concentration of the first metal is higher on the solder connection surface side than on the substrate side. Except for the process of manufacturing the metal thin film layer, the electronic thin film layer was manufactured in exactly the same steps as in Example 1, and an electronic circuit device having the same configuration as that of FIG. 6 was realized.

【0070】したがって、ここでは本発明の特徴であ
る、2層構造を有するはんだ接続用金属薄膜層20の形
成方法を主体に説明する。まず、複数のターゲットを同
時にスパッタ可能な装置、例えば2元同時イオンビーム
スパッタ装置に、ターゲットとして純度99.999パ
ーセントのNi板(第一の金属)と純度99.999パ
ーセントのW板(第二の金属)を所定の位置に取り付け
る。次に回路基板となるセラミック多層基板6に、所定
の接続パターンを抜いたステンレス製のマスクをかぶ
せ、スパッタ装置内の所定の位置に設置する。
Therefore, here, the method of forming the solder connecting metal thin film layer 20 having a two-layer structure, which is a feature of the present invention, will be mainly described. First, a Ni plate (first metal) having a purity of 99.999% and a W plate (second metal) having a purity of 99.999% are used as targets in a device capable of simultaneously sputtering a plurality of targets, for example, a binary simultaneous ion beam sputtering device. Metal) in place. Next, the ceramic multilayer substrate 6 serving as a circuit board is covered with a stainless steel mask from which a predetermined connection pattern has been removed, and is placed at a predetermined position in the sputtering apparatus.

【0071】この後まず、WのターゲットをArイオン
ビーム等により強い強度でスパッタして、セラミック多
層基板6上にWを積層させる。このW膜厚が約0.1ミ
クロンになった時点で、Wターゲットのスパッタ強度を
弱めると同時に、Niターゲットのスパッタを開始し、
NiとWが、原子パーセントで80%Ni、20%Wの
均一組成になるように0.2ミクロンの第1の層を成膜
する。この後、Wターゲットの強度をさらに弱め、Ni
ターゲットの強度をさらに強めNiとWが原子パーセン
トで95%Ni、5%Wの均一組成になるように0.8
ミクロンの第2の層を成膜する。この後Wターゲットの
スパッタを停止し、引き続きNiターゲットのみをスパ
ッタして、Ni膜厚を0.1ミクロンとする。
After that, first, a W target is sputtered with a strong intensity by an Ar ion beam or the like, and W is laminated on the ceramic multilayer substrate 6. At the time when the W film thickness becomes about 0.1 μm, the sputtering strength of the W target is reduced, and simultaneously, the sputtering of the Ni target is started.
A 0.2-micron first layer is formed so that Ni and W have a uniform composition of 80% Ni and 20% W in atomic percent. Thereafter, the strength of the W target is further reduced, and Ni
The strength of the target is further increased so that Ni and W have a uniform composition of 95% Ni and 5% W in atomic percent.
A second micron layer is deposited. Thereafter, the sputtering of the W target is stopped, and only the Ni target is subsequently sputtered to make the Ni film thickness 0.1 μm.

【0072】以上の工程により、約0.1ミクロン厚さ
のW膜上に、0.2ミクロン厚さの第1の層となるNi
とWとの混合膜(原子パーセントで80%Ni、20%
Wの組成を有する膜)を、その上に0.8ミクロン厚の
第2の層となるNiとWの混合膜(原子パーセントで9
5%Ni、5%Wの組成を有する膜)を、そしてその上
に0.1ミクロン厚さのNi膜を形成し、膜厚の合計が
1.2ミクロンの金属薄膜層20を形成する。この時、
セラミック多層基板6を100〜300℃程度に加熱し
てもよい。このようにしてはんだ接続用金属薄膜層20
を形成したセラミック多層配線基板8に、LSI等の部
品7を搭載接続するが、これらの工程は実施例1と同様
であるので説明を省略する。
According to the above steps, the Ni film serving as the first layer having a thickness of 0.2 μm is formed on the W film having a thickness of about 0.1 μm.
Mixed film of W and W (80% Ni, 20% in atomic percent)
A film having a composition of W) and a mixed film of Ni and W (atomic percent of 9%) serving as a second layer having a thickness of 0.8 μm are formed thereon.
A film having a composition of 5% Ni and 5% W) is formed thereon, and a Ni film having a thickness of 0.1 μm is formed thereon, thereby forming a metal thin film layer 20 having a total thickness of 1.2 μm. At this time,
The ceramic multilayer substrate 6 may be heated to about 100 to 300 ° C. Thus, the metal thin film layer 20 for solder connection
The components 7 such as LSIs are mounted and connected to the ceramic multilayer wiring board 8 on which is formed. However, since these steps are the same as those in the first embodiment, the description is omitted.

【0073】次に、この実施例によるはんだ接続用金属
薄膜層を用いた接続方式が、本発明の課題である、多数
回のリペア後の正常な接続、を実現しているかどうかに
ついて、実施例1と同様の手法で具体的に評価試験をし
た。その結果を図14に示す。すなわち、図14は最大
破断荷重とリペア回数との関係について従来方式と比較
して示したものである。ここで従来方式のメタライズと
ははんだ下地層(バリア層)としてCr、はんだ反応層
としてNi、濡れ確保層としてAuを、それぞれの膜厚
が、0.1ミクロン、1.0ミクロン、0.1ミクロン
となるように、次順成膜したものである。本実施例の場
合、リペア回数20回においても接続強度に低下がな
く、正常な接続が行なわれていることがわかる。また、
この実施例の場合、NiとWとの混合膜は、はんだ接続
表面側にNi濃度が大なる層を有していることから、実
施例1の場合よりも、はんだの濡れ性が良好で、リペア
回数が増加し、かつ基板側にNi濃度の小なる層を有し
ていることから、W層との接続性が向上し、極めて信頼
性の高いはんだ接続を可能とする。また、実施例2の濃
度勾配を有する混合膜より製作が容易である。
Next, it is determined whether the connection method using the metal thin film layer for solder connection according to this embodiment realizes a normal connection after repairing many times, which is a subject of the present invention. An evaluation test was specifically performed in the same manner as in Example 1. The result is shown in FIG. That is, FIG. 14 shows the relationship between the maximum breaking load and the number of repairs in comparison with the conventional method. Here, the conventional metallization means that Cr is used as a solder underlayer (barrier layer), Ni is used as a solder reaction layer, and Au is used as a wetting securing layer. The films were formed in the following order so as to be microns. In the case of the present embodiment, the connection strength does not decrease even when the number of repairs is 20 and it can be seen that the connection is normal. Also,
In the case of this embodiment, since the mixed film of Ni and W has a layer with a high Ni concentration on the solder connection surface side, the wettability of the solder is better than in the case of the first embodiment. Since the number of repairs is increased and a layer having a low Ni concentration is provided on the substrate side, the connectivity with the W layer is improved, and extremely reliable solder connection is enabled. Further, it is easier to manufacture than the mixed film having the concentration gradient of the second embodiment.

【0074】以上、本発明の一実施例について述べた
が、本発明はこれらの実施例に限らず、さらに変形可能
なものである。すなわち、上記実施例では本発明のはん
だ接続用金属薄膜層20を、LSI等の電子部品を搭載
接続する多層配線基板8上に形成したが、用途によって
は電子部品の接続電極に設けることも可能である。ま
た、例えば、図6に示す構成の電子回路装置において
は、多層配線基板8とキャップ10のはんだ接続部位に
も適用できる。要するに、本発明ははんだ接続を一旦取
り外し、再度接続するといったように同一個所のはんだ
接続を繰り返す場合に極めて有効である。さらに、電子
回路装置の構成要素も図6の例に限らない。また、はん
だ接続用金属薄膜層の形成は2元同時イオンビームスパ
ッタに限らず、その他、例えば2種の金属を混在させた
一枚のターゲットをスパッタすることにより形成しても
よい。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments but can be further modified. That is, in the above-described embodiment, the metal thin film layer 20 for solder connection of the present invention is formed on the multilayer wiring board 8 for mounting and connecting electronic components such as LSIs, but may be provided on connection electrodes of electronic components depending on the application. It is. Further, for example, in the electronic circuit device having the configuration shown in FIG. 6, the present invention can be applied to a solder connection portion between the multilayer wiring board 8 and the cap 10. In short, the present invention is extremely effective when the solder connection at the same place is repeated, such as once removing the solder connection and reconnecting it. Further, the components of the electronic circuit device are not limited to the example of FIG. The formation of the metal thin film layer for solder connection is not limited to binary simultaneous ion beam sputtering, and may be formed by sputtering a single target in which two types of metals are mixed.

【0075】[0075]

【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、耐リペア性
の高いはんだ接続を実現することができ、今後ますます
高密度高集積化される電子回路装置、とりわけ電子計算
機の製造歩留まり向上のためにはLSI等の電子部品の
リペアは必須であり、本発明はこれに大きく寄与でき
る。また、本発明はリペア後のはんだ接続部の強度等の
信頼性向上にも大きく寄与する。
As described in detail above, the intended object has been achieved by the present invention. In other words, it is possible to realize solder connection with high resistance to repair, and in order to improve the production yield of electronic circuit devices that are increasingly integrated and highly integrated in the future, especially for the improvement of the production yield of electronic computers, repair of electronic components such as LSIs is indispensable. The present invention can greatly contribute to this. Further, the present invention greatly contributes to the improvement of the reliability such as the strength of the solder connection portion after the repair.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるはんだ接続用金属薄膜例の断面を
示した概念図である。
FIG. 1 is a conceptual diagram showing a cross section of an example of a metal thin film for solder connection according to the present invention.

【図2】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った状態の断面を示した概念図である。
FIG. 2 is a conceptual diagram showing a cross section in a state where solder connection is performed on an example of a metal thin film for solder connection according to the present invention.

【図3】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った後、部品の取外しを行った状態の断
面を示した概念図である。
FIG. 3 is a conceptual diagram showing a cross-section of a state in which a component is removed after a solder connection is made to an example of a metal thin film for solder connection according to the present invention.

【図4】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った後、1回リペアを行った状態の断面
を示した概念図である。
FIG. 4 is a conceptual diagram showing a cross-section of a state in which a single repair is performed after a solder connection is made to an example of a metal thin film for solder connection according to the present invention.

【図5】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った後、多数回リペアを行った状態の断
面を示した概念図である。
FIG. 5 is a conceptual diagram showing a cross section in a state where repair is performed a number of times after performing solder connection to an example of a metal thin film for solder connection according to the present invention.

【図6】本発明の一実施例の電子回路装置の構成を示す
一部断面斜視図である。
FIG. 6 is a partial cross-sectional perspective view showing a configuration of an electronic circuit device according to one embodiment of the present invention.

【図7】LSIの接続強度測定結果を従来例と比較した
特性曲線図である。
FIG. 7 is a characteristic curve diagram comparing a connection strength measurement result of an LSI with a conventional example.

【図8】LSIの接続強度測定結果を従来例と比較した
特性曲線図である。
FIG. 8 is a characteristic curve diagram comparing the connection strength measurement result of the LSI with the conventional example.

【図9】本発明の他の実施例となる図6におけるA部の
拡大断面図である。
FIG. 9 is an enlarged sectional view of a portion A in FIG. 6 according to another embodiment of the present invention.

【図10】図9におけるB部の拡大断面図である。FIG. 10 is an enlarged sectional view of a portion B in FIG. 9;

【図11】最大破断荷重とリペア回数との関係を示した
特性曲線図である。
FIG. 11 is a characteristic curve diagram showing a relationship between a maximum breaking load and the number of repairs.

【図12】耐リペア回数とNi−W合金層の組成比との
関係を示した特性図である。
FIG. 12 is a characteristic diagram showing a relationship between the number of repairs and the composition ratio of the Ni—W alloy layer.

【図13】LSIの接続強度測定結果を従来例と比較し
た特性曲線図である。
FIG. 13 is a characteristic curve diagram comparing the connection strength measurement result of the LSI with the conventional example.

【図14】LSIの接続強度測定結果を従来例と比較し
た特性曲線図である。
FIG. 14 is a characteristic curve diagram in which the result of measuring the connection strength of an LSI is compared with a conventional example.

【符号の説明】[Explanation of symbols]

1…第一の金属、 2…第二の金
属、3…はんだ成分の一種、 4…はん
だ成分の他の一種、6…セラミック基板、
7…LSIチップ、8…セラミック多層配線基
板、 9…冷却板、10…キャップ、
11…熱伝導中継部材、12…接続ピン、
13…配線ボード、14…はんだ
ボール(第一のはんだ) 15…第二のはんだ合金、1
6…第三のはんだ合金、 17…第四のはん
だ合金、20、33…接続部を形成する金属薄膜層、3
0…ポリイミド層、 31…配線層、3
3−3…酸化防止層(Au層)、33−4…下地層(W
層)、33−5…はんだ反応層(Ni−W合金)。
1 ... first metal, 2 ... second metal, 3 ... one kind of solder component, 4 ... other kind of solder component, 6 ... ceramic substrate,
7 LSI chip, 8 ceramic multilayer wiring board, 9 cooling plate, 10 cap,
11: heat conduction relay member, 12: connection pin,
13: wiring board, 14: solder ball (first solder) 15: second solder alloy, 1
6: third solder alloy, 17: fourth solder alloy, 20, 33 ... metal thin film layer forming a connection part, 3
0: polyimide layer, 31: wiring layer, 3
3-3: Antioxidant layer (Au layer), 33-4: Underlayer (W
Layer), 33-5 ... Solder reaction layer (Ni-W alloy).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 薮下 明 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 諫田 尚哉 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 堀越 和彦 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 平3−48426(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Akira Yabushita 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd.Production Technology Laboratory (72) Inventor Naoya Isada 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa (72) Inventor Kazuhiko Horikoshi 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture In-house Hitachi, Ltd. Production Technology Laboratory (56) References JP-A-3-48426 (JP, A) ( 58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (15)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】はんだを構成する金属と容易にぬれ、かつ
容易に合金化もしくは金属間化合物を形成する第一の金
属と、前記はんだに容易にぬれず、かつ溶出しない第二
の金属とを構成成分として混在せしめた金属層で構成し
て成るはんだ接続用金属層であって、前記第一の金属
が、層の表面側で高濃度となるように濃度勾配を有して
成るはんだ接続用金属層。
Claims: 1. Wet with metal constituting solder easily, and
Primary gold that easily alloys or forms intermetallics
Metal and a second that does not easily wet and elute into the solder
And a metal layer mixed with
A metal layer for solder connection comprising: the first metal having a concentration gradient such that the concentration is high on the surface side of the layer.
Metal layer for solder connection.
【請求項2】はんだを構成する金属と容易にぬれ、かつ
容易に合金化もしくは金属間化合物を形成する第一の金
属と、前記はんだに容易にぬれず、かつ溶出しない第二
の金属とを構成成分として混在せしめた金属層で構成し
て成るはんだ接続用金属層であって、前記第一の金属を
Au、Cu、Ni、Ti、Sn及びPtの少なくとも一
種、第二の金属をW、Re及びTaの少なくとも一種で
構成して成るはんだ接続用金属層。
2. It easily wets with the metal constituting the solder, and
Primary gold that easily alloys or forms intermetallics
Metal and a second that does not easily wet and elute into the solder
And a metal layer mixed with
A solder connection metal layer comprising Te, and constitutes the first metal Au, Cu, Ni, Ti, at least one of Sn and Pt, the second metal W, or at least one of Re and Ta Metal layer for solder connection.
【請求項3】上記第一の金属をAu、Cu、Ni、T
i、Sn及びPtの少なくとも一種、第二の金属をW、
Re及びTaの少なくとも一種で構成して成る請求項
記載のはんだ接続用金属層。
3. The method according to claim 1, wherein the first metal is Au, Cu, Ni, T
i, at least one of Sn and Pt, the second metal is W,
2. The method according to claim 1, wherein said at least one of Re and Ta is used.
The metal layer for solder connection as described.
【請求項4】上記第一の金属をNi、第二の金属をWで
構成してNi−W合金層として成る請求項1乃至3のい
ずれか一つに記載のはんだ接続用金属層。
4. The Ni-W alloy layer according to claim 1, wherein said first metal is composed of Ni and said second metal is composed of W to form a Ni-W alloy layer.
The metal layer for solder connection according to any one of the above.
【請求項5】上記Ni及びWの組成比を、20at%≦
Ni<100at%、0<W≦80at%として成る請
求項4記載のはんだ接続用金属層。
5. The composition ratio of Ni and W is 20 at% ≦
5. The metal layer for solder connection according to claim 4, wherein Ni <100 at% and 0 <W ≦ 80 at%.
【請求項6】はんだ接続用金属層を有する電子部品搭載
用回路基板において、前記はんだ接続用金属層を請求項
1乃至5のいずれか一つに記載のはんだ接続用金属層で
構成して成る電子部品搭載用回路基板。
6. A circuit board for mounting electronic components having a metal layer for solder connection, wherein the metal layer for solder connection is constituted by the metal layer for solder connection according to any one of claims 1 to 5. Circuit board for mounting electronic components.
【請求項7】はんだ接続用金属層を有する電子部品にお
いて、前記はんだ接続用金属層を請求項1乃至5のいず
れか一つに記載のはんだ接続用金属層で構成して成る電
子部品。
7. The electronic component having a solder connection metal layer, the metal layer for the solder connection according to claim 1 to 5 Noise
An electronic component comprising the metal layer for solder connection according to any one of the above.
【請求項8】所定の基板上に電子部品の接続端子部を構
成するはんだ接続用金属層を選択的に形成する工程を有
するはんだ接続用金属層の製造方法において、前記はん
だ接続用金属層の形成工程を、はんだを構成する金属と
容易にぬれ、かつ容易に合金化もしくは金属間化合物を
形成する第一の金属と、前記はんだに容易にぬれず、か
つ溶出しない第二の金属とを構成成分として混在せしめ
て薄膜層を形成する工程として成るはんだ接続用金属層
の製造方法。
8. A method for manufacturing a metal layer for solder connection, comprising the step of selectively forming a metal layer for solder connection forming a connection terminal portion of an electronic component on a predetermined substrate. The forming step comprises a first metal that easily wets with the metal constituting the solder, and easily alloys or forms an intermetallic compound, and a second metal that does not easily wet and elute with the solder. A method for producing a metal layer for solder connection, which comprises a step of forming a thin film layer by mixing as a component.
【請求項9】上記はんだ接続用金属層の形成工程におい
て、はんだ接続用金属層内の第一の金属の濃度を、層の
表面側で高濃度となるように濃度勾配を設けて成膜する
ようにして成る請求項8記載のはんだ接続用金属層の製
造方法。
9. In the step of forming the solder connection metal layer, the first metal in the solder connection metal layer is formed with a concentration gradient such that the first metal has a high concentration on the surface side of the layer. 9. The method for manufacturing a metal layer for solder connection according to claim 8, which is configured as described above.
【請求項10】請求項6記載の電子部品搭載用回路基板
のはんだ接続用金属層上に、はんだを介して電子部品を
はんだ接続して成る電子回路装置。
10. An electronic circuit device comprising an electronic component soldered on a metal layer for solder connection of the electronic component mounting circuit board according to claim 6 via a solder.
【請求項11】上記はんだを、Sn−Pb合金、Sn−
Bi合金、Sn−Pb−Bi合金及びSnの少なくとも
一種で構成すると共に、上記はんだ接続用金属層を構成
する第一の金属をAu、Cu、Ni、Ti及びPtの少
なくとも一種、第二の金属をW、Re及びTaの少なく
とも一種で構成して成る請求項10記載の電子回路装
置。
11. The method according to claim 11, wherein the solder is a Sn—Pb alloy,
The first metal constituting the metal layer for solder connection is at least one of Au, Cu, Ni, Ti and Pt, and the second metal is composed of at least one of Bi alloy, Sn-Pb-Bi alloy and Sn. 11. The electronic circuit device according to claim 10, wherein the electronic circuit device is formed of at least one of W, Re, and Ta.
【請求項12】上記はんだをSn−Ag合金、Sn−S
b合金、Sn−In合金、Pb−In合金、Pb−Sb
合金、Au−Sn合金、Au−Ge合金、Sn−Ag−
Sb合金、Sn−Pb−In合金、Sn−Pb−Sb合
金、Sn−Pb−Ag合金、Sn−Bi−In合金、P
b−Ag−In合金及びSn−Pb−Bi−In合金の
少なくとも一種で構成すると共に、上記はんだ接続用金
属層を構成する第一の金属をAu、Cu、Ni、Ti及
びSnの少なくとも一種、第二の金属をW、Re及びT
aの少なくとも一種で構成して成る請求項10記載の電
子回路装置。
12. The method according to claim 11, wherein the solder is an Sn-Ag alloy, Sn-S
b alloy, Sn-In alloy, Pb-In alloy, Pb-Sb
Alloy, Au-Sn alloy, Au-Ge alloy, Sn-Ag-
Sb alloy, Sn-Pb-In alloy, Sn-Pb-Sb alloy, Sn-Pb-Ag alloy, Sn-Bi-In alloy, P
b-Ag-In alloy and at least one of Sn-Pb-Bi-In alloy, and the first metal constituting the metal layer for solder connection is at least one of Au, Cu, Ni, Ti and Sn, The second metal is W, Re and T
11. The electronic circuit device according to claim 10, comprising at least one of a.
【請求項13】上記はんだをPb−Bi合金で構成する
と共に、上記はんだ接続用金属層を構成する第一の金属
をAu、Ni及びTiの少なくとも一種で、第二の金属
をW、Re及びTaの少なくとも一種で、それぞれ構成
して成る請求項10記載の電子回路装置。
13. The solder is made of a Pb-Bi alloy, the first metal constituting the solder connection metal layer is at least one of Au, Ni and Ti, and the second metal is W, Re and 11. The electronic circuit device according to claim 10, wherein the electronic circuit device is configured by at least one of Ta.
【請求項14】上記はんだをPb−Ag合金で構成する
と共に、上記はんだ接続用金属層を構する第一の金属を
Au、Sn及びTiの少なくとも一種で、第二の金属を
W、Re及びTaの少なくとも一種で、それぞれ構成し
て成る請求項10記載の電子回路装置。
14. The solder is composed of a Pb-Ag alloy, the first metal constituting the metal layer for solder connection is at least one of Au, Sn and Ti, and the second metal is W, Re and 11. The electronic circuit device according to claim 10, wherein the electronic circuit device is configured by at least one of Ta.
【請求項15】請求項6記載の電子部品搭載用回路基板
に形成されたはんだ接続用金属層パターンに、電子部品
の電極端子を位置決めする工程と、はんだリフローによ
り前記金属層と電極端子とをはんだ接続する工程とを有
して成る電子回路装置の製造方法。
15. A step of positioning an electrode terminal of an electronic component on a metal layer pattern for solder connection formed on a circuit board for mounting an electronic component according to claim 6, wherein said metal layer and said electrode terminal are connected by solder reflow. A method of manufacturing an electronic circuit device, comprising: a step of soldering.
JP00738593A 1992-01-22 1993-01-20 Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same Expired - Lifetime JP3172308B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00738593A JP3172308B2 (en) 1992-01-22 1993-01-20 Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP929992 1992-01-22
JP4-9299 1992-06-23
JP16454592 1992-06-23
JP4-164545 1992-06-23
JP00738593A JP3172308B2 (en) 1992-01-22 1993-01-20 Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same

Publications (2)

Publication Number Publication Date
JPH0677286A JPH0677286A (en) 1994-03-18
JP3172308B2 true JP3172308B2 (en) 2001-06-04

Family

ID=27277587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00738593A Expired - Lifetime JP3172308B2 (en) 1992-01-22 1993-01-20 Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same

Country Status (1)

Country Link
JP (1) JP3172308B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649787B1 (en) * 2014-04-21 2016-08-19 주종우 Push Stick of Absorption Cleaning Fabric

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883863B1 (en) * 2007-07-31 2009-02-17 한국과학기술원 Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof
KR101448852B1 (en) 2008-01-29 2014-10-14 삼성전자주식회사 Semiconductor device and methods for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649787B1 (en) * 2014-04-21 2016-08-19 주종우 Push Stick of Absorption Cleaning Fabric

Also Published As

Publication number Publication date
JPH0677286A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
EP0097833B1 (en) Substrate for integrated circuit packages
KR100592609B1 (en) Method for forming bump and method for making semiconductor device
JP4237325B2 (en) Semiconductor device and manufacturing method thereof
US5480835A (en) Electrical interconnect and method for forming the same
KR100482721B1 (en) Wiring board and its production method, semiconductor device and its production method, and electronic apparatus
JP3506393B2 (en) Liquid crystal display device and its manufacturing method, printer and its manufacturing method
KR100426897B1 (en) Fabrication and structure of solder terminal for flip chip packaging
WO2006009850A2 (en) Semiconductor assembly having substrate with electroplated contact pads
JP2001308129A (en) Method of forming lead-free bumps
CN85108637A (en) Electronic circuit and manufacture method thereof
US7411303B2 (en) Semiconductor assembly having substrate with electroplated contact pads
US5476726A (en) Circuit board with metal layer for solder bonding and electronic circuit device employing the same
CA1236930A (en) Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric
US4755631A (en) Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
JP3172308B2 (en) Metal layer for solder connection, electronic component or circuit board having the same, and electronic circuit device using the same
JP4011214B2 (en) Semiconductor device and joining method using solder
WO2001056081A1 (en) Flip-chip bonding arrangement
Salonen et al. A flip chip process based on electroplated solder bumps
JPH10163590A (en) Stack-forming method for c-4 thin-film metallurgy
JPH03218644A (en) Connection structure of circuit board
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
KR0167373B1 (en) Electronic circuit device
JP3427807B2 (en) Semiconductor device and electronic equipment using the same
JPH0917795A (en) Bump structure
KR20070022097A (en) Semiconductor assembly having substrate with electroplated contact pads

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

EXPY Cancellation because of completion of term