KR20090010318A - 정전기 방지 기능의 액정 패널 - Google Patents
정전기 방지 기능의 액정 패널 Download PDFInfo
- Publication number
- KR20090010318A KR20090010318A KR1020070073314A KR20070073314A KR20090010318A KR 20090010318 A KR20090010318 A KR 20090010318A KR 1020070073314 A KR1020070073314 A KR 1020070073314A KR 20070073314 A KR20070073314 A KR 20070073314A KR 20090010318 A KR20090010318 A KR 20090010318A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- lower substrate
- ground
- crystal panel
- pixel array
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 69
- 230000003068 static effect Effects 0.000 title abstract description 35
- 230000005611 electricity Effects 0.000 title abstract description 32
- 239000011159 matrix material Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 104
- 239000010410 layer Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 16
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 101100186130 Arabidopsis thaliana NAC052 gene Proteins 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
따라서, 본 발명의 목적은 정전기를 효율적으로 제거하기에 적합한 정전기 방지 기능의 액정 패널을 제공함에 있다.
정전기 방지 기능의 액정 패널은: 박막 트랜지스터, 화소 전극 및 공통 전극이 화소 별로 형성된 화소 어레이를 가지는 하부 기판; 상기 하부 기판상에 형성된 적어도 하나의 접지 패드; 상기 화소 어레이와 대응되는 매트릭스부와 이 매트릭스부의 주위의 확장부를 가지는 도전성 블랙 매트릭스가 형성된 상부 기판; 상기 매트릭스부와 상기 화소 어레이 사이에 충진된 액정 물질; 및 상기 적어도 하나의 접지 패드와 상기 블랙 매트릭스의 확장부를 전기적으로 연결시키는 도전성 접촉부을 구비한다.
정전기, 접지 배선, 도트 접점, 기판, 수율, 화질, 액정, 횡전계.
Description
본 발명은 화상 표시용 스크린으로 사용되는 액정 패널에 관한 것으로, 특히 정전기 방지 기능을 가지는 액정 패널에 관한 것이다.
통상의 액정 패널(Liquid Crystal Panel)은 전계(즉, 화소 구동 신호의 전압)에 따라 액정의 광 투과율을 조절하여 비디오 정보에 해당하는 화상을 표시한다. 액정 패널은 얇은 두께와 가벼운 무게를 가지면서도 화면의 크기를 한계 이상으로 크게 할 수 있다. 이러한 관점에서, 액정 패널은 음극선관(Cathode Ray Tube)을 대신하여 컴퓨터의 표시 장치, 텔레비전 수신기의 표시 장치 및 휴대 단말기의 표시 장치 등으로 사용되고 있다.
이러한 액정 패널은 액정에 전계를 인가하는 방식에 따라 종전계 방식 및 횡전계 방식으로 구별된다. 종전계 방식의 액정 패널로는 수직 전계 모드(Vertical Alignment Mode) 및 트위스티드 모드(Twisted Mode) 등의 액정 패널들이 있다. 반면, 횡전계 방식은 인-플레인 스위치 모드(In-plane Switch Mode)의 액정 패널을 포함한다.
인-플레인 스위치 모드의 액정 패널은, 도 1에서와 같이, 하부 기판(10) 및 상부 기판(20) 사이에 주입된 액정 물질 층(30)을 구비한다. 액정 물질 층(30)은 하부 및 상부 기판(10,20) 사이에 형성되는 밀봉재(Sealent)(32)에 의하여 밀봉된다. 이 밀봉재(32)의 내부에 해당하는 하부 기판(10) 표면 및 상부 기판(20)의 하면의 중앙부들은 표시 영역으로 사용되는 반면, 밀봉재(32)의 외측에 해당하는 하부 기판(10) 및 상부 기판(20)의 가장자리부들은 비표시 영역으로 사용된다.
하부 기판(10)의 표시 영역은 도시되지 않은 게이트 라인들 및 데이터 라인들에 의하여 화소 영역들로 구분된다. 하부 기판(10)의 화소 영역들 각각에는, 대응하는 데이터 라인으로부터의 화소 구동 신호를 스위칭하기 위한 박막 트랜지스터(12); 및 박막 트랜지스터(12)로부터의 화소 구동 신호의 전압을 액정 물질 층(30)에 인가하기 위한 화소 전극(14) 및 공통 전극(16)이 형성된다. 하부 기판(10)의 비표시 영역에는 정전기 방지를 위한 정전기 뮤트 셀(18)이 형성된다. 이 정전기 뮤트 셀(18)은 전자기 영향을 받아 하부 기판(10) 표면에 입력될 수 있는 정전하들을 바이패스시킨다. 이를 위하여, 정전기 뮤트 셀(18)은 데이터 라인 또는 게이트 라인과 및 접지 라인 사이에 접속된다.
상부 기판(20)은 하면의 표시 영역을 매트릭스 형태의 화소 영역들로 구분하는 블랙 매트릭스(22)를 구비한다. 블랙 매트릭스(22)에 의하여 구분된 화소 영역들 각각에는 적색, 녹색 및 청색의 필터들 중 어느 하나를 포함하는 칼라 필터층(24)이 형성될 수 있다. 이에 더하여, 블랙 매트릭스(22) 및 칼라 필터 층(24)의 표면에는 오버 코트 층(26)이 형성될 수도 있다.
이와 같이, 하부 기판(10) 및 상부 기판(20) 사이에 존재하는 정전하들을 제거하기 위하여, 횡전계 방식의 액정 패널은 하부 기판(10)상의 정전기 뮤트 셀(18)을 이용한다. 하부 기판(10) 상의 정전기 뮤트 셀(18)은, 하부 기판(10)의 표면에 대전된 정전기들을 효과적으로 제거할 수 있으나, 상부 기판(20)의 표면에 대전된 정전기들은 제거할 수 없었다. 상부 기판(20)의 표면과 대전된 정전기들은 액정 물질 층(30)에 잡음 전계로 작용하여 화소 구동 신호의 전압에 해당하는 양보다 많거나 적은 량의 광이 투과되게 한다. 이로 인하여, 횡전계 방식의 액정 패널에 표시되는 화상의 질이 떨어질 수밖에 없었다. 또한, 상부 기판(20)의 표면과 대전된 정전기들은 하부 기판(10) 상의 박막 트랜지스터(12)들의 일부를 손상시켜 액정 패널의 불량을 야기할 수 있다. 이러한 액정 패널의 불량은 액정 패널의 수율을 떨어뜨리는 요인으로 작용한다.
따라서, 본 발명의 목적은 정전기를 효율적으로 제거하기에 적합한 정전기 방지 기능의 액정 패널을 제공함에 있다.
본 발명의 다른 목적은 양질의 화상을 표시하기에 적합한 정전기 방지 기능의 액정 패널을 제공함에 있다.
본 발명의 또 다른 목적은 제조 수율을 향상시키기에 적합한 정전기 방지 기능의 액정 패널을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 일면의 실시 예에 따른 정전기 방지 기능의 액정 패널은: 박막 트랜지스터, 화소 전극 및 공통 전극이 화소 별로 형성된 화소 어레이를 가지는 하부 기판; 상기 하부 기판상에 형성된 적어도 하나의 접지 패드; 상기 화소 어레이와 대응되는 매트릭스부와 이 매트릭스부의 주위의 확장부를 가지는 도전성 블랙 매트릭스가 형성된 상부 기판; 상기 매트릭스부와 상기 화소 어레이 사이에 충진된 액정 물질; 및 상기 적어도 하나의 접지 패드와 상기 블랙 매트릭스의 확장부를 전기적으로 연결시키는 도전성 접촉부을 구비한다.
상기 도전성 접촉부가 적어도 하나의 은(Ag) 도트 접점을 구비하는 것이 바람직하다.
상기 도전성 접촉부가 상기 화소 어레이의 주위를 감싸게끔 상기 하부 기판에 테 형태로 형성될 수도 있다.
상기 정전기 방지 기능의 액정 패널은, 상기 화소 어레이 주위를 감쌈과 아울러 상기 접지 패드와 전기적으로 연결되게끔 상기 하부 기판상에 형성된 접지 배선; 및 상기 화소 어레이로부터 연장된 다수의 게이트 라인 및 다수의 데이터 라인 각각에 전기적으로 접속됨과 아울러 상기 접지 배선에 공통적으로 접속된 정전기 뮤트 셀들을 추가로 구비할 것이다.
상술한 바와 구성에 의하여, 본 발명에 따른 정전기 방지 기능의 액정 패널은 하부 기판의 표면에 대전되는 정전기들뿐만 아니라 상부 기판의 표면에 대전된 정전기들까지도 효과적으로 방전시킬 수 있다. 이에 따라, 합착 공정은 물론 그 이후의 제조 공정에서 정전기에 의한 액정 패널의 손상이 방지되고, 나아가 액정 패널의 수율이 높아지게 된다. 아울러, 정전기에 의한 화소 구동 신호의 왜곡이 제거되어 액정 패널에 표시되는 화상의 질이 향상될 수 있다.
상기한 바와 같은 본 발명의 목적 외에, 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면을 참조한 바람직한 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들이 첨부한 도면과 결부되어 상세하게 설명될 것이다. 첨부된 도면들에 있어서, 동일한 동작 및 기능을 가지는 구성 요소들은 다른 도면에서도 동일한 명칭 및 동일한 인용 부호로 참조 될 것이다.
도 2는 본 발명의 실시 예에 따른 액정 패널의 단면을 설명하는 단면도이다. 도 2를 참조하면, 액정 패널은 하부 기판(100) 및 상부 기판(200)의 사이에 충진된 액정 물질 층(300)을 구비한다. 액정 물질 층(300)은 하부 기판(100) 및 상부 기판(200) 사이의 어레이 영역(AR)을 감싸는 밀봉 물질(Seal Material)(310)에 의하여 밀봉된다. 밀봉 물질(310)의 외측부(즉, 주변 회로 영역)에는, 상부 기판(200) 및 하부 기판을 전기적으로 연결시키는 적어도 하나의 도트 접점(130)이 배치된다. 적어도 하나의 도트 접점(130)은 상부 기판(200) 및 하부 기판(100) 간의 도전 특성을 높이기 위하여 저항률이 낮은 도전 금속 물질로 형성된다. 바람직하게는, 도트 접점(130)은 은(Ag)으로 형성되는 것이 좋다.
하부 기판(100)의 어레이 영역(AR)은 게이트 라인(도시하지 않음) 및 데이터 라인(도시하지 않음)에 의해 화소 영역들로 구분된다. 이들 화소 영역들 각각에는 박막 트랜지스터(Thin Film Transistor)(110), 화소 전극(112) 및 공통 전극(114)이 형성된다. 박막 트랜지스터(110)는 게이트 라인으로부터 돌출된 게이트 전극, 게이트 라인 및 게이트 전극을 포함한 하부 기판(100)의 전면에 형성된 게이트 절연막을 구비한다. 또한, 박막 트랜지스터(110)는 게이트 전극 상측의 게이트 절연막 상에 형성된 액티브 층, 데이터 라인으로부터 도출되어 액티브 층의 일부와 중첩되는 소스 전극, 및 이 소스 전극과 이격되게 액티브 층의 다른 일부분과 중첩되는 드레인 전극을 구비한다. 나아가, 박막 트랜지스터(110)는 액티브 층, 소스 전극 및 드레인 전극 사이에 형성되는 오믹 콘택 층을 추가로 구비할 수 있다. 화소 전극(112)은 박막 트랜지스터(110)의 드레인 전극과 전기적으로 접촉되게끔 보호층 상에 형성된다. 공통 전극(114)은 인접한 화소 영역 상의 공통 전극들과 전기적으 로 연결되게끔 보호층 상에 형성된다. 이들 화소 전극(112) 및 공통 전극(114)은 인듐-틴-옥사이드(Indium-Tin-Oxide; 이하 "ITO"라 함)와 같이 모두 빛의 투과율이 뛰어난 투명한 도전 금속로 형성될 것이다. 화소 전극(112) 및 공통 전극(114)은 서로 교번하게끔 보호층 상에 배열된다. 공통 전극(114)은, 소스 전극, 드레인 전극 및 데이터 라인과 동일한 층에(즉, 게이트 절연막 상에) 형성되거나, 또는 게이트 라인 및 게이트 전극과 동일한 층(즉, 게이트 절연막의 하부)에 형성될 수도 있다. 데이터 라인 또는 게이트 라인과 동일층에 형성되는 경우, 공통 전극(114)은 데이터 라인 또는 게이트 라인과 동일한 도전 물질로 형성된다.
하부 기판(100)은 주변 회로 영역(PCR)에 형성된 접지 배선(CML) 및 정전기 뮤트 셀(120)을 구비한다. 정전기 뮤트 셀(120)은 어레이 영역(AR)으로부터 신장된 게이트 라인 또는 데이터 라인과 접지 배선(CML)과 전기적으로 연결되어 게이트 라인 또는 데이터 라인 상의 정전기를 접지 배선(CML) 쪽으로 방전시킨다. 접지 배선(CML)은 하부 기판(100)의 패드 영역(PDR) 상의 접지 패드(PDM)와도 전기적으로 연결되게 형성되어 정전기 뮤트 셀(120)로부터의 정전기가 외부의 접지 소스(도시하지 않음) 쪽으로 방전될 수 있게 한다. 접지 배선(CML)D은 어레이 영역(AR)을 감싸게끔 폐루우프(Closed Loop)의 형태로 형성된다. 이 접지 배선(CML)의 일부는 게이트 라인 및 게이트 전극과 동시에 형성되고, 접지 배선(CML)의 나머지는 데이터 배선과 소스 및 드레인 전극과 동시에 형성된다. 정전기 뮤트 셀(120)은 박막 트랜지스터와 동시에 형성된다.
하부 기판(100)의 패드 영역(PDR) 상의 패드들도, 게이트 라인 및 게이트 전 극과 동시에 형성되는 일부 패드들 그리고 데이터 라인, 소스 및 드레인 전극과 동시에 형성되는 나머지 패드들을 포함한다. 일부 패드들에는 접지 패드 및 게이트 패드 등이 포함되고, 나머지 패드들에는 접지 패드 및 데이터 패드 등이 포함된다.
하부 기판(100)에는, 접지 배선(CML)의 적어도 하나의 모서리와 전기적으로 접촉하게 적어도 하나의 도전성 도트 접점(130)이 형성된다. 적어도 하나의 도트 접점(130)은 접지 배선(CML)을 경유하여 접지 패드(PDM)와 전기적으로 연결된다. 이러한 적어도 하나의 도전성 도트 접점(130) 대신에 접지 배선(CML)을 따라 테의 형상을 가지는 도전성 접촉부가 하부 기판(100) 상에 형성될 수도 있다. 이 도전성 접촉부도 접지 배선(CML)을 경유하여 접지 패드들(PDM1~PDM4)과 전기적으로 연결된다.
상부 기판(200)은 어레이 영역(AR) 및 주변 회로 영역(PCR)을 포함한 모든 영역에 형성된 블랙 매트릭스를 구비한다. 블랙 매트릭스는 어레이 영역(AR) 상에 위치하는 매트릭스부(210A)과 주변 회로 영역(PCR)에 위치한 확장부(210B)를 구비한다. 매트릭스부(210A)는 상부 기판(200)의 어레이 영역(AR)을 단위 영역(즉, 화소 영역)들로 구분한다. 확장부(210B)는 상부 기판(200) 및 하부 기판(100)의 사이에 위치하는 적어도 하나의 도트 접점(130)을 통해 하부 기판(100)의 주변 회로 영역(PCR) 상의 접지 배선(CML)과 전기적으로 연결된다. 이러한 블랙 매트릭스는 상부 기판(200)과 액정 물질 층(300) 사이에 발생 될 수 있는 정전기가 자신을 비롯하여 접촉 접점(130), 하부 기판(100) 상의 접지 배선(CML) 및 접지 패드(PDM)를 통하여 외부의 접지 소스 쪽으로 방전되게 한다. 이를 위하여, 블랙 매트릭 스(210)는 크롬(Cr)과 같은 금속 물질로 형성된다.
또한, 하부 기판(200)은 블랙 매트릭스(210)의 매트릭스부(210A)에 의하여 구분된 단위 영역들(화소 영역들)에 대응하게 형성된 칼라 필터(220)를 추가로 구비할 수 있다. 이러한 칼라 필터는 고유 색의 광만이 투과되게 한다. 이러한 본연의 기능 외에도, 칼라 필터(220)는 상부 기판(200)과 액정 물질 층(300) 사이에서 발생 될 수 있는 정전기가 자신 및 블랙 매트릭스(210), 도트 접점(130), 및 하부 기판(100) 상의 접지 배선(CML) 및 접지 패드(PDM)를 경유하여 외부의 접지 소스 쪽으로 효율적으로 방전되게 할 수도 있다. 이를 위하여, 칼라 필터(220)는 광 투과가 가능한 도전 물질로 형성될 것이다. 이에 더하여, 상부 기판(200)은 블랙 매트릭스(210)의 매트릭스부(210A) 및 칼라 필터(220)의 상부에 형성되는 오버 코트 층(230)을 추가로 구비할 수 있다. 이 오버 코트 층(230)은 블랙 매트릭스(210)의 매트릭스부(210A)과 칼라 필터(220) 간의 단차를 제거하여 상부 기판(200)이 평탄한 표면을 가지게 한다. 오버 코트 층(230)은 상부 기판(200)과 액정 물질 층(300) 사이에서 발생 될 수 있는 정전기가 자신 및 블랙 매트릭스(210), 도트 접점(130), 및 하부 기판(100) 상의 접지 배선(CML) 및 접지 패드(PDM)를 경유하여 외부의 접지 소스 쪽으로 효율적으로 방전되게 할 수도 있다. 이를 위하여, 오버 코트 층(230)은 광 투과가 가능한 도전 물질로 형성될 수 있다.
밀봉 물질(310)은 어레이 영역(AR)과 주변 회로 영역(PCR)의 경계부를 따라 테 형태로 가지게끔 상부 기판(200) 또는 하부 기판(100) 상에 형성된다. 다시 말하여, 테 형태의 밀봉 물질(310)은 적어도 하나의 도트 접점(130) 보다 안쪽에 위 치한다. 상기한 하부 기판(100) 및 상부 기판(200)이 합착된 후 밀물 물질(310)의 내부 공간에 액정 물질(300)이 주입되게 된다.
도 3은 도 2의 액정 패널의 레이-아웃을 상세하게 설명하는 평면도이고, 도 4는 도 2의 액정 패널의 상부 기판(200)의 레이-아웃을 상세하게 설명하는 평면도이다. 도 3 및 4를 참조하면, 정전기 방지 기능의 액정 패널은 서로 대면된 하부 기판(100) 및 상부 기판(200)을 구비한다. 하부 기판(100) 및 상부 기판(200)의 중앙부는 영상의 표시에 이용되는 어레이 영역(AR)으로 할당되고, 어레이 영역(AR)의 주변부(즉, 상부 기판(200)의 가장자리)는 주변 회로 영역(PCR)으로 할당된다. 이에 더하여, 하부 기판(100)은 상부 기판(200)의 위쪽 및 좌측 바깥쪽으로 신장된 패드 영역(PDR)을 구비한다.
하부 기판(100) 상의 어레이 영역(AR)은 다수의 게이트 라인(GL1~GLn) 및 다수의 데이터 라인(DL1~DLm)에 의하여 다수의 화소 영역들로 구분된다. 하부 기판(100)의 화소 영역들 각각에는 박막 트랜지스터(110), 화소 전극들(1112) 및 공통 전극들(114)이 형성된다. 화소 전극들(112)은 모두 박막 트랜지스터(110)의 드레인 전극에 전기적으로 연결된다. 박막 트랜지스터(110)의 소스 전극은 대응하는 데이터 라인(DL)에 그리고 박막 트랜지스터(110)의 게이트 전극은 대응하는 게이트 라인(GL)에 접속된다.
하부 기판(100)의 주변 회로 영역(PCR)에는 접지 배선(CML) 및 정전기 뮤트 셀들(120)이 형성된다. 정전기 뮤트 셀들(120) 중, 대응하는 게이트 라인(GL)과 접지 배선(CML) 사이에 접속된 일부의 정전기 뮤트 셀들(120)은 대응하는 게이트 라인(GL1~GLn) 상의 정전기를 접지 배선(CML) 쪽으로 방전시키고, 대응하는 데이터 라인(DL) 및 접지 배선(CML) 사이에 접속된 나머지 정전기 뮤트 셀들(120)은 대응하는 데이터 라인(DL) 상의 정전기를 접지 배선(CML) 쪽으로 방전시킨다. 이를 위하여, 정전기 뮤트 셀들(120)의 일측 단자들은 게이트 라인들(GL1~GLn) 각각의 양단 및 데이터 라인들(DL1~DLm) 각각의 양단 중 어느 하나에 접속되고, 정전기 뮤트 셀들(120)의 타측 단자들은 모두가 접지 배선(CML)에 공통적으로 접속된다. 접지 배선(CML)은 하부 기판(100)의 어레이 영역(AR)을 감싸는 폐루우프의 형태로 형성된다. 접지 배선(CML) 중 일부(데이터 라인과 교차하는 접지 배선 부분)은 게이트 배선(GL)과 동일한 물질로 형성되고, 접지 배선(CML)의 나머지 부분(게이트 라인들과 교차하는 접지 배선 부분)은 데이터 라인(DL)과 동일한 물질로 형성된다. 이에 따라, 게이트 라인들(GL)과 교차하는 접지 배선(CML)의 일부분은 데이터 라인들(DL)과 동시에 형성되는 반면에 데이터 라인들(DL)과 교차하는 접지 배선(CML)의 나머지 부분은 게이트 라인들(GL)과 동시에 형성된다. 또한, 하부 기판(100)의 주변 회로 영역(PCR) 상의 접지 배선은 인접한 패드 영역(PAR) 상의 적어도 2 이상의 접지 패드(PDM1~PDM4)와 전기적으로 연결된다. 나아가, 하부 기판(100)의 주변 회로 영역(PCR) 상의 접지 배선(CML)은 도트 접점(130)을 통하여 상부 기판(200) 상의 블랙 매트릭스(210), 상세하게는 블랙 매트릭스(210)의 확장부(210A)와도 전기적으로 연결된다.
하부 기판(100)의 패드 영역(PDR)에는, 게이트 패드들(PDG1~PDGn), 데이터 패드들(PDD1~PDDm) 및 적어도 1 이상의 접지 패드들(PDM1~PDM4)이 배열된다. 게이 트 패드들(PDG1~PDGn)은 어레이 영역(AR) 상의 게이트 라인들(GL1~GLn)과 대응되게 전기적으로 연결되고, 데이터 패드들(PDD1~PDDm)도 어레이 영역(AR) 상의 데이터 라인들(DL1~DLm)과 대응되게 전기적으로 연결된다. 적어도 1 이상의 접지 패드(PDM1~PDM4)는 주변 회로 영역(PCR) 상의 접지 배선(CML)에 전기적으로 공통-접속된다. 게이트 패드들(PDG1~PDGn), 데이터 패드들(PDD1~PDDm) 및 적어도 1 이상의 접지 패드(PDM1~PDM4) 외에도 하부 기판(100)의 패드 영역(PDR) 상에는 공급 전압, 기준 전압 및 타이밍 신호의 전달을 위한 패드들(도시하지 않음)이 마련된다. 적어도 1 이상의 접지 패드(PDM1~PDM4)는 액정 패널의 외부에 설치되는 접지 전압 소스에 연결되어 주변 회로 영역(PCR) 상의 접지 배선(CML)으로부터 외부의 접지 전압 소스에 이르는 정전기의 방전 통로를 형성시킨다.
상부 기판(200)에는 블랙 매트릭스(210)가 형성된다. 블랙 매트릭스(210)는 어레이 영역(AR) 상에 위치하는 매트릭스부(210A) 및 주변 회로 영역(PCR) 상에 형성된 확장부(210B)를 구비한다. 블랙 매트릭스(210)의 매트릭스부(210A)는 상부 기판(200)의 어레이 영역(AR)을 화소 영역들로 구분한다. 블랙 매트릭스(210)의 확장부(210B)는 주변 회로 영역(PCR)의 전면에 형성된다. 이러한 블랙 매트릭스(210)는 화소들 사이의 광 간섭을 방지한다. 이 외에도, 블랙 매트릭스(210)는 상부 기판(200) 및 액정 물질 층(300)과 사이에 발생 될 수 있는 정전기를 방전시키는 기능을 가진다. 이를 위하여, 매트릭스부(210A) 및 확장부(210B)를 포함하는 블랙 매트릭스(210)는 크롬(Cr)과 같은 도전성 물질로 형성됨과 아울러 적어도 1 이상의 도트 접점(130)에 의하여 하부 기판(100)의 주변 회로 영역(PCR) 상의 접지 배선(CML)과도 전기적으로 연결된다. 적어도 1 이상의 도트 접점(130)은 블랙 매트릭스(210)의 확장부(210A)가 하부 기판(100)의 주변 회로 영역(PCR) 상의 접지 배선(CML)과 전기적으로 연결되게 한다.
적어도 하나의 도트 접점(130)은 접지 배선(CML)의 적어도 하나의 모서리와 일측(즉, 하단)이 전기적으로 접촉하게 형성된다. 적어도 하나의 도트 접점(130)의 타측(상단)은 하부 기판(100)과 상부 기판(200)의 합착 시에 블랙 매트릭스(210)의 확장부(210B)의 적어도 하나의 모서리와 전기적으로 접촉한다. 다시 말하여, 적어도 하나의 도트 접점(130)은 블랙 매트릭스(210)의 확장부(210B)를 접지 패드(PDM)에 전기적으로 연결시킨다. 이 적어도 하나의 도트 접점(130)에 의하여, 상부 기판(200)의 표면에 대전된 정전기들이 블랙 매트릭스(210)의 매트릭스부(210A) 및 확장부(210B), 도트 접점(130), 접지 배선(CML) 및 접지 패드(PDM1~PDM4)를 경유하여 접지 소스 쪽으로 방전되게 된다. 다시 말하여, 정전기 방지 기능의 액정 패널은 하부 기판(100)의 표면에 대전되는 정전기들뿐만 아니라 상부 기판(200)의 표면에 대전된 정전기들까지도 방전시킬 수 있다. 이에 따라, 합착 공정은 물론 그 이후의 제조 공정에서 정전기에 의한 액정 패널의 손상이 방지되고, 나아가 액정 패널의 수율이 높아지게 된다. 아울러, 정전기에 의한 화소 구동 신호의 왜곡이 제거되어 액정 패널에 표시되는 화상의 질이 향상될 수 있다.
도 5는 본 발명의 다른 실시 예의 정전기 방지 기능의 액정 패널의 레이-아웃을 설명하는 평면도이다. 도 5의 액정 패널은, 적어도 하나의 도트 접점(130)이 도전성 접촉부(130A)로 대치된 것을 제외하고는, 도 3의 액정 패널과 동일한 구성 을 가진다. 도 3에 도시된 것들과 동일한 기능, 동작 및 명칭을 가지는 도 5의 구성 요소들은 도 3에서와 동일한 부호로 인용될 것이다. 또한, 도 3의 것들과 동일한 도 5의 구성요소들에 대한 상세한 설명은, 이미 도 3을 통하여 명백하게 드러나 있기 때문에, 생략될 것이다.
도전성 접촉부(130A)는 접지 배선(CML)을 따라 테의 형태를 가지게끔 하부 기판(100) 상에 형성된다. 이러한 테의 형상의 도전성 접촉부(130A)는 접지 배선(CML)과 직접 접촉하여 접지 배선(CML)을 경유하여 적어도 하나의 접지 패드(PDM1~PDM4)와 전기적으로 연결된다. 또한, 하부 기판(100)과 상부 기판(200)과의 합착 시, 도전성 접촉부(130A)는 상부 기판(200) 상의 블랙 매트릭스(210)의 확장부(210A)와 직접 접촉하여 블랙 매트릭스(210)를 접지 패드(PDM)에 전기적으로 연결시킨다. 이러한 도전성 접촉부(130A)에 의하여, 상부 기판(200)의 표면에 대전된 정전기들이 블랙 매트릭스(210)의 매트릭스부(210A) 및 확장부(210B), 도전성 접촉부(130A), 접지 배선(CML) 및 접지 패드(PDM1~PDM4)를 경유하여 접지 소스 쪽으로 방전되게 된다. 다시 말하여, 정전기 방지 기능의 액정 패널은 하부 기판(100)의 표면에 대전되는 정전기들뿐만 아니라 상부 기판(200)의 표면에 대전된 정전기들까지도 방전시킬 수 있다. 이에 따라, 합착 공정은 물론 그 이후의 제조 공정에서 정전기에 의한 액정 패널의 손상이 방지되고, 나아가 액정 패널의 수율이 높아지게 된다. 아울러, 정전기에 의한 화소 구동 신호의 왜곡이 제거되어 액정 패널에 표시되는 화상의 질이 향상될 수 있다.
이상과 같이, 본 발명이 첨부된 도면들에 도시된 실시 예들로 국한되게 설명 되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다.
예를 들면, 도 3 및 도 5의 액정 패널이, 게이트 라인(GL) 또는 데이터 라인(DL)과 접지 배선(CML) 사이에 접속된 정전기 뮤트 셀(120) 외에도, 공통 전극(114)에 공통 전압(Vcom)을 공급하기 위하여 어레이 영역(AR)으로부터 신장되는 공통 전압 배선과 접지 배선(CML) 사이에 접속되는 적어도 하나의 정전기 방지 셀을 추가로 구비할 수 있다. 공통 전압 배선에 접속된 정전기 뮤트 셀은 공통 전압 배선 상에 대전되는 정전기를 접지 배선(CML) 및 접지 패드(PDM)을 경유하여 외부의 접지 소스로 방전시킨다.
이에 더하여, 도 3 및 도 5의 액정 패널은 화소 전극(112)과 함께 박막 트랜지스터(110)에 접속된 일측 단자를 가지는 스토리지 캐패시터(도시하지 않음)를 구비할 수 있다. 이 경우, 도 3 및 도 5의 액정 패널은, 스토리지 캐패시터의 타측 단자를 일정한 전위의 전원에 연결하기 위하여 어레이 영역(AR)으로부터 신장되어진 스토리지 배선(도시하지 않음)과 접지 배선(CML) 사이에 접속되는 적어도 하나의 정전기 뮤트 셀도 구비할 것이다. 적어도 하나의 정전기 뮤트 셀은 스토리지 배선 상에 대전되는 정전기를 접지 배선(CML) 및 접지 패드(PDM)를 경유하여 외부의 접지 소스로 방전시킬 수 있다.
따라서, 보호되어야 할 본 발명의 기술적 사상 및 범위는 첨부된 특허청구의 범위에 의하여 정해져야만 할 것이다.
본 발명의 상세한 설명에서 사용되는 도면에 대한 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1 은 통상의 황전계 방식 액정 패널의 구조를 설명하는 단면도이다.
도 2 는 본 발명의 실시 예에 따른 정전기 방지 기능의 액정 패널의 구조를 설명하는 단면도이다.
도 3 은 도 2에 도시된 액정 패널의 레이-아웃을 설명하는 평면도이다.
도 4 는 도 3의 액정 패널의 상부 기판의 레이-아웃을 설명하는 평면도이다.
도 5 는 본 발명의 다른 실시 예에 따른 정전기 방지 기능의 액정 패널의 레이-아웃을 설명하는 평면도이다.
《도면의 주요부분에 대한 부호의 설명》
10,100 : 하부 기판 12,110 : 박막 트랜지스터
14,112 : 화소 전극 16,114 : 공통 전극
18,120 : 정전기 뮤트 셀 20,200 : 상부 기판
22,210 : 블랙 매트릭스 24,220 : 칼라 필터
26,240 : 오버 코트 층 30,300 : 액정 물질 층
32,310 : 밀봉 물질 130 : 도트 접점
130A : 도전성 접촉부 210A : 매트릭스부
210B : 확장부
Claims (9)
- 박막 트랜지스터, 화소 전극 및 공통 전극이 화소 별로 형성된 화소 어레이를 가지는 하부 기판;상기 하부 기판상에 형성된 적어도 하나의 접지 패드;상기 화소 어레이와 대응되는 매트릭스부와 이 매트릭스부의 주위의 확장부를 가지는 도전성 블랙 매트릭스가 형성된 상부 기판;상기 매트릭스부와 상기 화소 어레이 사이에 충진된 액정 물질; 및상기 적어도 하나의 접지 패드와 상기 블랙 매트릭스의 확장부를 전기적으로 연결시키는 도전성 접촉부을 구비하는 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 1 항에 있어서,상기 도전성 접촉부가 적어도 하나의 은(Ag) 도트 접점을 구비하는 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 1 항에 있어서,상기 도전성 접촉부가 상기 화소 어레이의 주위를 감싸게끔 상기 하부 기판에 테 형태로 형성된 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 1 항에 있어서,상기 화소 어레이 주위를 감쌈과 아울러 상기 접지 패드와 전기적으로 연결되게끔 상기 하부 기판상에 형성된 접지 배선; 및상기 화소 어레이로부터 연장된 다수의 게이트 라인 및 다수의 데이터 라인 각각에 전기적으로 접속됨과 아울러 상기 접지 배선에 공통적으로 접속된 정전기 뮤트 셀들을 추가로 구비하는 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 1 항에 있어서,상기 블랙 매트릭스의 상기 매트릭스부에 의하여 구분된 영역들 각각에 형성된 칼라 필터를 추가로 구비하는 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 5 항에 있어서,상기 칼라 필터가 도전 물질로 형성된 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 5 항에 있어서,상기 칼라 필터들 및 상기 매트릭스부 상에 덮도록 형성된 오버 코트 층을 추가로 구비하는 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 7 항에 있어서,상기 오버 코트 층이 광의 투과가 가능한 도전 물질로 형성된 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
- 제 1 항에 있어서,상기 화소 어레이 주위를 감쌈과 아울러 상기 접지 패드와 전기적으로 연결되게끔 상기 하부 기판상에 형성된 접지 배선; 및상기 화소 어레이로부터 연장된 공통 전압 배선 및 스토리지 배선 중 적어도 하나와 접속됨과 아울러 상기 접지 배선에 접속된 적어도 하나의 정전기 뮤트 셀을 추가로 구비하는 것을 특징으로 하는 정전기 방지 기능의 액정 패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070073314A KR101373500B1 (ko) | 2007-07-23 | 2007-07-23 | 정전기 방지 기능의 액정 패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070073314A KR101373500B1 (ko) | 2007-07-23 | 2007-07-23 | 정전기 방지 기능의 액정 패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090010318A true KR20090010318A (ko) | 2009-01-30 |
| KR101373500B1 KR101373500B1 (ko) | 2014-03-12 |
Family
ID=40489515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070073314A KR101373500B1 (ko) | 2007-07-23 | 2007-07-23 | 정전기 방지 기능의 액정 패널 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101373500B1 (ko) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102221754A (zh) * | 2010-04-16 | 2011-10-19 | 棨研科技有限公司 | 具有内嵌触控装置的显示器 |
| KR20130050564A (ko) * | 2011-11-08 | 2013-05-16 | 엘지디스플레이 주식회사 | 액정 표시 패널 및 이를 포함하는 액정 표시 장치 |
| US8810744B2 (en) | 2010-01-08 | 2014-08-19 | Samsung Display Co., Ltd. | Liquid crystal display panel and manufacturing method thereof |
| KR20150033158A (ko) * | 2013-09-23 | 2015-04-01 | 엘지디스플레이 주식회사 | 정전기 제거가 용이한 액정표시소자 |
| CN105068306A (zh) * | 2015-09-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板和显示装置 |
| CN106773399A (zh) * | 2016-12-28 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种阵列基板和液晶显示器 |
| CN107065288A (zh) * | 2017-05-25 | 2017-08-18 | 昆山龙腾光电有限公司 | 彩膜基板及其制作方法和液晶显示面板 |
| US9766504B2 (en) | 2014-07-18 | 2017-09-19 | Samsung Display Co., Ltd. | Display device |
| KR20180000378A (ko) * | 2016-06-22 | 2018-01-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109212849A (zh) * | 2017-07-03 | 2019-01-15 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| CN109891311A (zh) * | 2016-09-05 | 2019-06-14 | 堺显示器制品株式会社 | 显示面板、显示装置及显示面板的制造方法 |
| US11042234B2 (en) * | 2016-10-20 | 2021-06-22 | Samsung Electronics Co., Ltd. | Touch display including electrostatic discharge protection and electronic device comprising same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603853B1 (ko) * | 1998-12-02 | 2006-10-24 | 엘지.필립스 엘시디 주식회사 | 정전기 방지회로를 구비한 액정 표시 장치 |
| KR20050063587A (ko) * | 2003-12-22 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 정전기 제거용 도전층을 구비한 액정표시소자 |
| KR101243157B1 (ko) * | 2005-12-30 | 2013-03-14 | 엘지디스플레이 주식회사 | 액정표시소자 |
-
2007
- 2007-07-23 KR KR1020070073314A patent/KR101373500B1/ko active IP Right Grant
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810744B2 (en) | 2010-01-08 | 2014-08-19 | Samsung Display Co., Ltd. | Liquid crystal display panel and manufacturing method thereof |
| CN102221754B (zh) * | 2010-04-16 | 2013-01-02 | 棨研科技有限公司 | 具有内嵌触控装置的显示器 |
| CN102221754A (zh) * | 2010-04-16 | 2011-10-19 | 棨研科技有限公司 | 具有内嵌触控装置的显示器 |
| KR20130050564A (ko) * | 2011-11-08 | 2013-05-16 | 엘지디스플레이 주식회사 | 액정 표시 패널 및 이를 포함하는 액정 표시 장치 |
| KR20150033158A (ko) * | 2013-09-23 | 2015-04-01 | 엘지디스플레이 주식회사 | 정전기 제거가 용이한 액정표시소자 |
| US9766504B2 (en) | 2014-07-18 | 2017-09-19 | Samsung Display Co., Ltd. | Display device |
| CN105068306A (zh) * | 2015-09-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板和显示装置 |
| CN105068306B (zh) * | 2015-09-21 | 2018-05-18 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板和显示装置 |
| KR20180000378A (ko) * | 2016-06-22 | 2018-01-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109891311A (zh) * | 2016-09-05 | 2019-06-14 | 堺显示器制品株式会社 | 显示面板、显示装置及显示面板的制造方法 |
| US11042234B2 (en) * | 2016-10-20 | 2021-06-22 | Samsung Electronics Co., Ltd. | Touch display including electrostatic discharge protection and electronic device comprising same |
| CN106773399A (zh) * | 2016-12-28 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种阵列基板和液晶显示器 |
| CN107065288A (zh) * | 2017-05-25 | 2017-08-18 | 昆山龙腾光电有限公司 | 彩膜基板及其制作方法和液晶显示面板 |
| CN109212849A (zh) * | 2017-07-03 | 2019-01-15 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| CN109212849B (zh) * | 2017-07-03 | 2020-11-03 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101373500B1 (ko) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101373500B1 (ko) | 정전기 방지 기능의 액정 패널 | |
| US9316859B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US7969537B2 (en) | Liquid crystal panel with static electricity damage prevention | |
| US20210364843A1 (en) | Liquid crystal display panel and display device | |
| KR101108782B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN107797350B (zh) | 显示装置 | |
| EP2508943B1 (en) | Liquid crystal display device | |
| JP5486784B2 (ja) | 液晶表示装置 | |
| US20020021375A1 (en) | Display panel with structure for suppressing effects of electrostatic charge | |
| EP2299313B1 (en) | Liquid Crystal Display Device and Method of Fabricating the Same | |
| US20040150759A1 (en) | Liquid crystal display device | |
| US9798206B2 (en) | Liquid crystal display apparatus | |
| US8553193B2 (en) | Pixel structure and display panel having the same | |
| CN108319062B (zh) | 阵列基板及液晶显示面板 | |
| CN111381404A (zh) | 液晶显示装置 | |
| KR101275905B1 (ko) | 액정표시장치 | |
| CN109752892B (zh) | 一种液晶显示面板及显示装置 | |
| KR101383964B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20070044918A (ko) | 액정패널 및 그 제조방법 | |
| KR100441157B1 (ko) | 액정표시장치용 어레이기판 | |
| KR100965582B1 (ko) | 액정 표시 장치의 정전기 방지 회로 | |
| KR20080048725A (ko) | 횡전계형 액정표시장치 | |
| JP3208997B2 (ja) | 表示装置 | |
| CN107918234B (zh) | 阵列基板、液晶显示面板及液晶显示设备 | |
| KR20120036459A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 7 |