KR20080102090A - 유기전계발광표시장치 및 이의 제조 방법 - Google Patents
유기전계발광표시장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20080102090A KR20080102090A KR1020070048450A KR20070048450A KR20080102090A KR 20080102090 A KR20080102090 A KR 20080102090A KR 1020070048450 A KR1020070048450 A KR 1020070048450A KR 20070048450 A KR20070048450 A KR 20070048450A KR 20080102090 A KR20080102090 A KR 20080102090A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel separation
- electrode
- substrate
- light emitting
- organic light
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000005401 electroluminescence Methods 0.000 title abstract 3
- 238000000926 separation method Methods 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 100
- 239000010408 film Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 238000005452 bending Methods 0.000 abstract description 4
- 238000003892 spreading Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 125000006850 spacer group Chemical group 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
유기전계발광표시장치 및 이의 제조 방법이 개시되어 있다. 유기전계발광표시장치는 기판, 소정의 각도로 절곡 또는 완곡되는 제 1 화소분리벽 및 제 1 화소분리벽에 대응하여 배치되며, 제 1 화소분리벽과 같은 방향으로 절곡 또는 완곡되는 제 2 화소분리벽을 포함하는 화소분리패턴 및 화소분리패턴 내에 배치되는 유기발광다이오드를 포함한다. 유기전계발광표시장치의 제조 방법은 기판 상에, 제 1 전극을 형성하는 단계, 제 1 전극 상에, 화소분리패턴을 형성하는 단계, 화소분리패턴 내에, 유기발광층을 형성하는 단계 및 유기발광층 상에 제 2 전극을 형성하는 단계를 포함한다. 유기전계발광표시장치는 절곡 또는 완곡되는 화소분리벽들을 포함하는 화소분리패턴에 의해서 빛 퍼짐 현상을 감소시키고, 화질을 향상시킬 수 있다.
빛 퍼짐 현상, AMOLED, wave guide, 절곡, 완곡, 지그 재그, 화소분리패턴
Description
도 1 은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 평면도이다.
도 2 는 본 발명의 일 실시예에 따른 하부 기판을 도시한 레이아웃도이다.
도 3 은 도 1 에서 Ⅰ-Ⅰ`선을 따라 절단한 단면도이다.
도 4 는 본 발명의 다른 실시예에 따른 화소분리패턴의 평면도이다.
도 5 는 본 발명의 또 다른 실시예에 따른 화소분리패턴의 평면도이다.
도 6a 내지 도 6g 는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
<도면의 주요 부분의 부호에 대한 설명>
110 : 제 1 기판 120 : 제 1 전극
130 : 유기발광층 140 : 제 2 전극
150 : 버퍼층 160 : 화소분리패턴
161 : 제 1 화소분리패턴 162 : 제 2 화소분리패턴
210 : 제 2 기판 220 : 절연막
250 : 보호막 260 : 연결 전극
본 발명은 유기전계발광표시장치 및 이의 제조 방법에 관한 것이다.
유기전계발광표시장치는 자체발광형으로 액정표시장치와 같은 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라, 단순한 공정을 거쳐 제조될 수 있어 가격 경쟁력을 키울 수 있다. 또한, 유기전계발광표시장치는 저전압 구동, 높은 발광효율, 넓은 시야각을 가짐에 따라, 차세대 디스플레이로서 급상승하고 있다.
유기전계발광표시장치는 하나의 기판에 어레이 소자와 유기발광다이오드 소자를 함께 형성함에 따라, 유기전계발광표시장치의 제조 공정시간이 길어질 뿐만 아니라 공정 수율이 저하되는 문제점이 제기되었다.
그래서, 서로 다른 기판에 어레이 소자와 유기발광다이오드 소자를 각각 형성하는 듀얼 패널 타입의 유기전계발광표시장치에 대한 기술이 대두되었다. 즉, 듀얼 패널 타입의 유기전계발광표시장치는 상부 기판에 유기발광다이오드 소자를 형성하고, 하부 기판에 어레이 소자를 형성한 후, 어레이 소자 및 유기발광다이오드 소자를 서로 전기적으로 연결시키며 두 기판이 합착되어 형성된다.
상부 기판은 유기발광다이오드 소자를 포함하는 다수 개의 화소가 형성되어 있고, 화소는 상부 기판 상에 형성된 화소분리패턴에 의해서 분리되고, 화소의 형상은 화소분리패턴에 의해서 형성된다. 화소의 형상은 스트라이프(stripe) 형상 또는 허니콤(honeycomb) 형상일 수 있다. 이때, 길이가 다른 변보다 긴 변에 수직한 방향으로 빛이 퍼지게 된다. 이러한 빛 퍼짐(wave guide) 현상에 의해서, 유기전계 발광표시장치는 화질이 저하되는 문제점을 가진다.
본 발명의 하나의 목적은 빛 퍼짐 현상을 감소시키고, 화질을 향상 시키는 유기전계발광표시장치를 제공하는 것이다.
본 발명의 다른 하나의 목적은 빛 퍼짐 현상을 감소시키고, 화질을 향상시키는 유기전계발광표시장치의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여, 본 발명의 일 측면은 유기전계발광표시장치를 제공한다. 유기전계발광표시장치는 기판, 소정의 각도로 절곡 또는 완곡되는 제 1 화소분리벽 및 상기 제 1 화소분리벽에 대응하여 배치되며, 상기 제 1 화소분리벽과 같은 방향으로 절곡 또는 완곡되는 제 2 화소분리벽을 포함하며, 상기 기판 상에 배치되는 화소분리패턴 및 상기 화소분리패턴 내에 배치되는 유기발광다이오드를 포함한다.
상기 기술적 과제를 이루기 위하여, 본 발명의 일 측면은 유기전계발광표시장치의 제조 방법을 제공한다. 유기전계발광표시장치의 제조 방법은 기판 상에, 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에, 소정의 각도로 절곡 또는 완곡되는 제 1 화소분리벽 및 상기 제 1 화소분리벽에 대응하여 형성되며, 상기 제 1 화소분리벽과 같은 방향으로 절곡 또는 완곡되는 제 2 화소분리벽을 포함하는 화소분리패턴을 형성하는 단계, 상기 화소분리패턴 내에, 유기발광층을 형성하는 단계 및 상기 유기발광층 상에 제 2 전극을 형성하는 단계를 포함한다.
이하, 본 발명에 실시예들은 유기전계발광표시장치의 도면을 참고하여, 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다.
도 1 은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 평면도이다. 도 2 는 본 발명의 일 실시예에 따른 하부 기판을 도시한 레이아웃도이다. 도 3 은 도 1 에서 Ⅰ-Ⅰ`선을 따라 절단한 단면도이다. 도 1 에서는 하부 기판이 표시되지 않았지만, 도 3 에서는 상부 기판에 대응하는 하부 기판을 표시한다. 도 4 는 본 발명의 다른 실시예에 따른 화소분리패턴의 평면도이다. 도 5 는 본 발명의 또 다른 실시예에 따른 화소분리패턴의 평면도이다.
도 1 내지 도 3 을 참조하면, 본 발명에 따른 유기전계발광표시장치는 상부 기판(100), 하부 기판(200) 및 밀봉부재를 포함한다.
상부 기판(100)은 제 1 기판(110), 유기발광다이오드(E), 보조 전극(125), 버퍼층(150), 컬럼스페이서(170) 및 화소분리패턴(160)을 포함한다.
제 1 기판(110)은 투명하고 절연체이다. 제 1 기판(110)은 예를 들어, 유리 기판(glass substrate), 플라스틱 기판 및 필름(film) 일 수 있다.
유기발광다이오드(E)는 제 1 기판(110) 상에 배치된다. 유기발광다이오드(E)는 후술될 화소분리패턴(160) 내에 배치된다. 유기발광다이오드(E)는 제 1 전 극(120), 유기발광층(130) 및 제 2 전극(140)을 포함한다. 제 1 전극(120)은 제 1 기판(110) 상에 배치된다. 제 1 전극(120)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드(induim tin oxide;ITO) 및 인듐 징크 옥사이드(induim zinc oxide;IZO) 등을 들 수 있다. 유기발광층(130)은 제 1 전극(120) 상에 배치되며, 유기발광층(130)은 화소분리패턴(160) 내에 배치된다. 제 2 전극(140)은 유기발광층(130) 상에 배치된다. 제 2 전극(140)은 화소분리패턴(160)에 의해서 패터닝되고, 화소분리패턴(160) 내에 배치된다. 제 2 전극(140)은 접촉 전극(141)을 포함한다. 접촉 전극(141)은 후술될 컬럼스페이서(170) 상에 배치되고, 제 2 전극(140)과 전기적으로 접속된다. 접촉 전극(141)은 제 2 전극(140)과 일체로 형성된다. 접촉 전극(141)은 후술될 연결 전극(260)과 접촉하여. 접촉 전극(141)은 연결 전극(260)에 전기적으로 접속된다. 유기발광다이오드(E)는 유기발광층(130)을 통과하는 전류에 의해서 광을 발생시킨다.
보조 전극(125)은 제 1 기판(110) 및 제 1 전극(120) 사이에 개재된다. 보조 전극(125)은 화소분리패턴(160)에 대응하여 배치된다. 보조 전극(125)은 제 1 전극(120)의 저항차를 낮춘다. 보조 전극(125)으로 사용될 수 있는 물질의 예로서는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo) 및 티타늄(Ti) 등을 들 수 있다.
버퍼층(150)은 제 1 전극(120) 상에 배치된다. 버퍼층(150)은 제 1 전극(120) 및 제 2 전극(140) 사이에 발생할 수 있는 쇼트(short)를 방지한다. 버퍼층(150)은 화소분리패턴(160)에 대응하여 배치되며, 버퍼층(150)의 폭(W`)은 화소분리패턴(160)의 폭(W)보다 크다. 버퍼층(150)으로 사용될 수 있는 물질의 예로서 는 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 등을 들 수 있다.
컬럼스페이서(170)는 제 1 전극(120) 상에 배치된다. 컬럼스페이서(170)는 버퍼층(150) 상에 배치될 수 있다. 컬럼스페이서(170)는 상부 기판(100) 및 하부 기판(200)의 셀 갭을 유지한다. 컬럼스페이서(170) 상에는 제 2 전극(140)과 전기적으로 접속된 접촉 전극(141)이 배치되어 있다. 컬럼스페이서(170)로 사용될 수 있는 물질의 예로서는 아크릴계 수지(arclylic resin), 우레탄계 수지(urethane resin), 벤조사이클로부텐(benzo cyclo butene;BCB) 및 폴리이미드(polyimide;PI) 등을 들 수 있다.
화소분리패턴(160)은 버퍼층(150) 상에 배치된다. 화소분리패턴(160)은 역 테이퍼(taper) 형상을 가진다. 화소분리패턴(160)의 단면은 사다리꼴 형상을 가진다. 화소분리패턴(160)은 유기발광다이오드(E)의 주위를 둘러싸며 배치된다. 화소분리패턴(160)으로 사용될 수 있는 물질의 예로서는 아크릴계수지, 우레탄계 수지, 벤조사이클로부텐 및 폴리이미드 등을 들 수 있다.
도 1, 도 4 및 도 5를 참조하면, 화소분리패턴(160)은 제 1 화소분리벽(161), 제 2 화소분리벽(162) 및 제 3 화소분리벽(163)을 포함한다. 제 1 화소분리벽(161)의 길이는 제 3 화소분리벽(163)의 길이보다 길고, 세로 방향으로 배치된다. 제 1 화소분리벽(161)은 약 10°내지 약 80°의 각도(A)로 절곡 또는 완곡된다. 제 1 화소분리벽(161)은 지그 재그(zig zag) 형상으로 배치될 수 있다. 제 2 화소분리벽(162)은 세로 방향으로 제 1 화소분리벽(161)에 대응하며 배치된다. 제 2 화소분리벽(162)은 제 1 화소분리벽(161)과 같은 방향으로 약 10°내지 약 80° 의 각도(A`)로 절곡 또는 완곡된다. 제 2 화소분리벽(162)은 지그 재그 형상으로 배치될 수 있다. 제 1 화소분리벽(161) 및 제 2 화소분리벽(162)은 평행하게 배치될 수 있다. 제 3 화소분리벽(163)은 제 1 화소분리벽(161)의 단부 및 제 1 화소분리벽(161)의 단부에 대응하는 제 2 화소분리벽(162)의 단부를 연결한다. 제 3 화소분리벽(163)의 길이는 제 1 화소분리벽(161) 및 제 2 화소분리벽(162)의 길이보다 짧다. 제 3 화소분리벽(163)은 절곡 또는 완곡될 수 있다.
화소분리패턴(160)에 의해서 제 2 전극(140) 및 유기발광층(130)은 패터닝되고, 유기발광층(130)의 형상은 화소분리패턴(160)에 의해서 형성된다. 유기발광층(130)에서 광이 발생하고, 버퍼층(150)은 화소분리패턴(160)에 대응하여 형성되므로, 광이 발생되는 발광영역은 화소분리패턴(160)에 내측에 형성된다. 따라서, 발광영역은 약 10°내지 약 80°의 각도로 절곡 또는 완곡되는 변을 가진다.
발광영역이 직선의 변을 가질 때에는 변에 수직한 방향으로 빛이 퍼지게 된다. 즉, 발광영역이 직선의 변을 가질 때에는 한 방향으로 빛이 퍼지게 된다. 반면에 발광영역이 상기 각도로 절곡 또는 완곡되는 변을 가질 때에는 절곡 또는 완곡되는 방향에 수직한 방향으로 빛이 퍼지게 된다. 즉, 발광영역이 절곡 또는 완곡되는 변을 가질 때에는 여러 방향으로 빛이 퍼지게 된다. 따라서, 발광영역이 직선의 변을 가질 때보다 발광영역이 상기 각도로 절곡 또는 완곡되는 변을 가질때, 가로 방향으로의 빛 퍼짐 현상이 감소하게 된다. 또한 발광영역이 직선의 변을 가질 때보다 발광영역이 상기 각도로 절곡 또는 완곡되는 변을 가질 때에 유기전계발광표시장치의 화질이 향상된다.
하부 기판(200)은 제 2 기판(210), 게이트 배선(GL), 절연막(220), 데이터 배선(DL), 전원 배선(PL), 박막트랜지스터(TR), 커패시터(CAP), 보호막(250) 및 연결 전극(260)을 포함한다.
제 2 기판(210)은 투명한 절연체이다. 제 2 기판(210)은 예를 들어, 유리 기판, 석영기판, 플라스틱 기판 및 필름일 수 있다.
게이트 배선(GL)은 제 2 기판(210) 상에 제 1 방향으로 배치된다. 게이트 배선(GL)으로 사용될 수 있는 물질의 예로서는 알루미늄, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.
절연막(220)은 게이트 배선(GL), 제 1 게이트 전극 및 제 2 게이트 전극(211)을 덮는다. 절연막(220)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.
데이터 배선(DL)은 절연막(220) 상에, 게이트 배선(GL)과 교차하며, 제 2 방향으로 배치된다. 데이터 배선(DL)으로 사용될 수 있는 물질의 예로서는 알루미늄, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.
전원 배선(PL)은 절연막(220) 상에, 데이터 배선(DL)에 평행하게 배치된다. 전원 배선(PL)으로 사용될 수 있는 물질의 예로서는 알루미늄, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.
박막트랜지스터(TR)는 제 2 기판(210) 상에 배치된다. 박막 트랜지스터는 스위칭 박막트랜지스터(tr1) 및 구동 박막트랜지스터(tr2)를 포함한다.
스위칭 박막트랜지스터(tr1)는 게이트 배선(GL)을 통하여 인가된 게이트 신 호에 따라, 데이터 배선(DL)을 통하여 인가된 데이타 신호를 구동 박막트랜지스터(tr2)에 인가한다. 스위칭 박막트랜지스터(tr1)는 제 1 게이트 전극, 제 1 채널 패턴, 제 1 소오스 전극 및 제 1 드레인 전극을 포함한다. 제 1 게이트 전극은 제 2 기판(210) 상에 배치되며, 게이트 배선(GL)으로 부터 분기된다. 제 1 채널 패턴은 제 1 게이트 전극에 대응하며, 절연막(220) 상에 배치된다. 제 1 채널 패턴은 아몰퍼스 실리콘(amorphous silicon)으로 이루어진 제 1 액티브층 및 불순물이 고농도로 주입된 아몰퍼스 실리콘으로 이루어진 제 1 오믹콘택층을 포함한다. 제 1 액티브층은 절연막(220) 상에 배치되고, 제 1 오믹콘택층은 제 1 액티브층 상에 한 쌍이 서로 이격되어 배치된다. 제 1 소오스 전극은 데이터 배선(DL)으로부터 분기된다. 제 1 소오스 전극은 한 쌍의 제 1 오믹콘택층들 중 어느 하나와 접촉한다. 제 1 드레인 전극은 제 1 소오스 전극과 서로 소정의 간격으로 이격된다. 제 1 드레인 전극은 한 쌍의 제 1 오믹콘택층들 중 나머지 하나와 접촉한다.
구동 박막트랜지스터(tr2)는 스위칭 박막트랜지스터(tr1)를 통해 인가된 데이터 신호에 따라 전원 배선(PL)을 통해 인가되는 전원 신호를 유기발광다이오드(E)에 인가한다. 구동 박막트랜지스터(tr2)는 제 2 게이트 전극(211), 제 2 채널 패턴(230), 제 2 소오스 전극(241) 및 제 2 드레인 전극(242)을 포함한다. 제 2 게이트 전극(211)은 제 2 기판(210) 상에 배치된다. 제 2 게이트 전극(211)은 제 1 드레인 전극에 전기적으로 접속된다. 제 2 게이트 전극(211)은 후술될 제 1 커패시터 전극에 전기적으로 연결된다. 제 2 채널 패턴(230)은 제 2 게이트 전극(211)에 대응하여 배치된다. 제 2 채널 패턴(230)은 아몰퍼스 실리콘으로 이루어진 제 2 액 티브층(231) 및 불순물이 고농도로 주입된 아몰퍼스 실리콘으로 이루어진 제 2 오믹콘택층(232)을 포함한다. 제 2 액티브층(231)은 절연막(220) 상에 배치된다. 제 2 오믹콘택층(232)은 한 쌍이 서로 이격되어 제 2 액티브층(231) 상에 배치된다. 한 쌍의 제 2 오믹콘택층(232)들 중 하나는 섬(island) 형상을 가지며, 나머지 하나는 섬 형상의 제 2 오믹콘택층(232b)을 감싸는 형상을 가진다. 제 2 소오스 전극(241)은 전원배선으로부터 분기되고, 제 2 소오스 전극(241)은 섬 형상의 제 2 오믹콘택층(232b)을 감싸는 형상을 가진 제 2 오믹콘택층(232a)에 접촉된다. 제 2 드레인 전극(242)은 섬 형상의 제 2 오믹콘택층(232b) 상에 배치된다.
커패시터(CAP)는 제 2 기판(210) 상에 배치된다. 커패시터(CAP)는 제 1 커패시터 전극, 제 2 커패시터 전극 및 유전체를 포함한다. 제 1 커패시터 전극은 제 2 기판(210) 상에 배치되며, 제 2 게이트 전극(211)에 전기적으로 연결된다. 제 2 커패시터 전극은 전원 배선(PL)으로부터 분기되며 제 1 커패시터 전극에 대응하여 형성된다. 제 2 커패시터 전극은 전원 배선(PL)에 전기적으로 연결된다. 유전체는 제 1 커패시터 전극 및 제 2 커패시터 전극 사이에 개재되는 절연막(220)이다.
보호막(250)은 절연막(220) 상에 형성되며, 데이터 배선(DL), 전원 배선(PL), 박막트랜지스터(TR) 및 커패시터(CAP)를 덮는다. 보호막(250)은 제 2 드레인 전극(242)의 일부를 노출하는 콘택홀(251)을 포함한다. 보호막(250)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물, 실리콘 질화물, 벤조사이클로부텐, 아크릴계수지 및 폴리이미드 등을 들 수 있다.
연결 전극(260)은 보호막(250) 상에 배치되며, 제 2 드레인 전극(242)에 전 기적으로 접속된다. 연결 전극(260)은 접촉 전극(141)과 전기적으로 접속된다. 연결 전극(260)을 통해서 상부 기판(100)에 형성된 유기발광다이오드(E)에 전원 신호가 인가된다.
밀봉 부재는 상부 기판(100) 및 하부 기판(200)을 결합시킨다. 밀봉 부재로 사용될 수 있는 물질의 예로서는 광경화성 수지 및 열경화성 수지(thermosetting resin) 등을 들 수 있다.
도 6a 내지 도 6g 는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
도 6a 를 참조하면, 투명하고 절연체인 제 1 기판(110) 상에 보조 전극(125) 및 제 1 전극(120)이 형성된다.
보조 전극(125)을 형성하기 위해서, 제 1 기판(110) 상에 전면적에 걸쳐 금속막이 형성되고, 상기 금속막 상에 감광 물질을 포함하는 포토레지스트 필름이 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 구리 및 몰리브덴 등을 들 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 제 1 기판(110) 상에 포토레지스트 패턴이 형성된다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 제 1 기판(110) 상에 보조 전극(125)이 형성된다. 보조 전극(125)은 후술될 화소분리패턴(160)에 대응하여 형성된다.
보조 전극(125)이 형성된 후, 제 1 기판(110) 상에 제 1 전극(120)이 형성된다. 보조 전극(125)이 형성된 제 1 기판(110) 상에 전면적에 걸쳐서 투명 금속막이 증착되어, 제 1 기판(110) 상에 제 1 전극(120)이 형성된다. 상기 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.
도 6b 를 참고하면, 제 1 전극(120)이 형성된 후, 제 1 전극(120) 상에 버퍼층(150)이 형성된다. 버퍼층(150)이 형성되기 위해서, 제 1 전극(120) 상에 전면적에 걸쳐 무기막이 형성된다. 상기 무기막으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막 상에 전면적에 걸쳐 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 포토 공정을 통해서 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 제 1 전극(120) 상에 버퍼층(150)이 형성된다. 버퍼층(150)은 후술될 화소분리패턴(160)에 대응하여 형성된다. 버퍼층(150)은 컬럼스페이서(170)에 대응하여 형성될 수 있다. 버퍼층(150)의 폭(W`)은 화소분리패턴(160)의 폭(W)보다 크게 형성된다.
버퍼층(150)이 형성된 후, 버퍼층(150) 상에 화소분리패턴(160)이 형성된다. 화소분리패턴(160)을 형성하기 위해서, 제 1 전극(120) 상에 전면적에 걸쳐 감광성 물질을 포함하는 유기막이 형성된다. 상기 유기막으로 사용될 수 있는 물질의 예로서는 아크릴계 수지, 우레탄계 수지, 벤조사이클로부텐 및 폴리이미드 등을 들 수 있다. 상기 유기막은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의해서 패터닝되고, 버퍼층(150) 상에 화소분리패턴(160)이 형성된다. 화소분리패턴(160)은 역 테이퍼 형상을 가진다. 즉, 화소분리패턴(160)의 단면은 사다리꼴 형상을 가진다. 화소분리패턴(160)은 제 1 화소분리벽(161), 제 2 화소분리벽(162) 및 제 3 화소분리벽(163)을 포함한다. 제 1 화소분리벽(161)은 약 10°내지 약 80°의 각도(A)로 절곡 또는 완곡된다. 제 2 화소분리벽(162)은 제 1 화소분리벽(161)에 대응하여 형성되며, 약 10°내지 약 80°의 각도(A`)로 절곡 또는 완곡된다. 제 3 화소분리벽(163)은 제 1 화소분리벽(161)의 단부 및 제 1 화소분리벽(161)의 단부에 대응하는 제 2 화소분리벽(162)의 단부를 연결한다. 제 1 화소분리벽(161) 및 제 2 화소분리벽(162)은 지그 재그 형상으로 형성될 수 있다.
화소분리패턴(160)이 형성된 후, 컬럼스페이서(170)가 형성된다. 컬럼스페이서(170)가 형성되기 위해서, 제 1 전극(120) 상에 전면적에 걸쳐, 유기막이 형성된다. 상기 유기막으로 사용될 수 있는 물질의 예로서는 아크릴계 수지, 우레탄계 수지, 벤조사이클로부텐 및 폴리이미드 등을 들 수 있다. 상기 유기막은 포토 공정에 의해서 패터닝되고, 제 1 전극(120) 상에 컬럼스페이서(170)가 형성된다. 컬럼스페이서(170)의 높이는 화소분리패턴(160)의 높이보다 높다.
이와는 다르게, 컬럼스페이서(170)가 먼저 형성되고, 화소분리패턴(160)이 후에 형성될 수 있다.
도 6c 를 참조하면, 컬럼스페이서(170)가 형성된 후, 제 1 전극(120) 상에 유기발광층(130)이 형성된다. 유기발광층(130)은 저분자 물질 또는 고분자 물질로 형성될 수 있다. 예를 들어, 유기발광층(130)은 저분자물질로 이루지는 경우, 유기발광층(130)은 진공증착법에 의해서 형성될 수 있다.
유기발광층(130)이 형성된 후, 유기발광층(130) 상에 제 2 전극(140) 및 접 촉 전극(141)이 형성된다. 제 2 전극(140) 및 접촉 전극(141)은 일체로 형성된다. 제 2 전극(140) 및 접촉 전극(141)을 형성하기 위해서, 제 1 기판(110) 상에 금속막이 증착된다. 상기 금속막은 화소분리패턴(160)에 의해서 패터닝되고, 유기발광층(130) 상에 제 2 전극(140)이 형성되고, 컬럼스페이서(170) 상에 접촉 전극(141)이 형성된다.
도 6d 를 참조하면, 게이트 배선(GL), 제 1 게이트 전극, 제 2 게이트 전극(211) 및 제 1 커패시터 전극이 형성된다.
게이트 배선(GL), 제 1 게이트 전극, 제 2 게이트 전극(211) 및 제 1 커패시터 전극을 형성하기 위해서, 제 1 기판(110) 상에 전면적에 걸쳐 금속막이 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐 감광성 물질을 포함하는 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 금속막 상에 포토레지스트 패턴이 형성된다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 제 1 기판(110) 상에 게이트 배선(GL), 제 1 게이트 전극, 제 2 게이트 전극(211) 및 제 1 커패시터 전극이 형성된다. 게이트 배선(GL)은 제 1 방향으로 형성되고, 제 1 게이트 전극은 게이트 배선(GL)으로부터 분기된다. 제 2 게이트 전극(211) 및 제 1 커패시터 전극은 일체로 형성된다.
게이트 배선(GL), 제 1 게이트 전극, 제 2 게이트 전극(211) 및 제 1 커패시 터 전극이 형성된 후, 제 1 기판(110) 상에 절연막(220)이 형성된다. 절연막(220)은 게이트 배선(GL), 제 1 게이트 전극, 제 2 게이트 전극(211) 및 제 1 커패시터 전극을 덮는다. 절연막(220)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.
도 6e 를 참조하면, 절연막(220)이 형성된 후, 절연막(220) 상에 채널 패턴이 형성된다. 채널 패턴을 형성하기 위해서, 절연막(220) 상에 아몰퍼스 실리콘 박막 및 불순물이 고농도로 주입된 아몰퍼스 실리콘 박막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막 및 불순물이 고농도로 주입된 아몰퍼스 실리콘 박막은 패터닝되고, 절연막(220) 상에 채널 패턴이 형성된다.
채널 패턴은 제 1 채널 패턴 및 제 2 채널 패턴(230)을 포함한다. 제 1 채널 패턴은 제 1 게이트 전극에 대응하여 형성되고, 제 1 채널 패턴은 제 1 액티브층 및 제 1 오믹콘택층을 포함한다. 제 1 액티브층은 절연막(220) 상에 형성되고, 제 1 오믹콘택층은 한 쌍이 서로 이격되어 제 1 액티브층 상에 형성된다. 제 2 채널 패턴(230)은 제 2 게이트 전극(211)에 대응하여 형성되고, 제 2 채널 패턴(230)은 제 2 액티브층(231) 및 제 2 오믹콘택층(232)을 포함한다. 제 2 액티브층(231)은 절연막(220) 상에 형성되고, 섬 형상의 제 2 오믹콘택층(232b) 및 섬 형상의 제 2 오믹콘택층(232b)을 둘러싸는 형상을 가진 제 2 오믹콘택층(232a)이 제 2 액티브층(231) 상에 서로 이격되어 형성된다.
채널 패턴이 형성된 후, 절연막(220) 상에 데이터 배선(DL), 제 1 소오스 전극, 제 1 드레인 전극, 전원 배선(PL), 제 2 소오스 전극(241), 제 2 드레인 전 극(242) 및 제 2 커패시터 전극이 형성된다.
데이터 배선(DL), 제 1 소오스 전극, 제 1 드레인 전극, 전원 배선(PL), 제 2 소오스 전극(241), 제 2 드레인 전극(242) 및 제 2 커패시터 전극을 형성하기 위해서, 절연막(220) 상에 전면적에 걸쳐 금속막이 형성된다. 상기 금속막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 포토 공정을 통하여 패터닝되고, 상기 금속막 상에 포토레지스트 패턴이 형성된다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 절연막(220) 상에 데이터 배선(DL), 제 1 소오스 전극, 제 1 드레인 전극, 전원 배선(PL), 제 2 소오스 전극(241), 제 2 드레인 전극(242) 및 제 2 커패시터 전극이 형성된다.
데이터 배선(DL)은 제 2 방향으로 형성되고, 제 1 소오스 전극은 데이터 배선(DL)으로부터 분기된다. 제 1 소오스 전극은 한 쌍의 제 1 오믹콘택층들 중에 하나와 접촉한다. 제 1 드레인 전극은 제 1 소오스 전극에 소정의 간격으로 이격되어 형성된다. 제 1 드레인 전극은 한 쌍의 제 1 오믹콘택층들 중에 나머지 하나와 접촉한다. 전원 배선(PL)은 데이터 배선(DL)에 평행하게 배치된다. 제 2 소오스 전극(241)은 전원 배선(PL)으로부터 분기되며, 섬 형상의 제 2 오믹콘택층(232b)을 둘러싸는 형상을 가진 제 2 오믹콘택층(232a)에 접촉된다. 제 2 드레인 전극(242)은 제 2 소오스 전극(241)에 소정의 간격으로 이격되며, 제 2 드레인 전극(242)은 섬 형상의 제 2 오믹콘택층(232b) 상에 형성된다.
도 6f 를 참조하면, 데이터 배선(DL), 제 1 소오스 전극, 제 1 드레인 전극, 전원 배선(PL), 제 2 소오스 전극(241), 제 2 드레인 전극(242) 및 제 2 커패시터 전극이 형성된 후, 제 2 기판(210) 상에 전면적에 걸쳐 보호막(250)이 형성된다. 보호막(250)은 제 2 드레인 전극(242)의 일부를 노출하는 콘택홀(251)을 포함한다.
보호막(250)이 형성된 후, 보호막(250) 상에 연결 전극(260)이 형성된다. 연결 전극(260)을 형성하기 위해서, 보호막(250) 상에 전면적에 걸쳐 금속막이 형성된다. 상기 금속막은 패터닝 되고, 보호막(250) 상에 연결 전극(260)이 형성된다. 연결 전극(260)은 콘택홀(251)을 덮으며 형성되고, 연결 전극(260)은 제 2 드레인 전극(242)에 전기적으로 연결된다.
상부 기판(100) 및 하부 기판(200)은 밀봉 부재에 의해서 결합된다. 이때, 접촉 전극(141) 및 연결 전극(260)이 접촉된다. 상부 기판(100), 하부 기판(200) 및 밀봉 부재에 의해서 형성된 밀봉 영역은 감압된다.
화소분리패턴를 구성하는 제 1 화소분리벽 및 제 1 화소분리벽에 대응하는 제 2 화소분리벽이 소정의 각도로 절곡 또는 완곡된다. 제 1 화소분리벽 및 제 2 화소분리벽에 의해서 발광 영역의 형상이 결정된다. 제 1 화소분리벽 및 제 2 화소분리벽이 절곡 또는 완곡되기 때문에, 발광 영역의 일 변에 수직한 방향으로의 빛 퍼짐 현상이 절곡 또는 완곡되지 않을 때보다 감소된다. 따라서, 유기전계발광표시장치의 화질이 향상된다.
Claims (15)
- 제 1 기판;소정의 각도로 절곡 또는 완곡되는 제 1 화소분리벽 및 상기 제 1 화소분리벽에 대응하여 배치되며, 상기 제 1 화소분리벽과 같은 방향으로 절곡 또는 완곡되는 제 2 화소분리벽을 포함하며, 상기 제 1 기판 상에 배치되는 화소분리패턴; 및상기 화소분리패턴 내에 배치되는 유기발광다이오드를 포함하는 유기전계발광표시장치.
- 제 1 항에 있어서,상기 제 1 기판에 대향되어 배치되는 제 2 기판;상기 제 2 기판 상에 제 1 방향으로 배치되는 게이트 배선;상기 제 2 기판 상에 제 2 방향으로 배치되는 데이터 배선;상기 제 2 기판 상에 상기 데이터 배선에 평행하게 배치되는 전원 배선;상기 데이터 배선에 전기적으로 연결되는 스위칭 박막트랜지스터;상기 전원 배선에 전기적으로 연결되는 구동 박막트랜지스터; 및상기 구동 박막트랜지스터에 전기적으로 연결되고, 상기 유기발광다이오드에 전기적으로 연결되는 연결 전극을 포함하는 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 유기발광다이오드는 상기 기판 상에 배치되는 제 1 전극, 상기 제 1 전극 상에 배치되는 유기발광층 및 상기 유기발광층 상에 배치되는 제 2 전극을 포함하는 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 제 1 기판 및 상기 화소분리패턴 사이에 개재되며, 상기 화소분리패턴에 대응하여 배치되는 버퍼층을 포함하는 유기전계발광표시장치.
- 제 4 항에 있어서, 상기 버퍼층의 폭은 상기 화소분리패턴의 폭 보다 더 큰 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 화소분리패턴 및 상기 제 1 기판 사이에 개재되며, 상기 화소분리패턴에 대응하여 배치되는 보조 전극을 포함하는 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 제 1 화소분리벽 및 상기 제 2 화소분리벽은 지그 재그 형상을 가지는 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 제 1 화소분리벽 및 상기 제 2 화소분리벽은 10°내지 80°의 각도로 절곡 또는 완곡되는 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 화소분리패턴은 상기 제 1 화소분리벽의 단부 및 상 기 단부에 대응하는 제 2 화소분리벽의 단부를 연결하는 제 3 화소분리벽을 포함하는 유기전계발광표시장치.
- 제 9 항에 있어서, 상기 제 3 화소분리벽의 길이는 제 1 화소분리벽의 길이보다 작은 유기전계발광표시장치.
- 제 1 항에 있어서, 상기 화소분리패턴은 역 테이퍼 형상을 가지는 유기전계발광표시장치.
- 제 1 기판 상에, 제 1 전극을 형성하는 단계;상기 제 1 전극 상에, 소정의 각도로 절곡 또는 완곡되는 제 1 화소분리벽 및 상기 제 1 화소분리벽에 대응하여 형성되며, 상기 제 1 화소분리벽과 같은 방향으로 절곡 또는 완곡되는 제 2 화소분리벽을 포함하는 화소분리패턴을 형성하는 단계;상기 화소분리패턴 내에, 유기발광층을 형성하는 단계; 및상기 유기발광층 상에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법.
- 제 12 항에 있어서, 상기 제 1 전극을 형성하는 단계는상기 제 1 기판 상에, 상기 화소분리패턴에 대응하여 보조 전극을 형성하는 단계; 및상기 제 1 기판 상에, 상기 보조 전극을 덮는 제 1 전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법.
- 제 12 항에 있어서, 상기 제 1 전극 상에 상기 화소분리패턴에 대응하는 버퍼층을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법.
- 제 12 항에 있어서,상기 제 1 기판에 대향하는 제 2 기판 상에 제 1 방향으로 배치되는 게이트 배선 및 게이트 배선으로부터 분기되는 게이트 전극을 형성하는 단계;상기 게이트 배선 및 게이트 전극을 덮는 절연막을 형성하는 단계;상기 절연막 상에 채널 패턴을 형성하는 단계;상기 절연막 상에 제 2 방향으로 배치되는 데이터 배선, 상기 데이터 배선에 평행하게 배치되는 전원 배선, 상기 채널 패턴에 접촉하는 소오스 전극, 상기 채널 패턴과 접촉하며, 상기 소오스 전극에 이격되어 배치되는 드레인 전극을 형성하는 단계;상기 데이터 배선, 상기 전원 배선, 상기 소오스 전극, 상기 드레인 전극을 덮는 보호막을 형성하는 단계;상기 드레인 전극에 전기적으로 연결되는 연결 전극을 형성하는 단계; 및상기 연결 전극 및 상기 제 2 전극이 전기적으로 연결되도록 상기 제 1 기판 및 상기 제 2 기판을 결합하는 단계를 포함하는 유기전계발광표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048450A KR20080102090A (ko) | 2007-05-18 | 2007-05-18 | 유기전계발광표시장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048450A KR20080102090A (ko) | 2007-05-18 | 2007-05-18 | 유기전계발광표시장치 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080102090A true KR20080102090A (ko) | 2008-11-24 |
Family
ID=40288052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070048450A KR20080102090A (ko) | 2007-05-18 | 2007-05-18 | 유기전계발광표시장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080102090A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160106540A (ko) * | 2016-09-01 | 2016-09-12 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
-
2007
- 2007-05-18 KR KR1020070048450A patent/KR20080102090A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160106540A (ko) * | 2016-09-01 | 2016-09-12 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10707429B2 (en) | Flexible display panel and flexible display apparatus | |
| US11437463B2 (en) | Display device | |
| US10211416B2 (en) | Flexible display panel, fabrication method, and flexible display apparatus | |
| USRE49596E1 (en) | Flexible display device and method for manufacturing the same | |
| US9501165B2 (en) | Organic light emitting diode display device with touch screen and method of fabricating the same | |
| JP5161263B2 (ja) | 平板表示装置及びその製造方法 | |
| CN107565034B (zh) | 有机发光显示装置以及制造有机发光显示装置的方法 | |
| KR100560782B1 (ko) | 유기 전계 발광 표시 장치 | |
| KR101163622B1 (ko) | 박막 트랜지스터 표시판 | |
| KR102366701B1 (ko) | 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치 | |
| US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR101163576B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR20090038670A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN103840090A (zh) | 制造有机发光二极管显示装置的方法 | |
| KR102331171B1 (ko) | 표시장치 및 그 제조방법 | |
| KR101100891B1 (ko) | 박막트랜지스터 기판 및 이를 포함한 디스플레이장치 | |
| KR101085451B1 (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| US20070018168A1 (en) | Thin film transistor substrate, display device, and method of fabricating the same | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| JP2021089356A (ja) | 表示装置 | |
| KR20100005303A (ko) | 어레이 기판 및 이의 제조방법 | |
| US20180130859A1 (en) | Display device | |
| KR20080102090A (ko) | 유기전계발광표시장치 및 이의 제조 방법 | |
| KR20220033537A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR101374111B1 (ko) | 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |