KR20080100138A - 프로그램 개시 안정기 - Google Patents

프로그램 개시 안정기 Download PDF

Info

Publication number
KR20080100138A
KR20080100138A KR1020080043241A KR20080043241A KR20080100138A KR 20080100138 A KR20080100138 A KR 20080100138A KR 1020080043241 A KR1020080043241 A KR 1020080043241A KR 20080043241 A KR20080043241 A KR 20080043241A KR 20080100138 A KR20080100138 A KR 20080100138A
Authority
KR
South Korea
Prior art keywords
circuit
inverter
output
voltage
electronic switch
Prior art date
Application number
KR1020080043241A
Other languages
English (en)
Other versions
KR101548520B1 (ko
Inventor
카이유 왕
킹홍 유
Original Assignee
오스람 실바니아 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 실바니아 인코포레이티드 filed Critical 오스람 실바니아 인코포레이티드
Publication of KR20080100138A publication Critical patent/KR20080100138A/ko
Application granted granted Critical
Publication of KR101548520B1 publication Critical patent/KR101548520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/295—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps with preheating electrodes, e.g. for fluorescent lamps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S315/00—Electric lamp and discharge devices: systems
    • Y10S315/05—Starting and operating circuit for fluorescent lamp
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S315/00—Electric lamp and discharge devices: systems
    • Y10S315/07—Starting and control circuits for gas discharge lamp using transistors

Abstract

프로그램 개시 모드에서 적어도 하나의 가스 방전 램프(70)에 전력을 공급하기 위한 안정기(7)는 인버터(200), 공진 출력 회로(400), 및 제어 회로(600)를 포함한다. 안정기(10)의 동작 동안에, 제어 회로(600)는 공진 출력 회로(400) 내의 전압을 모니터링한다. 모니터링된 전압이 충분한 필라멘트 예열을 나타내는 제 1 규정 레벨에 도달할 때, 제어 회로(600)는 램프 필라멘트들(72, 74)의 예열을 제공하기 위해서 예열 기간 동안에 인버터 동작 주파수를 제 1 현재 값으로 유지한다. 예열 기간이 만료된 이후에, 제어 회로(600)는 인버터 동작 주파수가 감소하게 한다. 모니터링된 전압이 충분한 점화 전압을 나타내는 제 2 규정 레벨에 도달할 때, 제어 회로(600)는 램프(70)의 점화를 제공하기 위해서 점화 기간 동안에 인버터 동작 주파수를 제 2 현재 값으로 유지한다.

Description

프로그램 개시 안정기{PROGRAM START BALLAST}
본 발명은 방전 램프들에 전력을 공급하기 위한 회로들의 일반적인 주체에 관한 것이다. 더 특별하게는, 본 발명은 하나 이상의 가스 방전 램프들의 프로그램 개시 동작을 제공하기 위한 안정기에 관한 것이다.
가스 방전 램프들을 위한 전자 안정기들은 그 램프들이 점화되는 방법에 따라서 두 개의 그룹들{즉, 예열 타입(preheat type) 및 순시 개시 타입(instant start type)}로 종종 분류된다. 예열 타입 안정기에서는, 적당히 높은 전압(예컨대, 500 볼트 피크)이 램프들을 점화하기 위해서 그 램프들에 인가되기 이전에 제한된 시간 기간(예컨대, 1초 미만) 동안에 비교적 높은 레벨(예컨대, 7볼트 피크)로 램프 필라멘트들이 초기에 예열된다. 순시 개시 안정기들에서는, 램프 필라멘트들이 예열되지 않음으로써 상당히 높은 개시 전압(예컨대, 1000 볼트 피크)이 램프들을 점화하기 위해서 필요하다. 순시 개시 타입 동작은 램프들의 정상 동작 동안에 필라멘트 가열을 위해서 전력이 소비되지 않기 때문에 낮은 주변 온도 및 더 큰 에너지 효율성(즉, 와트당 더 큰 광 출력)을 통해 램프들을 점화시키는 능력과 같은 특정의 장점들을 제공한다. 다른 한편으로는, 예열 타입 동작은 순시 개시 타입 동작보다 상당히 더 큰 램프 수명을 일반적으로 유도한다.
예열 타입 안정기들로서 분류되는 안정기들 그룹 내에는, 두 가지의 주 카테고리들(즉, 급속 개시 안정기들 및 프로그램 개시 안정기들)이 존재한다. 프로그램 개시 안정기들은, 정상 동작 동안에 램프 필라멘트들을 가열시킬 때 소비되는 에너지의 양이 이러한 타입들의 안정기들에 있어서는 일반적으로 상당히 감소된다는 사실로 인해, 급속 개시 안정기들에 비해 일반적으로 바람직하다.
예열 타입 안정기들은 통상적으로 하나 이상의 공진 출력 회로들을 구비한다. 하나 이상의 공진 출력 회로들은 램프 필라멘트들을 예열하는 것, 램프(들)를 점화시키기 위해 높은 전압을 제공하는 것, 및 안정-상태 동작 동안에 램프(들)에 전력을 공급하기 위해 크기-제한된 전류를 공급하는 것과 같은 여러 기능들을 제공하는 기능을 한다. 램프들의 유용한 동작 수명을 보전하고 최적화시키기 위해서는, 안정기가 적절한 레벨들의 필라멘트 예열 및 램프들을 점화시키기 위한 적절히 높은 점화 전압을 그 램프들에 제공하는 것이 중요하다.
프로그램 개시 안정기들은 통상적으로 고주파수 인버터 및 공진 출력 회로를 구비하는 회로를 이용한다. 당업자에게 공지되어 있는 바와 같이, 공진 회로의 유효 공진 주파수는 공진 인덕터의 인덕턴스 및 공진 커패시터의 커패시턴스를 포함하는 특정 파라미터들에 따라 좌우된다. 실제로, 이러한 파라미터들은 구성성분 허용오차(component tolerance)에 따라 좌우되며, 상당한 양만큼 변할 수 있다. 게다가, 공진 회로의 유효 공진 주파수도 또한 안정기를 램프(들)에 접속시키는 전기 배선의 속성 및/또는 도선 길이들(lead lengths)에 의해 영향을 받고, 그 전기 배선은 공진 회로(들)의 유효 공진 주파수를 효과적으로 변경함으로써 안정기에 의해서 램프(들)에 제공되는 예열 및 점화 전압들의 크기에 영향을 주는 기생 커패시턴스{"스트레이 커패시턴스(stray capacitance)"로도 지칭됨}를 발생시킨다. 이러한 파라미터 변화는 적절한 예열 및 개시 전압들이 램프(들)에 제공되도록 보장하기 위해서 인버터의 동작 주파수를 미리 규정하는 것(즉, 선험적으로 규정하는 것)을 어렵게 만들거나 및/또는 실행할 수 없게 만든다.
파라미터 변화로 인해 발생하는 상술된 어려움들은 안정기가 여러 공진 회로들을 포함할 때 및/또는 안정기 출력 접속들과 램프들 간의 배선이 상당히 길 때는 더욱 더 문제가 되는데, 상기 배선이 상당히 긴 경우에는 그로 인한 기생 커패시턴스가 매우 중요한 팩터가 된다. 따라서, 미리 정해진 인버터 동작 주파수의 경우에는, 공진 출력 회로에 의해서 제공되는 필라멘트 예열 및 점화 전압들의 크기들이 상당히 변할 수 있으며, 일부 경우들에서는, 원하는 방식으로 램프를 예정 및 점화시키기에 불충분하거나 혹은 적어도 상당히 이상적이지 않은 것으로 입증될 수 있다.
따라서, 안정기가 램프 필라멘트들에 대한 적절한 레벨의 예열 및 램프(들)를 점화하기에 충분히 높은 점화 전압을 모두 제공하도록 보장하기 위해서 공진 출력 회로에 영향을 주는 파라미터 변화들을 고려할 수 있는 프로그램 개시 타입 안정기에 대한 필요성이 존재한다. 이러한 성능들을 갖고 또한 편리하면서 비용-효과적인 방식으로 구현될 수 있는 안정기는 종래에 비해서 상당한 진보를 나타낼 것 이다.
도 1은 한 쌍의 필라멘트들(72, 74)을 구비한 가스 방전 램프(70)에 전력을 공급하기 위한 안정기(10)를 나타낸다. 안정기(10)는 인버터(200), 공진 출력 회로(400), 및 제어 회로(600)를 포함한다.
인버터(200)는 입력단(202) 및 인버터 출력 단자(204)를 구비한다. 동작 동안에, 인버터(200)는 실질적인 직류 전류(DC) 전압(VRAIL)을 입력단(202)을 통해서 수신한다. VRAIL은 통상적인 교류 전류(AC) 전압 소스로부터의 전력(예컨대, 60 헤르츠에서 120 볼트 rms 또는 277 볼트 rms)을 수신하는 적절한 정류 회로{예컨대, 부스트 변환기와 같은 DC-DC 변환기를 정정하는 전력 팩터 및 전파 브리지 정류기(full-wave bridge rectifier)의 결합}에 의해서 통상적으로 제공된다. 안정기(10)의 동작 동안에, 인버터(200)는 대략 20,000 헤르츠보다 통상적으로 크게 선택되는 동작 주파수를 갖는 인버터 출력 전압을 인버터 출력 단자(204)(회로 접지에 대해서 취해짐)에서 제공한다.
공진 출력 회로(400)는 인버터 출력 단자(204)와 램프(70) 사이에 연결된다. 공진 출력 회로(400)는 램프(70)에 연결하기 위해 적응된 출력 접속부들(402, 404, 406, 408)을 구비한다. 안정기(10)의 동작 동안에, 공진 출력 회로(400)는 (i) 램프 필라멘트들(72, 74)의 예열; (ii) 램프(70)를 점화하기 위한 점화 전압; 및 (iii) 램프(70)를 동작시키기 위한 크기-제한된 전류를 제공한다.
제어 회로(600)는 인버터(200) 및 공진 출력 회로(400)에 연결된다. 안정기(10)의 동작 동안에, 제어 회로(600)는 공진 출력 회로(400) 내의 전압을 모니터링한다. 필라멘트 전압들{예컨대, 출력 접속부들(402 및 404) 사이의 전압 및 출력 접속부들(406 및 408) 사이의 전압}이 램프(70)의 필라멘트들(72, 74)을 적절히 예열하기에 충분한 크기들에 도달하였다는 것을 나타내는 제 1 규정 레벨에 상기 모니터링된 전압이 도달하는 것에 응하여, 제어 회로(600)는 인버터(200)에게 그의 동작 주파수를 미리 결정된 예열 기간 동안에는 제 1 현재 값으로 유지하도록 지시한다. 규정된 시간 기간 동안에 동작 주파수를 제 1 현재 값으로 유지함으로써, 제어 회로(600)는 공진 회로(400)로 하여금 필라멘트들(72, 74)을 적절하게 또는 충분하게 가열시키기 위한 적절한 레벨로 필라멘트 전압들을 예열 기간 동안 유지할 수 있게 한다. 예열 기간이 만료될 때, 제어 회로(600)는 인버터(200)의 동작 주파수로 하여금 제 1 현재 값으로부터 감소하게 한다.
인버터(200)의 동작 주파수가 제 1 현재 값으로부터 감소함에 따라, {공진 출력 회로(400) 내의}모니터링되는 전압은 점화 전압{즉, 출력 접속부들의 쌍들(402, 404 및 406, 408) 각각 사이에 존재하는 전압}이 램프(70)를 적절히 점화시키기에 충분한 크기에 도달하였다는 것을 나타내는 제 2 규정 레벨에 도달할 때까지 증가한다. 이 시점에서, 제어 회로(600)는 인버터(200)에게 미리 결정된 점화 기간 동안에는 그의 동작 주파수를 제 2 현재 값으로 유지하도록 지시한다. 동작 주파수를 제 2 현재 값으로 유지함으로써, 제어 회로(600)는 램프(70)의 유용 동작 수명을 최적화시키는데 공헌하면서 또한 신뢰적인 방식으로 램프(70)를 점화 시키기에 적절한 레벨로 미리 결정된 점화 기간 동안에는 공진 출력 회로(400)가 점화 전압을 유지하게 한다.
따라서, 제어 회로(600)는 램프 필라멘트가 충분히 예열되고 또한 적절한 점화 전압이 램프를 적절하면서 신뢰적으로 점화하기 위해 제공되는 것을 보장하기 위해서, 인버터(200)에 대한 적절한 동작 주파수들(즉, 예열 기간 동안 및 점화 기간 동안)을 선택하기 위해 동작한다.
안정기(1)를 구현하기 위한 바람직한 회로가 도 2를 참조하여 이제 설명된다.
도 2에 제시된 바와 같이, 출력 회로(400)는 제 1, 제 2, 제 3, 및 제 4 출력 접속부들(402, 404, 406, 408), 공진 인덕터{1차 권선(420), 제 1의 2차 권선(450), 및 제 2의 2차 권선(460)을 포함하고, 여기서 2차 권선(450, 460)은 1차 권선(420)에 자기적으로 연결되는 것으로 이해됨}, 공진 커패시터(422), 전압-분배기 커패시터(426), 직류 전류(DC) 차단 커패시터(428), 제 1 필라멘트 커패시터(452), 및 제 2 필라멘트 커패시터(462)를 구비하는 병렬-로딩된 직렬-공진 타입 출력 회로로서 바람직하게 구현된다. 제 1 및 제 2 출력 접속부들(402, 404)은 램프(70)의 제 1 필라멘트(72)에 접속하도록 적응되는 반면에, 제 3 및 제 4 출력 접속부들(406, 408)은 램프(70)의 제 2 필라멘트(74)에 접속하도록 적응된다. (공진 인덕터의)1차 권선(420)은 인버터 출력 단자(204)와 제 2 출력 접속부(404) 사이에 접속된다. 제 1 필라멘트 커패시터(452)는 제 1의 2차 권선(450)과 직렬로 접속되고, 제 1 필라멘트 커패시터(452)와 제 1의 2차 권선(450)의 직렬 결합이 제 1 및 제 2 출력 접속부들(402, 404) 사이에 접속된다. 제 2 필라멘트 커패시터(462)는 제 2의 2차 권선(460)과 직렬로 접속되고, 제 2 필라멘트 커패시터(462)와 제 2의 2차 권선(460)의 직렬 결합이 제 3 및 제 4 출력 접속부들(406, 408) 사이에 접속된다. 공진 커패시터(422)는 제 2 출력 접속부(404)에 접속되는 반면에, 전압 분배기 커패시터(426)는 공진 커패시터(422)와 회로 접지(60) 사이에 접속되는데, 당업자라면 출력 회로(400)의 유효 공진 커패시턴스가 공진 커패시터(422)와 전압-분배기 커패시터(426)의 직렬 결합의 등가 커패시턴스와 동일하다는 것을 알 것이다. DC 차단 커패시터(428)는 제 4 출력 접속부(408)와 회로 접지(60) 사이에 접속된다.
안정기(10)의 동작 동안에, 출력 회로(400)는 {인버터 출력 단자(204)를 통해서} 인버터 출력 전압을 수신하며, {출력 접속부들(402, 404, 406, 408)을 통해서} 램프 필라멘트들(72, 74)을 가열하기 위한 전압들, 램프(70)를 점화하기 위한 고전압, 및 램프(70)를 동작시키기 위한 크기-제한된 전류를 제공한다. 일예로서, 만약 램프(70)가 T8 타입 램프로서 구현된다면, 필라멘트들(72, 74)을 가열하기 위한 전압들이 통상적으로 대략 3.5볼트 rms와 비슷하게 되도록 선택되고, 램프(70)를 점화하기 위한 고전압이 통상적으로 대략 600볼트 rms와 비슷하게 되도록 선택되며, 크기-제한된 동작 전류가 대략 180 밀리암페어와 비슷하게 되도록 선택된다.
도 2에 제시된 바와 같이, 인버터(200)는 구동되는 하프-브리지 타입 인버터로서 바람직하게 구현되는데, 상기 하프-브리지 타입 인버터는 입력단(202), 인버터 출력 단자(204), 제 1 및 제 2 인버터 스위치들(210, 220), 및 인버터 구동기 회로(230)를 구비한다. 앞서 설명된 바와 같이, 입력단(202)은 실질적인 DC 전압(VRAIL)의 소스를 수신하도록 적응된다. 제 1 및 제 2 인버터 스위치들(210, 22)은 N-채널 전계-효과 트랜지스터들(FET들)에 의해 바람직하게 구현된다. 인버터 구동기 회로(230)는 인버터 FET들(210, 220)에 접속되며 도한 다수의 이용가능한 장치들 중 임의의 장치에 의해 구현될 수 있는데, 바람직하게는, 인버터 구동기 회로(230)는 International Rectifier, Inc.에 의해 제조된 IR2520 High-Side Driver IC와 같은 적절한 집적 회로(IC) 장치에 의해서 구현된다.
안정기(20)의 동작 동안에, 인버터 구동기 회로(230)는 인버터 출력 단자(204)와 회로 접지(60) 사이에 실질적인 구형파 전압을 제공하기 위해서 실질적으로 상보적인 방식으로{즉, FET(210)가 온될 때, FET(220)가 오프되고, 또한 그 반대의 상황도 되도록} 인버터 FET들(210, 220)과 통신한다. 인버터 구동기 회로(230)는 DC 전원 입력단(232)(230의 핀 1) 및 전압 제어 발진기(VCO) 입력단(234)(230의 핀 4)을 구비한다. DC 전원 입력단(232)은 대략 +15볼트와 비슷한 전압을 제공하기 위해서 통상 선택되는 DC 전압 전원(+VCC)으로부터의 동작 전류{인버터 구동기 회로(230)에 전원을 공급하기 위한 전류}를 수신한다. 인버터(200)의 동작 주파수는 VCO 입력단(234)에 제공되는 전압에 따라 설정된다. 더 상세히는, VCO 입력단(234)에 존재하는 순시 전압은 인버터 구동기 회로(230)가 인버터 트랜지스터들(210, 220)과 통신하는 순시 주파수를 결정하는데, 특히, 그 주파수는 VCO 입력단(234)에서의 전압이 증가함에 따라 감소한다. 당업자라면, 인버터 구동기 회로(230)가 인버터 트랜지스터들(210, 220)과 통신하는 순시 주파수가 인버터 출력 단자(204)와 회로 접지(60) 사이에 제공되는 인버터 출력 전압의 기본 주파수("동작 주파수"로 여기서 지칭됨)와 동일하다는 것을 알 것이다. 인버터 구동기 회로(230)와 연관된 다른 구성성분들은 커패시터들(244, 262) 및 저항들(242, 246, 248)을 구비하고, 이들의 기능들은 당업자에게 공지되어 있다.
유리하게는, 안정기(10)는 전압-분배기 커패시터(426)에 걸리는 전압을 모니터링하고, 또한, 인버터(200)의 동작 주파수를 제어함으로써, 램프 필라멘트들(72, 74)을 예열하고 램프(70)를 적절히 점화하기 위해 충분한 전압들이 제공되도록 보장한다. 전압-분배기 커패시터(426)에 걸리는 전압은 필라멘트들(72, 74)을 예열하고 램프(70)를 점화하기 위해 제공되는 전압들을 나타내고 따라서 필라멘트들(72, 74)을 예열하고 또한 램프(70)를 적절히 점화하기 위한 적절한 전압들이 제공되고 있는지 여부를 나타낸다는 것을 알게 될 것이다. 게다가, 제어 회로(600)는 예열 및 점화 전압들이 적용가능한 표준들 및 램프(70)의 유용한 동작을 최적화시키는 목적에 의해 지시될 때 특정 시간 기간들 동안에 제공되도록 보장한다.
앞서 설명된 바와 같이, 제어 회로(600)는 인버터 동작 주파수로 하여금 모니터링되는 전압{전압-분배기 커패시터(426)에 걸리는 전압}이 두 가지의 규정된 레벨들 중 어느 하나에 도달할 때까지 감소하게 한다. 모니터링된 전압이 제 1 규정 레벨에 도달할 때, 제어 회로(600)는 램프(70)를 점화하려 시도하기 이전에 필라멘트들(72, 74)에 충분한 가열 시간을 제공하기 위해서, 미리 결정된 예열 기간 동안에 제 1 현재 레벨로 동작 주파수를 유지한다(그럼으로써, 필라멘트 가열 전압 들이 원하는 레벨로 제공될 것이 보장됨). 예열 기간이 만료된 이후에, 제어 회로(600)는, 적절히 점화할 충분한 기회를 램프(70)에 제공하기 위해서, 제어 회로(600)가 인버터 동작 주파수를 미리 결정된 점화를 위한 제 2 현재 레벨로 유지하는{그럼으로써, 한 쌍의 출력 접속부들(402, 404 및 406, 408) 각각 사이에 존재하는 점화 전압이 램프(70)를 신뢰적으로 점화시키기에 충분히 높은 레벨에 있도록 보장함} 제 2 규정 레벨에 모니터링된 전압이 도달할 때까지, 인버터 동작 주파수로 하여금 감소하게 한다. 이러한 방식으로, 안정기(10)는 {공진 회로 구성성분들의 값들의 변화로 인해서 또는 안정기 출력 접속부들(402, 404, 406, 408) 및 램프(70) 사이의 배선에 의한 기생 커패시턴스로 인해서 발생하는}출력 회로(400) 내에서의 파라미터 변화들을 자동적으로 보장하고, 따라서 필라멘트들(72, 74)을 적절하면서 신뢰적으로 예열하고 램프(70)를 점화하기 위한 적절한 전압들이 제공되도록 보장한다.
인버터(200) 및 제어 회로(600)를 구현하기 위한 바람직한 회로가 다음과 같이 도 2를 참조하여 이제 설명된다.
도 2에 제시된 바와 같이, 인버터(200)는 개시 회로 및 부트스트랩 전원 회로를 바람직하게 더 포함한다.
인버터 구동기 회로(230)를 초기에 작동시키기 위한 전력을 제공하는 기능을 하는 개시 회로는 개시 저항(250) 및 전원 커패시터(252)를 바람직하게 포함한다. 개시 저항(250)은 +VRAIL과 인버터 구동기 회로(230)의 DC 전원 입력단(232) 사이에 접속된다. 전원 커패시터(252)는 DC 전원 입력단(232)과 회로 접지(60) 사이에 연결된다. 동작 동안에는, 전력이 초기에 안정기(10)에 인가된 이후, 전원 커패시터(252)가 {저항(250)을 통해서} 전압(+VRAIL)으로부터 충전된다. 커패시터(252)에 걸리는 전압이 충분한 레벨{즉, 인버터 구동기 회로(230)를 위해 필요한 개시 전압}에 도달할 때, 인버터 구동기 회로(230)는 인버터 스위칭을 동작 및 제공하기 시작한다.
인버터 구도기 회로(230)에 안정-상태 동작 전력을 제공하는 기능을 하는 부트스트랩 전원 회로는 결합 커패시터(270), 제 1 다이오드(272), 제 2 다이오드(278), 및 저항(284)을 바람직하게 포함한다. 결합 커패시터(270)는 인버터 출력 단자(204)에 접속된다. 제 1 다이오드(272)는 회로 접지(60)에 접속되는 애노드(274) 및 결합 커패시터(270)에 접속되는 캐소드(276)를 구비한다. 제 2 다이오드(278)는 애노드(280) 및 캐소드(282)를 구비하는데, 애노드(280)는 제 1 다이오드(272)의 캐소드(276)에 접속된다. 저항(284)이 제 2 다이오드(278)의 캐소드(282)와 인버터 구동기 회로(230)의 DC 전원 입력단(232) 사이에 접속된다. 동작 동안에는, 인버터(200)가 동작하고 있을 때, 부트스트랩 전원 회로는 인버터 구동기 회로(230)의 동작을 유지시키기 위해 필요한 레벨로 전원 커패시터(252)에 걸리는 전압{DC 전원(232)과 회로 접지(60) 간의 전압과 동일함}을 유지하기 위해서 일종의 반파 정류기 회로(half-wave rectifier circuit)로서 기능한다.
안정기(10)의 바람직한 실시예에서는, 도 2에 도시된 바와 같이, 제어 회 로(600)가 전압 검출 회로(610), 주파수-홀드 회로(700), 및 타이밍 제어 회로(900)를 구비한다. 전압 검출 회로(610), 주파수-홀드 회로(700), 및 타이밍 제어 회로(900)를 구현하기 위한 바람직한 구조들뿐만 아니라 이러한 회로들의 여러 동작에 대한 세부사항들이 다음과 같이 설명된다.
전압 검출 회로(610)는 공진 출력 회로(400)에 접속되고, 검출 출력단(612)을 구비한다. 동작 동안에, 전압 검출 회로(610)는 제 1 및 제 2 규정 레벨들에 도달하는 모니터링되는 전압{즉, 커패시터(426)에 걸리는 전압}에 응하여 검출 출력단(612)에서 제 1 검출 신호 및 제 2 검출 신호를 제공하도록 기능한다. 더 상세히는, (i) 모니터링되는 전압이 제 1 규정 레벨에 도달할 때{즉, 필라멘트들(72, 74)을 예열하기 위한 적절한 전압들의 제공을 나타냄}, 전압 검출 회로(610)는 검출 출력단(612)에서 제 1 검출 신호(비교적 낮은 크기를 가짐)를 제공하고, (ii) 모니터링되는 전압이 제 2 규정 레벨에 도달할 때{즉, 램프(70)를 점화하기 위한 적절한 전압의 제공을 나타냄}, 전압 검출 회로(610)는 검출 출력단(612)에서 제 2 검출 신호(비교적 높은 크기를 가짐)를 제공한다. 모니터링되는 전압은 단순히 공진 커패시터(422)에 걸리는 전압의 스케일-다운 버전이고, 그 전압은 필라멘트 가열 전압들 및 점화 전압 모두를 나타낸다. 따라서, 상기 규정 레벨들에 있는 모니터링되는 전압은 그들의 바람직한 레벨에 있는 필라멘트 예열 및 점화 전압들에 상응한다.
안정기(10)의 바람직한 실시예에서는, 도 2에 제시된 바와 같이, 전압 검출 회로(610)가 제 1 다이오드(616), 제 2 다이오드(622), 및 필터 저항(628)과 필터 커패시터(632)를 구비한 저역통과 필터를 포함한다. 제 1 다이오드(616)는 애노드(618) 및 캐소드(620)를 구비한다. 제 2 다이오드(622)는 애노드(624) 및 캐소드(626)를 구비한다. 제 1 다이오드(616)의 애노드(618)는 제 2 다이오드(622)의 캐소드(626)에 연결된다. 제 2 다이오드(622)의 애노드(624)는 회로 접지(60)에 연결된다. 필터 저항(628)은 제 1 다이오드(616)의 캐소드(620)와 검출 출력단(612) 사이에 연결된다. 필터 커패시터(632)는 검출 출력단(612)과 회로 접지(60) 사이에 연결된다.
안정기(10) 및 전압 검출 회로(610)의 동작 동안에, 필터 커패시터(632)에 생기는 전압{그로 인해서 검출 출력단(612)에 생기는 전압}은 단순히 전압 분배기 커패시터(426)에 걸리는 전압의 양의 절반-사이클들의 스케일-다운 및 필터링된 버전이다. 필터 저항(628) 및 필터 커패시터(632)는 모니터링되는 전압에 존재하는 임의의 고주파수 성분들을 억제시키는 기능을 한다.
주파수-홀드 회로(700)는 전압 검출 회로(610)의 검출 출력단(612)과 인버터 구동기 회로(230)의 VCO 입력단(234) 사이에 연결된다. 동작 동안에는, 검출 출력단(612)에 존재하는 제 1 검출 신호 또는 제 2 검출 신호 중 어느 하나에 응하여(필라멘트 예열 전압들 또는 점화 전압 중 어느 하나가 충분히 높은 레벨에 도달하였다는 것을 나타냄), 주파수-홀드 회로(700)는 실질적으로 미리 결정된 시간 기간 동안에(즉, 필라멘트 예열 기간 또는 점화 기간 중 어느 하나 동안에) VCO 입력단(234)에 제공되는 전압을 특정 값(즉, 제 1 값 또는 제 2 값 중 어느 하나)으로 유지한다. VCO 입력단(234)의 전압을 상응하는 현재 레벨로 유지함으로써, 인버 터(200)의 동작 주파수는 그에 따라서 적절한 레벨로 유지되거나 혹은 거의 그에 가깝게 유지되고(구성성분 허용오차 또는 배선 커패시턴스들로 인한 임의의 파라미터 변화를 고려), 그로 인해 필라멘트들을 예열하고 램프(70)를 적절히 점화하기 위한 적절한 전압들을 유지한다.
더 상세히는, (i) 검출 출력단(612)에 존재하는 제 1 검출 신호에 응하여(필라멘트 예열 전압들이 충분히 높은 레벨에 도달하였다는 것을 나타냄), 주파수-홀드 회로(700)는 실질적으로 예열 기간의 지속 동안에 VCO 입력단(234)에 제공되는 전압을 제 1 값으로 유지하고, (ii) 검출 출력단(612)에 존재하는 제 2 검출 신호에 응하여(점화 전압이 충분히 높은 레벨에 도달하였다는 것을 나타냄), 주파수-홀드 회로(700)는 실질적으로 점화 기간의 지속 동안에 VCO 입력단(234)에 제공되는 전압을 제 2 값으로 유지한다.
도 2에 제시된 바와 같이, 주파수-홀드 회로(700)는 바람직하게 제 1 전자 스위치(730), 제 2 전자 스위치(750), 제 3 전자 스위치(710), 풀-다운 저항(744), 및 제 1, 제 2, 제 3, 및 제 4 저항들(740, 742, 726, 728)을 포함한다. 제 1 전자 스위치(730)는 베이스(732), 컬렉터(734), 및 에미터(736)를 구비하는데, 에미터(736)는 회로 접지(60)에 연결된다. 제 2 전자 스위치(750)는 게이트(752), 드레인(754), 및 소스(756)를 구비하는데, 드레인(754)은 제 1 전자 스위치(730)의 베이스(732)에 연결되고, 소스(756)는 회로 접지(60)에 연결된다. 제 3 전자 스위치(710)는 베이스(712), 컬렉터(714), 및 에미터(716)를 구비하는데, 컬렉터(714)는 제 1 전자 스위치(730)의 컬렉터(734)에 연결되고, 에미터(716)는 회로 접 지(60)에 연결된다. 풀-다운 저항(744)은 인버터 구동기 회로(230)의 VCO 입력단(234)과 제 1 전자 스위치(730)의 컬렉터(734) 사이에 연결된다. 제 1 저항(740)은 {전압 검출 회로(610)의}검출 출력단(612)과 제 1 전자 스위치(730)의 베이스(732) 사이에 연결된다. 제 2 저항(742)은 제 1 전자 스위치(730)의 베이스(732)와 회로 접지(60) 사이에 연결된다. 제 3 저항(726)은 {전압 검출 회로(610)의}검출 출력단(612)과 제 3 전자 스위치(710)의 베이스(712) 사이에 연결된다. 제 4 저항(728)은 제 3 전자 스위치(710)의 베이스(712)와 회로 접지(60) 사이에 연결된다.
바람직하게는, 도 2에 제시된 바와 같이, 제 1 전자 스위치(730) 및 제 3 전자 스위치(710)는 NPN 바이폴라 정션 트랜지스터(BJT)에 의해서 각각 구현된다. 제 2 전자 스위치(750)는 N-채널 전계-효과 트랜지스터(FET)에 의해서 바람직하게 구현된다. 또한, 주파수-홀드 회로(700)는 제 3 저항(726)과 병렬로 연결되는 제너 다이오드(720)를 더 포함하는 것이 바람직하다. 더 상세하게는, 제어 다이오드(720)는 {전압 검출 회로(610)의}검출 출력단(612)에 연결되는 캐소드(722) 및 제 3 전자 스위치(710)의 베이스(712)에 연결되는 애노드(724)를 구비한다. 제너 다이오드(720)는 바람직하게는, 제 2 검출 신호{즉, 충분한 크기의 점화 전압이 공진 출력 회로(400)에 의해 제공되고 있다는 것을 나타냄}가 검출 출력단(612)에서 제공될 때까지는 제 3 전자 스위치(710)가 동작하지 않도록 보장하기 위해서, 주파수-홀드 회로(700)에 포함된다.
안정기(10)의 동작 동안에는, 주파수-홀드 회로(700) 내에서, BJT(730)는 검 출 출력단(612)의 전압 신호가 모니터링되는 전압이 제 1 규정 레벨에 도달하였다는 것을 나타낼 때 활성되고, 따라서 저항들(740, 742)은 검출 출력단(612)의 전압이 제 1 규정 레벨에 도달할 때 BJT(730)를 활성시키도록 크기가 정해진다. BJT(730)가 턴 온됨으로써, 인버터 구동기 회로(230)의 VCO 입력단(234)은 그 VCO 입력단(234)에서의 전압의 임의의 추가적인 증가를 일시적으로 막기 위해서 풀-다운 저항(744)을 통해 회로 접지(60)에 기본적으로 연결된다. 그 결과, VCO 입력단(234)에서의 전압은 BJT(730)가 턴 온 상태로 유지되는 한(즉, 필라멘트 예열 기간이 지속되는 동안) 제 1 현재 레벨로 기본적으로 유지된다(그럼으로써, 인버터 동작 주파수가 제 1 현재 값으로 기본적으로 유지되게 함).
BJT(730)는 타이밍 제어 회로(900)가 제 1 출력단(902)에서 예열 제어 신호를 제공할 때 턴 오프된다(그럼으로써 필라멘트 예열 기간을 종료함). 더 상세하게는, FET(750)는 타이밍 제어 회로(900)가 제 1 출력단(902)에서 예열 제어 신호를 제공할 때 활성된다. FET(750)가 턴 온됨으로써, BJT(730)의 베이스(732)는 회로 접지(60)에 연결되고, 그로 인해 BJT(730)를 활성해제시킨다. BJT(730)가 턴 오프됨으로써, 인버터 구동기 회로(230)의 VCO 입력단(234)에서의 전압은 증가하도록 계속해서 허용된다{그럼으로써 인버터(200)의 동작 주파수를 계속해서 감소시킴}.
인버터(200)의 동작 주파수가 필라멘트 가열 기간의 만료 이후에 감소하기 때문에, 커패시터(426)의 모니터링되는 전압은 증가한다. 모니터링되는 전압이 제 2 규정 레벨에 도달할 때, BJT(710)는 활성되고, 따라서 저항들(726, 728)은 검출 출력단(612)에서의 전압이 제 2 규정 레벨에 도달할 때 BJT(710)를 활성시키도록 크기가 정해진다. BJT(710)가 턴 온됨으로써, VCO 입력단(234)은 그 VCO 입력단(234)에서의 전압의 임의의 추가적인 증가를 일시적으로 막기 위해서 풀-다운 저항(744)을 통해 회로 접지(60)에 기본적으로 연결된다. 그 결과, VCO 입력단(234)에서의 전압은 BJT(710)가 턴 온 상태를 유지하는 한(즉, 점화 기간의 지속 동안) 제 2 현재 레벨로 기본적으로 유지된다(그럼으로써 인버터 동작 주파수가 기본적으로 제 2 현재 값으로 유지되게 함).
일단 램프(70)가 점화되고 전류를 도통시키기 시작하면, {커패시터(426)에서의}모니터링되는 전압은 점화된/동작 램프가 공진 출력 회로(400)의 전압 응답에 가하는 "로딩(loading)" 효과에 의해서 실질적으로 (제 2 규정 레벨로부터) 감소한다. 이 시점에서, 검출 출력단(612)에서의 전압 신호는 BJT(710)의 도통을 유지하기에 불충분한 레벨로 되돌아가고, 따라서 BJT(710)는 턴 오프된다. BJT(710)가 턴 오프됨으로써, VCO 입력단(234)에서의 전압은 증가하도록 허용되고, 그로 인해 인버터(200)의 동작 주파수를 감소시킨다.
타이밍 제어 회로(900)는 주파수-홀드 회로(700)에 연결되는 제 1 출력단(902)을 적어도 구비한다. 안정기(10)의 동작 동안에는, 타이밍 제어 회로(900)가 예열 기간의 만료 시에 제 1 출력단(902)에 예열 제어 신호를 제공한다. 그 예열 제어 신호는 예열 기간이 만료되었다는 것을 나타내기 위해서 그리고 인버터 동작 주파수로 하여금 램프(70)를 점화하기 위한 점화 전압을 생성하기 위해 감소하도록 허용하기 위해서 주파수-홀드 회로에 의해 사용된다{즉, FET(750)의 게이 트(752)에 대한 구동 신호로서 사용된다}.
타이밍 제어 회로(900)는 Part No.PIC10F510(Microchip,Inc.에 의해 제조됨)와 같은 적절한 집적 회로에 의해 구현될 수 있는 프로그램가능 마이크로제어기로서 바람직하게 구현되는데, 이는 비교적 낮은 비용 및 낮은 동작 전력을 필요로 하는 장점들을 제공한다. 동작 동안에, 마이크로제어기(900)는, {마이크로제어기(900)에서 프로그래밍되는}내부 타이밍 기능들에 따라서, 예열 기간을 참조하여 주파수-홀드 회로(700)의 타이밍 및 활성을 제어하는 기능을 한다.
바람직하게는, 도 2에 제시된 바와 같이, 마이크로제어기(900)는 제 2 출력단(904) 및 제 3 출력단(906)을 더 포함한다. 타이밍 제어 회로(900)의 제 2 출력단(904)은 전류 제어 신호를 공급하기 위해 제공된다(그것의 바람직한 사용이 본 명세서에서 더 상세히 설명된다). 타이밍 제어 회로(900)의 제 3 출력단(906)이 셧다운 제어 신호를 공급하기 위해 제공된다(그것의 바람직한 사용이 본 명세서에서 더 상세히 설명된다). 게다가, 인버터 구동기 회로(230)는 바람직하게는 주파수 제어 입력단{즉, 인버터 구동기 회로(230)의 핀 3}을 더 포함한다.
제어 회로(600)는 인버터 셧다운 회로(850) 및 램프 전류 제어 회로(800)를 바람직하게 더 포함한다. 인버터 셧다운 회로(850) 및 램프 전류 제어 회로(800)에 관한 바람직한 구조 및/또는 적절한 동작 세부사항들이 이제 다음과 같이 도 2를 참조하여 설명된다.
안정기(10)의 바람직한 실시예에서, 인버터 셧다운 회로(850)는 마이크로제어기(900)의 제 3 출력단(906)과 인버터 구동기 회로(230)의 DC 전원 입력단(232) 사이에 연결된다. 도 2에 제시된 바와 같이, 인버터 셧다운 회로(850)는 전자 스위치(860) 및 저항(854)을 포함한다. 전자 스위치(860)(P-채널 전계-효과 트랜지스터에 의해 바람직하게 구현됨)는 게이트(862), 드레인(864), 및 소스(866)를 구비하는데, 게이트(862)는 마이크로제어기(900)의 제 3 출력단(906)에 연결되고, 소스(866)는 회로 접지(60)에 연결된다. 저항(854)은 인버터 구동기 회로(230)의 DC 전원 입력단(232)과 FET(860)의 드레인(864) 사이에 연결된다. 저항(854)은 DC 전원 입력단(232)으로부터 회로 접지(60)로의 전류 드레인이 부트스트랩 전원 회로가 제공할 수 있는 것보다 실질적으로 더 크지만 여전히 FET(860)의 펄스 전류 등급 내에 있도록 보장하기 위해 크기가 정해진다(예컨대, 100Ω 정도).
안정기(10)의 동작 동안에는, (램프 결함 상황 등에 따라)셧다운 제어 신호가 마이크로제어기(900)의 제 3 출력단(906)에서 제공될 때, 인버터 셧다운 회로(850)는 인버터 구동기 회로(230)를 활성해제시키기 위해 동작한다. 더 상세하게는, FET(860)가 활성될 때{마이크로제어기(900)로부터의 셧다운 신호에 의해서}, 인버터 구동기 회로(230)의 DC 전원 입력단(232)이 저항(854)을 통해서 회로 접지(60)에 효과적으로 연결된다. 그 결과, 전원 커패시터(252)에 저장된 전하가 {저항(854)을 통한 전류 방전에 의해서} 소모되고, 이는 DC 전원 입력단(232)에서의 전압이 감소하게 한다. DC 전원 입력단(232)에서의 전압이 {인버터 구동기 회로(230)를 구현하기 위해 사용되는 장치에 대한} 미달전압 임계치 아래로 떨어질 때, 인버터 구동기 회로(230)는 활성해제되고, 인버터(200)는 동작을 중단한다. 다음으로, 인버터 구동기 회로(230)는 FET(860)가 온 상태로 유지되는 한은 계속해 서 활성해제된다.
셧다운 신호{즉, 마이크로제어기(900)의 제 3 출력단(906)에서 제공될 때}가 종료될 때(램프 결함 상황 등의 정정 이후에), 인버터 셧다운 회로(850)는 인버터 구동기 회로(230)로 하여금 재활성화되도록 하고, 그럼으로써 인버터 구동기 회로(230)의 활성해제를 본래 필요로 한 임의의 상황의 정정 이후에 정상적인 동작을 재개하기 위해서 안정기(10)에 대한 입력 전압의 사이클링에 대한 임의의 필요성을 회피시킨다.
안정기(10)의 바람직한 실시예에서, 램프 전류 제어 회로(800)는 마이크로제어기(900)의 제 2 출력단(904)과 인버터 구동기 회로(230)의 주파수 제어 입력단(핀 3) 사이에 연결된다. 도 2에 제시된 바와 같이, 램프 전류 제어 회로는 전자 스위치(810), 제 1 저항(804), 제 2 저항(822), 및 커패시터(820)를 포함한다. NPN 바이폴라 정션 트랜지스터(BJT)에 의해 바람직하게 구현되는 전자 스위치(810)는 베이스(812), 컬렉터(814), 및 에미터(816)를 포함하는데, 베이스(812)는 마이크로제어기(900)의 제 2 출력단(904)에 연결되고, 에미터(816)는 회로 접지에 연결된다. 제 1 저항(804)은 인버터 구동기 회로(230)의 주파수 제어 입력단(즉, 핀 3)과 BJT(810)의 컬렉터(814) 사이에 연결된다. 제 2 저항(822) 및 커패시터(820)는 BJT(810)의 베이스(812)와 회로 접지(60) 사이에 각각 연결된다.
안정기(10)의 동작 동안에는, {예컨대 동작 전류를 감소시키고 또한 그에 따라서 램프(70)의 광 출력을 감소시키라는 디밍 명령(dimming command)에 따라서} 전류 제어 신호가 마이크로제어기(900)의 제 2 출력단(904)에서 제공될 때, 램프 전류 제어 회로(800)는 인버터(200)의 동작 주파수의 변화를 실현하도록 동작한다. 더 상세하게는, 전류 제어 신호는 BJT(810)를 활성시키고 또한 저항(804)을 저항(242)과 병렬로 효과적으로 배치하며, 그럼으로써 주파수 제어 입력단{즉, 인버터 구동기 회로(230)의 핀 3}과 회로 접지(60) 사이에 존재하는 등가 레지스턴스를 감소시킨다. 그 결과로, 당업자라면 이해하게 될 바와 같이, 인버터(200)의 동작 주파수는 램프(70)에 제공되는 동작 전류의 상응하는 감소로 인해서 증가된다.
따라서, 안정기(10)는 프로그램 개시 모드에서 램프를 동작시키는 문제점에 대한 경제적이면서 신뢰적인 해결책을 제공한다. 안정기(10)는, (구성성분 허용오차로 인한 및/또는 출력 배선에 의한 기생 커패시턴스들로 인한) 공진 출력 회로에서의 파라미터 변화들을 자동적으로 보상하고 그럼으로써 신뢰적이면서 또한 램프의 유용한 동작 수명을 보전하는 방식으로 램프(70)에 대한 적절한 필라멘트 가열 및 점화 전압들을 제공함으로써, 이를 달성한다. 또한, 안정기(10)는 램프 결함 방지 및 램프 전류 제어와 같은 추가적인 특징들을 달성하기 위한 융통성 있는 플랫폼을 제공하는데, 이는 편리하면서 비용-효과적인 방식으로 구현될 수 있다.
비록 본 발명은 일부 바람직한 실시예들을 참조하여 설명되었지만, 본 발명의 신규한 사항 및 범위로부터 벗어나지 않으면서 많은 변형들 및 변경들이 당업자에 의해서 이루어질 수 있다. 이를테면, 비록 본 명세서에 설명된 특정의 바람직한 실시예가 하나의 가스 방전 램프에 전력을 공급하기 위한 안정기에 관한 것일 지라도, 본 발명의 원리들은 둘 이상의 가스 방전 램프들에 전력을 공급하기 위한 안정기뿐만 아니라 여러 공진 회로들을 구비한 출력 회로들에 적용하기 위해 쉽게 변경될 수 있다는 것을 당업자라면 알 것이다. 또한, 당업자라면 아는 바와 같이, 제어 회로(600) 및 타이밍 제어 회로(900)는 램프 결함 방지와 같은 여러 추가적인 특징들을 제공하도록 적응될 수 있는데, 예컨대, 타이밍 제어 회로(900)는 DC 차단 커패시터(428)에 걸리는 전압들 및 램프 결함 상황을 나타내는 검출 출력단(612)의 전압을 모니터링하기 위해서 연관된 주변 회로와 함께 하나 이상의 입력단들을 포함하도록 변경될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른, 가스 방전 램프에 전력을 공급하기 위한 프로그램 개시 안정기의 전기 블록도.
도 2는 본 발명의 바람직한 실시예에 따른, 가스 방전 램프에 전력을 공급하기 위한 프로그램 개시 안정기의 상세한 전기 블록도.

Claims (24)

  1. 한 쌍의 램프 필라멘트들을 구비한 적어도 하나의 가스 방전 램프에 전력을 공급하기 위한 안정기로서, 상기 안정기는,
    인버터 출력 단자를 구비하며, 또한 상기 인버터 출력 단자에서 동작 주파수를 갖는 인버터 출력 전압을 제공하도록 동작될 수 있는 인버터;
    상기 인버터 출력 단자와 상기 램프 사이에 연결되며, 또한 (i) 램프 필라멘트들의 예열, (ii) 램프를 점화시키기 위한 점화 전압, 및 (iii) 램프를 동작시키기 위한 크기-제한된 전류를 제공하기 위해서 동작될 수 있는 공진 출력 회로; 및
    상기 공진 출력 회로와 상기 인버터에 연결되는 제어 회로를 포함하고,
    상기 제어 회로는,
    (a) 상기 공진 출력 회로 내의 전압을 모니터링하도록 동작될 수 있고,
    (b) 제 1 규정 레벨에 도달하는 모니터링된 전압에 응하여, 상기 공진 출력 회로로 하여금 미리 결정된 예열 기간 동안에 램프 필라멘트들의 예열을 제공하도록 하기 위해서, 상기 미리 결정된 예열 기간 동안에 인버터의 동작 주파수가 제 1 현재 값으로 유지되게 상기 인버터를 제어하도록 동작될 수 있고,
    (c) 상기 예열 기간이 만료되었을 때, 상기 인버터의 동작 주파수로 하여금 제 1 현재 값으로부터 감소하도록 하기 위해 동작될 수 있고,
    (d) 제 2 규정 레벨에 도달하는 모니터링된 전압에 응하여, 상기 공진 출력 회로로 하여금 램프를 점화시키기 위한 점화 전압을 제공하도록 하기 위해서, 미리 결정된 점화 기간 동안에 인버터의 동작 주파수가 제 2 현재 값으로 유지되게 상기 인버터를 제어하도록 동작될 수 있는,
    안정기.
  2. 제 1항에 있어서, 상기 공진 출력 회로는 병렬-로딩된 직렬-공진 타입 출력 회로(parallel-loaded series-resonant type output circuit)를 포함하는,
    안정기.
  3. 제 2항에 있어서, 상기 공진 출력 회로는,
    램프의 제 1 필라멘트에 연결하도록 적응되는 제 1 및 제 2 출력 접속부들;
    램프의 제 2 필라멘트에 연결하도록 적응되는 제 3 및 제 4 접속부들;
    1차 권선, 제 1의 2차 권선, 및 제 2의 2차 권선을 포함하는 공진 인덕터 - 상기 1차 권선은 인버터와 제 2 출력 접속부 사이에 연결됨 -;
    상기 제 2 출력 접속부에 연결되는 공진 커패시터;
    상기 공진 커패시터와 회로 접지 사이에 연결되는 전압-분배기 커패시터;
    상기 제 4 출력 접속부와 회로 접지 사이에 연결되는 직류 전류(DC) 차단 커패시터;
    공진 인덕터의 제 1의 2차 권선과 직렬로 연결되는 제 1 필라멘트 커패시터 - 상기 제 1 필라멘트 커패시터 및 제 1의 2차 권선은 상기 제 1 및 제 2 출력 접 속부들 사이에 직렬로 연결됨 -; 및
    공진 인덕터의 제 2의 2차 권선과 직렬로 연결되는 제 2 필라멘트 커패시터를 포함하고,
    상기 제 2 필라멘트 커패시터 및 제 2의 2차 권선은 상기 제 3 및 제 4 출력 접속부들 사이에 직렬로 연결되는,
    공진기.
  4. 제 1항에 있어서, 상기 인버터는,
    실질적인 직류 전류(DC) 전압의 소스를 수신하기 위한 입력단;
    인버터 출력 단자;
    적어도 제 1 인버터 스위치; 및
    상기 제 1 인버터 스위치에 적어도 연결되며, 또한 상기 제 1 인버터 스위치를 동작 주파수로 정류하도록(commutate) 동작할 수 있는 인버터 구동기 회로를 더 포함하고,
    상기 인버터 구동기 회로는,
    동작 전력을 수신하기 위한 DC 전원 입력단, 및
    전압 제어 발진기(VCO) 입력단을 포함하고,
    상기 동작 주파수는 상기 VCO 입력단에 제공되는 전압에 따라서 설정되는,
    안정기.
  5. 제 4항에 있어서, 상기 인버터는,
    실질적인 DC 전압의 소스 및 인버터 구동기 회로의 DC 전원 입력단에 연결되는 개시 회로(startup circuit); 및
    인버터 출력 단자와 인버터 구동기 회로의 DC 전원 입력단 사이에 연결되는 부트스트랩 전원 회로를 더 포함하는,
    안정기.
  6. 제 5항에 있어서, 상기 개시 회로는,
    실질적인 DC 전압의 소스와 인버터 구동기 회로의 DC 전원 입력단 사이에 연결되는 개시 저항; 및
    인버터 구동기 회로의 DC 전원 입력단과 회로 접지 사이에 연결되는 전원 커패시터를 포함하는,
    안정기.
  7. 제 5항에 있어서, 상기 부트스트랩 전원 회로는 전하-펌프 회로를 포함하는,
    안정기.
  8. 제 5항에 있어서, 상기 부트스트랩 전원 회로는,
    인버터 출력 단자에 연결되는 결합 커패시터;
    회로 접지에 연결되는 애노드 및 상기 결합 커패시터에 연결되는 캐소드를 구비한 제 1 다이오드;
    애노드 및 캐소드를 구비한 제 2 다이오드 - 상기 제 2 다이오드의 애노드는 상기 제 1 다이오드의 캐소드에 연결됨 -; 및
    상기 제 2 다이오드의 캐소드와 상기 인버터 구동기 회로의 DC 전원 입력단 사이에 연결되는 저항을 포함하는,
    안정기.
  9. 제 4항에 있어서, 상기 제어 회로는,
    공진 출력 회로에 연결되는 전압 검출 회로 - 상기 전압 검출 회로는 검출 출력단을 구비하고, 또한 (i) 제 1 규정 레벨에 도달하는 공진 출력 회로 내의 모니터링된 전압에 응하여 상기 검출 출력단에서 제 1 검출 신호를 제공하고 또한 (ii)제 2 규정 레벨에 도달하는 공진 출력 회로 내의 모니터링된 전압에 응하여 상기 검출 출력단에서 제 2 검출 신호를 제공하도록 동작될 수 있슴 -;
    상기 전압 검출 회로의 검출 출력단과 상기 인버터 구동기 회로의 VCO 입력단 사이에 연결되고, 또한 (i) 상기 제 1 검출 신호에 응하여, 미리 결정된 예열 기간의 지속 동안에 상기 VCO 입력단에 제공되는 전압을 제 1 값으로 실질적으로 유지하고 또한 (ii) 상기 제 2 검출 신호에 응하여, 미리 결정된 점화 기간의 지속 동안에 상기 VCO 입력단에 제공되는 전압을 제 2 값으로 실질적으로 유지하도록 동작할 수 있는 주파수-홀드 회로; 및
    상기 주파수-홀드 회로에 연결되는 적어도 제 1 출력단을 구비하며, 또한 예 열 기간이 만료되었을 때 상기 제 1 출력단에서 예열 제어 신호를 제공하도록 동작할 수 있는 타이밍 제어 회로를 포함하는,
    안정기.
  10. 제 9항에 있어서, 상기 전압 검출 회로는,
    애노드 및 캐소드를 구비한 제 1 다이오드;
    애노드 및 캐소드를 구비하는 제 2 다이오드 - 상기 제 1 다이오드의 애노드가 상기 제 2 다이오드의 캐소드에 연결되고, 상기 제 2 다이오드의 애노드가 회로 접지에 동작가능하게 연결됨 -; 및
    저역통과 필터를 더 포함하고,
    상기 저역통과 필터는,
    상기 제 1 다이오드의 캐소드와 상기 검출 출력단 사이에 연결되는 필터 저항, 및
    상기 검출 출력단과 회로 접지 사이에 연결되는 필터 커패시터를 구비하는,
    안정기.
  11. 제 9항에 있어서, 상기 주파수-홀드 회로는,
    베이스, 컬렉터, 및 에미터를 구비하는 제 1 전자 스위치 - 상기 에미터는 회로 접지에 연결됨 -;
    게이트, 드레인, 및 소스를 구비하는 제 2 전자 스위치 - 상기 드레인은 상기 제 1 전자 스위치의 베이스에 연결되고, 상기 소스는 회로 접지에 연결됨 -;
    베이스, 컬렉터, 및 에미터를 구비하는 제 3 전자 스위치 - 상기 제 3 전자 스위치의 컬렉터는 상기 제 1 전자 스위치의 컬렉터에 연결되고, 상기 제 3 전자 스위치의 에미터는 회로 접지에 연결됨 -;
    인버터 구동기 회로의 VCO 입력단과 제 1 전자 스위치의 컬렉터 사이에 연결되는 풀-다운 저항;
    상기 전압 검출 회로의 검출 출력단과 상기 제 1 전자 스위치의 베이스 사이에 연결되는 제 1 저항;
    제 1 전자 스위치의 베이스와 회로 접지 사이에 연결되는 제 2 저항;
    상기 전압 검출 회로의 검출 출력단과 제 3 전자 스위치의 베이스 사이에 연결되는 제 3 저항; 및
    제 3 전자 스위치의 베이스와 회로 접지 사이에 연결되는 제 4 저항을 포함하는,
    안정기.
  12. 제 11항에 있어서,
    상기 주파수-홀드 회로는 제 3 저항과 병렬로 연결되는 제너 다이오드를 더 포함하고,
    상기 제너 다이오드는 검출 회로의 검출 출력단에 연결되는 캐소드와 제 3 전자 스위치의 베이스에 연결되는 애노드를 구비하는,
    안정기.
  13. 제 11항에 있어서,
    상기 제 1 전자 스위치는 NPN 바이폴라 정션 트랜지스터를 포함하고,
    상기 제 2 전자 스위치는 N-채널 전계-효과 트랜지스터를 포함하고,
    상기 제 3 전자 스위치는 NPN 바이폴라 정션 트랜지스터를 포함하는,
    안정기.
  14. 제 9항에 있어서, 상기 타이밍 제어 회로는 프로그램가능 마이크로제어기를 포함하는,
    안정기.
  15. 제 9항에 있어서,
    상기 타이밍 제어 회로는 제 2 출력단 및 제 3 출력단을 더 포함하고,
    상기 인버터 구동기 회로는 주파수 제어 입력단을 더 포함하고,
    상기 제어 회로는,
    상기 타이밍 제어 회로의 제 3 출력단과 상기 인버터 구동기 회로의 DC 전원 입력단 사이에 연결되고, 또한 상기 타이밍 제어 회로의 제 3 출력단에서 제공되는 셧다운 제어 신호에 응하여, 상기 인버터 구동기 회로를 활성해제시키도 록 동작할 수 있는 인버터 셧다운 회로, 및
    상기 타이밍 제어 회로의 제 2 출력단과 상기 인버터 구동기 회로의 주파수 제어 입력단 사이에 연결되고, 또한 상기 타이밍 제어 회로의 제 2 출력단에서 제공되는 전류 제어 신호에 응하여, 상기 인버터의 동작 주파수의 변화를 실현하도록 동작할 수 있는 램프 전류 제어 회로를 더 포함하는,
    안정기.
  16. 제 15항에 있어서, 상기 인버터 셧다운 회로는 상기 타이밍 제어 회로에 의한 셧다운 제어 신호의 종료에 응하여, 인버터 구동기 회로의 재활성화를 허용하도록 또한 동작할 수 있는,
    안정기.
  17. 제 15항에 있어서, 상기 인버터 셧다운 회로는,
    게이트, 드레인, 및 소스를 구비하는 전자 스위치 - 상기 게이트는 타이밍 제어 회로의 제 3 출력단에 연결되고, 상기 소스는 회로 접지에 연결됨 -; 및
    상기 인버터 구동기 회로의 DC 전원 입력단과 상기 전자 스위치의 드레인 사이에 연결되는 풀-다운 저항을 포함하는,
    안정기.
  18. 제 15항에 있어서, 상기 램프 전류 제어 회로는,
    베이스, 컬렉터, 및 에미터를 구비하는 전자 스위치 - 상기 베이스는 타이밍 제어 회로의 제 2 출력단에 연결되고, 상기 에미터는 회로 접지에 연결됨 -;
    상기 인버터 구동기 회로의 주파수 제어 입력단과 상기 전자 스위치의 컬렉터 사이에 연결되는 제 1 저항;
    상기 타이밍 제어 회로의 제 2 출력단과 상기 전자 스위치의 베이스 사이에 연결되는 제 2 저항; 및
    상기 전자 스위치의 베이스와 회로 접지 사이에 연결되는 커패시터를 포함하는,
    안정기.
  19. 한 쌍의 램프 필라멘트들을 구비한 적어도 하나의 가스 방전 램프에 전력을 공급하기 위한 안정기로서,
    상기 안정기는 인버터를 포함하는데, 상기 인버터는,
    실질적인 직류 전류(DC) 전압의 소스를 수신하기 위한 입력단;
    동작 주파수를 갖는 인버터 출력 전압을 제공하기 위한 인버터 출력 단자;
    적어도 제 1 인버터 스위치; 및
    적어도 제 1 인버터 스위치에 연결되고, 또한 상기 제 1 인버터 스위치를 상기 동작 주파수로 정류하도록 동작할 수 있는 인버터 구동기 회로를 구비하고, 상기 인버터 구동기 회로는,
    동작 전력을 수신하기 위한 DC 전원 입력단; 및
    전압 제어 발진기(VCO) 입력단 - 동작 주파수가 상기 VCO 입력단에 제공되는 전압에 따라 설정됨 -을 구비하고,
    상기 안정기는, 상기 인버터 출력 단자와 상기 램프 사이에 연결되고 또한 (i) 램프 필라멘트들의 예열, (ii) 램프를 점화시키기 위한 점화 전압, 및 (iii) 램프를 동작시키기 위한 크기-제한된 전류를 제공하도록 동작할 수 있는 공진 출력 회로를 포함하고,
    상기 안정기는 출력 회로 및 인버터에 연결되는 제어 회로를 포함하는데, 상기 제어 회로는 공진 출력 회로에 연결되는 전압 검출 회로를 구비하고, 상기 전압 검출 회로는 검출 출력단을 구비하며, 또한 (i) 제 1 규정 레벨에 도달하는 공진 출력 회로 내의 모니터링된 전압에 응하여 상기 검출 출력단에서 제 1 검출 신호를 제공하고 또한 (ii) 제 2 규정 레벨에 도달하는 공진 출력 회로 내의 모니터링된 전압에 응하여 상기 검출 출력단에서 제 2 검출 신호를 제공하도록 동작할 수 있고,
    상기 안정기는 주파수-홀드 회로를 포함하는데, 상기 주파수-홀드 회로는 전압 검출 회로의 검출 출력단과 인버터 구동기 회로의 VCO 입력단 사이에 연결되고, 또한 (i) 상기 제 1 검출 신호에 응하여, 미리 결정된 예열 기간의 지속 동안에 VCO 입력단에 제공되는 전압을 제 1 값으로 실질적으로 유지하고 또한 (ii) 상기 제 2 검출 신호에 응하여, 미리 결정된 점화 기간의 지속 동안에 VCO 입력단에 제공되는 전압을 제 2 값으로 실질적으로 유지하도록 동작할 수 있고,
    상기 안정기는 타이밍 제어 회로를 포함하는데, 상기 타이밍 제어 회로는 상기 주파수-홀드 회로에 연결되는 적어도 제 1 출력단을 구비하고 또한 예열 기간이 만료되었을 때 상기 제 1 출력단에서 예열 제어 신호를 제공하도록 동작할 수 있는,
    안정기.
  20. 제 19항에 있어서, 상기 공진 출력 회로는,
    램프의 제 1 필라멘트에 연결하도록 적응되는 제 1 및 제 2 출력 접속부들;
    램프의 제 2 필라멘트에 연결하도록 적응되는 제 3 및 제 4 출력 접속부들;
    1차 권선, 제 1의 2차 권선, 및 제 2의 2차 권선을 포함하는 공진 인덕터 - 상기 1차 권선은 인버터와 제 2 출력 접속부 사이에 연결됨 -;
    상기 제 2 출력 접속부에 연결되는 공진 커패시터;
    상기 공진 커패시터와 회로 접지 사이에 연결되는 전압-분배기 커패시터;
    상기 제 4 출력 접속부와 회로 접지 사이에 연결되는 직류 전류(DC) 차단 커패시터;
    공진 인덕터의 제 1의 2차 권선과 직렬로 연결되는 제 1 필라멘트 커패시터 - 상기 제 1 필라멘트 커패시터 및 제 1의 2차 권선은 상기 제 1 및 제 2 출력 접속부들 사이에 직렬로 연결됨 -; 및
    공진 인덕터의 제 2의 2차 권선과 직렬로 연결되는 제 2 필라멘트 커패시터를 포함하고,
    상기 제 2 필라멘트 커패시터 및 제 2의 2차 권선은 상기 제 3 및 제 4 출력 접속부들 사이에 직렬로 연결되는,
    공진기.
  21. 제 19항에 있어서, 상기 전압 검출 회로는,
    애노드 및 캐소드를 구비한 제 1 다이오드;
    애노드 및 캐소드를 구비하는 제 2 다이오드 - 상기 제 1 다이오드의 애노드가 상기 제 2 다이오드의 캐소드에 연결되고, 상기 제 2 다이오드의 애노드가 회로 접지에 동작가능하게 연결됨 -; 및
    저역통과 필터를 더 포함하고,
    상기 저역통과 필터는,
    상기 제 1 다이오드의 캐소드와 상기 검출 출력단 사이에 연결되는 필터 저항, 및
    상기 검출 출력단과 회로 접지 사이에 연결되는 필터 커패시터를 구비하는,
    안정기.
  22. 제 19항에 있어서, 상기 주파수-홀드 회로는,
    베이스, 컬렉터, 및 에미터를 구비하는 제 1 전자 스위치 - 상기 에미터는 회로 접지에 연결됨 -;
    게이트, 드레인, 및 소스를 구비하는 제 2 전자 스위치 - 상기 드레인은 상기 제 1 전자 스위치의 베이스에 연결되고, 상기 소스는 회로 접지에 연결됨 -;
    베이스, 컬렉터, 및 에미터를 구비하는 제 3 전자 스위치 - 상기 제 3 전자 스위치의 컬렉터는 상기 제 1 전자 스위치의 컬렉터에 연결되고, 상기 제 3 전자 스위치의 에미터는 회로 접지에 연결됨 -;
    인버터 구동기 회로의 VCO 입력단과 제 1 전자 스위치의 컬렉터 사이에 연결되는 풀-다운 저항;
    상기 전압 검출 회로의 검출 출력단과 상기 제 1 전자 스위치의 베이스 사이에 연결되는 제 1 저항;
    제 1 전자 스위치의 베이스와 회로 접지 사이에 연결되는 제 2 저항;
    상기 전압 검출 회로의 검출 출력단과 제 3 전자 스위치의 베이스 사이에 연결되는 제 3 저항; 및
    제 3 전자 스위치의 베이스와 회로 접지 사이에 연결되는 제 4 저항을 포함하는,
    안정기.
  23. 제 19항에 있어서, 상기 타이밍 제어 회로는 프로그램가능 마이크로제어기를 포함하는,
    안정기.
  24. 한 쌍의 램프 필라멘트들을 구비한 적어도 하나의 가스 방전 램프에 전력을 공급하기 위한 안정기로서,
    상기 안정기는 인버터를 포함하는데, 상기 인버터는,
    실질적인 직류 전류(DC) 전압의 소스를 수신하기 위한 입력단;
    동작 주파수를 갖는 인버터 출력 전압을 제공하기 위한 인버터 출력 단자;
    적어도 제 1 인버터 스위치; 및
    적어도 제 1 인버터 스위치에 연결되고, 또한 상기 제 1 인버터 스위치를 상기 동작 주파수로 정류하도록 동작할 수 있는 인버터 구동기 회로를 구비하고, 상기 인버터 구동기 회로는,
    동작 전력을 수신하기 위한 DC 전원 입력단; 및
    전압 제어 발진기(VCO) 입력단 - 동작 주파수가 상기 VCO 입력단에 제공되는 전압에 따라 설정됨 -을 구비하고,
    상기 안정기는 공진 출력 회로를 포함하는데, 상기 공진 출력 회로는,
    램프의 제 1 필라멘트에 연결하도록 적응되는 제 1 및 제 2 출력 접속부들;
    램프의 제 2 필라멘트에 연결하도록 적응되는 제 3 및 제 4 출력 접속부들;
    1차 권선, 제 1의 2차 권선, 및 제 2의 2차 권선을 포함하는 공진 인덕터 - 상기 1차 권선은 인버터와 제 2 출력 접속부 사이에 연결됨 -;
    상기 제 2 출력 접속부에 연결되는 공진 커패시터;
    상기 공진 커패시터와 회로 접지 사이에 연결되는 전압-분배기 커패시터;
    상기 제 4 출력 접속부와 회로 접지 사이에 연결되는 직류 전류(DC) 차단 커패시터;
    공진 인덕터의 제 1의 2차 권선과 직렬로 연결되는 제 1 필라멘트 커패시터 - 상기 제 1 필라멘트 커패시터 및 제 1의 2차 권선은 상기 제 1 및 제 2 출력 접속부들 사이에 직렬로 연결됨 -; 및
    공진 인덕터의 제 2의 2차 권선과 직렬로 연결되는 제 2 필라멘트 커패시터 - 상기 제 2 필라멘트 커패시터 및 제 2의 2차 권선은 상기 제 3 및 제 4 출력 접속부들 사이에 직렬로 연결됨 -을 구비하고,
    상기 안정기는 제어 회로를 포함하고,
    상기 제어 회로는 전압 검출 회로를 구비하는데, 상기 전압 검출 회로는,
    검출 출력단;
    애노드 및 캐소드를 구비한 제 1 다이오드;
    애노드 및 캐소드를 구비하는 제 2 다이오드 - 상기 제 1 다이오드의 애노드가 상기 제 2 다이오드의 캐소드에 연결되고, 상기 제 2 다이오드의 애노드가 회로 접지에 동작가능하게 연결됨 -; 및
    상기 제 1 다이오드의 캐소드와 상기 검출 출력단 사이에 연결되는 필터 저항과 상기 검출 출력단과 회로 접지 사이에 연결되는 필터 커패시터를 구비하 는 저역통과 필터를 구비하고,
    상기 제어 회로는 주파수-홀드 회로를 구비하는데, 상기 주파수-홀드 회로는,
    베이스, 컬렉터, 및 에미터를 구비하는 제 1 전자 스위치 - 상기 에미터는 회로 접지에 연결됨 -;
    게이트, 드레인, 및 소스를 구비하는 제 2 전자 스위치 - 상기 드레인은 상기 제 1 전자 스위치의 베이스에 연결되고, 상기 소스는 회로 접지에 연결됨 -;
    베이스, 컬렉터, 및 에미터를 구비하는 제 3 전자 스위치 - 상기 제 3 전자 스위치의 컬렉터는 상기 제 1 전자 스위치의 컬렉터에 연결되고, 상기 제 3 전자 스위치의 에미터는 회로 접지에 연결됨 -;
    인버터 구동기 회로의 VCO 입력단과 제 1 전자 스위치의 컬렉터 사이에 연결되는 풀-다운 저항;
    상기 전압 검출 회로의 검출 출력단과 상기 제 1 전자 스위치의 베이스 사이에 연결되는 제 1 저항;
    제 1 전자 스위치의 베이스와 회로 접지 사이에 연결되는 제 2 저항;
    상기 전압 검출 회로의 검출 출력단과 제 3 전자 스위치의 베이스 사이에 연결되는 제 3 저항; 및
    제 3 전자 스위치의 베이스와 회로 접지 사이에 연결되는 제 4 저항을 구비하고,
    상기 제어 회로는 상기 주파수-홀드 회로의 제 2 전자 스위치에 연결되는 적어도 제 1 출력단을 구비하는 타이밍 제어 회로를 포함하는,
    안정기.
KR1020080043241A 2007-05-11 2008-05-09 프로그램 개시 안정기 KR101548520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/747,558 2007-05-11
US11/747,558 US7459867B1 (en) 2007-05-11 2007-05-11 Program start ballast

Publications (2)

Publication Number Publication Date
KR20080100138A true KR20080100138A (ko) 2008-11-14
KR101548520B1 KR101548520B1 (ko) 2015-09-01

Family

ID=39688800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043241A KR101548520B1 (ko) 2007-05-11 2008-05-09 프로그램 개시 안정기

Country Status (5)

Country Link
US (1) US7459867B1 (ko)
EP (1) EP1991033A3 (ko)
JP (1) JP5478839B2 (ko)
KR (1) KR101548520B1 (ko)
CA (1) CA2622855A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977887B2 (en) * 2008-09-09 2011-07-12 Delphi Technologies, Inc. Low leakage current LED drive apparatus with fault protection and diagnostics
US8084949B2 (en) 2009-07-09 2011-12-27 General Electric Company Fluorescent ballast with inherent end-of-life protection
DE102009036645A1 (de) * 2009-08-07 2011-02-17 Osram Gesellschaft mit beschränkter Haftung Verfahren zum Inbetriebsetzen einer Entladungslampe sowie Schaltungsanordnung zum Betreiben einer solchen
US8659233B2 (en) 2009-10-23 2014-02-25 General Electric Company Fluorescent lamp ballast with electronic preheat circuit
WO2012149561A2 (en) * 2011-04-29 2012-11-01 Osram Sylvania Inc. Multiple strike ballast for electrodeless lamp
US9301375B2 (en) 2011-04-29 2016-03-29 Osram Sylvania Inc. Multiple strike ballast with lamp protection for electrodeless lamp
GB2492776B (en) * 2011-07-11 2016-06-22 Tridonic Gmbh & Co Kg Electronic ballast for a lamp
US10243443B2 (en) * 2016-03-16 2019-03-26 Analog Devices, Inc. Bias voltage generator for n-channel based linear regulator

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2627740B2 (ja) * 1986-04-11 1997-07-09 日立照明株式会社 放電灯点灯装置
JPS63245897A (ja) * 1987-03-31 1988-10-12 東芝ライテック株式会社 放電灯点灯装置
EP0359860A1 (de) * 1988-09-23 1990-03-28 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Betreiben mindestens einer Gasentladungslampe
US5650694A (en) * 1995-03-31 1997-07-22 Philips Electronics North America Corporation Lamp controller with lamp status detection and safety circuitry
US6160362A (en) * 1998-01-07 2000-12-12 Philips Electronics North America Corporation Ignition scheme for a high intensity discharge lamp
US5945788A (en) * 1998-03-30 1999-08-31 Motorola Inc. Electronic ballast with inverter control circuit
US6720739B2 (en) * 2001-09-17 2004-04-13 Osram Sylvania, Inc. Ballast with protection circuit for quickly responding to electrical disturbances
JP4269938B2 (ja) * 2002-03-27 2009-05-27 サンケン電気株式会社 冷陰極管点灯装置
US6879115B2 (en) 2002-07-09 2005-04-12 International Rectifier Corporation Adaptive ballast control IC
TWI258322B (en) * 2003-12-17 2006-07-11 Toshiba Lighting & Technology Lighting apparatus for discharge lamp and illumination appliance
JP4624137B2 (ja) * 2004-05-31 2011-02-02 スタンレー電気株式会社 放電灯点灯装置及び放電灯点灯方法
JP4304493B2 (ja) 2004-07-16 2009-07-29 パナソニック電工株式会社 放電灯点灯装置及び照明装置
JP2006092806A (ja) * 2004-09-21 2006-04-06 Internatl Rectifier Corp 単純化されたパッケージにおける混成安定器制御回路
JP2007035553A (ja) * 2005-07-29 2007-02-08 Matsushita Electric Works Ltd 照明装置
JP2007109661A (ja) * 2005-10-12 2007-04-26 Internatl Rectifier Corp ８ピンによる力率改善およびバラスト制御のための集積回路
JP2009512165A (ja) * 2005-10-12 2009-03-19 インターナショナル レクティファイアー コーポレイション 調光安定器制御集積回路
US7312588B1 (en) * 2006-09-15 2007-12-25 Osram Sylvania, Inc. Ballast with frequency-diagnostic lamp fault protection circuit

Also Published As

Publication number Publication date
US20080278085A1 (en) 2008-11-13
US7459867B1 (en) 2008-12-02
JP2008282811A (ja) 2008-11-20
EP1991033A2 (en) 2008-11-12
EP1991033A3 (en) 2014-06-11
KR101548520B1 (ko) 2015-09-01
JP5478839B2 (ja) 2014-04-23
CA2622855A1 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
US7187132B2 (en) Ballast with filament heating control circuit
EP0838129B1 (en) Electronic ballast
US6525492B2 (en) Ballast control IC with minimal internal and external components
CN100392546C (zh) 具有功率因数校正的单片镇流器控制
KR101548520B1 (ko) 프로그램 개시 안정기
US8247997B2 (en) Ballast with lamp filament detection
US7528558B2 (en) Ballast with ignition voltage control
US7560868B2 (en) Ballast with filament heating and ignition control
CN103959915A (zh) 用于降压转换器的起动电路
JP2003178895A (ja) 閉ループ／調光の安定制御用集積回路
US6936970B2 (en) Method and apparatus for a unidirectional switching, current limited cutoff circuit for an electronic ballast
JP2011520224A (ja) 電圧給電型プログラム始動式安定器
US6989637B2 (en) Method and apparatus for a voltage controlled start-up circuit for an electronic ballast
US6856100B1 (en) Ballast with inverter startup circuit
US8354795B1 (en) Program start ballast with true parallel lamp operation
US7573204B2 (en) Standby lighting for lamp ballasts
KR200228124Y1 (ko) 전자식 안정기
KR200228125Y1 (ko) 전자식 안정기
KR200228126Y1 (ko) 전자식 안정기

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee