KR20080098913A - Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same - Google Patents

Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same Download PDF

Info

Publication number
KR20080098913A
KR20080098913A KR1020070044309A KR20070044309A KR20080098913A KR 20080098913 A KR20080098913 A KR 20080098913A KR 1020070044309 A KR1020070044309 A KR 1020070044309A KR 20070044309 A KR20070044309 A KR 20070044309A KR 20080098913 A KR20080098913 A KR 20080098913A
Authority
KR
South Korea
Prior art keywords
oxide film
heat treatment
film
tantalum oxide
zirconium oxide
Prior art date
Application number
KR1020070044309A
Other languages
Korean (ko)
Other versions
KR100965771B1 (en
Inventor
길덕신
염승진
이기정
송한상
김영대
김진혁
도관우
노재성
곽노정
손현철
김진웅
이덕원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070044309A priority Critical patent/KR100965771B1/en
Publication of KR20080098913A publication Critical patent/KR20080098913A/en
Application granted granted Critical
Publication of KR100965771B1 publication Critical patent/KR100965771B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Tantalum oxide can be grown preferentially to the crystal face having a large dielectric constant, irrespective of the kind of substrate. A step is for forming the zirconium oxide layer(50~100Å) of crystalline. A step is for progressing the first thermal processing(the progressing in 350~500°C) for the crystalline increment of the zirconium oxide layer. A step is for forming tantalum oxide(60~100Å) on the heat-treated zirconium oxide layer. A step is for progressing the second thermal process(700~1000°C) for the crystallization of the tantalum oxide. The first and the second thermal process are the rapid thermal processing(Rapid Thermal Anneal) method or the furnace anneal method. One selected among N2, and Ar or vacuum is used for the second thermal anneal atmosphere.

Description

탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한 캐패시터 제조 방법{METHOD FOR FABRICATING DIELECTRIC LAYER WITH TANTANLUM OXIDE AND METHOD FOR FABRICATING CAPACITOR USING THE SAME}METHODS FOR FABRICATING DIELECTRIC LAYER WITH TANTANLUM OXIDE AND METHOD FOR FABRICATING CAPACITOR USING THE SAME}

도 1은 종래기술에 따른 사방정계 결정상으로 결정화된 탄탈륨산화막의 X선 회절도.1 is an X-ray diffraction diagram of a tantalum oxide film crystallized into a tetragonal crystal phase according to the prior art.

도 2는 지르코늄산화막 위에 형성된 탄탈륨산화막을 후열처리한 후의 X선 회절 분석결과. 2 is an X-ray diffraction analysis result after the post-heat treatment of the tantalum oxide film formed on the zirconium oxide film.

도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면. 3A to 3D illustrate a method of manufacturing a tantalum oxide film according to a first embodiment of the present invention.

도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면. 4A to 4C illustrate a method of manufacturing a tantalum oxide film according to a second embodiment of the present invention.

도 5는 지르코늄산화막의 두께에 따른 XRD(X-Ray Diffraction) 결과.5 is XRD (X-Ray Diffraction) results according to the thickness of the zirconium oxide film.

도 6은 증착온도에 따른 탄탈륨산화막의 결정화 온도를 비교한 도면.6 is a view comparing the crystallization temperature of tantalum oxide film according to the deposition temperature.

도 7a는 결정화 되지 않은 40Å 두께의 ZrO2(비정질 ZrO2) 위에 형성된 Ta2O5 박막의 열처리 온도에 따른 결정화 거동을 나타낸 XRD(X-Ray Diffraction) 도면.7A is an X-ray diffraction (XRD) diagram illustrating crystallization behavior according to annealing temperature of a Ta 2 O 5 thin film formed on a 40 Å thick ZrO 2 (amorphous ZrO 2 ) that is not crystallized.

도 7b는 열처리를 통해 이미 결정화된 40Å ZrO2(결정질 ZrO2) 위에 형성된 Ta2O5 박막의 후열처리 온도에 따른 결정화 거동을 나타내는 XRD 도면.FIG. 7B is an XRD diagram showing the crystallization behavior according to the post-heat treatment temperature of a Ta 2 O 5 thin film formed on 40 Å ZrO 2 (crystalline ZrO 2 ) already crystallized through heat treatment.

도 8a 내지 도 8e는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 적용한 캐패시터의 제조 방법을 도시한 도면.8A to 8E illustrate a method of manufacturing a capacitor to which a tantalum oxide film production method according to a first embodiment of the present invention is applied.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 기판 22, 22A : 지르코늄산화막21: substrate 22, 22A: zirconium oxide film

23 : 제1열처리 24, 24A : 탄탈륨산화막23: first heat treatment 24, 24A: tantalum oxide film

25 : 제2열처리25: second heat treatment

본 발명은 반도체소자 제조 방법에 관한 것으로, 특히 유전막 제조 방법 및 그를 이용한 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, and more particularly, to a dielectric film manufacturing method and a capacitor manufacturing method using the same.

일반적으로 탄탈륨산화막(예, Ta2O5)은 그 결정상이 사방정계(Orthorhombic) 또는 육방정계(Heaxagonal) 결정상을 갖는데 특별한 경우를 제외하고는 도 1에 도시된 바와 같이, 사방정계 결정상으로 형성되는 것이 일반적이다. Generally, a tantalum oxide film (eg, Ta 2 O 5 ) has an orthorhombic or hexagonal (Heaxagonal) crystal phase whose crystal phase is formed as a tetragonal crystal phase, as shown in FIG. 1 except for a special case. Is common.

도 1은 종래기술에 따른 사방정계 결정상으로 결정화된 탄탈륨산화막의 X선 회절도이다.1 is an X-ray diffraction diagram of a tantalum oxide film crystallized into a tetragonal crystal phase according to the prior art.

도 1을 참조하면, 사방정계 결정상으로 결정화된 탄탈륨산화막에 대해 X선 회절 분석을 하면, (001), (100), (101), (002), (102)와 같은 결정면이 관찰되고, 특히 (001) 결정면의 피크(peak)가 가장 강하게 관찰됨을 알 수 있다.Referring to FIG. 1, when X-ray diffraction analysis is performed on a tantalum oxide film crystallized in a tetragonal crystal phase, crystal surfaces such as (001), (100), (101), (002), and (102) are observed. It can be seen that the peak of the (001) crystal plane is observed most strongly.

유전 특성 측면에서 볼 때 육방정계 결정상이 사방정계 결정상에 비하여 유전율이 60 이상으로 매우 유리한 특성을 보이지만 (002) 결정면을 갖는 루테늄(Ru) 기판 위에서만 육방정계 결정상으로 형성되는 것이 일반적으로 알려져 있다. 또한 육방정계 결정상일지라도 특별한 방향으로 우선 배향될 경우 유전율이 100 이상으로 커질 수 있다는 보고는 있으나 이 경우 모두 루테늄막을 기판으로 사용한 경우이다.In terms of dielectric properties, it is generally known that a hexagonal crystal phase has a very favorable dielectric constant of 60 or more as compared to a tetragonal crystal phase, but is formed as a hexagonal crystal phase only on a ruthenium (Ru) substrate having a (002) crystal plane. In addition, even if a hexagonal crystal phase is first oriented in a particular direction, the dielectric constant can be increased to more than 100, but in this case all of the ruthenium film is used as a substrate.

종래에는 유전율이 큰 결정면 방향으로 우선 배향된 탄탈륨산화막을 루테늄막을 제외한 다른 기판 위에서 형성할 수 없어 유전율이 큰 탄탈륨산화막을 캐패시터의 유전막으로 적용하는 데는 한계가 있다. Conventionally, since a tantalum oxide film which is first oriented in the crystal plane direction having a high dielectric constant cannot be formed on a substrate other than a ruthenium film, there is a limit in applying a tantalum oxide film having a high dielectric constant as a dielectric film of a capacitor.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 탄탈륨산화막을 기판의 종류에 무관하게 유전율이 큰 결정면 방향으로 우선 배향시킬 수 있는 유전막 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and an object thereof is to provide a method for producing a dielectric film capable of first orienting a tantalum oxide film in a crystal plane direction having a high dielectric constant regardless of the type of substrate.

또한, 본 발명의 다른 목적은 유전율이 큰 결정면 방향으로 우선 배향된 탄탈륨산화막을 구비하는 캐패시터 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a capacitor having a tantalum oxide film first oriented in the crystal plane direction having a high dielectric constant.

상기 목적을 달성하기 위한 본 발명의 유전막 제조 방법은 결정질의 지르코늄산화막을 형성하는 단계; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; 및 상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계를 포함하는 것을 특징으로 하고, 상기 제1열처리는 상기 제2열처리보다 열처리온도가 더 낮은 것을 특징으로 하며, 상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 것을 특징으로 하며, 상기 지르코늄산화막은 50∼100Å 두께로 형성하는 것을 특징으로 하고, 상기 탄탈륨산화막은 60∼100Å두께로 형성하는 것을 특징으로 한다.Dielectric film production method of the present invention for achieving the above object comprises the steps of forming a crystalline zirconium oxide film; Performing a first heat treatment to increase crystallinity of the zirconium oxide film; Forming a tantalum oxide film on the heat treated zirconium oxide film; And performing a second heat treatment for crystallization of the tantalum oxide film, wherein the first heat treatment has a lower heat treatment temperature than the second heat treatment. It proceeds at 500 ℃, the second heat treatment is characterized in that it proceeds at 700 ~ 1000 ℃, the zirconium oxide film is characterized in that it is formed 50 ~ 100Å thickness, the tantalum oxide film is formed to 60 ~ 100Å thickness It is characterized by.

그리고, 본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 결정질의 지르코늄산화막을 형성하는 단계; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; 상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계; 및 상기 열처리된 탄탈륨산화막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 제1열처리는 상기 제2열처리보다 열처리온도가 더 낮은 것을 특징으로 하며, 상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 것을 특징으로 하며, 상기 지르코늄산화막은 50∼100Å 두께로 형성하는 것을 특징으로 하고, 상기 탄탈륨산화막은 60∼100Å두께로 형성하는 것을 특징으로 한다.In addition, the capacitor manufacturing method of the present invention comprises the steps of forming a lower electrode; Forming a crystalline zirconium oxide film on the lower electrode; Performing a first heat treatment to increase crystallinity of the zirconium oxide film; Forming a tantalum oxide film on the heat treated zirconium oxide film; Performing a second heat treatment to crystallize the tantalum oxide film; And forming an upper electrode on the heat treated tantalum oxide film, wherein the first heat treatment has a lower heat treatment temperature than the second heat treatment, and the first heat treatment has a temperature of 350 to 500. And the second heat treatment is performed at 700 to 1000 ° C., wherein the zirconium oxide film is formed to a thickness of 50 to 100 GPa, and the tantalum oxide film is formed to be 60 to 100 GPa. It features.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

본 발명은 탄탈륨산화막이 유전율이 작은 사방정계 구조로 결정화되거나 또는 루테늄막과 같은 특별한 기판 위에서만 유전율이 큰 육방정계 구조로 결정화 되는 것을 해결하기 위한 것이며, 특히 탄탈륨산화막의 결정화 거동을 제어하기 위하여 탄탈륨산화막 증착 전에 정방정계(Tetragonal) 구조로 결정화된 완충막을 미리 형성한다. 여기서, 완충막은 탄탈륨산화막이 결정화될 때 우선 배향성을 제어하는 역할을 한다.The present invention is to solve the problem that the tantalum oxide film is crystallized in a tetragonal structure with a low dielectric constant or crystallized in a hexagonal structure with a high dielectric constant only on a special substrate such as a ruthenium film, in particular in order to control the crystallization behavior of the tantalum oxide film Before depositing the oxide film, a buffer film crystallized in a tetragonal structure is formed in advance. Here, the buffer film serves to control the orientation first when the tantalum oxide film is crystallized.

이와 같이, 정방정계 구조로 결정화된 완충막 상에 탄탈륨산화막을 형성하면, 탄탈륨산화막은 (001) 결정면 방향으로 우선 배향된 결정구조를 갖는다. 자세한 설명은 후술하기로 하며, 이하, 실시예에서 완충막은 정방정계 결정상으로 결정화된 지르코늄산화막을 이용하고, 탄탈륨산화막은 'Ta2O5'라 가정하고, 지르코늄산화막은 'ZrO2'라 가정한다.As described above, when a tantalum oxide film is formed on a buffer film crystallized in a tetragonal structure, the tantalum oxide film has a crystal structure oriented first in the (001) crystal plane direction. A detailed description will be made later. Hereinafter, in the embodiment, it is assumed that the buffer film uses a zirconium oxide film crystallized in a tetragonal crystal phase, the tantalum oxide film is assumed to be 'Ta 2 O 5 ', and the zirconium oxide film is referred to as 'ZrO 2 '. .

도 2는 지르코늄산화막 위에 형성된 탄탈륨산화막을 후열처리한 후의 X선 회절 분석결과이다. 지르코늄산화막은 40Å 두께이고, 탄탈륨산화막은 80Å 두께이며, 지르코늄산화막은 결정질이다. 열처리 온도는 450℃, 550℃, 650℃, 750℃, 800℃으로 점차 증가시키면서 측정하였다.2 is an X-ray diffraction analysis result after the post-heat treatment of the tantalum oxide film formed on the zirconium oxide film. The zirconium oxide film is 40 mm thick, the tantalum oxide film is 80 mm thick, and the zirconium oxide film is crystalline. The heat treatment temperature was measured while gradually increasing to 450 ℃, 550 ℃, 650 ℃, 750 ℃, 800 ℃.

도 2를 살펴보면, 열처리온도가 750℃ 이상(750℃, 800℃)인 경우 탄탈륨산 화막의 결정화가 이루어질 뿐만아니라 (001) 결정면 방향으로 우선 배향성이 강하게 나타나는 것을 볼 수 있다. 여기서, (001) 결정면은 육방정계 결정상이다. 그리고, (001) 결정면은 열처리 온도가 증가할수록 더욱 강하게 관찰된다. 참고로, (001) 결정면의 피크가 보이는 구간은 2-theta(θ)가 22.96°인 경우이다.Referring to FIG. 2, when the heat treatment temperature is 750 ° C. or more (750 ° C., 800 ° C.), not only crystallization of the tantalum oxide film is performed, but also the orientation of the 001 crystal surface is strongly indicated first. Here, the (001) crystal plane is a hexagonal crystal phase. And, the (001) crystal plane is observed more strongly as the heat treatment temperature increases. For reference, the section where the peak of the (001) crystal plane is visible is a case where 2-theta (θ) is 22.96 °.

위와 같은 도 2에 따르면, 정방정계 결정상으로 결정화된 결정질 지르코늄산화막 상에서는 탄탈륨산화막이 육방정계 결정상으로 결정화되고, 특히나 (001) 결정면 방향으로 우선 배향됨을 알 수 있다.According to FIG. 2 as described above, it can be seen that the tantalum oxide film is crystallized in a hexagonal crystal phase, and is particularly oriented in the (001) crystal plane direction on the crystalline zirconium oxide film crystallized in a tetragonal crystal phase.

따라서, 캐패시터에 적용할 경우, 전극 물질 위에서 바로 탄탈륨산화막을 증착하지 않고 지르코늄산화막을 먼저 형성한 후에 탄탈륨산화막을 증착하면, 전극의 종류에 관계없이 유전율이 큰 결정면 방향으로 우선 배향된 탄탈륨산화막을 증착할 수 있다.Therefore, when applied to a capacitor, if a zirconium oxide film is formed first without depositing a tantalum oxide film directly on an electrode material, and then a tantalum oxide film is deposited, a tantalum oxide film that is first oriented in the crystal plane direction having a high dielectric constant regardless of the electrode type is deposited. can do.

탄탈륨산화막의 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시키기 위해 본 발명은 다음과 같은 실시예들을 적용한다.In order to improve the crystallinity of the tantalum oxide film and preferential orientation in the (001) crystal plane direction, the present invention applies the following examples.

실시예들에서, 지르코늄산화막은 단원자증착법(Atomic Layer Deposition; ALD)을 이용하여 증착하고, 탄탈륨산화막은 단원자증착법을 이용하여 증착한다. 한편, 탄탈륨산화막은 단원자증착법외에도 스퍼터링법 또는 화학기상증착법을 이용하여 증착할 수도 있는데, 이들 증착법을 이용하여도 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시킬 수 있다.In embodiments, the zirconium oxide film is deposited using Atomic Layer Deposition (ALD), and the tantalum oxide film is deposited using monoatomic deposition. On the other hand, the tantalum oxide film may be deposited using a sputtering method or a chemical vapor deposition method, in addition to the monoatomic deposition method, it is also possible to improve the crystallinity and preferred orientation in the (001) crystal plane direction using these deposition methods.

도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면이다. 3A to 3D illustrate a method of manufacturing a tantalum oxide film according to a first embodiment of the present invention.

도 3a에 도시된 바와 같이, 기판(21) 위에 일정 두께의 완충막을 증착한다. 이때, 완충막은 후속에 증착되는 탄탈륨산화막의 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시키기 위한 목적으로 사용된다.As shown in FIG. 3A, a buffer film having a predetermined thickness is deposited on the substrate 21. At this time, the buffer film is used for the purpose of improving the crystallinity of the subsequently deposited tantalum oxide film and preferential orientation in the (001) crystal plane direction.

바람직하게, 완충막은 지르코늄산화막(ZrO2, 22)이며, 지르코늄산화막(22)은 단원자증착법(ALD)을 이용하여 증착한다. 단원자증착법 적용시 지르코늄산화막(22)의 두께는 연속적인 막 형태가 형성되도록 단위사이클당 적어도 10Å 이상의 두께로 제어한다. 이러한 두께 조절은 단원자증착법(ALD) 적용시 단위사이클의 횟수를 조절하므로써 가능하다. Preferably, the buffer film is a zirconium oxide film (ZrO 2 , 22), and the zirconium oxide film 22 is deposited using monoatomic deposition (ALD). The thickness of the zirconium oxide film 22 is controlled to a thickness of at least 10 되도록 per unit cycle so that a continuous film form is formed when the monoatomic vapor deposition method is applied. Such thickness control is possible by controlling the number of unit cycles in the application of monoatomic deposition (ALD).

지르코늄산화막(22)의 단원자증착법은, 지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 50∼100Å 두께로 증착한다. 단위사이클에 대해 살펴보면, 지르코늄소스를 주입하여 지르코늄소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 지르코늄소스를 제거하며, 반응가스를 주입하여 흡착된 지르코늄소스와의 반응을 통해 ZrO2 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼350℃의 저온을 유지한다.In the monoatomic deposition of the zirconium oxide film 22, a unit cycle consisting of a zirconium source injection step, a purge step, a reaction gas injection step, and a purge step is repeatedly performed to deposit 50 to 100 kW thick. In the unit cycle, a zirconium source is injected to adsorb a zirconium source, a purge step removes unreacted and remaining zirconium source, and a reaction gas is injected to react with the adsorbed zirconium source to form a ZrO 2 thin film. After the deposition, and finally purge step to remove the unreacted reaction gas and reaction by-products. During the unit cycle as described above, the substrate temperature is maintained at a low temperature of 200 ~ 350 ℃.

지르코늄산화막(22)의 단원자증착법 적용시, 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 또는 Zr(OtBu)4 중에서 선택된 어느 하나를 사용한다. Zn (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd) or Zr (OtBu) 4 is used.

반응가스는 흡착된 지르코늄 소스의 산화를 위한 산화원으로서, 이러한 반응가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.The reaction gas is an oxidation source for the oxidation of the adsorbed zirconium source, and this reaction gas uses any one selected from H 2 O, O 3 or oxygen plasma (O 2 Plasma). At this time, when using the O 3 as oxidizing source and controls the concentration of O 3 to 150~300g / m 3.

퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.The purge step removes residual unreacted gas or reaction by-products and removes them by using a vacuum pump, or blows argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber.

위와 같이 일련의 방법에 의해 증착된 지르코늄산화막(22)은 그 두께가 50∼100Å이므로, 결정성을 갖는다. 후술하겠지만, 지르코늄산화막(22)은 두께의 얇고 두꺼움에 따라 결정질, 비정질로 구분할 수 있다.The zirconium oxide film 22 deposited by a series of methods as described above has a crystallinity because the thickness thereof is 50 to 100 GPa. As will be described later, the zirconium oxide film 22 may be classified into crystalline and amorphous according to its thickness and thickness.

도 3b에 도시된 바와 같이, 지르코늄산화막(도 3a의 22)의 결정성을 증가시키기 위해 제1열처리(23)를 진행한다. 이로써 정방정계 결정상의 지르코늄산화막(22A)이 형성되는데, 이는 제1열처리에 의해 지르코늄산화막(22)의 결정구조가 정방정계 결정상이 됨을 의미한다.As shown in FIG. 3B, the first heat treatment 23 is performed to increase the crystallinity of the zirconium oxide film (22 in FIG. 3A). As a result, a zirconium oxide film 22A of tetragonal crystal phase is formed, which means that the crystal structure of the zirconium oxide film 22 becomes a tetragonal crystal phase by the first heat treatment.

바람직하게, 지르코늄산화막의 결정화 증가를 위한 제1열처리(23)는 350∼500℃의 온도에서 진행한다. 이와 같은 온도에서 진행하는 제1열처리(23)에 의해 지르코늄산화막(22A)의 결정성이 정방정계 결정상으로 더욱 증가되는 것이다.Preferably, the first heat treatment 23 for increasing the crystallization of the zirconium oxide film is carried out at a temperature of 350 ~ 500 ℃. The crystallinity of the zirconium oxide film 22A is further increased to a tetragonal crystal phase by the first heat treatment 23 proceeding at such a temperature.

제1열처리(23)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제1열처리(23)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행한다.As a method of the first heat treatment 23, a rapid thermal annealing method or a furnace anneal method is used. The first heat treatment 23 proceeds using any one selected from N 2 , Ar or vacuum as the atmosphere.

전술한 바와 같은 제1열처리(23)에 의해 지르코늄산화막을 미리 결정화시키면, 후속에 증착되는 탄탈륨산화막의 결정화를 더욱 촉진시킬 수 있다. 또한, 제1열처리(23)에 의해 후술하는 제2실시예보다 지르코늄산화막의 결정성이 더욱 증가된다.If the zirconium oxide film is previously crystallized by the first heat treatment 23 as described above, the crystallization of the tantalum oxide film deposited subsequently can be further promoted. In addition, the crystallinity of the zirconium oxide film is further increased by the first heat treatment 23 than in the second embodiment described later.

도 3c에 도시된 바와 같이, 지르코늄산화막(22A) 상에 탄탈륨산화막(Ta2O5, 24)을 증착하는데, 이때 탄탈륨산화막(24)은 지르코늄산화막 증착과 동일하게 단원자 증착법(ALD)에 의해 증착한다. As shown in FIG. 3C, a tantalum oxide film (Ta 2 O 5 , 24) is deposited on the zirconium oxide film 22A, wherein the tantalum oxide film 24 is formed by monoatomic deposition (ALD) in the same manner as the zirconium oxide film deposition. Deposit.

탄탈륨산화막(24)의 단원자증착법은, 탄탈륨 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 60∼100Å두께로 증착한다. 단위사이클에 대해 설명하면, 탄탈륨소스를 주입하여 탄탈륨 소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 탄탈륨소스를 제거하며, 반응가스를 주입하여 흡착된 탄탈륨소스와의 반응을 통해 Ta2O5 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼450℃을 유지한다.In the monoatomic deposition of the tantalum oxide film 24, a unit cycle consisting of a tantalum source injection step, a purge step, a reaction gas injection step, and a purge step is repeatedly performed and deposited to a thickness of 60 to 100 kPa. Will be described for the unit cycle, and injecting the tantalum source to adsorb the tantalum source, through the non-reacted and removes the tantalum source remaining, the reaction gas to the reaction with the injected adsorbed tantalum source via the purge step Ta 2 O 5 Deposit a thin film and finally purge to remove unreacted reactant gases and reaction byproducts. During the unit cycle as described above, the substrate temperature is maintained at 200 ~ 450 ℃.

탄탈륨산화막(24)의 단원자증착법 적용시, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용한다. When applying monoatomic deposition of tantalum oxide film 24, tantalum sources include Ta [N (CH 3 ) 2 ] 5 , Ta [N (C 2 H 5 ) 2 ] 5 , Ta (OC 2 H 5 ) 5 , or Any one selected from Ta (OCH 3 ) 5 is used.

반응가스는 흡착된 탄탈륨 소스의 산화를 위한 산화원으로서, 이러한 반응가 스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.The reaction gas is an oxidation source for oxidation of the adsorbed tantalum source, and this reaction gas uses any one selected from H 2 O, O 3 or oxygen plasma (O 2 Plasma). At this time, when using the O 3 as oxidizing source and controls the concentration of O 3 to 150~300g / m 3.

퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.The purge step removes residual unreacted gas or reaction by-products and removes them by using a vacuum pump, or blows argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber.

전술한 바와 같은 일련의 방법에 의해 탄탈륨산화막(24)을 증착하면, 정방정계 결정상의 지르코늄산화막(22A) 위에서 탄탈륨산화막(24)이 증착됨에 따라 탄탈륨산화막(24)은 (001) 결정면 방향으로 우선 배향된 구조를 갖는다.When the tantalum oxide film 24 is deposited by a series of methods as described above, the tantalum oxide film 24 is preferentially directed in the (001) crystal plane direction as the tantalum oxide film 24 is deposited on the zirconium oxide film 22A in a tetragonal crystal phase. Has an oriented structure.

도 3d에 도시된 바와 같이, 탄탈륨산화막(도 3c의 24)의 결정화를 위하여 적어도 600℃ 이상의 온도에서 제2열처리(25)를 진행한다. 이로써, 육방정계 결정상의 탄탈륨산화막(24A)이 형성된다. As shown in FIG. 3D, the second heat treatment 25 is performed at a temperature of at least 600 ° C. or more to crystallize the tantalum oxide film (24 of FIG. 3C). As a result, a tantalum oxide film 24A of hexagonal crystal phase is formed.

제2열처리(25)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제2열처리(25)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행하며, 제2열처리(25) 진행시 온도는 급속열처리법을 사용할 경우 700∼1000℃로 유지한다.As the method of the second heat treatment 25, a rapid thermal annealing method or a furnace anneal method is used. The second heat treatment 25 proceeds using any one selected from N 2 , Ar, or vacuum as the atmosphere, and the temperature during the second heat treatment 25 is maintained at 700 to 1000 ° C. when using the rapid heat treatment method.

도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면이다. 4A to 4C illustrate a method of manufacturing a tantalum oxide film according to a second embodiment of the present invention.

도 4a에 도시된 바와 같이, 기판(31) 위에 일정 두께의 완충막을 증착한다. 이때, 완충막은 후속에 증착되는 탄탈륨산화막의 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시키기 위한 목적으로 사용된다.As shown in FIG. 4A, a buffer film having a predetermined thickness is deposited on the substrate 31. At this time, the buffer film is used for the purpose of improving the crystallinity of the subsequently deposited tantalum oxide film and preferential orientation in the (001) crystal plane direction.

바람직하게, 완충막은 지르코늄산화막(ZrO2, 32)이며, 지르코늄산화막(32)은 단원자증착법(ALD)을 이용하여 증착한다. 단원자증착법 적용시 지르코늄산화막(32)의 두께는 연속적인 막 형태가 형성되도록 단위사이클당 적어도 10Å 이상의 두께로 제어한다. 이러한 두께 조절은 단원자증착법(ALD) 적용시 단위사이클의 횟수를 조절하므로써 가능하다. Preferably, the buffer film is a zirconium oxide film (ZrO 2 , 32), and the zirconium oxide film 32 is deposited using monoatomic deposition (ALD). The thickness of the zirconium oxide film 32 is controlled to a thickness of at least 10 당 per unit cycle so that a continuous film form is formed when the monoatomic deposition method is applied. Such thickness control is possible by controlling the number of unit cycles in the application of monoatomic deposition (ALD).

지르코늄산화막(32)의 단원자증착법은, 지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 50∼100Å 두께로 증착한다. 단위사이클에 대해 살펴보면, 지르코늄소스를 주입하여 지르코늄소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 지르코늄소스를 제거하며, 반응가스를 주입하여 흡착된 지르코늄소스와의 반응을 통해 ZrO2 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼350℃의 저온을 유지한다.In the monoatomic deposition of the zirconium oxide film 32, a unit cycle consisting of a zirconium source injection step, a purge step, a reaction gas injection step, and a purge step is repeatedly performed and deposited to a thickness of 50 to 100 kPa. In the unit cycle, a zirconium source is injected to adsorb a zirconium source, a purge step removes unreacted and remaining zirconium source, and a reaction gas is injected to react with the adsorbed zirconium source to form a ZrO 2 thin film. After the deposition, and finally purge step to remove the unreacted reaction gas and reaction by-products. During the unit cycle as described above, the substrate temperature is maintained at a low temperature of 200 ~ 350 ℃.

지르코늄산화막(32)의 단원자증착법 적용시, 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 또는 Zr(OtBu)4 중에서 선택된 어느 하나를 사용한다. When applying monoatomic deposition of zirconium oxide film 32, zirconium source is Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd) or Zr (OtBu) 4 is used.

반응가스는 흡착된 지르코늄 소스의 산화를 위한 산화원으로서, 이러한 반응 가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.The reaction gas is an oxidation source for the oxidation of the adsorbed zirconium source, and this reaction gas uses any one selected from H 2 O, O 3 or an oxygen plasma (O 2 Plasma). At this time, when using the O 3 as oxidizing source and controls the concentration of O 3 to 150~300g / m 3.

퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.The purge step removes residual unreacted gas or reaction by-products and removes them by using a vacuum pump, or blows argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber.

위와 같이 일련의 방법에 의해 증착된 지르코늄산화막(32)은 그 두께가 50∼100Å이므로, 결정성을 갖는다. 후술하겠지만, 지르코늄산화막(32)은 두께의 얇고 두꺼움에 따라 결정질, 비정질로 구분할 수 있다.The zirconium oxide film 32 deposited by a series of methods as described above has a crystallinity because the thickness thereof is 50 to 100 GPa. As will be described later, the zirconium oxide film 32 may be classified into crystalline and amorphous according to its thickness and thickness.

도 4b에 도시된 바와 같이, 지르코늄산화막(32) 상에 탄탈륨산화막(Ta2O5, 33)을 증착하는데, 이때 탄탈륨산화막(33)은 지르코늄산화막(32) 증착과 동일하게 단원자 증착법(ALD)에 의해 증착한다. As shown in FIG. 4B, a tantalum oxide layer (Ta 2 O 5 , 33) is deposited on the zirconium oxide layer 32, wherein the tantalum oxide layer 33 is the same as that of the zirconium oxide layer 32. Vapor deposition).

탄탈륨산화막(33)의 단원자증착법은, 탄탈륨 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 60∼100Å두께로 증착한다. 단위사이클에 대해 설명하면, 탄탈륨소스를 주입하여 탄탈륨 소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 탄탈륨소스를 제거하며, 반응가스를 주입하여 흡착된 탄탈륨소스와의 반응을 통해 Ta2O5 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼450℃을 유지한다.In the monoatomic deposition of the tantalum oxide film 33, a unit cycle consisting of a tantalum source injection step, a purge step, a reaction gas injection step, and a purge step is repeatedly carried out and deposited to a thickness of 60 to 100 kPa. Will be described for the unit cycle, and injecting the tantalum source to adsorb the tantalum source, through the non-reacted and removes the tantalum source remaining, the reaction gas to the reaction with the injected adsorbed tantalum source via the purge step Ta 2 O 5 Deposit a thin film and finally purge to remove unreacted reactant gases and reaction byproducts. During the unit cycle as described above, the substrate temperature is maintained at 200 ~ 450 ℃.

탄탈륨산화막(33)의 단원자증착법 적용시, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용한다. When applying monoatomic deposition of tantalum oxide film 33, tantalum sources include Ta [N (CH 3 ) 2 ] 5 , Ta [N (C 2 H 5 ) 2 ] 5 , Ta (OC 2 H 5 ) 5 , or Any one selected from Ta (OCH 3 ) 5 is used.

반응가스는 흡착된 탄탈륨 소스의 산화를 위한 산화원으로서, 이러한 반응가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.The reaction gas is an oxidation source for oxidation of the adsorbed tantalum source, and this reaction gas uses any one selected from H 2 O, O 3, and oxygen plasma (O 2 Plasma). At this time, when using the O 3 as oxidizing source and controls the concentration of O 3 to 150~300g / m 3.

퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.The purge step removes residual unreacted gas or reaction by-products and removes them by using a vacuum pump, or blows argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber.

전술한 바와 같은 일련의 방법에 의해 탄탈륨산화막(33)을 증착하면, 결정질의 지르코늄산화막(32) 위에서 탄탈륨산화막(33)이 증착됨에 따라, 탄탈륨산화막(33)은 (001) 결정면 방향으로 우선 배향된 구조를 갖는다.When the tantalum oxide film 33 is deposited by a series of methods as described above, the tantalum oxide film 33 is preferentially oriented in the (001) crystal plane direction as the tantalum oxide film 33 is deposited on the crystalline zirconium oxide film 32. Has a structure.

도 4c에 도시된 바와 같이, 마지막으로, 탄탈륨산화막(33)의 결정화를 위하여 적어도 600℃ 이상의 온도에서 열처리(34)를 진행한다. 이러한 열처리(34)에 의해 육방정계 결정상의 탄탈륨산화막(33A)이 형성된다.As shown in FIG. 4C, finally, heat treatment 34 is performed at a temperature of at least 600 ° C. or more for crystallization of the tantalum oxide film 33. By such heat treatment 34, a tantalum oxide film 33A of hexagonal crystal phase is formed.

열처리(34)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 열처리(34)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행하며, 열처리(34)시 온도는 급속열처리법을 사용할 경우 700∼1000℃로 유지한다.As a method of the heat treatment 34, a rapid thermal annealing method or a furnace anneal method is used. The heat treatment 34 is performed using any one selected from N 2 , Ar, or vacuum as the atmosphere, and the temperature during the heat treatment 34 is maintained at 700 to 1000 ° C. using the rapid heat treatment method.

상술한 제1실시예 및 제2실시예에 따르면, 지르코늄산화막은 적어도 50Å 이상의 두께(50∼100Å)로 증착하고, 탄탈륨산화막은 적어도 60Å 이상의 두께(60∼100Å)로 증착한다. 이처럼, 두께를 조절하는 이유는 다음과 같다.According to the first and second embodiments described above, the zirconium oxide film is deposited to a thickness (50 to 100 GPa) of at least 50 GPa and the tantalum oxide film is deposited to a thickness (60 to 100 GPa) of at least 60 GPa. As such, the reason for adjusting the thickness is as follows.

먼저, 지르코늄산화막은 그 두께가 50Å보다 얇을 경우, 충분히 결정화가 되지 않거나 비정질로 남아 있게 된다. 이렇게 되면, 상부의 탄탈륨산화막의 결정화 온도를 감소시키거나 또는 결정구조를 유전율이 큰 우선 배향된 구조로 만들 수 없게 된다. 따라서, 탄탈륨산화막의 유전율을 최대화시키기 위해서는 지르코늄산화막의 두께를 50Å 이상의 두께로 하여 정방정계 결정성을 최대화시켜야 한다.First, when the thickness of the zirconium oxide film is thinner than 50 microns, the zirconium oxide film is not sufficiently crystallized or remains amorphous. This makes it impossible to reduce the crystallization temperature of the upper tantalum oxide film or to make the crystal structure a preferentially oriented structure having a high dielectric constant. Therefore, in order to maximize the dielectric constant of the tantalum oxide film, it is necessary to maximize the tetragonal crystallinity by making the thickness of the zirconium oxide film 50 Å or more.

도 5는 지르코늄산화막의 두께에 따른 XRD(X-Ray Diffraction) 결과이다. 증착두께는 증착 조건 중의 사이클수(15cyc, 20cyc, 30cyc, 40cyc, 50cyc, 70cyc, 90cyc, 120cyc)에 따른 것으로, 사이클수가 클수록 증착두께가 증가한다.5 is an XRD (X-Ray Diffraction) result according to the thickness of the zirconium oxide film. The deposition thickness depends on the number of cycles (15cyc, 20cyc, 30cyc, 40cyc, 50cyc, 70cyc, 90cyc, 120cyc) during the deposition conditions. The deposition thickness increases as the number of cycles increases.

도 5에 도시된 바와 같이, 지르코늄산화막은 증착 두께가 증가함에 따라 결정성을 가짐을 알 수 있다. 일예로, 120cycle에서는 T(101), T(200)의 결정상이 나타나고 있다. 여기서, T는 정방정계(Tetragonal)의 결정상을 의미한다. As shown in FIG. 5, it can be seen that the zirconium oxide film has crystallinity as the deposition thickness increases. For example, in 120 cycles, crystal phases of T 101 and T 200 are shown. Here, T means a tetragonal crystal phase.

실험에 의하면, 지르코늄산화막은 40Å 이하는 비정질상태이고, 40∼50Å 두께는 비정질과 결정상이 혼합된 영역이며, 50Å 이상은 결정상만이 존재하게 된다. According to the experiment, the zirconium oxide film has an amorphous state of 40 mW or less, a thickness of 40-50 mW is a region where an amorphous and a crystalline phase are mixed, and only a crystal phase exists at 50 mW or more.

다음으로, 탄탈륨산화막은 그 두께를 50Å 이하로 하는 경우에는 후속 열처리를 진행하더라도 결정화가 거의 이루어지지 않는다. 이는 열처리가 진행되더라도 여전히 비정질상으로 남아 있음을 의미하며, 비정질의 탄탈륨산화막은 결정화된 탄탈륨산화막보다 우선 배향성이 약하므로 유전율을 최대화하는데 한계가 있다. 즉, 비정질의 탄탈륨산화막은 유전율이 작다.Next, in the case where the thickness of the tantalum oxide film is 50 kPa or less, crystallization is hardly achieved even after the subsequent heat treatment. This means that even though the heat treatment proceeds, it still remains in an amorphous phase. Since the amorphous tantalum oxide film has a lower orientation than the crystallized tantalum oxide film, there is a limit to maximizing the dielectric constant. In other words, the amorphous tantalum oxide film has a low dielectric constant.

결과적으로, 탄탈륨산화막의 유전율을 최대화시키기 위해서는 지르코늄산화막의 두께를 50Å 이상의 두께로 하거나 또는 50Å 이상의 두께로 하면서 후속 열처리를 진행하므로써 결정성을 증가시켜 정방정계 결정성을 최대화시켜야 하며, 이러한 결정질의 지르코늄산화막 상에서는 (001) 결정면 방향으로 우선 배향된 탄탈륨산화막을 증착할 수가 있다.As a result, in order to maximize the dielectric constant of the tantalum oxide film, the thickness of the zirconium oxide film should be 50 Å or more, or 50 Å or more, and subsequent crystallization should be performed to increase the crystallinity to maximize the tetragonal crystallinity. On the oxide film, a tantalum oxide film preferentially oriented in the (001) crystal plane direction can be deposited.

탄탈륨산화막의 결정성을 향상시키기 위한 제3실시예로는, 탄탈륨산화막의 증착 온도를 조정하므로써 가능하다.As a third embodiment for improving the crystallinity of the tantalum oxide film, it is possible by adjusting the deposition temperature of the tantalum oxide film.

도 6은 증착온도에 따른 탄탈륨산화막의 결정화 온도를 비교한 도면이다.6 is a view comparing the crystallization temperature of tantalum oxide film according to the deposition temperature.

도 6에 도시된 바와 같이, 증착 온도가 280℃에서 300℃로 증가할 경우 (001) 우선 배향성은 그대로 유지되면서도 결정화 온도가 750℃에서 700℃도로 감소된다. 즉, 280℃에서 증착된 탄탈륨산화막은 결정화가 750℃에서 발생하지만, 300℃에서 증착된 탄탈륨산화막은 결정화가 700℃에서 발생한다. 이로써, 300℃에서 증착된 탄탈륨산화막은 750℃ 온도에서도 (001) 결정면 방향으로 우선 배향됨을 알 수 있다.As shown in FIG. 6, when the deposition temperature is increased from 280 ° C. to 300 ° C., the crystallization temperature is decreased from 750 ° C. to 700 ° C. while maintaining the (001) first orientation. That is, the crystallization of the tantalum oxide film deposited at 280 ° C occurs at 750 ° C, but the crystallization of the tantalum oxide film deposited at 300 ° C occurs at 700 ° C. Thus, it can be seen that the tantalum oxide film deposited at 300 ° C. is first oriented in the (001) crystal plane direction even at a temperature of 750 ° C.

결국, 탄탈륨산화막은 증착온도가 높으면 결정화 온도를 낮출 수 있고, 이로써 (001) 결정면 방향으로 우선 배향되기 위한 결정화 온도를 낮출 수 있다.As a result, the tantalum oxide film can lower the crystallization temperature if the deposition temperature is high, thereby lowering the crystallization temperature for preferential orientation in the (001) crystal plane direction.

전술한 제1실시예 내지 제3실시예에 따르면, 탄탈륨산화막은 결정질의 지르 코늄산화막 위에서 형성될 때 결정성이 향상되고, 더불어 (001) 결정면 방향으로 우선 배향됨을 알 수 있다.According to the first to third embodiments described above, it can be seen that the tantalum oxide film is improved in crystallinity when formed on the crystalline zirconium oxide film and is oriented first in the (001) crystal plane direction.

도 7a는 결정화 되지 않은 40Å 두께의 ZrO2(비정질 ZrO2) 위에 형성된 Ta2O5 박막의 열처리 온도에 따른 결정화 거동을 나타낸 XRD(X-Ray Diffraction) 도면이고, 도 7b는 열처리를 통해 이미 결정화된 40Å ZrO2(결정질 ZrO2) 위에 형성된 Ta2O5 박막의 후열처리 온도에 따른 결정화 거동을 나타내는 XRD 도면이다.FIG. 7A is an XRD (X-Ray Diffraction) diagram illustrating crystallization behavior according to annealing temperature of a Ta 2 O 5 thin film formed on a 40 Å thick ZrO 2 (amorphous ZrO 2 ) that is not crystallized, and FIG. 7B is already crystallized through annealing. XRD diagram showing the crystallization behavior according to the post-heat treatment temperature of Ta 2 O 5 thin film formed on the 40 Å ZrO 2 (crystalline ZrO 2 ).

도 7a 및 도 7b에 도시된 바와 같이, 결정화된 40Å ZrO2 위에 형성된 Ta2O5 박막은 결정화 되지 않은 40Å ZrO2 위에 형성된 Ta2O5 박막에 비하여 결정화 온도가 50℃ 정도 낮은 특성을 보이는 것을 알 수 있다. 아울러, 두 조건의 Ta2O5 모두 (001) 결정면 방향으로 우선 배향된 박막의 특성을 잘 보여주고 있다.As shown in Figure 7a and Figure 7b, that is formed on the crystallized 40Å ZrO 2 Ta 2 O 5 thin film crystallization temperature as compared to Ta 2 O 5 thin film formed on 40Å ZrO 2 non-crystallization is seen with low characteristic about 50 ℃ Able to know. In addition, both Ta 2 O 5 under both conditions shows the characteristics of the thin film oriented first in the (001) crystal plane direction.

도 8a 내지 도 8e는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 적용한 캐패시터의 제조 방법을 도시한 도면이다.8A to 8E illustrate a method of manufacturing a capacitor to which the tantalum oxide film production method according to the first embodiment of the present invention is applied.

도 8a에 도시된 바와 같이, 하부전극(101)을 형성한다. 하부전극(101)은 평판, 오목형(Concave) 또는 원통형(Cylinder)의 모양을 갖는다. 그리고, 하부전극(101)은 인(P) 또는 비소(As)와 같은 불순물이 도핑된 폴리실리콘막, 티타늄질화막(TiN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 하프늄질화막(HfN) 또는 지르코늄질화막(ZrN) 중에서 선택된 어느 하나 를 사용한다. 여기서, 루테늄산화막(RuO2)과 이리듐산화막(IrO2)은 캐패시터의 전극으로 사용되는 금속성 산화막으로 알려져 있다.As shown in FIG. 8A, the lower electrode 101 is formed. The lower electrode 101 has a flat plate shape, a concave shape, or a cylindrical shape. The lower electrode 101 includes a polysilicon film doped with impurities such as phosphorus (P) or arsenic (As), a titanium nitride film (TiN), a ruthenium film (Ru), a ruthenium oxide film (RuO 2 ), and a platinum film (Pt). ), An iridium film (Ir), an iridium oxide film (IrO 2 ), a hafnium nitride film (HfN), or a zirconium nitride film (ZrN). Here, ruthenium oxide film (RuO 2 ) and iridium oxide film (IrO 2 ) are known as metallic oxide films used as electrodes of capacitors.

이와 같이, 하부전극(101)은 루테늄막외에 여러 물질이 가능한데, 이는 후속 탄탈륨산화막의 결정성 향상을 위해 지르코늄산화막을 완충막으로 도입하기 때문에 가능한 것이다.As described above, the lower electrode 101 may be made of various materials in addition to the ruthenium film, since the zirconium oxide film is introduced into the buffer film to improve the crystallinity of the tantalum oxide film.

다음으로, 하부전극(101) 상에 지르코늄산화막(102)을 증착한다. 이때, 지르코늄산화막(102)은 단원자증착법을 이용하여 50∼100Å 두께로 증착한다.Next, a zirconium oxide film 102 is deposited on the lower electrode 101. At this time, the zirconium oxide film 102 is deposited to a thickness of 50 ~ 100Å by using monoatomic deposition.

지르코늄산화막(102)의 단원자증착법은, 지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 50∼100Å 두께로 증착한다. 단위사이클에 대해 살펴보면, 지르코늄소스를 주입하여 지르코늄소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 지르코늄소스를 제거하며, 반응가스를 주입하여 흡착된 지르코늄소스와의 반응을 통해 ZrO2 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼350℃의 저온을 유지한다.In the monoatomic deposition of the zirconium oxide film 102, a unit cycle consisting of a zirconium source injection step, a purge step, a reaction gas injection step, and a purge step is repeatedly performed to deposit 50 to 100 kW thick. In the unit cycle, a zirconium source is injected to adsorb a zirconium source, a purge step removes unreacted and remaining zirconium source, and a reaction gas is injected to react with the adsorbed zirconium source to form a ZrO 2 thin film. After the deposition, and finally purge step to remove the unreacted reaction gas and reaction by-products. During the unit cycle as described above, the substrate temperature is maintained at a low temperature of 200 ~ 350 ℃.

지르코늄산화막(102)의 단원자증착법 적용시, 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 또는 Zr(OtBu)4 중에서 선택된 어느 하나를 사용한다. When applying monoatomic deposition of zirconium oxide layer 102, zirconium source is Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd) or Zr (OtBu) 4 is used.

반응가스는 흡착된 지르코늄 소스의 산화를 위한 산화원으로서, 이러한 반응 가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.The reaction gas is an oxidation source for the oxidation of the adsorbed zirconium source, and this reaction gas uses any one selected from H 2 O, O 3 or an oxygen plasma (O 2 Plasma). At this time, when using the O 3 as oxidizing source and controls the concentration of O 3 to 150~300g / m 3.

퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.The purge step removes residual unreacted gas or reaction by-products and removes them by using a vacuum pump, or blows argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber.

전술한 바와 같은 방법에 의해 증착된 지르코늄산화막(102)은 그 두께가 50Å 이상이므로, 결정성을 갖는다.Since the zirconium oxide film 102 deposited by the method as described above has a thickness of 50 GPa or more, it has crystallinity.

도 8b에 도시된 바와 같이, 지르코늄산화막(102)의 결정성을 증가시키기 위하여 제1열처리(103)를 진행한다. 이로써 정방정계 결정상의 지르코늄산화막(102A)이 형성되는데, 이는 제1열처리(103)에 의해 지르코늄산화막(102)의 결정상이 정방정계 결정상이 됨을 의미한다.As shown in FIG. 8B, the first heat treatment 103 is performed to increase the crystallinity of the zirconium oxide film 102. Thus, a zirconium oxide film 102A of tetragonal crystal phase is formed, which means that the crystal phase of the zirconium oxide film 102 becomes a tetragonal crystal phase by the first heat treatment 103.

바람직하게, 지르코늄산화막의 결정화 증가를 위한 제1열처리(103)는 350∼500℃의 온도에서 진행한다. 이러한 제1열처리(103)에 의해 지르코늄산화막의 결정성이 더욱 증가된다.Preferably, the first heat treatment 103 for increasing the crystallization of the zirconium oxide film is carried out at a temperature of 350 ~ 500 ℃. The first heat treatment 103 further increases the crystallinity of the zirconium oxide film.

제1열처리(103)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제1열처리(23)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행한다.As a method of the first heat treatment 103, a rapid thermal annealing method or a furnace anneal method is used. The first heat treatment 23 proceeds using any one selected from N 2 , Ar or vacuum as the atmosphere.

전술한 바와 같은 제1열처리(103)에 의해 지르코늄산화막을 미리 결정화시키 면, 후속에 증착되는 탄탈륨산화막의 결정화를 촉진시킬 수 있다.If the zirconium oxide film is crystallized in advance by the first heat treatment 103 as described above, crystallization of the tantalum oxide film deposited subsequently can be promoted.

도 8c에 도시된 바와 같이, 탄탈륨산화막(104)을 60∼100Å 두께로 증착한다. 탄탈륨산화막(104)은 스퍼터링(Sputtering), 화학기상증착법(CVD) 또는 단원자 증착법(ALD) 중에서 선택된 어느 하나의 증착법을 이용하여 증착한다. As shown in Fig. 8C, a tantalum oxide film 104 is deposited to a thickness of 60 to 100 microseconds. The tantalum oxide film 104 is deposited using any one of a deposition method selected from sputtering, chemical vapor deposition (CVD), or monoatomic deposition (ALD).

예컨대, 탄탈륨산화막(104)의 단원자증착법은, 탄탈륨 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 60∼100Å두께로 증착한다. 단위사이클에 대해 설명하면, 탄탈륨소스를 주입하여 탄탈륨 소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 탄탈륨소스를 제거하며, 반응가스를 주입하여 흡착된 탄탈륨소스와의 반응을 통해 Ta2O5 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼450℃을 유지한다. 탄탈륨산화막(24)의 단원자증착법 적용시, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용한다. 반응가스는 흡착된 탄탈륨 소스의 산화를 위한 산화원으로서, 이러한 반응가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다. 퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.For example, in the monoatomic deposition of the tantalum oxide film 104, a unit cycle consisting of a tantalum source injection step, a purge step, a reaction gas injection step, and a purge step is repeatedly carried out and deposited to a thickness of 60 to 100 kPa. Will be described for the unit cycle, and injecting the tantalum source to adsorb the tantalum source, through the non-reacted and removes the tantalum source remaining, the reaction gas to the reaction with the injected adsorbed tantalum source via the purge step Ta 2 O 5 Deposit a thin film and finally purge to remove unreacted reactant gases and reaction byproducts. During the unit cycle as described above, the substrate temperature is maintained at 200 ~ 450 ℃. When applying monoatomic deposition of tantalum oxide film 24, tantalum sources include Ta [N (CH 3 ) 2 ] 5 , Ta [N (C 2 H 5 ) 2 ] 5 , Ta (OC 2 H 5 ) 5 , or Any one selected from Ta (OCH 3 ) 5 is used. The reaction gas is an oxidation source for oxidation of the adsorbed tantalum source, and this reaction gas uses any one selected from H 2 O, O 3, and oxygen plasma (O 2 Plasma). At this time, when using the O 3 as oxidizing source and controls the concentration of O 3 to 150~300g / m 3. The purge step removes residual unreacted gas or reaction by-products and removes them by using a vacuum pump, or blows argon (Ar) or nitrogen (N 2 ), which are inert gases, into the reaction chamber.

한편, 탄탈륨산화막(104) 증착시 화학기상증착법(CVD)을 사용할 경우, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용하고, 탄탈륨소스의 산화를 위한 산소원으로 H2O, O3 또는 산소 플라즈마를 사용하며, 이때 O3는 그 농도를 150∼300g/m3으로 제어한다.On the other hand, when the chemical vapor deposition (CVD) is used to deposit the tantalum oxide film 104, the tantalum source may be Ta [N (CH 3 ) 2 ] 5 , Ta [N (C 2 H 5 ) 2 ] 5 , Ta (OC 2 H 5 ) 5 or Ta (OCH 3 ) 5 is used, and H 2 O, O 3 or oxygen plasma is used as an oxygen source for oxidation of tantalum source, where O 3 is 150-300 g / m <3> is controlled.

전술한 바와 같이, 탄탈륨산화막(104)을 증착한 후에는, 도 8d에 도시된 바와 같이, 탄탈륨산화막(104)의 결정화를 위하여 적어도 600℃ 이상의 온도에서 제2열처리(105)를 진행한다. 이로써, 육방정계 결정상의 탄탈륨산화막(104A)이 형성된다. As described above, after the tantalum oxide film 104 is deposited, the second heat treatment 105 is performed at a temperature of at least 600 ° C. or more for crystallization of the tantalum oxide film 104, as shown in FIG. 8D. As a result, a tantalum oxide film 104A of hexagonal crystal phase is formed.

제2열처리(105)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제2열처리(105)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행하며, 제2열처리(105) 진행시 온도는 급속열처리법을 사용할 경우 700∼1000℃로 유지한다.As a method of the second heat treatment 105, a rapid thermal annealing method or a furnace anneal method is used. The second heat treatment 105 proceeds using any one selected from N 2 , Ar, or vacuum as the atmosphere, and the temperature during the second heat treatment 105 is maintained at 700 to 1000 ° C. when using the rapid heat treatment method.

다음으로, 도 8e에 도시된 바와 같이, 상부전극(106)을 형성한다. 이때, 상부전극(106)은 인(P) 또는 비소(As)와 같은 불순물이 도핑된 폴리실리콘막, 티타늄질화막(TiN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 하프늄질화막(HfN), 지르코늄질화막(ZrN) 중에서 선택된 어느 하나 를 사용한다. 여기서, 루테늄산화막(RuO2)과 이리듐산화막(IrO2)은 캐패시터의 전극으로 사용되는 금속성 산화막으로 알려져 있다.Next, as shown in FIG. 8E, the upper electrode 106 is formed. At this time, the upper electrode 106 is a polysilicon film doped with impurities such as phosphorus (P) or arsenic (As), titanium nitride (TiN), ruthenium film (Ru), ruthenium oxide film (RuO 2 ), platinum film (Pt) ), An iridium film (Ir), an iridium oxide film (IrO 2 ), a hafnium nitride film (HfN), and a zirconium nitride film (ZrN). Here, ruthenium oxide film (RuO 2 ) and iridium oxide film (IrO 2 ) are known as metallic oxide films used as electrodes of capacitors.

전술한 바에 따르면, 탄탈륨산화막(104) 증착이 정방정계 결정상의 지르코늄산화막(102A) 위에서 진행되므로, 탄탈륨산화막(104)은 유전율이 큰 (001) 결정면 방향으로 우선 배향된 결정구조를 갖게 되고, 결정화를 위한 제2열처리(105)에 의해 그 결정상이 육방정계 결정상이 된다.As described above, since the deposition of the tantalum oxide film 104 proceeds on the zirconium oxide film 102A in the tetragonal crystal phase, the tantalum oxide film 104 has a crystal structure oriented first in the direction of the (001) crystal plane having a high dielectric constant, and crystallization is performed. By the second heat treatment 105, the crystal phase becomes a hexagonal crystal phase.

결국, 제2열처리(105)까지 진행된 후 탄탈륨산화막(104A)은 육방정계 결정 상을 가지면서 (001) 결정면 방향으로 우선 배향되므로, 유전율이 50 이상으로 매우 증가된다.As a result, since the tantalum oxide film 104A is first oriented in the (001) crystal plane direction while having a hexagonal crystal phase after the second heat treatment 105, the dielectric constant is greatly increased to 50 or more.

지르코늄산화막의 경우 큐빅(Cubic)의 결정상일 때에 유전율이 23인데 반해, 정방정계 결정상의 지르코늄산화막(102A)은 유전율이 40으로 거의 2배에 가깝게 증가하게 된다. 따라서, 지르코늄산화막(102A)은 유전막으로도 작용하여 캐패시터의 누설전류특성을 더욱 좋게 하면서, 또한 큐빅 결정상보다 매우 높은 유전율을 얻을 수 있으므로, 탄탈륨산화막과 더불어 캐패시터의 정전용량을 증대시킨다.In the case of the zirconium oxide film, the dielectric constant is 23 when the crystal phase of cubic is cubic, whereas the zirconium oxide film 102A of the tetragonal crystal phase is almost 40 times the dielectric constant. Accordingly, the zirconium oxide film 102A also acts as a dielectric film to improve the leakage current characteristics of the capacitor, and also obtain a very high dielectric constant than the cubic crystal phase, thereby increasing the capacitance of the capacitor together with the tantalum oxide film.

탄탈륨산화막의 경우도 비정질일때 유전율이 20이나, 결정화됨에 따라 25∼50의 유전상수를 가지게 되고, 특히 본 발명의 실시예들과 같이 육방정계 및 (001) 결정면 방향으로 우선 배향된 결정구조를 가지면 유전율이 50 이상으로 증가되어 캐패시터에 적용할 경우 매우 큰 정전용량의 캐패시터를 얻을 수 있다.The tantalum oxide film also has a dielectric constant of 20 when it is amorphous, but has a dielectric constant of 25 to 50 as it is crystallized. In particular, if a tantalum oxide film has a crystal structure oriented preferentially in the hexagonal system and the (001) crystal plane direction as in the embodiments of the present invention, The dielectric constant is increased to 50 or more, and when applied to a capacitor, a very large capacitance capacitor can be obtained.

도 8a 내지 도 8e는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 적용한 캐패시터의 제조 방법을 도시한 도면이나, 캐패시터의 제조 방법은 제2 및 제3실시예를 적용한 탄탈륨산화막 제조 방법을 적용할 수도 있다.8A to 8E illustrate a method of manufacturing a capacitor to which the tantalum oxide film manufacturing method according to the first embodiment of the present invention is applied, but the method of manufacturing the capacitor is a method of manufacturing a tantalum oxide film to which the second and third embodiments are applied. You can also apply.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 (001) 결정면으로 우선 배향된 탄탈륨산화막은 육방정계 결정상과 (001) 우선 배향성에 기인한 50 이상의 높은 유전율을 가지므로 DRAM 캐패시터 유전막, 게이트절연막 그리고 RFID 캐패시터 유전막에 적용할 경우 (001) 우선 배향된 탄탈륨산화막의 높은 유전율을 이용할 수 있어 50nm 급 이하의 DRAM 소자 개발이 용이해진다. The present invention described above has a high dielectric constant of 50 or more due to the hexagonal crystal phase and the (001) preferred orientation because the tantalum oxide film oriented preferentially to the (001) crystal plane is applied to a DRAM capacitor dielectric film, a gate insulating film, and an RFID capacitor dielectric film ( 001) First, the high dielectric constant of the oriented tantalum oxide film can be used to facilitate the development of DRAM devices of 50 nm or less.

또한, 지르코늄산화막과 같은 완충막을 미리 형성한 후 탄탈륨산화막을 증착하므로, 유전율이 큰 (001) 결정면 방향으로 우선 배향된 탄탈륨산화막을 루테늄막외에 다른 전극 위에서도 형성할 수 있게 되어 유전율이 50 이상으로 큰 탄탈륨산화막을 캐패시터의 유전막으로 적용할 수 있는 효과가 있다.In addition, since a tantalum oxide film is deposited after a buffer film such as a zirconium oxide film is formed in advance, a tantalum oxide film preferentially oriented in the (001) crystal plane direction having a high dielectric constant can be formed on other electrodes in addition to the ruthenium film, so that the dielectric constant is larger than 50 The tantalum oxide film can be applied as a dielectric film of a capacitor.

Claims (25)

결정질의 지르코늄산화막을 형성하는 단계;Forming a crystalline zirconium oxide film; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계;Performing a first heat treatment to increase crystallinity of the zirconium oxide film; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; 및Forming a tantalum oxide film on the heat treated zirconium oxide film; And 상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계Performing a second heat treatment to crystallize the tantalum oxide film 를 포함하는 유전막 제조 방법.Dielectric film production method comprising a. 제1항에 있어서,The method of claim 1, 상기 제1열처리는 상기 제2열처리보다 열처리온도가 더 낮은 유전막 제조 방법.And the first heat treatment has a lower heat treatment temperature than the second heat treatment. 제2항에 있어서,The method of claim 2, 상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 유전막 제조 방법.Wherein the first heat treatment proceeds at 350 to 500 ° C., and the second heat treatment proceeds at 700 to 1000 ° C. 6. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2열처리는, 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용하는 유전막 제조 방법.The first and second heat treatments are a method of manufacturing a dielectric film using a rapid thermal annealing method or a furnace anneal method. 제4항에 있어서,The method of claim 4, wherein 상기 제1 및 제2열처리시, 분위기는 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하는 유전막 제조 방법.In the first and second heat treatment, the atmosphere is a dielectric film manufacturing method using any one selected from N 2 , Ar or vacuum. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 적어도 50Å 이상의 두께로 형성하는 유전막 제조 방법.The zirconium oxide film is a dielectric film manufacturing method to form a thickness of at least 50Å. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 50∼100Å 두께로 형성하는 유전막 제조 방법.The zirconium oxide film is a dielectric film manufacturing method to form a thickness of 50 ~ 100Å. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 단원자증착법(ALD)으로 증착하는 유전막 제조 방법.The zirconium oxide film is deposited by a single electron deposition method (ALD). 제1항에 있어서,The method of claim 1, 상기 탄탈륨산화막은,The tantalum oxide film, 단원자증착법(ALD), 스퍼터링법(Sputtering) 또는 화학기상증착법(CVD) 중에서 선택된 어느 하나의 증착법으로 증착하는 유전막 제조 방법.A dielectric film production method for depositing by any one of the deposition method selected from single-electrode deposition (ALD), sputtering (CVD) or chemical vapor deposition (CVD). 제1항에 있어서,The method of claim 1, 상기 탄탈륨산화막은, 적어도 60Å 이상의 두께로 형성하는 유전막 제조 방법.And the tantalum oxide film is formed to a thickness of at least 60 GPa. 제10항에 있어서,The method of claim 10, 상기 탄탈륨산화막은, 60∼100Å두께로 형성하는 유전막 제조 방법.The tantalum oxide film is a dielectric film production method of forming a thickness of 60 ~ 100Å. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 정방정계 결정상이고, 상기 탄탈륨산화막은 육방정계 결정상이면서 (001) 결정면 방향으로 우선 배향된 유전막 제조 방법.Wherein the zirconium oxide film is a tetragonal crystal phase, and the tantalum oxide film is a hexagonal crystal phase and is preferentially oriented in the (001) crystal plane direction. 하부전극을 형성하는 단계;Forming a lower electrode; 상기 하부전극 상에 결정질의 지르코늄산화막을 형성하는 단계;Forming a crystalline zirconium oxide film on the lower electrode; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계;Performing a first heat treatment to increase crystallinity of the zirconium oxide film; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; Forming a tantalum oxide film on the heat treated zirconium oxide film; 상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계; 및Performing a second heat treatment to crystallize the tantalum oxide film; And 상기 열처리된 탄탈륨산화막 상에 상부전극을 형성하는 단계Forming an upper electrode on the heat treated tantalum oxide film 를 포함하는 캐패시터 제조 방법.Capacitor manufacturing method comprising a. 제13항에 있어서,The method of claim 13, 상기 제1열처리는 상기 제2열처리보다 열처리온도가 더 낮은 캐패시터 제조 방법.And the first heat treatment has a lower heat treatment temperature than the second heat treatment. 제14항에 있어서,The method of claim 14, 상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 캐패시터 제조 방법.The first heat treatment proceeds at 350 to 500 ° C, and the second heat treatment proceeds at 700 to 1000 ° C. 제13항에 있어서,The method of claim 13, 상기 제1 및 제2열처리는, 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용하는 캐패시터 제조 방법.The first and second heat treatment is a capacitor manufacturing method using a rapid thermal annealing method or a furnace anneal method. 제16항에 있어서,The method of claim 16, 상기 제1 및 제2열처리시, 분위기는 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하는 캐패시터 제조 방법.In the first and second heat treatment, the atmosphere is a capacitor manufacturing method using any one selected from N 2 , Ar or vacuum. 제13항에 있어서,The method of claim 13, 상기 지르코늄산화막은 적어도 50Å 이상의 두께로 형성하는 캐패시터 제조 방법.And the zirconium oxide film is formed to a thickness of at least 50 GPa. 제13항에 있어서,The method of claim 13, 상기 지르코늄산화막은 50∼100Å 두께로 형성하는 캐패시터 제조 방법.The zirconium oxide film is a capacitor manufacturing method to form a thickness of 50 ~ 100Å. 제13항에 있어서,The method of claim 13, 상기 지르코늄산화막은 단원자증착법(ALD)으로 증착하는 캐패시터 제조 방법.The zirconium oxide film is a capacitor manufacturing method of depositing by a single electron deposition method (ALD). 제13항에 있어서,The method of claim 13, 상기 탄탈륨산화막은,The tantalum oxide film, 단원자증착법(ALD), 스퍼터링법(Sputtering) 또는 화학기상증착법(CVD) 중에서 선택된 어느 하나의 증착법으로 증착하는 캐패시터 제조 방법.A capacitor manufacturing method for depositing by any one of the deposition method selected from monolithic deposition (ALD), sputtering (CVD) or chemical vapor deposition (CVD). 제13항에 있어서,The method of claim 13, 상기 탄탈륨산화막은, 적어도 60Å 이상의 두께로 형성하는 캐패시터 제조 방법.And the tantalum oxide film is formed to have a thickness of at least 60 GPa. 제22항에 있어서,The method of claim 22, 상기 탄탈륨산화막은, 60∼100Å두께로 형성하는 캐패시터 제조 방법.The tantalum oxide film is a capacitor manufacturing method to form a 60-100 kPa thickness. 제13항에 있어서,The method of claim 13, 상기 지르코늄산화막은 정방정계 결정상이고, 상기 탄탈륨산화막은 육방정계 결정상이면서 (001) 결정면 방향으로 우선 배향된 유전막 제조 방법.The zirconium oxide film is a tetragonal crystal phase, and the tantalum oxide film is a hexagonal crystal phase and oriented first in the (001) crystal plane direction. 제13항에 있어서,The method of claim 13, 상기 하부전극과 상부전극은,The lower electrode and the upper electrode, 인(P) 또는 비소(As)와 같은 불순물이 도핑된 폴리실리콘막, 티타늄질화막(TiN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 하프늄질화막(HfN) 또는 지르코늄질화막(ZrN) 중에서 선택된 어느 하나를 사용하는 캐패시터 제조 방법.Polysilicon film doped with impurities such as phosphorus (P) or arsenic (As), titanium nitride film (TiN), ruthenium film (Ru), ruthenium oxide film (RuO 2 ), platinum film (Pt), iridium film (Ir), A capacitor manufacturing method using any one selected from iridium oxide film (IrO 2 ), hafnium nitride film (HfN) or zirconium nitride film (ZrN).
KR1020070044309A 2007-05-07 2007-05-07 Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same KR100965771B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070044309A KR100965771B1 (en) 2007-05-07 2007-05-07 Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044309A KR100965771B1 (en) 2007-05-07 2007-05-07 Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same

Publications (2)

Publication Number Publication Date
KR20080098913A true KR20080098913A (en) 2008-11-12
KR100965771B1 KR100965771B1 (en) 2010-06-24

Family

ID=40286132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044309A KR100965771B1 (en) 2007-05-07 2007-05-07 Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same

Country Status (1)

Country Link
KR (1) KR100965771B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002060A1 (en) * 2009-03-31 2010-10-07 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ion-sensitive sensor with multiple layer structure in the sensitive area
CN109216328A (en) * 2017-07-07 2019-01-15 三星电子株式会社 Semiconductor devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650214B1 (en) 2018-09-19 2024-03-21 삼성전자주식회사 Integrated circuit device and method of manufacturing the same
KR102613029B1 (en) 2018-10-17 2023-12-12 삼성전자주식회사 Capacitor structure and semiconductor devices having the same
KR20220051596A (en) * 2020-10-19 2022-04-26 전남대학교산학협력단 Porous TaN Photoanode by Electrochemical Anodization and Nitridation and Water Splitting Devices Utilizing the Same Approach

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102277A (en) * 2003-05-27 2004-12-04 삼성전자주식회사 Method of forming dielectric films
KR100596505B1 (en) 2004-09-08 2006-07-05 삼성전자주식회사 Sawing/Sorting Apparatus
KR100716654B1 (en) 2006-04-04 2007-05-09 주식회사 하이닉스반도체 Method for manufacturing tetragonal zirconium oxide and method for manufacturing capacitor with the same
KR100716655B1 (en) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 Method for forming capacitor dielectric with zrconium oxide and tantalum oxide stack and method of manufacturing capacitor using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002060A1 (en) * 2009-03-31 2010-10-07 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ion-sensitive sensor with multiple layer structure in the sensitive area
US8461587B2 (en) 2009-03-31 2013-06-11 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ion-sensitive sensor with multilayer construction in the sensitive region
CN109216328A (en) * 2017-07-07 2019-01-15 三星电子株式会社 Semiconductor devices
CN109216328B (en) * 2017-07-07 2024-03-26 三星电子株式会社 Semiconductor device with a semiconductor layer having a plurality of semiconductor layers

Also Published As

Publication number Publication date
KR100965771B1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR100716654B1 (en) Method for manufacturing tetragonal zirconium oxide and method for manufacturing capacitor with the same
US5973911A (en) Ferroelectric thin-film capacitor
US8667654B2 (en) Method for manufacturing a polycrystalline dielectric layer
KR100705926B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR101123433B1 (en) Method of forming a structure having a high dielectric constant and a structure having a high dielectric constant
KR100722989B1 (en) Capacitor and method of manufacturing the same
US20090297696A1 (en) Methods for forming conductive titanium oxide thin films
KR20010063450A (en) Method of manufacturing a capacitor in a semiconductor device
US7927947B2 (en) Methods for depositing high-K dielectrics
US6939723B2 (en) Method of forming haze-free BST films
KR100965771B1 (en) Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same
US8420208B2 (en) High-k dielectric material and methods of forming the high-k dielectric material
KR101060740B1 (en) Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same
US20040126983A1 (en) Method for forming capacitor in semiconductor device
US20080123243A1 (en) Ferroelectric capacitor
CN116828971A (en) Ferroelectric diode based on doped aluminum nitride film and preparation method thereof
KR20110060749A (en) Insulator of rutitle phase with capacitor and method for fabricating the same
KR100475116B1 (en) Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof
KR100265846B1 (en) A method for fabricating ferroelectric capacitor in semiconductor device
Song et al. Improvement of the electrical and interfacial propertie of TiN/ZrO2 by a modulated atomic layer deposition process with controlled O3 dosing
KR100382742B1 (en) Method for forming capacitor of semiconductor device
KR100464404B1 (en) Method for manufacturing a semiconductor device
KR100844956B1 (en) Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same
KR100716643B1 (en) Method for forming dielectric layer and fabricating method of capacitor including the same
JP2000091531A (en) Thin-film capacitor and manufacture therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee