KR100475116B1 - Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof - Google Patents

Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof Download PDF

Info

Publication number
KR100475116B1
KR100475116B1 KR10-2002-0069997A KR20020069997A KR100475116B1 KR 100475116 B1 KR100475116 B1 KR 100475116B1 KR 20020069997 A KR20020069997 A KR 20020069997A KR 100475116 B1 KR100475116 B1 KR 100475116B1
Authority
KR
South Korea
Prior art keywords
dielectric film
hfo
thickness
capacitor
composite
Prior art date
Application number
KR10-2002-0069997A
Other languages
Korean (ko)
Other versions
KR20040041896A (en
Inventor
박기연
김성태
김영선
박인성
여재현
이윤정
임기빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0069997A priority Critical patent/KR100475116B1/en
Priority to US10/713,577 priority patent/US6897106B2/en
Publication of KR20040041896A publication Critical patent/KR20040041896A/en
Priority to US11/009,198 priority patent/US20050087791A1/en
Application granted granted Critical
Publication of KR100475116B1 publication Critical patent/KR100475116B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Al2O3 유전막/HfO2 유전막의 두께비가 1 이상인 Al2O 3/HfO2 복합유전막을 가지는 반도체 메모리 소자의 커패시터 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 커패시터는 하부 전극과, 상기 하부 전극 위에 차례로 형성된 Al2O3 유전막 및 HfO2 유전막을 포함하고 상기 Al2O3 유전막이 상기 HfO2 유전막의 두께와 같거나 큰 두께로 형성된 복합유전막과, 상기 복합유전막 위에 형성된 상부 전극을 포함한다. 상기 Al2O3 유전막은 30 ∼ 60Å의 두께로 형성되고, 상기 HfO2 유전막은 40Å 이하의 두께로 형성된다.Al 2 O 3 having a dielectric film / HfO thickness ratio greater than the first dielectric layer 2 of Al 2 O 3 / HfO 2 dielectric composite disclosed with respect to the capacitor and a method of manufacturing a semiconductor memory device. The capacitor according to the present invention includes a lower electrode, an Al 2 O 3 dielectric film and an HfO 2 dielectric film sequentially formed on the lower electrode, and the Al 2 O 3 dielectric film has a thickness equal to or larger than that of the HfO 2 dielectric film. And an upper electrode formed on the composite dielectric film. The Al 2 O 3 dielectric film is formed to a thickness of 30 to 60 kHz, the HfO 2 dielectric film is formed to a thickness of 40 Å or less.

Description

산화알루미늄/산화하프늄 복합유전막을 가지는 반도체 메모리 소자의 커패시터 및 그 제조 방법{Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof} Capacitor of semiconductor memory device having aluminum oxide / hafnium oxide composite dielectric film and manufacturing method thereof

본 발명은 집적 회로의 커패시터 및 그 제조 방법에 관한 것으로, 특히 커패시터의 전기적 특성을 향상시킬 수 있는 유전막 구조를 가지는 반도체 메모리 소자의 커패시터 및 그 제조 방법에 관한 것이다. The present invention relates to a capacitor of an integrated circuit and a method of manufacturing the same, and more particularly, to a capacitor and a method of manufacturing the semiconductor memory device having a dielectric film structure capable of improving the electrical characteristics of the capacitor.

반도체 소자의 집적도가 증가함에 따라 DRAM 소자의 커패시터는 단위 면적당 보다 큰 커패시턴스가 요구되고 있다. 이에 따라, 커패시터의 전극을 스택형, 실린더형, 트렌치형 등으로 입체화하거나, 전극 표면에 반구형 그레인을 형성함으로써 전극의 표면적을 증가시키는 방법, 유전막 두께를 얇게 하는 방법, 높은 유전 상수를 가지는 고유전 물질 또는 강유전 물질을 유전막으로 사용하는 방법 등이 제안되었다. 이들 방법 중, 전극의 표면적을 증가시키는 방법은 이미 그 한계에 도달하였다. 그리고, 유전막 두께를 감소시켜 커패시턴스를 증가시키는 방법은 두께 감소에 따른 커패시턴스의 증가와 함께 누설 전류가 심각하게 증가하게 되어 이 방법 역시 적용하는 데 한계가 있다. 높은 유전 상수를 가지는 물질, 예를 들면 Ta2O5 또는 BST ((Ba,Sr)TiO3) 등과 같은 물질을 유전막으로 사용하는 경우에는, 기존에 전극 물질로서 사용하던 다결정 실리콘을 전극으로 사용하기 어렵다. 이는, 유전막의 두께를 감소시키면 터널링의 발생으로 누설 전류가 증가하는 문제가 발생되기 때문이다.As the degree of integration of semiconductor devices increases, capacitors of DRAM devices require greater capacitance per unit area. Accordingly, the electrode of the capacitor is stacked, cylindrical, or trenched, or hemispherical grains are formed on the electrode surface to increase the surface area of the electrode, to reduce the thickness of the dielectric film, and to have a high dielectric constant. A method of using a material or ferroelectric material as a dielectric film has been proposed. Among these methods, the method of increasing the surface area of the electrode has already reached its limit. In addition, the method of increasing the capacitance by decreasing the thickness of the dielectric film has a limitation in applying this method as the leakage current increases seriously with the increase in capacitance due to the decrease in thickness. In the case of using a material having a high dielectric constant, such as Ta 2 O 5 or BST ((Ba, Sr) TiO 3 ), as a dielectric film, using polycrystalline silicon, which is conventionally used as an electrode material, as an electrode it's difficult. This is because reducing the thickness of the dielectric film causes a problem that leakage current increases due to the occurrence of tunneling.

커패시터의 단위 면적당 커패시턴스를 증가시키기 위하여 제안된 방법중 하나로서, 다결정 실리콘 대신 일함수 (work function)가 큰 TiN이나 Pt 등과 같은 금속을 전극으로 사용하는 MIM 커패시터가 제안되었다. 이는 금속 전극 위에서 자연 산화막의 성장을 억제하여 유전율이 낮은 산화막에 의한 커패시턴스의 감소를 막기 위한 것이다. MIM 커패시터에서는 유전막으로서 산소 친화력이 큰 금속으로부터 얻어진 금속 산화물을 주로 사용한다. As one of the proposed methods to increase the capacitance per unit area of the capacitor, a MIM capacitor using a metal such as TiN or Pt having a large work function as an electrode has been proposed instead of polycrystalline silicon. This is to inhibit the growth of the native oxide film on the metal electrode and to prevent the reduction of capacitance caused by the oxide film having a low dielectric constant. In the MIM capacitor, a metal oxide obtained from a metal having a high oxygen affinity is mainly used as the dielectric film.

커패시터의 유전막으로서 종래부터 많이 사용되어 온 커패시터 유전막으로는 SiO2, Si3N4, Si3N4/SiO2(NO) 등이 있다. 상기 열거된 유전막들은 DRAM의 고집적화에 따른 스케일 다운(scaling down)의 한계에 다다르고 있다. 이러한 문제를 극복하기 위해서 유전율이 8 이상인 Al2O3, Ta2O5, Y2O 3, HfO2, Nb2O5, TiO2, BaO, SrO, BST 등이 대표적인 고유전막으로 등장하게 되었다.As a dielectric film of a capacitor, conventionally used capacitor dielectric films include SiO 2 , Si 3 N 4 , Si 3 N 4 / SiO 2 (NO), and the like. The dielectric films listed above have reached the limit of scaling down due to high integration of DRAM. In order to overcome this problem, Al 2 O 3 , Ta 2 O 5 , Y 2 O 3 , HfO 2 , Nb 2 O 5 , TiO 2 , BaO, SrO, BST, etc. with dielectric constant of 8 or more have emerged as representative high-k dielectric films. .

최근에는, 유전막의 두께를 박막화할 때 나타나는 누설 전류 증가에 따른 문제를 해결하기 위하여 유전막을 단일막으로 사용하지 않고, 기존의 유전막과 유전 상수가 큰 고유전막을 동시에 사용하는 복합유전막 형성 공정이 제안되었다. 복합유전막 형성 공정은 커패시턴스를 감소시키지 않으면서 고유전막의 사용에 의하여 누설 전류 증가를 억제함으로써 커패시터의 전기적 특성을 개선시키게 된다. Recently, in order to solve the problem of increased leakage current when the thickness of the dielectric film is reduced, a composite dielectric film forming process using a dielectric film and a high dielectric film having a high dielectric constant is proposed instead of using a single dielectric film as a single film. It became. The composite dielectric film forming process improves the electrical characteristics of the capacitor by suppressing the leakage current increase by the use of the high dielectric film without reducing the capacitance.

대표적인 복합유전막 구조의 예로는 Ta2O5/TiO2, Al2O 3/TiO2, Al2O3/HfO2, Al2O3/ZrO2, Ta2O5/HfO2, Ta 2O5/ZrO2 등이 있다. 특히, 유전율은 10 정도로 작으나 누설 전류 방지 특성이 뛰어난 Al2O3와, 유전율은 20 ∼ 25 정도로 높고 비교적 높은 밴드갭(band gap)에 의하여 누설 전류 방지 특성도 좋은 HfO2를 포함하는 이중막 또는 다중막에 대한 연구가 활발하다.Representative composite dielectric film structures include Ta 2 O 5 / TiO 2 , Al 2 O 3 / TiO 2 , Al 2 O 3 / HfO 2 , Al 2 O 3 / ZrO 2 , Ta 2 O 5 / HfO 2 , Ta 2 O 5 / ZrO 2 and the like. Particularly, a double layer including Al 2 O 3 having a low dielectric constant of 10 but excellent in leakage current prevention property and HfO 2 having a high dielectric constant of 20-25 and good leakage current prevention property due to a relatively high band gap or There is active research on multiple membranes.

본 발명의 목적은 Al2O3/HfO2 복합유전막을 채용하는 고집적 반도체 메모리 소자의 커패시터에 있어서 누설 전류 증가 억제 효과를 극대화시킬 수 있도록 최적화된 두께비를 가지는 복합유전막을 갖춘 반도체 메모리 소자의 커패시터를 제공하는 것이다.Disclosure of Invention An object of the present invention is to provide a capacitor of a semiconductor memory device having a composite dielectric film having an optimized thickness ratio for maximizing the suppression of leakage current increase in a capacitor of a highly integrated semiconductor memory device employing an Al 2 O 3 / HfO 2 composite dielectric film. To provide.

본 발명의 다른 목적은 커패시터의 누설 전류 증가 억제 효과를 극대화시킬 수 있도록 최적화된 두께비를 가지는 Al2O3/HfO2 복합유전막을 갖춘 반도체 메모리 소자의 커패시터 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor memory device having an Al 2 O 3 / HfO 2 composite dielectric film having a thickness ratio optimized to maximize the suppression effect of the leakage current increase of the capacitor.

상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 메모리 소자의 커패시터는 하부 전극과, 상기 하부 전극 위에 차례로 형성된 Al2O3 유전막 및 HfO2 유전막을 포함하고 상기 Al2O3 유전막이 상기 HfO2 유전막의 두께와 같거나 큰 두께로 형성된 복합유전막과, 상기 복합유전막 위에 형성된 상부 전극을 포함한다.In order to achieve the above object, a capacitor lower electrode, Al 2 O 3 dielectric layer and comprises a HfO 2 dielectric layer, and the Al 2 O 3 dielectric layer sequentially formed on the lower electrode of a semiconductor memory device according to the first aspect of the invention And a composite dielectric layer formed to have a thickness equal to or greater than that of the HfO 2 dielectric layer, and an upper electrode formed on the composite dielectric layer.

바람직하게는, 상기 Al2O3 유전막은 30 ∼ 60Å의 두께로 형성된다.Preferably, the Al 2 O 3 dielectric film is formed to a thickness of 30 ~ 60Å.

또한 바람직하게는, 상기 HfO2 유전막은 40Å 이하의 두께, 예를 들면 10 ∼ 40Å의 두께로 형성된다.Also preferably, the HfO 2 dielectric film is formed to a thickness of 40 kPa or less, for example, 10 to 40 kPa.

상기 하부 전극은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어질 수 있다. 바람직하게는, 상기 하부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어진다. 상기 하부 전극은 폴리실리콘으로 이루어진 경우, 본 발명에 따른 반도체 메모리 소자의 커패시터는 상기 하부 전극과 상기 복합유전막 사이에 형성된 실리콘 질화막을 더 포함할 수 있다. The lower electrode may be made of polysilicon, metal nitride, or precious metal. Preferably, the lower electrode is made of TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. When the lower electrode is made of polysilicon, the capacitor of the semiconductor memory device according to the present invention may further include a silicon nitride film formed between the lower electrode and the composite dielectric film.

상기 상부 전극은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어질 수 있다. 바람직하게는, 상기 상부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어진다. The upper electrode may be made of polysilicon, metal nitride or precious metal. Preferably, the upper electrode is made of TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof.

또한, 상기 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 메모리 소자의 커패시터는 금속 질화물 또는 귀금속으로 이루어지는 하부 전극과, 금속 질화물 또는 귀금속으로 이루어지는 상부 전극과, 상기 하부 전극과 상부 전극 사이에 형성되고 Al2O3 유전막 및 HfO2 유전막으로 이루어지는 복합유전막을 포함한다. 상기 복합 유전막에서 Al2O3 유전막/HfO2 유전막의 두께비가 1 이상이다.In addition, in order to achieve the above object, the capacitor of the semiconductor memory device according to the second aspect of the present invention is a lower electrode made of metal nitride or noble metal, an upper electrode made of metal nitride or noble metal, between the lower electrode and the upper electrode And a composite dielectric film formed at an Al 2 O 3 dielectric film and an HfO 2 dielectric film. The thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film in the composite dielectric film is 1 or more.

상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 메모리 소자의 제조 방법에서는 반도체 기판상에 하부 전극을 형성한다. 제1 두께를 가지는 Al2O3 유전막과, 상기 제1 두께와 같거나 상기 제1 두께보다 작은 제2 두께를 가지는 HfO2 유전막으로 이루어지는 복합유전막을 상기 하부 전극 위에 형성한다. 상기 복합유전막 위에 상부 전극을 형성한다.In order to achieve the above another object, in the method of manufacturing a semiconductor memory device according to the present invention, a lower electrode is formed on a semiconductor substrate. A composite dielectric film including an Al 2 O 3 dielectric film having a first thickness and an HfO 2 dielectric film having a second thickness that is less than or equal to the first thickness is formed on the lower electrode. An upper electrode is formed on the composite dielectric film.

상기 Al2O3 유전막 및 상기 HfO2 유전막은 각각 CVD 또는 ALD 방법으로 형성될 수 있다.The Al 2 O 3 dielectric layer and the HfO 2 dielectric layer may be formed by CVD or ALD, respectively.

본 발명에 따른 반도체 메모리 소자의 커패시터 제조 방법에서는 상기 복합유전막을 열처리하는 단계를 더 포함할 수 있다. 상기 열처리를 위하여 진공 분위기에서의 열처리, 산소 분위기에서의 열처리, 불활성 가스 분위기에서의 RTA (rapid thermal annealing), 퍼니스 어닐링 (furnace annealing), 플라즈마 어닐링, 또는 UV 어닐링을 행한다. The method of manufacturing a capacitor of a semiconductor memory device according to the present invention may further include heat treating the composite dielectric film. For the heat treatment, heat treatment in a vacuum atmosphere, heat treatment in an oxygen atmosphere, rapid thermal annealing (RTA) in an inert gas atmosphere, furnace annealing, plasma annealing, or UV annealing are performed.

본 발명에 따른 반도체 메모리 소자의 커패시터는 Al2O3 유전막/HfO2 유전막의 두께비가 1 이상인 Al2O3/HfO2 복합유전막을 가짐으로써 향상된 누설 전류 특성을 제공한다. 따라서, 본 발명에 의하면 최적화된 두께비를 가지는 Al2O3/HfO2 복합유전막에 의하여 커패시터의 누설 전류 증가 억제 효과를 극대화시킬 수 있으며 우수한 전기적 특성을 얻을 수 있다.The capacitor of the semiconductor memory device according to the present invention provides an improved leakage current characteristic by having an Al 2 O 3 / HfO 2 composite dielectric film having a thickness ratio of Al 2 O 3 dielectric film / HfO 2 dielectric film of 1 or more. Therefore, according to the present invention, the Al 2 O 3 / HfO 2 composite dielectric film having an optimized thickness ratio can maximize the suppression of the leakage current increase of the capacitor and obtain excellent electrical characteristics.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

다음에 예시하는 실시예는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다. The following exemplary embodiments can be modified in many different forms, and the scope of the present invention is not limited to the following exemplary embodiments. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the accompanying drawings, the size or thickness of the films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.

도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 커패시터를 제조하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 1A to 1E are cross-sectional views of a semiconductor memory device according to a preferred embodiment of the present invention in order of a process to explain a method of manufacturing a capacitor.

도 1a를 참조하면, 반도체 기판(110)상에 하부 전극(120)을 수 십 ∼ 수 백Å의 두께로 형성한다. 상기 하부 전극(120)은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어질 수 있다. 예를 들면,상기 하부 전극(120)은 도핑된 폴리실리콘, TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어지는 단일막 또는 이들의 복합막으로 이루어질 수 있다. 상기 하부 전극(120)을 도핑된 폴리실리콘으로 형성하는 경우에는 상기 하부 전극(120)이 후속의 열처리 공정시 산화되는 것을 방지하기 위하여 상기 하부 전극(120)의 표면을 RTN (rapid thermal nitridation) 처리하여 상기 하부 전극(120) 위에 실리콘 질화막(도시 생략)을 형성한다. Referring to FIG. 1A, the lower electrode 120 is formed on the semiconductor substrate 110 to a thickness of several tens to several hundred micrometers. The lower electrode 120 may be made of polysilicon, metal nitride, or precious metal. For example, the lower electrode 120 may be formed of a single layer or a composite layer of doped polysilicon, TiN, TaN, WN, Ru, Ir, or Pt. When the lower electrode 120 is formed of doped polysilicon, the surface of the lower electrode 120 is treated with a rapid thermal nitridation (RTN) to prevent the lower electrode 120 from being oxidized in a subsequent heat treatment process. A silicon nitride film (not shown) is formed on the lower electrode 120.

도 1b를 참조하면, 상기 하부 전극(120) 위에 Al2O3 유전막(132)을 형성한다. 상기 Al2O3 유전막(132)은 약 20 ∼ 60Å, 바람직하게는 약 30 ∼ 60Å의 두께로 형성된다. 또한, 상기 Al2O3 유전막(132)의 두께는 후속 공정에서 형성될 HfO 2 유전막(134) (도 1c 참조)의 두께와 같거나 더 두껍게 형성한다. 그 이유에 대하여는 후술한다.Referring to FIG. 1B, an Al 2 O 3 dielectric layer 132 is formed on the lower electrode 120. The Al 2 O 3 dielectric film 132 is formed to a thickness of about 20 to 60 kPa, preferably about 30 to 60 kPa. In addition, the thickness of the Al 2 O 3 dielectric layer 132 is formed to be equal to or thicker than the thickness of the HfO 2 dielectric layer 134 (see FIG. 1C) to be formed in a subsequent process. The reason will be described later.

상기 Al2O3 유전막(132)은 CVD 또는 ALD 방법으로 형성될 수 있다. 상기 Al2O3 유전막(132)을 ALD 방법으로 형성하는 경우, 제 1 반응물로서 TMA(trimethyl aluminum)를 사용하고 제2 반응물로서 O3를 사용하여 약 200 ∼ 500℃의 온도 및 약 0.1 ∼ 5 Torr의 압력 조건 하에서 증착 공정을 순차적으로 행한다. 원하는 두께의 Al2O3막이 얻어질 때까지 상기 증착 공정 및 퍼징(purging) 공정을 반복한다. 상기 Al2O3 유전막(132) 형성을 위한 제1 반응물로서 TMA 외에 AlCl3, AlH 3N(CH3)3, C6H15AlO, (C4H9)2AlH, (CH3) 2AlCl, (C2H5)3Al 또는 (C4H9) 3Al 등을 사용할 수도 있다. 또한, 상기 제2 반응물로서 H2O, H2O2 또는 플라즈마 N2O, 플라즈마 O2 등과 같은 활성화된 산화제를 사용하는 것도 가능하다. 상기 제2 반응물로서 O3를 사용하여 Al2O3막을 형성한 경우에는 H2O를 사용하여 형성한 경우와 비교할 때 유전율 및 누설 전류 특성은 비슷하나, 신뢰성 측면에서는 훨씬 유리하다.The Al 2 O 3 dielectric layer 132 may be formed by CVD or ALD. When the Al 2 O 3 dielectric layer 132 is formed by the ALD method, a temperature of about 200 to 500 ° C. and about 0.1 to 5 using trimethyl aluminum (TMA) as the first reactant and O 3 as the second reactant The deposition process is carried out sequentially under a pressure condition of Torr. The deposition process and purging process are repeated until an Al 2 O 3 film of the desired thickness is obtained. AlCl 3 , AlH 3 N (CH 3 ) 3 , C 6 H 15 AlO, (C 4 H 9 ) 2 AlH, (CH 3 ) 2 in addition to TMA as a first reactant for forming the Al 2 O 3 dielectric layer 132 AlCl, (C 2 H 5 ) 3 Al, (C 4 H 9 ) 3 Al, and the like may be used. It is also possible to use H 2 O, H 2 O 2 or an activated oxidant such as plasma N 2 O, plasma O 2 or the like as the second reactant. When the Al 2 O 3 film is formed using O 3 as the second reactant, the dielectric constant and the leakage current characteristics are similar to those formed using H 2 O, but are much more advantageous in terms of reliability.

도 1c를 참조하면, 상기 Al2O3 유전막(132) 위에 HfO2 유전막(134)을 형성한다. 그 결과, Al2O3/HfO2 복합유전막이 형성된다. 상기 HfO2 유전막(134)은 상기 Al2O3 유전막(132)과 같거나 더 작은 두께를 가지도록 형성된다. 바람직하게는, 상기 HfO2 유전막(134)은 40Å 이하의 두께, 예를 들면 10 ∼ 40Å의 두께로 형성된다.Referring to FIG. 1C, an HfO 2 dielectric layer 134 is formed on the Al 2 O 3 dielectric layer 132. As a result, an Al 2 O 3 / HfO 2 composite dielectric film is formed. The HfO 2 dielectric layer 134 is formed to have a thickness equal to or smaller than that of the Al 2 O 3 dielectric layer 132. Preferably, the HfO 2 dielectric film 134 is formed to a thickness of 40 kPa or less, for example, 10 to 40 kPa.

상기 HfO2 유전막(134)은 CVD (chemical vapor deposition) 방법 또는 ALD (atomic layer deposition) 방법으로 형성될 수 있다.The HfO 2 dielectric layer 134 may be formed by a chemical vapor deposition (CVD) method or an atomic layer deposition (ALD) method.

상기 HfO2 유전막(134)을 CVD 방법으로 형성하는 경우, 예를 들면 HfCl4, Hf(OtBu)4, Hf(NEtMe)4, Hf(MMP)4, Hf(NEt2)4 또는 Hf(NMe2)4와 같은 Hf 소스 물질과, O2 가스를 사용하여 약 400 ∼ 500℃의 온도 및 약 1 ∼ 5 Torr의 압력 조건 하에서 증착 공정을 행한다.When the HfO 2 dielectric layer 134 is formed by a CVD method, for example, HfCl 4 , Hf (OtBu) 4 , Hf (NEtMe) 4 , Hf (MMP) 4 , Hf (NEt 2 ) 4, or Hf (NMe 2) 4 ) A deposition process is carried out using an Hf source material such as 4 ) and an O 2 gas under a temperature of about 400 to 500 ° C. and a pressure of about 1 to 5 Torr.

상기 HfO2 유전막(134)을 ALD 방법으로 형성하는 경우, Hf 소스로서 HfCl4, 또는 Hf(OtBu)4, Hf(NEtMe)4, Hf(MMP)4, Hf(NEt2)4 또는 Hf(NMe2)4와 같은 금속 유기 전구체 (metal organic precursor)를 사용하고, O 소스로서 H2O, H2O2, -OH 라디칼을 포함하는 알콜류, O3 또는 O2 플라즈마를 사용하여 약 150 ∼ 500℃의 온도 및 약 0.1 ∼ 5 Torr의 압력 조건 하에서 증착 공정을 행하고, 원하는 두께의 HfO2막이 얻어질 때까지 상기 증착 공정 및 퍼징(purging) 공정을 반복한다. 상기 HfO2 유전막(134)을 ALD 방법으로 형성하는 경우, 저온 증착이 가능하며, 우수한 스텝 커버리지(step coverage)를 얻을 수 있고, 두께 제어가 용이하다. 상기와 같은 방법에 의하여 누설 전류 특성이 우수하고 신뢰도가 높은 HfO2 유전막(134)을 얻을 수 있다.When the HfO 2 dielectric layer 134 is formed by the ALD method, HfCl 4 , Hf (OtBu) 4 , Hf (NEtMe) 4 , Hf (MMP) 4 , Hf (NEt 2 ) 4, or Hf (NMe) as the Hf source. 2 ) about 150-500 using a metal organic precursor such as 4 and using H 2 O, H 2 O 2 , alcohols containing -OH radicals, O 3 or O 2 plasma as the O source The deposition process is carried out at a temperature of < RTI ID = 0.0 > C < / RTI > and a pressure condition of about 0.1-5 Torr, and the deposition and purging processes are repeated until an HfO 2 film of the desired thickness is obtained. When the HfO 2 dielectric layer 134 is formed by the ALD method, low temperature deposition is possible, excellent step coverage is obtained, and thickness control is easy. By the above method, the HfO 2 dielectric layer 134 having excellent leakage current characteristics and high reliability can be obtained.

도 1d를 참조하면, 상기 HfO2 유전막(134)이 형성된 결과물을 열처리(136)한다.Referring to FIG. 1D, the resultant formed HfO 2 dielectric layer 134 is heat-treated 136.

상기 열처리(136)를 행하는 이유는, 대량 생산을 위한 고속 성장 과정중에 산소가 부족한 상태에 의하여 야기되었던 불완전한 화학양론 (stochiometry)을 맞추고 증착중에 생긴 유전막 내의 결함을 치유하는 효과와, 유전율이 높은 결정 상태로 전이시키는 효과를 얻기 위함이다. 상기 열처리(136)에 의하여 상기 HfO2 유전막(134) 내의 불순물이 제거될 수 있으며, 상기 HfO2 유전막(134)의 밀집화 및 큐어링 효과를 얻을 수 있다.The heat treatment 136 is performed by adjusting the incomplete stochiometry caused by the oxygen-deficient state during the high-speed growth process for mass production, and the effect of healing defects in the dielectric film formed during deposition, and the high dielectric constant. This is to obtain the effect of transition to the state. By the heat treatment (136), and the impurities in the HfO 2 dielectric layer 134 can be removed, it is possible to obtain a dense and curing effect of the HfO 2 dielectric layer 134. The

상기 열처리(136) 방법으로서 진공 분위기에서의 열처리, 산소 분위기 또는 불활성 가스 분위기에서의 RTA (rapid thermal annealing), 퍼니스 어닐링 (furnace annealing), 플라즈마 어닐링 (plasma annealing), UV 어닐링 등을 이용할 수 있다. 산소 분위기에서의 열처리를 위한 분위기 가스로서 예를 들면 O2, N2O 등이 사용되며, 불활성 가스 분위기를 위하여는 N2, Ar 등이 사용된다. 상기 열처리(136) 후, 필요에 따라 O3 또는 O2 플라즈마 분위기하에서의 추가 열처리를 행할 수도 있다. 상기 추가 열처리는 상기 열처리(136) 전에 행할 수도 있다. 상기 열처리(136) 및 추가 열처리는 경우에 따라 생략 가능하다.As the heat treatment method 136, heat treatment in a vacuum atmosphere, rapid thermal annealing (RTA), furnace annealing, plasma annealing, UV annealing, and the like in an oxygen atmosphere or an inert gas atmosphere may be used. As an atmosphere gas for heat treatment in an oxygen atmosphere, for example, O 2 , N 2 O, or the like is used, and for an inert gas atmosphere, N 2 , Ar or the like is used. After the heat treatment 136, an additional heat treatment in O 3 or O 2 plasma atmosphere may be performed. The additional heat treatment may be performed before the heat treatment 136. The heat treatment 136 and additional heat treatment may be omitted in some cases.

도 1e를 참조하면, 상기 HfO2 유전막(134) 위에 상부 전극(140)을 약 50 ∼ 2000Å의 두께로 형성한다. 상기 상부 전극(140)은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어지는 단일막 또는 이들의 복합막으로 이루어진다. 예를 들면, 상기 상부 전극(140)은 폴리실리콘, TiN, TaN, WN, Ru, Ir, Pt 등으로 이루어지는 단일막 또는 이들의 복합막으로 이루어질 수 있다. 상기 복합막으로서 유리하게 사용될 수 있는 예를 들면, TiN/폴리실리콘, TaN/폴리실리콘, Ru/TiN 등을 들 수 있다. 상기 상부 전극(140)은 ALD 방법, CVD 방법, 또는 MOCVD (metal-organic chemical vapor deposition) 방법으로 형성될 수 있으며, 그 중 MOCVD 방법은 금속 원료 물질로서 금속 유기물을 사용하는 것으로, 오염원으로 될 수 있는 Cl 원자를 함유하는 물질을 소스로 사용하지 않아 특히 바람직하다.Referring to FIG. 1E, an upper electrode 140 is formed on the HfO 2 dielectric layer 134 to have a thickness of about 50 to 2000 microns. The upper electrode 140 is made of a single film or a composite film of polysilicon, metal nitride, or precious metal. For example, the upper electrode 140 may be formed of a single layer or a composite layer of polysilicon, TiN, TaN, WN, Ru, Ir, Pt, or the like. Examples of the composite film that can be advantageously used include TiN / polysilicon, TaN / polysilicon, Ru / TiN and the like. The upper electrode 140 may be formed by an ALD method, a CVD method, or a metal-organic chemical vapor deposition (MOCVD) method. Among them, the MOCVD method uses a metal organic material as a metal raw material and may be a source of contamination. Particular preference is given to the absence of a material containing Cl atoms present as a source.

이미 설명한 바와 같이, 본 발명에 따른 커패시터는 상기 Al2O3 유전막(132)과, Al2O3 유전막(132)과 같거나 더 작은 두께를 가지는 상기 HfO2 유전막(134)으로 이루어지는 Al2O3/HfO2 복합유전막을 가진다. 즉, 상기 Al2 O3/HfO2 복합유전막에서 Al2O3 유전막/HfO2 유전막의 두께비는 1 이상이다. 이와 같은 Al 2O3/HfO2 복합유전막 구조를 형성함으로써 커패시터의 누설 전류 특성을 향상시킬 수 있다. 이 때, 상기 Al2O3 유전막(132)의 두께를 약 30 ∼ 60Å의 범위로 형성함으로써 커패시터의 유전막을 통한 직접적인 터널링(tunneling)을 억제할 수 있으며 복합유전막의 안정적인 누설 전류 특성을 얻을 수 있다. 또한, 상기 HfO2 유전막(134)의 두께가 40Å 이하로 되도록 함으로써 상기 HfO2 유전막(134)의 결정화 및 그에 따른 누설 전류 증가를 억제할 수 있다.As described above, the capacitor according to the present invention, Al 2 O made of the HfO 2 dielectric layer 134 having the Al 2 O 3 dielectric film 132, such as Al 2 O 3 dielectric layer 132 or smaller thickness 3 / HfO 2 composite dielectric film. That is, the Al 2 O 3 / HfO 2 dielectric layer thickness ratio of the Al 2 O 3 / HfO 2 dielectric layer in the composite dielectric layer is at least 1. By forming such an Al 2 O 3 / HfO 2 composite dielectric film structure, the leakage current characteristics of the capacitor can be improved. At this time, by forming the thickness of the Al 2 O 3 dielectric film 132 in the range of about 30 to 60 Å, direct tunneling through the dielectric film of the capacitor can be suppressed and stable leakage current characteristics of the composite dielectric film can be obtained. . In addition, the thickness of the HfO 2 dielectric layer 134 is 40 kW or less, thereby preventing the crystallization of the HfO 2 dielectric layer 134 and the increase of leakage current.

도 2는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2O 3 유전막과 HfO2 유전막과의 두께비에 따라 측정된 등가산화막 두께(Toxeq)에 대한 누설 전류 분포를 나타낸 그래프이다.FIG. 2 is a graph illustrating a leakage current distribution of an equivalent oxide film thickness (Toxeq) measured according to a thickness ratio of an Al 2 O 3 dielectric film and an HfO 2 dielectric film in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 2에서, "A1" 및 "A2"로 표시된 각 원의 내부에 있는 부분이 Al2O3/HfO2 복합유전막에서 Al2O3 유전막 두께보다 HfO2 유전막 두께가 더 두꺼운 부분을 나타내는 것이다. "A1" 및 "A2"로 표시된 각 원의 내부에서는 누설 전류 특성이 열화된 것을 보여준다. 도 2에서 "B"로 표시된 점선에 따라 변화되는 부분은 정상적인 누설 전류 분포를 보이는 것이다.In Figure 2, "A 1" and "A 2" is part of the inside of each circle marked with Al 2 O 3 / HfO showing a HfO 2 dielectric layer has a thicker portion thicker than Al 2 O 3 dielectric film thickness on the second composite dielectric layer will be. Inside each circle marked "A 1 " and "A 2 ", the leakage current characteristic shows deterioration. The portion that changes according to the dotted line denoted by "B" in FIG. 2 shows a normal leakage current distribution.

도 3은 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2O 3 유전막과 HfO2 유전막의 두께비에 따른 누설 전류 열화 여부를 나타낸 것이다. 도 3에서 표시된 각 숫자들은 각각의 샘플 커패시터에서 얻어진 등가산화막 두께(Toxeq)를 나타낸다. 도 3에서, Al2O3 유전막/HfO2 유전막의 두께비가 작아질수록 누설 전류가 열화되는 것을 알 수 있다.3 shows whether leakage current deteriorates depending on a thickness ratio of an Al 2 O 3 dielectric film and an HfO 2 dielectric film in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film. Each number indicated in FIG. 3 represents an equivalent oxide film thickness Toxeq obtained in each sample capacitor. 3, it can be seen that the leakage current deteriorates as the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film decreases.

도 4는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 20Å의 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다. 도 4에서 "Tox"는 등가산화막 두께를 나타낸다.4 is a graph showing the results of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses were formed on Al 2 O 3 dielectric films having a constant thickness of 20 μs in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film. . In Figure 4, "Tox" represents the equivalent oxide film thickness.

도 4에서, Al2O3 유전막/HfO2 유전막의 두께비가 1.0보다 작은 경우, 즉 Al2O3 유전막의 두께가 HfO2 유전막의 두께보다 작은 경우에는 누설 전류 특성이 열화되었으며, Al2O3 유전막/HfO2 유전막의 두께비가 1인 경우, 즉 Al2 O3 유전막의 두께와 HfO2 유전막의 두께가 동일한 경우에는 누설 전류 특성이 양호하였다.In FIG. 4, when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is smaller than 1.0, that is, when the thickness of the Al 2 O 3 dielectric film is smaller than the thickness of the HfO 2 dielectric film, the leakage current property is deteriorated, and the Al 2 O 3 When the thickness ratio of the dielectric film / HfO 2 dielectric film was 1, that is, when the thickness of the Al 2 O 3 dielectric film and the thickness of the HfO 2 dielectric film were the same, the leakage current characteristics were good.

도 5는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 35Å 두께의 Al 2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 5 is a graph illustrating a result of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses are formed on a 35 Å thick Al 2 O 3 dielectric film in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 5에서, Al2O3 유전막/HfO2 유전막의 두께비가 1보다 작은 경우에는 누설 전류 특성이 열화되었으며, Al2O3 유전막/HfO2 유전막의 두께비가 1 보다 큰 경우에는 누설 전류 특성이 양호하였다.In Figure 5, Al 2 O 3 dielectric film / HfO If the thickness ratio of the second dielectric layer is smaller than 1, has been degraded leakage current characteristic, when the Al 2 O 3 dielectric film / HfO thickness ratio of the second dielectric layer is greater than 1, good leakage current characteristics It was.

도 6은 대조용으로 평가한 결과로서, Al2O3막 만으로 이루어진 단일층 유전막을 가지는 커패시터의 누설 전류 특성을 나타낸 그래프이다. 도 6에서, Al2O3막의 두께가 감소함에 따라 등가산화막 두께(Tox)가 감소한다. 또한, 유전막의 누설 전류는 Al2O3막의 두께가 33Å일 때 급격하게 증가한다. 도 6의 결과로부터, Al 2O3막을 단독으로 사용하여 유전막을 구성할 때 Al2O3막의 누설 전류 특성을 고려하면 유전막의 박막화는 등가산화막 두께 약 30Å에서 한계를 보이게 된다.FIG. 6 is a graph showing leakage current characteristics of a capacitor having a single-layer dielectric film composed of only Al 2 O 3 films as a result of evaluation for control. In FIG. 6, the equivalent oxide film thickness Tox decreases as the thickness of the Al 2 O 3 film decreases. In addition, the leakage current of the dielectric film rapidly increases when the thickness of the Al 2 O 3 film is 33 mA. From the results of FIG. 6, when the dielectric film is formed by using the Al 2 O 3 film alone, the thinning of the dielectric film has a limit at an equivalent oxide film thickness of about 30 mA when considering the leakage current characteristics of the Al 2 O 3 film.

도 7은 본 발명에 따른 방법에 의하여 제조된 Al2O3/HfO2 복합유전막 구조를 가지는 커패시터에서 HfO2 유전막의 두께를 20Å으로 일정하게 하고, Al2O3 유전막 두께를 다양하게 하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 7 shows a constant thickness of HfO 2 dielectric film of 20 Å in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film structure manufactured by the method according to the present invention, and leakage when the Al 2 O 3 dielectric film thickness is varied. A graph showing the results of measuring changes in current.

도 7에서, Al2O3 유전막 두께가 각각 20Å 및 25Å인 경우에는 2V 이하의 낮은 전압 영역에서부터 누설 전류가 크게 증가한 반면, Al2O3 유전막 두께가 각각 30Å 및 35Å인 경우에는 Al2O3/HfO2 복합유전막 구조에서 낮은 등가산화막 두께(Tox)를 가짐에도 불구하고 Al2O3 단일 유전막의 경우와 거의 동등한 수준의 누설 전류 특성을 나타내었다.In FIG. 7, when the Al 2 O 3 dielectric film thickness is 20 kV and 25 kPa, respectively, the leakage current increases significantly from the low voltage region of 2 V or less, whereas when the Al 2 O 3 dielectric film thickness is 30 kV and 35 kPa, respectively, Al 2 O 3 Despite the low equivalent oxide film thickness (Tox) in the / HfO 2 composite dielectric film structure, the leakage current characteristics were almost the same as those of the Al 2 O 3 single dielectric film.

도 8은 본 발명에 따른 방법에 의하여 제조된 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 30Å의 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.8 is a graph illustrating leakage current when HfO 2 dielectric films having various thicknesses are formed on Al 2 O 3 dielectric films having a constant thickness of 30 μs in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film manufactured by the method according to the present invention. A graph showing the results of measuring changes.

도 8에서, HfO2 유전막의 두께가 증가함에 따라 누설 전류는 낮아지고 있다. 이로부터, Al2O3 유전막의 두께가 증가한 경우보다는 누설 전류 특성의 개선 정도는 작지만 HfO2 유전막의 두께가 증가하여도 등가산화막 두께(Tox)에 미치는 영향은 작음을 알 수 있다.In FIG. 8, the leakage current decreases as the thickness of the HfO 2 dielectric film increases. From this, it can be seen that the improvement in leakage current characteristics is smaller than that in the case where the thickness of the Al 2 O 3 dielectric film is increased, but the effect on the equivalent oxide thickness (Tox) is small even when the thickness of the HfO 2 dielectric film is increased.

상기한 바와 같이, Al2O3/HfO2 복합유전막을 가지는 커패시터에서 누설 전류 특성은 HfO2 유전막의 두께 보다는 Al2O3 유전막의 두께에 크게 의존하고 있다. 따라서, Al2O3/HfO2 복합유전막을 가지는 커패시터에서 안정적인 누설 전류 특성을 얻기 위하여는 Al2O3 유전막의 두께가 30Å 이상인 것이 바람직하다.As described above, in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film, the leakage current characteristic depends largely on the thickness of the Al 2 O 3 dielectric film rather than the thickness of the HfO 2 dielectric film. Therefore, in order to obtain stable leakage current characteristics in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film, the thickness of the Al 2 O 3 dielectric film is preferably 30 kV or more.

일반적으로, HfO2막은 그 증착 두께가 증가함에 따라 증착 과정중에 결정화가 이루어진다. HfO2막의 두께에 따른 결정화 효과는 AFM (atommic force microscope)을 통하여도 확인 가능하다.In general, HfO 2 films crystallize during the deposition process as their deposition thickness increases. The crystallization effect according to the thickness of the HfO 2 film can also be confirmed through an atomic force microscope (AFM).

도 9는 HfO2막의 두께에 따른 AFM 이미지를 나타낸 것이다. AFM 이미지상에서 HfO2막의 두께가 60Å인 경우에 표면 러프니스(roughness)가 급격하게 나빠지고 있는 것을 확인할 수 있다. HfO2막의 두께가 증가함에 따라 HfO2막 내에서 부분적으로 결정화가 일어나게 되며, 결정화된 HfO2막 위에서는 증착 속도가 비정질 HfO2막의 경우에 비하여 상대적으로 빠르다. 따라서, 도 9의 AFM 이미지에서 볼 수 있는 바와 같이, HfO2막의 두께가 60Å인 경우 HfO2막이 삐죽삐죽한 모양으로 성장되어 표면 러프니스가 불량하게 된다. AFM 분석 결과에 따르면, HfO2막의 결정화가 시작되는 두께는 약 50Å 전후이다.9 shows an AFM image according to the thickness of the HfO 2 film. On the AFM image, it can be seen that the surface roughness deteriorates sharply when the thickness of the HfO 2 film is 60 kPa. HfO, and in part crystallized in the HfO 2 film occurs as the second film thickness is increased, the above crystallized HfO 2 film is relatively fast as compared with the case where the vapor deposition rate of amorphous HfO 2 film. Therefore, as can be seen in the AFM image of FIG. 9, when the thickness of the HfO 2 film is 60 μs, the HfO 2 film grows in a jagged shape, resulting in poor surface roughness. According to the AFM analysis, the thickness at which the crystallization of the HfO 2 film starts is about 50 kPa.

도 10은 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 25Å의 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 10 is a graph illustrating a result of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses are formed on an Al 2 O 3 dielectric film having a constant thickness of 25 mA in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film. .

Al2O3/HfO2 복합유전막 구조의 장점으로 기대되는 바와 같이 고유전막에 의한 누설 전류 효과가 HfO2 유전막의 두께가 증가함에 따라 더욱 커질 것으로 기대됨에도 불구하고, 도 10의 결과에서는 오히려 HfO2 유전막의 두께가 증가함에 따라 누설 전류 특성이 더욱 열화되는 결과를 나타내었다. 이와 같은 결과는 HfO2 유전막의 결정화와 관련이 있는 것으로 판단된다. 즉, HfO2 유전막의 두께가 증가함에 따라 결정화된 HfO2 그레인들이 성장하고, 그 결과 Al2O3/HfO2 복합유전막의 Al2O3막 내부로 성장되는 HfO2 그레인들이 유전막 내에서 누설 전류 경로로 작용하여 누설 전류 특성 열화를 초래하는 것이다.Although the leakage current effect due to the high dielectric film is expected to increase as the thickness of the HfO 2 dielectric film increases, as expected with the advantage of the Al 2 O 3 / HfO 2 composite dielectric film structure, the result of FIG. 10 is rather HfO 2 As the thickness of the dielectric film was increased, leakage current characteristics were further deteriorated. These results are believed to be related to the crystallization of the HfO 2 dielectric film. That is, HfO crystallized HfO 2 grains as the thickness of the second dielectric layer are increased, and the growth, so that Al 2 O 3 / HfO HfO 2 grains are grown in the inside of the Al 2 O 3 film 2 composite dielectric layer to the leakage current in the dielectric layer It acts as a path, leading to degradation of leakage current characteristics.

상기한 평가 결과들로부터 알 수 있는 바와 같이, Al2O3/HfO2 복합유전막 구조를 가지는 커패시터에서 HfO2막에 의한 누설 전류 억제 효과를 극대화하기 위하여 HfO2 유전막은 HfO2막의 결정화가 시작되는 두께 이하의 두께를 유지하여야 하며 그 두께는 AFM을 통한 평가 결과를 토대로 할 때 약 40Å 이하가 바람직하다.As can be seen from the above evaluation results, in order to maximize the leakage current suppression effect of the HfO 2 film in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film structure, the HfO 2 dielectric film starts to crystallize the HfO 2 film. The thickness should be maintained below the thickness, and the thickness is preferably about 40 kPa or less based on the evaluation result through AFM.

도 11 및 도 12는 각각 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al 2O3 유전막/HfO2 유전막의 두께비가 1보다 작을 때 누설 전류의 변화를 나타낸 그래프이다. 도 11 및 도 12에서는 각각 대조용으로서 Al2O3막 만으로 이루어진 단일층 유전막을 가지는 커패시터의 누설 전류 특성을 함께 나타내었다.11 and 12 are graphs showing changes in leakage current when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is less than 1 in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film, respectively. 11 and 12 show leakage current characteristics of a capacitor having a single-layer dielectric film composed of only an Al 2 O 3 film as a control, respectively.

보다 구체적으로, 도 11은 20Å의 일정한 두께를 가지는 Al2O3 유전막 위에 상기 Al2O3 유전막 보다 큰 두께를 가지는 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다. 또한, 도 12는 25Å의 일정한 두께를 가지는 Al2O3 유전막 위에 상기 Al2O3 유전막 보다 큰 두께를 가지는 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.More specifically, Figure 11 is a graph showing a result of measuring the change in leakage current when forming the HfO 2 dielectric layer having a thickness greater than that of the Al 2 O 3 dielectric film over Al 2 O 3 dielectric film having a uniform thickness of 20Å. 12 is a graph showing a result of measuring the change in leakage current when forming the HfO 2 dielectric layer having a thickness greater than that of the Al 2 O 3 dielectric film over Al 2 O 3 dielectric film having a uniform thickness of 25Å.

도 11 및 도 12의 결과로부터, Al2O3 유전막/HfO2 유전막의 두께비가 1보다 작은 경우에 누설 전류 특성이 열화되는 것을 확인하였다.11 and 12, it was confirmed that leakage current characteristics deteriorated when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film was less than one.

도 13 및 도 14는 각각 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al 2O3 유전막/HfO2 유전막의 두께비가 1 이상일 때 누설 전류의 변화를 나타낸 그래프이다. 도 13 및 도 14에서는 각각 대조용으로서 Al2O3막 만으로 이루어진 단일층 유전막을 가지는 커패시터의 누설 전류 특성을 함께 나타내었다.13 and 14 are graphs showing changes in leakage current when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is 1 or more in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film, respectively. 13 and 14 also show leakage current characteristics of a capacitor having a single-layer dielectric film composed of only an Al 2 O 3 film as a control, respectively.

보다 구체적으로, 도 13은 30Å의 일정한 두께를 가지는 Al2O3 유전막 위에 상기 Al2O3 유전막과 같거나 작은 두께를 가지는 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다. 또한, 도 14는 35Å의 일정한 두께를 가지는 Al2O3 유전막 위에 상기 Al2O3 유전막 보다 작은 두께를 가지는 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.More specifically, FIG. 13 is a graph illustrating a result of measuring a change in leakage current when an HfO 2 dielectric film having a thickness equal to or less than that of the Al 2 O 3 dielectric film is formed on an Al 2 O 3 dielectric film having a constant thickness of 30 mA. to be. 14 is a graph showing a result of measuring the change in leakage current when forming the HfO 2 dielectric layer having a thickness that is less than said Al 2 O 3 dielectric film over Al 2 O 3 dielectric film having a uniform thickness of 35Å.

도 13 및 도 14의 결과로부터, Al2O3 유전막/HfO2 유전막의 두께비가 1 이상인 경우에 누설 전류 특성이 양호한 것을 알 수 있다.13 and 14 show that the leakage current characteristics are good when the Al 2 O 3 dielectric film / HfO 2 dielectric film has a thickness ratio of 1 or more.

본 발명에 따른 반도체 메모리 소자의 커패시터는 Al2O3 유전막과 HfO2 유전막으로 이루어지는 Al2O3/HfO2 복합유전막을 가지며, 상기 Al2 O3/HfO2 복합유전막에서 Al2O3 유전막/HfO2 유전막의 두께비는 1 이상이다. 이와 같은 Al 2O3/HfO2 복합유전막 구조를 형성함으로써 커패시터의 누설 전류 특성을 향상시킬 수 있다. 또한, Al2O3/HfO2 복합유전막에서 Al2O3 유전막의 두께를 약 30 ∼ 60Å의 범위로 형성함으로써 커패시터의 유전막을 통한 직접적인 터널링(tunneling)을 억제할 수 있으며 복합유전막의 안정적인 누설 전류 특성을 얻을 수 있다. 그리고, 상기 Al2O3/HfO 2 복합유전막에서 HfO2 유전막의 두께가 40Å 이하로 되도록 함으로써 HfO2 유전막의 결정화 및 그에 따른 누설 전류 증가를 억제할 수 있다.A capacitor of a semiconductor memory device according to the present invention, Al 2 O 3 dielectric layer and having an Al 2 O 3 / HfO 2 composite dielectric made of HfO 2 dielectric layer, wherein the Al 2 O 3 / HfO 2 In a composite dielectric Al 2 O 3 dielectric film / The thickness ratio of the HfO 2 dielectric film is 1 or more. By forming such an Al 2 O 3 / HfO 2 composite dielectric film structure, the leakage current characteristics of the capacitor can be improved. In addition, the Al 2 O 3 / HfO 2 composite dielectric film has an Al 2 O 3 dielectric film in the range of about 30 to 60 Å to prevent direct tunneling through the dielectric film of the capacitor and to provide stable leakage current of the composite dielectric film. Characteristics can be obtained. Further, in the Al 2 O 3 / HfO 2 composite dielectric film, the thickness of the HfO 2 dielectric film is 40 kPa or less, thereby suppressing crystallization of HfO 2 dielectric film and an increase in leakage current.

따라서, 본 발명에 의하면 최적화된 두께비를 가지는 Al2O3/HfO2 복합유전막에 의하여 커패시터의 누설 전류 증가 억제 효과를 극대화시킬 수 있으며 우수한 전기적 특성을 얻을 수 있다.Therefore, according to the present invention, the Al 2 O 3 / HfO 2 composite dielectric film having an optimized thickness ratio can maximize the suppression of the leakage current increase of the capacitor and obtain excellent electrical characteristics.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다. The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 커패시터를 제조하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 1A to 1E are cross-sectional views of a semiconductor memory device according to a preferred embodiment of the present invention in order of a process to explain a method of manufacturing a capacitor.

도 2는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2O 3 유전막과 HfO2 유전막과의 두께비에 따라 측정된 등가산화막 두께(Toxeq)에 대한 누설 전류 분포를 나타낸 그래프이다.FIG. 2 is a graph illustrating a leakage current distribution of an equivalent oxide film thickness (Toxeq) measured according to a thickness ratio of an Al 2 O 3 dielectric film and an HfO 2 dielectric film in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 3은 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2O 3 유전막과 HfO2 유전막의 두께비에 따라 얻어진 등가산화막 두께에 대한 데이터들과, 이들의 누설 전류 열화 여부를 나타낸 표이다.FIG. 3 is a table showing data of equivalent oxide film thicknesses obtained according to a thickness ratio of an Al 2 O 3 dielectric film and an HfO 2 dielectric film in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film, and whether leakage currents thereof are deteriorated.

도 4는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 4 is a graph illustrating a result of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses are formed on Al 2 O 3 dielectric films having a constant thickness in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 5는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 5 is a graph illustrating a result of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses are formed on Al 2 O 3 dielectric films having a constant thickness in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 6은 Al2O3막 만으로 이루어진 단일층 유전막을 가지는 대조용 커패시터의 누설 전류 특성을 나타낸 그래프이다.6 is a graph showing leakage current characteristics of a control capacitor having a single-layer dielectric film composed of only Al 2 O 3 film.

도 7은 본 발명에 따른 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 HfO 2 유전막 두께를 일정하게 고정하고 Al2O3 유전막 두께를 다양하게 하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.7 shows the results of measuring changes in leakage current when the HfO 2 dielectric film was fixed at constant thickness and the Al 2 O 3 dielectric film thickness was varied in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film according to the present invention. It is a graph.

도 8은 본 발명에 따른 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 8 illustrates the results of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses are formed on Al 2 O 3 dielectric films having a constant thickness in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film according to the present invention. It is a graph.

도 9는 HfO2막의 두께에 따른 AFM (atomic force microscope) 이미지를 나타낸 것이다.9 shows an atomic force microscope (AFM) image according to the thickness of the HfO 2 film.

도 10은 Al2O3/HfO2 복합유전막 구조를 가지는 커패시터에서 일정한 두께를 가지는 Al2O3 유전막 위에 다양한 두께의 HfO2 유전막을 형성하였을 때 누설 전류의 변화를 측정한 결과를 나타낸 그래프이다.FIG. 10 is a graph illustrating a result of measuring changes in leakage current when HfO 2 dielectric films having various thicknesses are formed on Al 2 O 3 dielectric films having a constant thickness in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film structure.

도 11은 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2 O3 유전막/HfO2 유전막의 두께비가 1보다 작을 때 누설 전류의 변화를 나타낸 그래프이다.FIG. 11 is a graph illustrating changes in leakage current when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is less than 1 in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 12는 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2 O3 유전막/HfO2 유전막의 두께비가 1보다 작을 때 누설 전류의 변화를 나타낸 그래프이다.12 is a graph showing a change in leakage current when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is less than 1 in a capacitor having an Al 2 O 3 / HfO 2 composite dielectric film.

도 13은 본 발명에 따른 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2O3 유전막/HfO2 유전막의 두께비가 1 이상일 때 누설 전류의 변화를 나타낸 그래프이다.FIG. 13 is a graph illustrating changes in leakage current when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is 1 or more in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film according to the present invention.

도 14는 본 발명에 따른 Al2O3/HfO2 복합유전막을 가지는 커패시터에서 Al2O3 유전막/HfO2 유전막의 두께비가 1 이상일 때 누설 전류의 변화를 나타낸 그래프이다.14 is a graph showing a change in leakage current when the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film is 1 or more in the capacitor having the Al 2 O 3 / HfO 2 composite dielectric film according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110: 반도체 기판, 120: 하부 전극, 132: Al2O3 유전막, 134: HfO2 유전막, 136: 열처리, 140: 상부 전극.110: semiconductor substrate, 120: lower electrode, 132: Al 2 O 3 dielectric film, 134: HfO 2 dielectric film, 136: heat treatment, 140: top electrode.

Claims (27)

하부 전극과, A lower electrode, 상기 하부 전극 위에 차례로 형성된 Al2O3 유전막 및 HfO2 유전막을 포함하고, 상기 Al2O3 유전막이 상기 HfO2 유전막의 두께와 같거나 큰 두께로 형성된 복합유전막과,A composite dielectric film including an Al 2 O 3 dielectric film and an HfO 2 dielectric film sequentially formed on the lower electrode, wherein the Al 2 O 3 dielectric film has a thickness equal to or larger than that of the HfO 2 dielectric film; 상기 복합유전막 위에 형성된 상부 전극을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. And an upper electrode formed on the composite dielectric film. 제1항에 있어서, The method of claim 1, 상기 Al2O3 유전막은 30 ∼ 60Å의 두께로 형성된 것을 특징으로 하는 반도체 메모리 소자의 커패시터.The Al 2 O 3 dielectric film is a capacitor of a semiconductor memory device, characterized in that formed in the thickness of 30 ~ 60Å. 제1항에 있어서, The method of claim 1, 상기 HfO2 유전막은 40Å 이하의 두께로 형성된 것을 특징으로 하는 반도체 메모리 소자의 커패시터.The HfO 2 dielectric layer is a capacitor of a semiconductor memory device, characterized in that formed to a thickness of less than 40Å. 제3항에 있어서, The method of claim 3, 상기 HfO2 유전막은 10 ∼ 40Å의 두께로 형성된 것을 특징으로 하는 반도체 메모리 소자의 커패시터.The HfO 2 dielectric layer is a capacitor of a semiconductor memory device, characterized in that formed in a thickness of 10 ~ 40Å. 제1항에 있어서, The method of claim 1, 상기 하부 전극은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. And the lower electrode is made of polysilicon, a metal nitride, or a noble metal. 제5항에 있어서, The method of claim 5, 상기 하부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. And the lower electrode comprises TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. 제1항에 있어서, The method of claim 1, 상기 상부 전극은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. And the upper electrode is made of polysilicon, metal nitride, or precious metal. 제7항에 있어서, The method of claim 7, wherein 상기 상부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. The upper electrode is a capacitor of a semiconductor memory device, characterized in that consisting of TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. 제1항에 있어서, The method of claim 1, 상기 하부 전극은 폴리실리콘으로 이루어지고, The lower electrode is made of polysilicon, 상기 하부 전극과 상기 복합유전막 사이에 형성된 실리콘 질화막을 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. And a silicon nitride film formed between the lower electrode and the composite dielectric film. 금속 질화물 또는 귀금속으로 이루어지는 하부 전극과, A lower electrode made of metal nitride or precious metal, 금속 질화물 또는 귀금속으로 이루어지는 상부 전극과, An upper electrode made of metal nitride or precious metal, 상기 하부 전극과 상부 전극 사이에 형성되고 Al2O3 유전막 및 HfO2 유전막으로 이루어지는 복합유전막을 포함하고,A composite dielectric film formed between the lower electrode and the upper electrode, the composite dielectric film including an Al 2 O 3 dielectric film and an HfO 2 dielectric film, 상기 복합 유전막에서 Al2O3 유전막/HfO2 유전막의 두께비가 1 이상인 것을 특징으로 하는 반도체 메모리 소자의 커패시터.And the thickness ratio of the Al 2 O 3 dielectric film / HfO 2 dielectric film in the composite dielectric film is 1 or more. 제10항에 있어서, The method of claim 10, 상기 Al2O3 유전막은 30 ∼ 60Å의 두께로 형성된 것을 특징으로 하는 반도체 메모리 소자의 커패시터.The Al 2 O 3 dielectric film is a capacitor of a semiconductor memory device, characterized in that formed in the thickness of 30 ~ 60Å. 제10항에 있어서, The method of claim 10, 상기 HfO2 유전막은 40Å 이하의 두께로 형성된 것을 특징으로 하는 반도체 메모리 소자의 커패시터.The HfO 2 dielectric layer is a capacitor of a semiconductor memory device, characterized in that formed to a thickness of less than 40Å. 제12항에 있어서, The method of claim 12, 상기 HfO2 유전막은 10 ∼ 40Å의 두께로 형성된 것을 특징으로 하는 반도체 메모리 소자의 커패시터.The HfO 2 dielectric layer is a capacitor of a semiconductor memory device, characterized in that formed in a thickness of 10 ~ 40Å. 제10항에 있어서, The method of claim 10, 상기 하부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. And the lower electrode comprises TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. 제10항에 있어서, The method of claim 10, 상기 상부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터. The upper electrode is a capacitor of a semiconductor memory device, characterized in that consisting of TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. 반도체 기판상에 하부 전극을 형성하는 단계와, Forming a lower electrode on the semiconductor substrate, 제1 두께를 가지는 Al2O3 유전막과, 상기 제1 두께와 같거나 상기 제1 두께보다 작은 제2 두께를 가지는 HfO2 유전막으로 이루어지는 복합유전막을 상기 하부 전극 위에 형성하는 단계와,Forming a composite dielectric film comprising an Al 2 O 3 dielectric film having a first thickness and an HfO 2 dielectric film having a second thickness less than or equal to the first thickness, on the lower electrode; 상기 복합유전막 위에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. And forming an upper electrode on the composite dielectric film. 제16항에 있어서, The method of claim 16, 상기 Al2O3 유전막은 CVD 또는 ALD 방법으로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.The Al 2 O 3 dielectric film is a capacitor manufacturing method of a semiconductor memory device, characterized in that formed by CVD or ALD method. 제16항에 있어서, The method of claim 16, 상기 Al2O3 유전막의 제1 두께는 30 ∼ 60Å의 범위 내에서 선택되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.And a first thickness of said Al 2 O 3 dielectric film is selected within the range of 30 to 60 kHz. 제16항에 있어서, The method of claim 16, 상기 HfO2 유전막은 CVD 또는 ALD 방법으로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.The HfO 2 dielectric film is a method of manufacturing a capacitor of a semiconductor memory device, characterized in that formed by CVD or ALD method. 제16항에 있어서, The method of claim 16, 상기 HfO2 유전막은 40Å 이하의 두께로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.And the HfO 2 dielectric layer is formed to a thickness of 40 Å or less. 제20항에 있어서, The method of claim 20, 상기 HfO2 유전막의 제2 두께는 10 ∼ 40Å의 범위 내에서 선택되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.And a second thickness of said HfO 2 dielectric film is selected within the range of 10 to 40 microseconds. 제16항에 있어서, The method of claim 16, 상기 하부 전극은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. And the lower electrode is made of polysilicon, a metal nitride, or a noble metal. 제22항에 있어서, The method of claim 22, 상기 하부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. And the lower electrode is formed of TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. 제16항에 있어서, The method of claim 16, 상기 상부 전극은 폴리실리콘, 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. And the upper electrode is made of polysilicon, metal nitride, or precious metal. 제24항에 있어서, The method of claim 24, 상기 상부 전극은 TiN, TaN, WN, Ru, Ir, Pt, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. And the upper electrode is formed of TiN, TaN, WN, Ru, Ir, Pt, or a composite film thereof. 제16항에 있어서, The method of claim 16, 상기 복합유전막을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. Capacitor manufacturing method of a semiconductor memory device characterized in that it further comprises the step of heat-treating the composite dielectric film. 제26항에 있어서, The method of claim 26, 상기 열처리를 위하여 진공 분위기에서의 열처리, 산소 분위기에서의 열처리, 불활성 가스 분위기에서의 RTA (rapid thermal annealing), 퍼니스 어닐링 (furnace annealing), 플라즈마 어닐링, 또는 UV 어닐링을 행하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법. For the heat treatment, a semiconductor memory device comprising heat treatment in a vacuum atmosphere, heat treatment in an oxygen atmosphere, rapid thermal annealing (RTA), furnace annealing, plasma annealing, or UV annealing in an inert gas atmosphere. Method of manufacturing capacitors.
KR10-2002-0069997A 2002-08-16 2002-11-12 Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof KR100475116B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0069997A KR100475116B1 (en) 2002-11-12 2002-11-12 Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof
US10/713,577 US6897106B2 (en) 2002-08-16 2003-11-12 Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
US11/009,198 US20050087791A1 (en) 2002-08-16 2004-12-08 Capacitor of semiconductor memory device that has composite A12O3/HfO2 dielectric layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069997A KR100475116B1 (en) 2002-11-12 2002-11-12 Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20040041896A KR20040041896A (en) 2004-05-20
KR100475116B1 true KR100475116B1 (en) 2005-03-11

Family

ID=37338750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0069997A KR100475116B1 (en) 2002-08-16 2002-11-12 Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100475116B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937988B1 (en) * 2003-06-25 2010-01-21 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device
KR100712521B1 (en) * 2005-07-28 2007-04-30 삼성전자주식회사 A method for preparing metal-insulator-metal capacitor
US9305929B1 (en) * 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930012120A (en) * 1991-12-17 1993-07-20 하기주 Dewatering Device of Latex Waste
JP2000353787A (en) * 1999-05-21 2000-12-19 Sharp Corp Composite iridium barrier structure formed of heat- resistant metal oxide accompanied with barrier, and method of forming the same
KR20010082118A (en) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 Multilayer dielectric stack and method
KR20020063525A (en) * 2001-01-29 2002-08-03 닛본 덴기 가부시끼가이샤 Method for fabricating a semiconductor device
US20020115252A1 (en) * 2000-10-10 2002-08-22 Haukka Suvi P. Dielectric interface films and methods therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930012120A (en) * 1991-12-17 1993-07-20 하기주 Dewatering Device of Latex Waste
JP2000353787A (en) * 1999-05-21 2000-12-19 Sharp Corp Composite iridium barrier structure formed of heat- resistant metal oxide accompanied with barrier, and method of forming the same
KR20010082118A (en) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 Multilayer dielectric stack and method
US20020115252A1 (en) * 2000-10-10 2002-08-22 Haukka Suvi P. Dielectric interface films and methods therefor
KR20020063525A (en) * 2001-01-29 2002-08-03 닛본 덴기 가부시끼가이샤 Method for fabricating a semiconductor device

Also Published As

Publication number Publication date
KR20040041896A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100450681B1 (en) Capacitor of semiconductor memory device and manufacturing method thereof
US6897106B2 (en) Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
US7037862B2 (en) Dielectric layer forming method and devices formed therewith
US6407435B1 (en) Multilayer dielectric stack and method
KR100275727B1 (en) Capacitor for semiconductor device &amp; manufacturing method
KR100415538B1 (en) Capacitor with double dielectric layer and method for fabricating the same
KR100546324B1 (en) Methods of forming metal oxide thin film and lanthanum oxide layer by ALD and method of forming high dielectric constant layer for semiconductor device
KR101123433B1 (en) Method of forming a structure having a high dielectric constant and a structure having a high dielectric constant
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
JP2002314072A (en) Semiconductor device with high dielectric thin film and manufacturing method therefor, and film-forming method for dielectric film
KR20020094461A (en) Method of forming a capacitor of a semiconductor device
KR100475116B1 (en) Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof
KR102246261B1 (en) Capacitor for semicontuctor memory device and manufacturing method thereof
KR100238249B1 (en) Fabrication method of high dielectric capacitor
KR100809336B1 (en) Method for fabricating semiconductor device
KR20060017452A (en) Methods of forming a mim capacitor and mim capacitors fabricated using the same
KR20050019304A (en) Semiconductor capacitor and manufacutring method therefor
KR20040070617A (en) Semiconductor memory device and method for manufacturing the same
KR20010045568A (en) Capacitor manufacturing method for preventing defect generation at subsequent annealing
KR20040001866A (en) Method for fabricating capacitor
KR20050067521A (en) Fabricating method of capacitor using laon
KR20040060083A (en) Method for forming capacitor having metal oxide bottom electrode in semiconductor
KR20050067571A (en) Fabricating method for capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee